JP5569102B2

JP5569102B2 - 積層正特性サーミスタ及び積層正特性サーミスタの製造方法

Info

Publication number: JP5569102B2
Application number: JP2010082722A
Authority: JP
Inventors: 有民西郷; 吉晶阿部
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2010-03-31
Filing date: 2010-03-31
Publication date: 2014-08-13
Anticipated expiration: 2030-03-31
Also published as: JP2011216638A

Description

本発明は、積層正特性サーミスタ及び積層正特性サーミスタに関するものであって、より詳細には耐電圧性能を向上させることが可能な積層正特性サーミスタ及び積層正特性サーミスタの製造方法に関する。

正特性サーミスタは、電圧を印加することによって、セラミック素体が自己発熱し、所定の温度を超えると抵抗値が上昇する。これにより、キュリー温度を超えた所定の温度において、正特性サーミスタを通過する電流を小さくすることができる。このため、種々の電源回路等において過電流保護素子として利用されることが知られている。近年、電子機器の分野において、小型化かつ低抵抗化が求められており、これに伴い、正特性サーミスタについても、より小型化かつ低抵抗化が可能な積層正特性サーミスタが提案されている。

積層正特性サーミスタは、例えば、特許文献１に示されるように、希土類元素をドナーとして含むＢａＴｉＯ₃系半導体セラミック材料からなるセラミック素体と、セラミック素体の内部に形成される複数の内部電極と、内部電極の一端に接続され、かつ、セラミック素体の両端面にそれぞれ形成される外部電極と、有している。セラミック素体は、複数のセラミック層と内部電極層とが交互に積層されてなり、積層方向に隣り合う内部電極は、異なる外部電極にそれぞれ接続されている構造が知られている。このような積層正特性サーミスタは、異なる電位に接続された内部電極間（ここでは、積層方向に隣り合う内部電極間）の面積及び距離により抵抗値が決定される。このため、複数の内部電極を積層している積層正特性サーミスタは、セラミック素体の内部に内部電極を有さないチップ型の正特性サーミスタに比べて、低抵抗化することが可能である。

しかしながら、積層型正特性サーミスタの場合、セラミック素体の内部に内部電極を有さないチップ型の正特性サーミスタに比べて、異なる電位に接続された内部電極間に存在するセラミック結晶粒子の結晶粒界の数が少ない。したがって、電圧を印加した際に、１結晶粒界あたりに加わる電圧が高くなる。このため、保証範囲以上の高い電圧が加えられた場合には、セラミック層が自己発熱した際に、内部電極間に位置するセラミック層に熱がこもりやすくなり、熱暴走が生じて、セラミック素体の熱溶解が生じてしまう恐れがある。この保証範囲を示す最大電圧値は、「耐電圧」と呼ばれるが、積層正特性サーミスタの場合、耐電圧が構造上どうしても低くなってしまうという課題があった。

ここで、積層正特性サーミスタの耐電圧を向上させるために、特許文献２ではサーミスタとして機能するサーミスタ有効部の積層方向の中央部分に、サーミスタとして機能しないサーミスタ無効部を設けた構成が開示されている。このように、セラミック素体の中央部に無効層を設けることによって、発熱を分散させ、熱がこもることを防ぎ、耐電圧を向上させている。

特開平５−４７５０８号公報特開２００５−２９４６７０号公報

しかしながら、特許文献２の場合、正特性サーミスタの動作時間が長くなってしまうという課題があった。ここでいう動作時間とは、正特性サーミスタに過電流が流れ始めてから、その抵抗値が室温２５℃における室温抵抗値の２倍以上に達するまでの時間のことをいう。この動作時間が短ければ短いほど、過電流から保護される部品（例えば、ＩＣ等）に過電流が流れる時間が短くなるため、保護機能が優れているといえる。

そこで、本発明の目的は、本願発明は上述の課題を解決したものであり、耐電圧が高いままで、かつ動作時間を短い積層正特性サーミスタを提供することにある。

本発明の特徴は、正の抵抗温度係数を有する半導体セラミック材料からなり、複数のセラミック層が積層されてなるセラミック素体と、セラミック素体の外表面上の互いに異なる位置に形成される第１及び第２の外部電極と、セラミック素体の内部であって、第１及び第２の外部電極のそれぞれに電気的に接続されるように形成されており、少なくともその一部がセラミック層を挟んで互いに重なり合った状態で形成された第１の内部電極及び第２の内部電極と、を有する積層正特性サーミスタであって、前記第１の内部電極及び前記第２の内部電極との組み合わせが、前記セラミック素体の厚み方向の最外層側から、順に、第１のグループと、第２のグループと、第３のグループと、からなり、前記第２のグループでは、前記第１の内部電極層及び前記第２の内部電極層が、サーミスタとして機能するサーミスタ有効部が形成され、前記第１のグループ及び前記第３のグループでは、前記第１の内部電極層及び前記第２の内部電極層のいずれか一方が形成されることで、サーミスタとして機能しないサーミスタ無効部が形成されていることを特徴とする。

このように、積層正特性サーミスタの内部電極のうち、セラミック素体の厚み方向の最外層側から順に、第１のグループと、第２のグループと、第３のグループとに分けたとき、セラミック素体の中央部に位置する第２のグループにサーミスタとして機能するサーミスタ有効部を形成し、セラミック素体の中央部よりもセラミック素体の外表面側に位置する第１のグループと第３のグループに、サーミスタとして機能しないサーミスタ無効部が形成することによって、セラミック素体の中央部の熱を分散させなくても、十分な耐電圧を得ることができ、かつ、動作時間を短くすることができることを見出した。これは、本発明者らは動作時間を短くするためには、セラミック素体の中央部における熱が関与していることを見出した。具体的に説明すると、サーミスタ有効部が存在するセラミック素体中央部の熱が分散する構造にすると、耐電圧は向上するものの、セラミック素体の中央部に熱がこもりにくくなり、セラミック素体の温度は低くなるため、各セラミック層の抵抗が変化するのに時間がかかる。そこで、本願発明では、敢えてセラミック素体の中央部に熱がこもる構造を残しておきつつ、その構造よりもセラミック素体の表面側に自己発熱が生じないセラミック無効部を構成し、セラミック無効部の内部電極の熱伝導により熱を外部へ導くことを考えた。これにより、動作時間を短くしつつも、耐電圧を向上することができる。

本発明は、第２のグループに位置する第１の内部電極層は、第１の外部電極層に接続され、第１の内部電極層に対してセラミック層を挟んで対向する位置に存在する第２の内部電極層は前記第２の外部電極に接続される構成からなり、第１のグループ及び第３のグループに位置には、第１の外部電極層に接続された第１の内部電極層のみ、または、第２の外部電極層に接続された第２の内部電極層のみからなることを特徴とする。

また、本発明は第１のグループ及び第３のグループに位置する内部電極層の数が、第２のグループに位置する内部電極層の数よりも多いことが好ましい。このような構成にすることによって、セラミック素体の内部にこもった熱を外部へ放熱する効果が高くなり、より高い耐電圧が得られる。

また、本発明の第１のグループにおける内部電極層の体積をＡ、第２のグループにおける内部電極層に挟まれたサーミスタ有効部のセラミック層の体積をＶ、第３のグループにおける内部電極層の体積をＢとしたとき、Ａ：Ｖ：ＢのＡ及びＢの体積を１としたとき、Ｖの体積比は１３以上、１０６以下であることが好ましい。このような構成にすることによって、耐電圧の向上率が格段に向上し、より好ましい。

本発明によれば、敢えてセラミック素体の中央部に熱がこもる構造を残しておきつつ、その構造よりもセラミック素体の表面側に自己発熱が生じないセラミック無効部を構成し、セラミック無効部の内部電極の熱伝導により熱を外部へ導くことにより、動作時間を短くしつつも、耐電圧を向上することができる。

本発明に係る積層正特性サーミスタの第１実施形態（かつ、実験例の試料２）の横断面図である。実験例１の試料１となる積層正特性サーミスタの横断面図である。実験例１の試料３となる積層正特性サーミスタの横断面図である。実験例２の試料４となる積層正特性サーミスタの横断面図である。実験例２の試料５となる積層正特性サーミスタの横断面図である。実験例２の試料６となる積層正特性サーミスタの横断面図である。実験例２の試料７となる積層正特性サーミスタの横断面図である。実験例２の試料８となる積層正特性サーミスタの横断面図である。

以下に、本発明の好ましい実施形態を説明する。

図１は、この発明の第１の実施形態による積層正特性サーミスタ１を示す断面図である。積層正特性サーミスタ１は、直方体状のセラミック素体２を備えている。セラミック素体２は、正の抵抗温度係数を有する、たとえば希土類元素がドナーとして添加されたＢａＴｉＯ₃系の半導体セラミックからなる。そして、セラミック素体２は、複数のサーミスタ層３を積層した構造を有している。

セラミック素体の内部であって複数のサーミスタ層３間の所定の界面に沿って、各々複数の第１および第２の内部電極４および５が形成される。内部電極４および５は、半導体セラミック材料とオーミック接触が得られる金属材料からなり、たとえばニッケル、銅、アルミニウムの単体またはその合金等が使用される。ここでは、ニッケルを導電成分として含んでいる。

サーミスタ素体２の外表面上であって、互いに対向する第１および第２の端面上には、第１および第２の外部電極６および７がそれぞれ形成される。第１および第２の外部電極６および７は、それぞれ、第１および第２の内部電極４および５に電気的に接続される。第１及び第２の外部電極６及び７の上には、半田等からなるめっき層８から構成される。第１及び第２の外部電極６及び７は、たとえば、スパッタリングによって形成され、セラミック素体２の端面上に形成されるクロム層、その上に形成されるニッケル−銅層およびその上に形成される銀層から構成される。めっき層８は、上述した半田めっきの他、ニッケルめっき、錫めっき等によって形成されてもよく、通常、電解めっきを用いて形成される。

また、セラミック素体２の外表面上であって、第１及び第２の外部電極７および８によって覆われない領域には、ガラスコート（図示せず）が施されてもよい。

以上説明した積層正特性サーミスタ１において、この実施形態では、次のような特徴を有している。

ここで、第１の内部電極４及び前記第２の内部電極５との組み合わせが、サーミスタ素体２の厚み方向の最外層側から、順に、第１のグループＬと、第２のグループＭと、第３のグループＮと、からなる。そして、第２のグループＭでは、第１の内部電極層４ａ及び第２の内部電極層５ａにより、サーミスタとして機能するサーミスタ有効部Ｓが形成され、第１のグループＬ及び第３のグループＮでは、第１の内部電極層４ｂ及び第２の内部電極層５ｂのいずれか一方が形成されることで、サーミスタとして機能しないサーミスタ無効部Ｔが形成されていることを特徴とする。具体的には、第２のグループＭに位置する第１の内部電極層４ａは、第１の外部電極６に接続され、第１の内部電極層４ｂに対してセラミック層を挟んで対向する位置に存在する第２の内部電極層５ｂは第２の外部電極７に接続される構成からなる。また、第１のグループＬ及び第３のグループＮに位置には、第１の外部電極６に接続された第１の内部電極層４ｂのみ、または、第２の外部電極７に接続された第２の内部電極層５ｂのみからなることを特徴とする。

ここで、サーミスタ有効部Ｓとはサーミスタとして機能しうる層であり、積層方向に隣り合う第１の内部電極４ａと第２の内部電極５ａとがそれぞれ異なる電位の外部電極６及び７により接続されることによってサーミスタ特性が発現する領域である。また、サーミスタ無効部Ｔとは、サーミスタとして機能し得ない層であり、積層方向に隣り合う第１の内部電極４ｂ、又は、第２の内部電極５ｂが同じ電位の外部電極６、又７に接続されることによって、サーミスタ特性が発現しない領域である。

図１のように、セラミック素体２の厚み方向の最外層側から順に、第１のグループＬと、第２のグループＭと、第３のグループＮとに分けたとき、セラミック素体２の中央部に位置する第２のグループＭにサーミスタとして機能するサーミスタ有効部Ｓを形成し、セラミック素体２の中央部よりもセラミック素体２の表面側に位置する第１のグループＬと第３のグループＮに、サーミスタとして機能しないサーミスタ無効部Ｔが形成することによって、セラミック素体２の中央部の熱を分散させなくても、十分な耐電圧を得ることができ、かつ、動作時間を短くすることができる。これは、サーミスタ有効部が存在するセラミック素体中央部の熱が分散する構造にすると、耐電圧は向上するものの、セラミック素体の中央部における熱がこもりにくくなり、セラミック素体の温度は低くなるため、各セラミック層の抵抗が変化するのに時間がかかるが、本願発明では、敢えてセラミック素体の中央部に熱がこもる構造を残しておきつつ、その構造よりもセラミック素体の表面側に自己発熱が生じないセラミック無効部を構成し、セラミック無効部の内部電極の熱伝導により熱を外部へ導くことにより、動作時間を短くしつつも、耐電圧を向上することができる。

以下に、この構成による効果を確認するために実施した実験例について説明する。

（実験例１）
まず、ＢａＣＯ₃、ＴｉＯ₂およびＳｍ₂Ｏ₃の各粉末を用意し、（Ｂａ_0.9998Ｓｍ_0.0002）ＴｉＯ₃となるように、これら原料粉末を調合した。

次に、得られた混合粉末に、純水を加えて、ジルコニアボールとともに、１０時間混合粉砕し、乾燥後、１０００℃の温度で２時間仮焼した。

次に、この仮焼粉末に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに、数時間混合してスラリーを得た。続いて、得られたスラリーをドクターブレード法によりＰＥＴフィルム上にシート成形し、厚さ３０μｍのグリーンシートを成形した。

次に、得られたグリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分とする導電性ペーストを付与し、乾燥させることによって、内部電極となる導電性ペースト膜が形成されたグリーンシートを作製した。

次に、導電性ペースト膜が形成された複数のグリーンシートを、表１の試料１（図２）、２（図１）、３（図４）で示すように積層するとともに、その上下に、導電性ペースト膜を形成していない保護用のグリーンシートを積層した。

具体的には、試料１として、第１のグループ及び第３のグループとしては内部電極層を０枚とし、第２のグループとして、第１の内部電極と第２の内部電極とをそれぞれ２枚づつ用意し、交互に積層した。そして、導電性ペースト膜が形成されていない保護用グリーンシートを上下に５枚づつ積層した。これは特許文献１に相当する構造である。

試料２として、第１のグループとしては第２の内部電極として４枚用意し同電位となるように積層し、第２のグループとして第１の内部電極として１枚、第２の内部電極として１枚を用意してそれぞれ異なる電位となるように交互に積層し、第３のグループとして第１の内部電極を４枚用意して同電位となるように積層した。そして、導電性ペースト膜が形成されていない保護用グリーンシートを上下に５枚づつ積層した。これは本願発明に相当する構成である。

試料３として、第１のグループとしては第２の内部電極として１枚用意し、第２のグループに接続される最外内部電極（第１の内部電極）と異なる電位になるように積層されており、第２のグループとして第１の内部電極として７枚用意し、すべて同電位となるように積層し、第３のグループとして第１の内部電極を１枚、第２の内部電極を１枚用意して、第２のグループの最外内部電極（第１の内部電極）と異なる電位になるように交互に積層した。そして、導電性ペースト膜が形成されていない保護用グリーンシートを上下に８枚づつ積層した。これは特許文献２に相当する構成である。

これらはすべて、焼成後に得られた積層正特性サーミスタを４端子法により測定した室温抵抗値（２５℃）が一定となるように設計されている。

次いで圧着した後、所定の寸法にカットすることによって、チップ状の生の積層体を得た。次に、生の積層体を、大気中において３５０℃の温度で脱脂処理した後、Ｈ₂／Ｎ₂＝３％の還元性雰囲気下において１３００℃の温度で２時間焼成して、セラミック素体を得た。

次に、セラミック素体を研磨メディアとともにバレル研磨し、セラミック素体の角部分および稜線部分を丸くするように処理した。その後、セラミック素体に対して、６５０℃の再酸化のための熱処理を施した。

次に、外部電極を形成するため、積層体の両端面上に、スパッタリングによって、Ｃｒ層、その上にＮｉ−Ｃｕ層およびその上にＡｇ層を順次形成することによって、オーミック電極層を形成した。次いで、オーミック電極層上に、Ｎｉめっき及びＳｎめっきからなるめっき層を形成した。

このようにして、寸法がＬ２．０ｍｍ×Ｗ１．２ｍｍ×Ｈ０．９ｍｍであって、空孔における金属材料の存在比率が試料１〜３で示される量を有する積層正特性サーミスタを得た。

次に、試料１〜３の各々に係る積層正特性サーミスタについて、上記の方法で各２０個の試料を用いて、耐電圧及び動作時間を測定した。

まず、耐電圧試験は、直流電源に直列に接続された端子に、各試料に係る積層正特性サーミスタのそれぞれの外部電極を挟み、６Ｖから１Ｖ毎に昇圧し、かつ各電圧において３分間印加した状態を保持する、ステップアップによる昇圧を適用することにより実施した。そして、試料となる積層正特性サーミスタが破壊するまで昇圧し、破壊の直前の電圧を、耐電圧とした。表１の数値は、各２０個の試料の平均値である。

また、動作時間は過電流保護素子としての保証最大電圧を印加し、積層正特性サーミスタに初期に流れる電流値（突入電流値）から、１／２の電流値に減衰するまでの時間を測定することで算出した。

その結果を表１に示す。

表１から分かるように、本発明の構成である試料２は、特許文献１のような従来品である試料１に比べて、耐電圧が十分に高く、かつ、動作時間が試料１と同じ程度に短い積層正特性サーミスタが得られている。また、本発明の構成である試料２は、特許文献２に相当する試料３と比べて、耐電圧は同等であるが、動作時間が半分程度に短い優れた構成が得られることがわかる。これは、試料１の場合、セラミック素体の中央部に熱がこもるため、動作時間は短いものの、耐電圧が十分に得られない。また、試料３の場合、セラミック素体の中央部の熱が分散されるため、高い耐電圧が得られるが、セラミック素体の中央部に熱がこもりにくくなるため、動作時間が長くなる。

また、本発明の試料２のように、第２のグループに位置する内部電極層の数に比べて、第１のグループ及び第３のグループに位置する内部電極層の数が多く形成すると、セラミック素体の中央部にこもりやすい熱を、第１のグループ及び第３のグループに位置するサーミスタ無効層の存在する内部電極によって、熱をより放散させることができるので、耐電圧をより向上させることができる。また、本発明の第１のグループにおける内部電極層の体積をＡとし、第２のグループにおける内部電極層に挟まれたサーミスタ有効部のセラミック層の体積をＶとし、第３のグループにおける内部電極層の体積をＢとしたとき、Ａ：Ｖ：Ｂの比で比較した場合、Ａ及びＢの体積を１としたときの、Ｖの体積比は１０６以下であることが好ましい。

ここでいうＶの体積とは、第２のグループにおけるサーミスタ有効部Ｓにおいて、内部電極層の平面方向から見て、内部電極層４ａ、５ａが重なっている領域に位置するサーミスタ１層あたりの体積（内部電極層の重なり面積×内部電極層間距離）×サーミスタ有効部のセラミック層数により決められる。また、Ａ及びＢの体積とは、第１のグループ及び第３のグループに存在する内部電極層４ｂ又は５ｂの面積×内部電極層の厚み×サーミスタ無効部の内部電極数で決められる。

（実験例２）
まず、ＢａＣＯ₃、ＴｉＯ₂およびＳｍ₂Ｏ₃の各粉末を用意し、（Ｂａ_0.9998Ｓｍ_0.0002）ＴｉＯ₃となるように、これら原料粉末を調合した。

次に、導電性ペースト膜が形成された複数のグリーンシートを、表１の試料４（図４）、試料５（図５）、試料６（図６）、試料７（図７）、試料８（図８）で示すように積層するとともに、その上下に、導電性ペースト膜を形成していない保護用のグリーンシートを積層した。

具体的には、試料４として、第１のグループとして、第１の内部電極を１枚用意し、第２のグループに位置している最外内部電極に対して同電位となるように積層し、第２のグループとして、第１の内部電極と第２の内部電極とをそれぞれ１枚づつ用意し、交互に積層し、第３のグループとして第２の内部電極を１枚用意し、第２のグループに位置している最外内部電極に対して同電位となるように積層した。そして、導電性ペースト膜が形成されていない保護用グリーンシートを上下に８枚づつ積層した。

試料５として、第１のグループとしては第２の内部電極として４枚用意し同電位となるように積層し、第２のグループとして第１の内部電極として１枚、第２の内部電極として１枚を用意してそれぞれ異なる電位となるように交互に積層し、第３のグループとして第１の内部電極を４枚用意して同電位となるように積層した。そして、導電性ペースト膜が形成されていない保護用グリーンシートを上下に５枚づつ積層した。これは実験例１の試料２と同一の構成である。

試料６として、第１のグループとして、第１の内部電極を１枚用意し、第２のグループに位置している最外内部電極に対して同電位となるように積層し、第２のグループとして、第１の内部電極と第２の内部電極とをそれぞれ１枚づつ用意し、交互に積層し、第３のグループとして第２の内部電極を１枚用意し、第２のグループに位置している最外内部電極に対して同電位となるように積層した。導電性ペースト膜が形成されていない保護用グリーンシートを上下に８枚づつ積層した。

試料７として、第１のグループとして、第１の内部電極を１枚用意し、第２のグループに位置している最外内部電極に対して同電位となるように積層し、第２のグループとして、第１の内部電極と第２の内部電極とをそれぞれ１枚づつ用意し、交互に積層し、第３のグループとして第２の内部電極を１枚用意し、第２のグループに位置している最外内部電極に対して同電位となるように積層した。導電性ペースト膜が形成されていない保護用グリーンシートを上下に６枚づつ積層した。

試料８として、第１のグループとして、第１の内部電極を１枚用意し、第２のグループに位置している最外内部電極に対して同電位となるように積層し、第２のグループとして、第１の内部電極と第２の内部電極とをそれぞれ４枚づつ用意し、それぞれ異なる電位となるように交互に積層し、第３のグループとして第２の内部電極を１枚用意し、第２のグループに位置している最外内部電極に対して同電位となるように積層した。導電性ペースト膜が形成されていない保護用グリーンシートを上下に７枚づつ積層した。

ここで、試料４から試料８における発熱層の厚みとは、第２グループにおける最外内部電極層間の距離により決められる。これらはすべて、焼成後に得られた積層正特性サーミスタを４端子法により測定した室温抵抗値（２５℃）が一定となるように設計されている。

次いで圧着した後、所定の寸法にカットすることによって、チップ状の生の積層体を得た。次に、生の積層体を、大気中において３５０℃の温度で脱脂処理した後、Ｈ₂／Ｎ₂＝３％の還元性雰囲気下において１３００℃の温度で２時間焼成して、セラミック素体を得た。次に、セラミック素体を研磨メディアとともにバレル研磨し、セラミック素体の角部分および稜線部分を丸くするように処理した。その後、セラミック素体に対して、６５０℃の再酸化のための熱処理を施した。

このようにして、寸法がＬ２．０ｍｍ×Ｗ１．２ｍｍ×Ｔ０．９ｍｍであって、空孔における金属材料の存在比率が試料４〜８で示される量を有する積層正特性サーミスタを得た。なお、これらの試料４〜８は、「サーミスタ無効部あり試料４〜８」とする。

また、比較資料として、試料４〜８のそれぞれの積層正特性サーミスタにおいて、サーミスタ無効部が形成されていない構造を作成し、「サーミスタ無効部なし試料４〜８」とした。

まず、サーミスタ無効部あり試料４〜８について、Ａ：Ｖ：Ｂを求めた。ここＶは、第２のグループにおけるサーミスタ有効部において、内部電極層の平面方向から見て、内部電極層が重なっている領域に位置するサーミスタ１層あたりの体積（内部電極層の重なり面積×内部電極層間距離）×サーミスタ有効部のセラミック層数により求めた。また、Ａ及びＢは、第１のグループ及び第３のグループに存在する内部電極層の面積×内部電極層の厚み×サーミスタ無効部の内部電極数により求めた。Ａ：Ｖ：Ｂにおいて、Ａ及びＢを１とし、Ｖが整数により割り切れない場合は、小数点１桁を四捨五入した。

次に、「サーミスタ無効部あり試料４〜８」及び「サーミスタ無効部なし試料４〜８」の各々に係る積層正特性サーミスタについて、上記の方法で各２０個の試料を用いて、耐電圧及び動作時間を測定し、耐電圧の向上率及び動作時間の変化率を計算した。耐電圧及び動作時間の測定は、実験例１と同一の方法で測定した。続いて、耐電圧向上率は、（サーミスタ無効部あり試料の耐電圧−サーミスタ無効部なし試料の耐電圧）／（サーミスタ無効部なし試料の耐電圧）により求めた。また、動作時間の向上率は、（サーミスタ無効部あり試料の動作時間−サーミスタ無効部なし試料の動作時間）／（サーミスタ無効部なし試料の動作時間）により求めた。

その結果を表２に示す。

表２の耐電圧向上率及び動作時間変化率の結果から、試料４〜８のすべてにおいて、サーミスタ無効部が形成されていない場合に比べて、耐電圧が向上しており、動作時間は同等であることが確認できた。また、第１のグループにおける内部電極層の体積をＡとし、第２のグループにおける内部電極層に挟まれたサーミスタ有効部のセラミック層の体積をＶとし、第３のグループにおける内部電極層の体積をＢとしたときの比をＡ：Ｖ：Ｂとしたとき、１：１４１：１の試料４及び試料５に比べて、１：１０６：１である試料３、１：２７：１である試料２、１：１３：１である試料１の場合、動作時間は同等のままで、耐電圧向上率が４０％以上となることがわかった。すなわち、Ａ及びＢの体積を１としたとき、Ａ及びＢに対するＶの体積比を１０６以下としたとき、耐電圧向上率が格段に向上することがわかった。このように、Ａ及びＢの体積に対して、Ｖの体積比が小さい場合、セラミック有効部が存在するセラミック素体の中央部に熱がこもりやすくなる傾向にあるが、上述のような構成にすることによって、セラミック素体の中央部にこもった熱を、セラミック無効部Ｔを構成する第１のグループ及び第３のグループに位置する内部電極から放熱の寄与度が大きくなることがわかる。このことから、Ａ及びＢの体積を１としたとき、Ａ及びＢに対するＶの体積比を１０６以下となるような構成のときに、本願発明が非常に有効であることがわかる。

１積層正特性サーミスタ
２セラミック素体
３サーミスタ層
４ａ、４ｂ第１の内部電極
５ａ、５ｂ第２の内部電極
６第１の外部電極
７第２の外部電極
８めっき

Claims

正の抵抗温度係数を有する半導体セラミック材料からなり複数のセラミック層が積層されてなるセラミック素体と、
セラミック素体の外表面上の互いに異なる位置に形成される第１及び第２の外部電極と、
セラミック素体の内部であって、第１及び第２の外部電極のそれぞれに電気的に接続されるように形成されており、少なくともその一部がセラミック層を挟んで互いに重なり合った状態で形成された第１の内部電極及び第２の内部電極と、
を有する積層正特性サーミスタであって、
前記第１の内部電極及び前記第２の内部電極との組み合わせが、前記セラミック素体の厚み方向の最外層側から、順に、第１のグループと、第２のグループと、第３のグループと、からなり、
前記第２のグループでは、前記第１の内部電極層及び前記第２の内部電極層により、サーミスタとして機能するサーミスタ有効部が形成され、
前記第１のグループ及び前記第３のグループでは、前記第１の内部電極層及び前記第２の内部電極層のいずれか一方が形成されることで、サーミスタとして機能しないサーミスタ無効部が形成されていることを特徴とする積層正特性サーミスタ。
前記第２のグループに位置する第１の内部電極層は、前記第１の外部電極層に接続され、前記第１の内部電極層に対してセラミック層を挟んで対向する位置に存在する第２の内部電極層は前記第２の外部電極に接続される構成からなり、
前記第１のグループ及び前記第３のグループに位置には、第１の外部電極層に接続された第１の内部電極層のみ、または、第２の外部電極層に接続された第２の内部電極層のみからなることを特徴とする請求項１に記載の積層正特性サーミスタ。
前記第１のグループ及び前記第３のグループに位置する内部電極層の数が、前記第２のグループに位置する内部電極層の数よりも多いことを特徴とする請求項１または請求項２に記載の積層正特性サーミスタ。
前記第１のグループにおける内部電極層の体積をＡとし、
前記第２のグループにおける内部電極層に挟まれたサーミスタ有効部のセラミック層の体積をＶとし、
前記第３のグループにおける内部電極層の体積をＢとしたとき、
Ａ：Ｖ：Ｂの比において、Ａ及びＢの体積を１としたときの、Ｖの体積比は１３以上、１０６以下であることを特徴とする請求項１〜３のいずれかに記載の積層正特性サーミスタ。