JP5569101B2 - 積層正特性サーミスタ及び積層正特性サーミスタの製造方法 - Google Patents

Description

本発明は、積層正特性サーミスタ及び積層正特性サーミスタに関するものであって、より詳細には耐電圧性能を向上させることが可能な積層正特性サーミスタ及び積層正特性サーミスタの製造方法に関する。

正特性サーミスタは、電圧を印加することによって、セラミック素体が自己発熱し、所定の温度を超えると、抵抗値が上昇する。これにより、キュリー温度を超えた所定の温度において、正特性サーミスタを通過する電流を小さくすることができる。このため、種々の電源回路等において過電流保護素子として利用されることが知られている。

近年、電子機器の分野において、小型化かつ低抵抗化が求められており、これに伴い、正特性サーミスタについても、より小型化かつ低抵抗化が可能な積層正特性サーミスタが提案されている。

積層正特性サーミスタは、例えば、特許文献１に示されるように、希土類元素をドナーとして含むＢａＴｉＯ₃系半導体セラミック材料からなるセラミック素体と、セラミック素体の内部に形成される複数の内部電極と、内部電極の一端に接続され、かつ、セラミック素体の両端面にそれぞれ形成される外部電極と、有している。セラミック素体は、複数のセラミック層と内部電極層とが交互に積層されてなり、積層方向に隣り合う内部電極は、異なる外部電極にそれぞれ接続されている構造が知られている。

このような積層正特性サーミスタは、異なる電位に接続された内部電極間（ここでは、積層方向に隣り合う内部電極間）の面積及び距離により抵抗値が決定される。このため、複数の内部電極を積層している積層正特性サーミスタは、セラミック素体の内部に内部電極を有さないチップ型の正特性サーミスタに比べて、低抵抗化することが可能である。

特開平５−４７５０８号公報

しかしながら、積層正特性サーミスタの場合、セラミック素体の内部に内部電極を有さないチップ型の正特性サーミスタに比べて、異なる電位に接続された内部電極間に存在するセラミック結晶粒子の結晶粒界の数が少ない。したがって、電圧を印加した際に、１結晶粒界あたりに加わる電圧が高くなる。このため、例えば１０〜１２Ｖ程度の使用においては十分に使用できるが、保証範囲以上の高い電圧が加えられた場合には、セラミック層が自己発熱した際に、内部電極間に位置するセラミック層に熱がこもりやすくなり、熱暴走が生じて、セラミック素体の熱溶解が生じてしまう恐れがある。この保証範囲を示す最大電圧値は、「耐電圧」と呼ばれるが、耐電圧は高ければ高いほど、電子部品としては信頼性が優れているといえる。一方、耐電圧を向上させようとした場合、内部電極間に存在するセラミック結晶の結晶粒界数を増やさざるを得ず、結果として低抵抗化が難しくなる。すなわち、低抵抗化と耐電圧の向上はトレード・オフの関係にある。

そこで、本発明の目的は、本願発明は上述の課題を解決したものであり、低い抵抗値を維持しつつ、かつ、耐電圧を向上することができる積層正特性サーミスタ及び積層正特性サーミスタの製造方法を提供することにある。

本発明の積層正特性サーミスタは、正の抵抗温度係数を有する、希土類元素がドナーとして添加されているＢａＴｉＯ ₃ 系半導体セラミック材料からなり、複数の空隙を有する複数のセラミック層が積層されてなるセラミック素体と、セラミック素体の外表面上の互いに異なる位置に形成される第１及び第２の外部電極と、セラミック素体の内部であって、第１及び第２の外部電極に電気的に接続されるように形成されており、セラミック層を挟んで互いに重なり合った状態で形成された第１の内部電極及び第２の内部電極と、を有し、セラミック素体の空隙率が６％以上３５％以下であり、半導体セラミック材料とオーミック接触を有しない、銀、パラジウム、白金、金の単体、又は、その合金からなる金属材料が空隙に存在しており、金属材料の空隙に対する存在比率が０．２ｖｏｌ％以上４０ｖｏｌ％以下であることを特徴とする。

このような構成を有することによって、低い抵抗値を維持しながらも、耐電圧を向上することができる。これは、セラミック素体の空隙内部に、ある特定の金属材料を本発明の範囲で存在させることにより、セラミック素体に高い電圧が印加されたとしても、セラミックの自己発熱時の熱放散性を向上させることができる。したがって、セラミック素体中に熱がこもりにくくなり、熱暴走が発生しにくくなる。その結果、耐電圧を向上させることができる。ここで、セラミック素体の空隙内部に存在する金属材料として、セラミック素体を構成する半導体セラミック材料とオーミック接触を有しない金属材料を用いることによって、セラミックから該金属材料へ電流が流れないため、積層正特性サーミスタの抵抗値には直接的に影響を与えない。したがって、低い抵抗値を維持することができる。

また、金属材料は、前記内部電極と合金を作らないことが好ましい。このような金属材料を用いることによって、内部電極から該金属材料への導電パスが生じにくい。したがって、より抵抗値の変化が小さいまま、耐電圧を向上させることができる。

また、前記内部電極材料としてニッケルまたはニッケル合金を用い、前記金属材料として、銀または銀合金を用いることが好ましい。このような金属材料を用いることによって、本願発明をより確実に実現することができる。

また、本発明の積層正特性サーミスタの製造方法は、正の抵抗温度係数を有する、希土類元素がドナーとして添加されているＢａＴｉＯ ₃ 系半導体セラミック材料からなるセラミックグリーンシートを用意する工程と、前記セラミックグリーンシートに内部電極パターンを形成する工程と、前記内部電極が形成された前記セラミックグリーンシートを複数層積層して積層体を形成する工程と、前記積層体を焼成して、セラミック層と内部電極層とが形成されたセラミック素体を得る工程と、前記セラミック素体を、前記セラミックとオーミック接触が得られない、銀、パラジウム、白金、金の単体、又は、その合金からなる金属材料が溶解した液体に浸漬した後、乾燥する工程と、前記セラミック素体に外部電極を形成する工程と、を備えることを特徴とする。

このような製造方法により、セラミック素体の空隙内部に、セラミック素体を構成する半導体セラミック材料とオーミック接触を有しない金属材料を本願発明の範囲で存在させた構造を容易に得ることができる。その結果、低い抵抗値を維持しながらも、耐電圧を向上した積層正特性サーミスタを提供できる。

この発明により、積層正特性サーミスタにおいて、低い抵抗値を維持しながらも、耐電圧を向上することができる。これは、セラミック素体の空隙内部に、ある特定の金属材料を本願発明の範囲で存在させることにより、セラミック素体に高い電圧が印加されたとしても、セラミックの自己発熱時の熱放散性を向上させることができる。したがって、セラミック素体中に熱がこもりにくくなり、熱暴走が発生しにくくなる。その結果、耐電圧を向上させることができる。また、セラミック素体の空隙内部に存在する金属材料として、セラミック素体を構成する半導体セラミック材料とオーミック接触を有しない金属材料を用いることによって、セラミックから該金属材料へ電流が流れないため、積層正特性サーミスタの抵抗値には直接的に影響を与えない。したがって、低い抵抗値を維持したまま、耐電圧を高くすることができる。

本発明に係る積層正特性サーミスタの第１実施形態の横断面図である。 本発明に係る積層正特性サーミスタの第１実施形態の部分拡大模式断面図である。 実験例１の積層正特性サーミスタのＡｇ金属存在率と耐電圧との関係を示す図である。 実験例１の試料１、２及び７のＲＴＣカーブを示す図である。 実験例１の試料１及び８のＲＴＣカーブを示す図である。

以下に、本発明の好ましい実施形態を説明する。

図１は、この発明の第１の実施形態による積層正特性サーミスタ１を示す断面図である。積層正特性サーミスタ１は、直方体状のセラミック素体２を備えている。セラミック素体２は、正の抵抗温度係数を有する、たとえば希土類元素がドナーとして添加されたＢａＴｉＯ₃ 系の半導体セラミックからなる。そして、セラミック素体２は、複数のサーミスタ層３を積層した構造を有している。

セラミック素体の内部であって複数のサーミスタ層３間の所定の界面に沿って、各々複数の第１および第２の内部電極４および５が形成される。第１および第２の内部電極４および５は、各々の一部がサーミスタ層３を挟んで互いに重なり合った状態で積層方向に交互に配置されている。内部電極４および５は、半導体セラミック材料とオーミック接触が得られる金属材料からなり、たとえばニッケル、銅、アルミニウムの単体またはその合金等が使用される。ここでは、ニッケルを導電成分として含んでいる。

サーミスタ素体２の外表面上であって、互いに対向する第１および第２の端面上には、第１の外部電極６及び第２の外部電極７がそれぞれ形成される。第１の外部電極６および第２の外部電極７は、それぞれ、第１の内部電極４および第２の内部電極５に電気的に接続される。第１の外部電極６及び第２の外部電極７の上に形成される半田等からなるめっき層８から構成される。第１の外部電極６及び第２の外部電極７は、たとえば、スパッタリングによって形成され、セラミック素体２の端面上に形成されるクロム層、その上に形成されるニッケル−銅層およびその上に形成される銀層から構成される（図示せず）。めっき層１０は、上述した半田めっきの他、ニッケルめっき、錫めっき等によって形成されてもよく、通常、電解めっきを用いて形成される。また、セラミック素体２の外表面上であって、外部電極６および７によって覆われない領域には、ガラスコート（図示せず）が施されてもよい。

以上説明した積層正特性サーミスタ１において、この実施形態では、次のような特徴を有している。図２は、この発明の第１の実施形態による積層正特性サーミスタ１の部分拡大模式断面図である。

本発明のセラミック素体２を構成しているセラミック層３には複数の空隙８を有している。ここでいう空隙率は、理論密度に対する実測密度の比である相対密度から測定されたものである。また、セラミック層３の空隙率は６％以上３５％以下であることを特徴とする。空隙率が６％未満の場合、セラミック層３における空隙８の存在比率が低いために、本発明の効果が十分に得られない。また、空隙率が３５％よりも大きい場合は、セラミック素体２の強度が低くなる恐れがある。また、空隙８には、半導体セラミック材料とオーミック接触を有しない金属材料９が存在している。ここで、半導体セラミック材料とオーミック接触を有しない金属材料９とは、例えば半導体セラミック材料が、希土類元素がドナーとして添加されているＢａＴｉＯ₃系半導体セラミック材料からなる場合は、いわゆる貴金属と呼ばれる金属材料であり、銀、パラジウム、白金、金の単体及びその合金等が考えられる。このような金属材料９をセラミック層３の空隙８に存在させることにより、セラミック素体２に高い電圧が印加されたとしても、セラミックの自己発熱時の熱放散性を向上させることができる。したがって、セラミック素体２中に熱がこもりにくくなり、熱暴走が発生しにくくなる。その結果、耐電圧を向上させることができる。ここで、セラミック素体２の空隙８の内部に存在する金属材料９として、セラミック素体２を構成する半導体セラミック材料とオーミック接触を有しない金属材料９を用いることによって、セラミックから該金属材料９へ電流が流れないため、積層正特性サーミスタ１の抵抗値には直接的に影響を与えない。また、特に金属材料９として、第１の内部電極４及び第２の内部電極５の材料と合金化しない材料が好ましい。このような金属材料９を用いることによって、第１の内部電極４及び第２の内部電極５から該金属材料９への導電パスが生じにくい。したがって、より抵抗値の変化が小さいまま、耐電圧を向上させることができる。以上の点から、第１の内部電極内部電極４及び第２の内部電極５としてニッケルを用いる場合は、空隙８に存在させる金属材料９は銀が好ましい。

また、金属材料９の空隙８に対する存在比率が０．２ｖｏｌ％以上４０ｖｏｌ％以下であることを特徴とする。ここでいう金属材料９の空隙８に対する存在比率は、以下のようにして求められる。まず、セラミック素体２の幅（Ｗ）方向に均等に１０等分した位置で、セラミック素体２の側面（Ｌ×Ｔ）に平行にカットし、それぞれの断面をＳＥＭによって、ＥＤＸ組成分析を行う。そして、それぞれの断面における空隙８に対する金属材料９の存在比率は、（内部電極を除いた金属材料９の存在面積／内部電極を除いた金属材料９の存在面積＋内部電極を除いた未検出部の面積）により計算する。この１０個所の断面における空隙８に対する金属材料９の存在比率の平均値を算出して、セラミック素体の側面（Ｌ×Ｔ）のみなし面積比率とし、体積比率に換算する。

ここで、空隙８に対する金属材料９の存在比率が０．２Ｖｏｌ％未満の場合、耐電圧を向上できるものの、空隙８における金属材料９の存在比率が低いために、本発明の効果が十分に得られない。空隙８に対する金属材料９の存在比率が４０ｖｏｌ％よりも大きい場合、正特性サーミスタの抵抗温度特性を示すＲＴＣカーブの傾斜が緩やかになってしまう。

以下に、本発明の第１の実施形態による積層正特性サーミスタ１の製造方法の一実施形態を説明する。

まず、バリウム化合物、チタン化合物、ドナーとなる希土類元素化合物のそれぞれの粉末を原料粉末として用意し、これら原料粉末を調合して混合粉末を得る。

続いて、得られた混合粉末に、純水等の溶媒を加えて、ジルコニアボールとともに、１６〜２４時間混合粉砕し、乾燥後、９００℃〜１２００℃の温度で仮焼する。次に、この仮焼粉末に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに、数時間混合してスラリーを得る。なお、焼成後のセラミック層の空隙率の調整は、このスラリーに含有されるバインダ量を変えることによって調整される。そして得られたスラリーをＰＥＴフィルム上にシート成形することにより、グリーンシートを成形する。

次に、グリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分とする導電性ペーストを付与し、乾燥させることによって、内部電極となる導電性ペースト膜が形成されたグリーンシートを作製する。次に、導電性ペースト膜が形成された複数のグリーンシートを積層するとともに、その上下に、導電性ペースト膜を形成していない保護用のグリーンシートを積層し、次いで圧着した後、所定の寸法にカットすることによって、チップ状の生の積層体を得る。

次に、生の積層体を、大気中または酸素雰囲気中で２５０〜４５０℃の温度で脱脂処理した後、還元性雰囲気下において１１００〜１４００℃の温度で焼成して、セラミック層３と第１の内部電極４と第２の内部電極５とを有するセラミック素体２を得る。ここで、スラリー時に含有されていたバインダは上記脱脂処理において飛散することによって、それぞれのセラミック素体２のセラミック層３の空隙率は、６％以上３５％以下の範囲となっている。

次に、セラミック素体２を研磨メディアとともにバレル研磨し、セラミック素体２の角部分および稜線部分を丸くするように処理する。続いて、半導体セラミック材料とオーミック接触を有しない金属材料が水や有機溶剤の溶媒に溶解された溶液を準備し、得られたセラミック素体２を該溶液に浸漬し、減圧脱泡する。この減圧脱泡により、溶液をセラミック素体２の内部にまで効果的に満たすことができる。続いて、セラミック素体２を溶液から引き上げ、７０〜１５０℃の温度で乾燥する。これにより、セラミック層３の空隙８に、半導体セラミック材料とオーミック接触を有しない金属材料９を析出させることができる。

なお、セラミック層３の空隙８に半導体セラミック材料とオーミック接触を有しない金属材料９を析出させる量は、上記の溶液に溶解される金属材料の量を変更したり、減圧脱泡時に加える圧力を変更することによって調整される。次に、乾燥して得られたセラミック素体２に対して、再酸化のための熱処理を施す。なお、この再酸化のための熱処理は、上記の溶液の乾燥工程と兼ねてもよい。続いて、第１の外部電極６及び第２の外部電極７を形成するため、セラミック素体２の両端面上に、スパッタリングによって、クロム層、その上にニッケル−銅層およびその上に銀層を順次形成することによって、オーミック電極層を形成し、次いで、オーミック電極層上に、半田からなるめっき層１０を形成する。上記のような製造方法を用いることにより、本発明の積層正特性サーミスタ１が効果的に得られる。

なお、セラミック素体２の外表面上であって、第１の外部電極６および第２の外部電極７によって覆われない領域には、ガラスコートが施される場合には、第１の外部電極６及び第２の外部電極７が形成された後に、セラミック素体２をガラス溶液に浸漬することによって、ガラスコート層を形成することができる。なお、ガラス溶液に浸漬した直後に、第１の外部電極６及び第２の外部電極７の表面に付着したガラス溶液は、バレル等により除去される。

また、本発明は、セラミック層３の空隙８に金属材料９が存在していればよく、上記の製造方法に限られるものではない。また、本発明でいうセラミック層３の空隙８に金属材料９が存在するという状態は、空隙８に存在する金属材料９が金属の状態で存在していることを意味する。

次に、この発明による効果を確認するために実施した実験例について説明する。
（実験例１）
実験例１においては、図１および図２を参照して説明した第１の実施形態についての評価を行なった。まず、ＢａＣＯ₃ 、ＴｉＯ₂ およびＳｍ₂ Ｏ₃ の各粉末を用意し、（Ｂａ_0.9998Ｓｍ_0.0002）ＴｉＯ₃ となるように、これら原料粉末を調合した。次に、得られた混合粉末に、純水を加えて、ジルコニアボールとともに、１０時間混合粉砕し、乾燥後、１０００℃の温度で２時間仮焼した。次に、この仮焼粉末に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに、数時間混合してスラリーを得た。なお、ここでは焼結後のセラミック素体のセラミック層の空隙率が２０％となるように、有機バインダの量を調整してある。続いて、得られたスラリーをドクターブレード法によりＰＥＴフィルム上にシート成形し、厚さ３０μｍのグリーンシートを成形した。次に、得られたグリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分とする導電性ペーストを付与し、乾燥させることによって、内部電極となる導電性ペースト膜が形成されたグリーンシートを作製した。次に、導電性ペースト膜が形成された複数のグリーンシートを積層するとともに、その上下に、導電性ペースト膜を形成していない保護用のグリーンシートを積層し、次いで圧着した後、所定の寸法にカットすることによって、チップ状の生の積層体を得た。

次に、生の積層体を、大気中において３５０℃の温度で脱脂処理した後、Ｈ₂ ／Ｎ₂ ＝３％の還元性雰囲気下において１３００℃の温度で２時間焼成して、セラミック素体を得た。次に、セラミック素体を研磨メディアとともにバレル研磨し、セラミック素体の角部分および稜線部分を丸くするように処理した。

続いて、硝酸銀水溶液（濃度１ｍｏｌ／Ｌ）を用意し、得られたセラミック素体をＡｇ溶解溶液に浸漬した。続いて、セラミック素体を浸漬した状態で、１０００Ｐａ、５分の条件の減圧脱泡を行った。この減圧脱泡の条件を変えることにより、空隙率におけるＡｇの存在比率が表１の試料１〜８で示される量となるように調整した。そして、得られたセラミック素体を溶液から引き上げて、１５０℃で２時間乾燥した。その後、セラミック素体に対して、６５０℃の再酸化のための熱処理を施した。次に、外部電極を形成するため、積層体の両端面上に、スパッタリングによって、Ｃｒ層、その上にＮｉ−Ｃｕ層およびその上にＡｇ層を順次形成することによって、オーミック電極層を形成した。次いで、オーミック電極層上に、Ｎｉめっき及びＳｎめっきからなるめっき層を形成した。このようにして、寸法がＬ２．０ｍｍ×Ｗ１．２ｍｍ×Ｔ０．９ｍｍであって、空隙における金属材料の存在比率が試料１〜８で示される量を有する積層正特性サーミスタを得た。

次に、試料１〜８の各々に係る積層正特性サーミスタについて、上記の方法で各２０個の試料を用いて、耐電圧試験を実施した。耐電圧試験は、直流電源に直列に接続された端子に、各試料に係る積層正特性サーミスタのそれぞれの外部電極を挟み、６Ｖから１Ｖ毎に昇圧し、かつ各電圧において３分間印加した状態を保持する、ステップアップによる昇圧を適用することにより実施した。そして、試料となる積層正特性サーミスタが破壊するまで昇圧し、破壊の直前の電圧を、耐電圧とした。このようにして求められた耐電圧の平均値が表１に示されている。また、図３は、表１をグラフ化したものである。

表１、図３から分かるように、Ａｇを添加していない試料１に比べて、Ａｇが空隙中に０．２ｖｏｌ％〜４０ｖｏｌ％存在している試料２〜７については、耐電圧が向上していることがわかる。特に、Ａｇが空隙中に４ｖｏｌ％以上４０ｖｏｌ％以下存在している試料５〜試料７については耐電圧が１６Ｖと大きくなっていることがわかる。一方、Ａｇが８０ｖｏｌ％存在している試料８については、耐電圧が低くなってしまう。これは空隙中のＡｇの存在率が高くなることで、Ａｇの導通パスができ、電流が選択的にＡｇに流れてしまうためである。

（実験例２）
また、実験例１で得られた試料１、２、５及び７に関して、試料２０個を用意し、それぞれの素子温度を測定した。素子温度の測定方法は、得られた積層正特性サーミスタを基板に実装し、基板とは反対側に位置する天面に熱電対を接触させ、積層正特性サーミスタに６Ｖの電圧を印加したときの温度を測定した。このようにして求められた素子温度の平均値が表２に示されている。

表２から分かるように、セラミック層の空隙率に存在する金属材料の存在比率が高くなればなるほど素子温度が低下していることがわかる。これにより、試料２、５及び７において耐電圧が向上した理由は、空隙中にＡｇを本願発明の範囲の存在比率で存在させることにより、セラミックの熱放散性が向上したことによることがわかる。

（実験例３）
また、実験例１で得られた試料１、２、７及び８に関して、試料２０個を用意し、ＲＴＣカーブを測定した。ＲＴＣカーブは具体的には、２０℃〜２５０℃間を１０℃ステップで各３分キープ後の抵抗値を測定することにより算出した。図４は、試料１、２及び７に関するＲＴＣカーブを表すグラフである。また、図５は、試料１及び８に関するＲＴＣカーブを表すグラフである。

図４からわかるように、資料１、２及び７については、ＲＴＣカーブがほぼ同等となっていることがわかる。これより、表１及び表２の結果も総合して判断すると、試料２及び７のように、セラミック層の空隙に本願発明の範囲のＡｇが存在すると、抵抗温度特性を変えずに低抵抗化したまま、耐電圧が向上していることがわかる。一方、図５から分かるように、試料８は、試料１のＲＴＣカーブに比べて抵抗温度変化のカーブの傾斜が低くなることがわかる。これより、表１及び表２の結果も総合して判断すると、試料８のように、セラミック層の空隙にＡｇが８０Ｖｏｌ％存在すると、高い耐電圧は得られるものの、Ａｇの導通パスができ、高温域では電流はＡｇを介して流れてしまうため、抵抗温度特性が低下してしまうことがわかる。

１ 積層正特性サーミスタ
２ セラミック素体
３ サーミスタ層
４ 第１の内部電極
５ 第２の内部電極
６ 第１の外部電極
７ 第２の外部電極
８ 空隙
９ 金属材料
１０ めっき

Claims (4)

1. 正の抵抗温度係数を有する、希土類元素がドナーとして添加されているＢａＴｉＯ ₃ 系半導体セラミック材料からなり、複数の空隙を有する複数のセラミック層が積層されてなるセラミック素体と、
   セラミック素体の外表面上の互いに異なる位置に形成される第１及び第２の外部電極と、
   セラミック素体の内部であって、第１及び第２の外部電極に電気的に接続されるように形成されており、セラミック層を挟んで互いに重なり合った状態で形成された第１の内部電極及び第２の内部電極と、を有し、
   前記セラミック素体の空隙率が６％以上３５％以下であり、
   前記空隙に、前記半導体セラミック材料とオーミック接触を有しない、銀、パラジウム、白金、金の単体、又は、その合金からなる金属材料が存在しており、
   前記金属材料の前記空隙に対する存在比率が０．２ｖｏｌ％以上４０ｖｏｌ％以下であることを特徴とする積層正特性サーミスタ。
2. 前記金属材料は、前記内部電極と合金を作らないことを特徴とする請求項１に記載の積層正特性サーミスタ。
3. 前記内部電極材料としてニッケルまたはニッケル合金を用い、前記金属材料として、銀または銀合金を用いることを特徴とする請求項１または２に記載の積層正特性サーミスタ。
4. 正の抵抗温度係数を有する、希土類元素がドナーとして添加されているＢａＴｉＯ ₃ 系半導体セラミック材料からなるセラミックグリーンシートを用意する工程と、
   前記セラミックグリーンシートに内部電極パターンを形成する工程と、
   前記内部電極が形成された前記セラミックグリーンシートを複数層積層して積層体を形成する工程と、
   前記積層体を焼成して、セラミック層と内部電極層とが形成されたセラミック素体を得る工程と、
   前記セラミック素体を、前記セラミックとオーミック接触が得られない、銀、パラジウム、白金、金の単体、又は、その合金からなる金属材料が溶解した液体に浸漬した後、乾燥する工程と、
   前記セラミック素体に外部電極を形成する工程と、を備えることを特徴とする積層正特性サーミスタの製造方法。