JPH06302403A - 積層型半導体セラミック素子 - Google Patents
積層型半導体セラミック素子Info
- Publication number
- JPH06302403A JPH06302403A JP8974693A JP8974693A JPH06302403A JP H06302403 A JPH06302403 A JP H06302403A JP 8974693 A JP8974693 A JP 8974693A JP 8974693 A JP8974693 A JP 8974693A JP H06302403 A JPH06302403 A JP H06302403A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor ceramic
- ceramic element
- sintered body
- type semiconductor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 オーミック性を損なうことなく室温での抵抗
値を低くできるとともに、抵抗変化率を大きくできる積
層型半導体セラミック素子を提供する。 【構成】 半導体セラミック層２と電極３とを交互に積
層して積層体４（焼結体）を形成し、これにより積層型
半導体セラミック素子１を構成する場合に、該セラミッ
ク素子１の空隙率を３〜１５体積％とする。
値を低くできるとともに、抵抗変化率を大きくできる積
層型半導体セラミック素子を提供する。 【構成】 半導体セラミック層２と電極３とを交互に積
層して積層体４（焼結体）を形成し、これにより積層型
半導体セラミック素子１を構成する場合に、該セラミッ
ク素子１の空隙率を３〜１５体積％とする。
Description
【０００１】
【産業上の利用分野】本発明は、電気抵抗値が温度によ
って変化する正の抵抗温度特性を有する積層型半導体セ
ラミック素子に関し、詳細には電極のオーミック性を損
なうことなく抵抗値を低くできるとともに、抵抗変化率
を大きくできるようにした構造に関する。
って変化する正の抵抗温度特性を有する積層型半導体セ
ラミック素子に関し、詳細には電極のオーミック性を損
なうことなく抵抗値を低くできるとともに、抵抗変化率
を大きくできるようにした構造に関する。
【０００２】
【従来の技術】正の抵抗温度特性を有するチタン酸バリ
ウム系半導体素子は、キュリー点以上で抵抗値が急激に
増加する特性を有しており、例えば電気回路の過電流保
護素子、あるいはテレビのブラウン管枠の消磁素子など
多くの用途に利用されている。また、近年では表面実装
に対応でき、かつ室温での抵抗値を小さくできる積層型
半導体セラミック素子が提案されている（例えば、特開
昭５５−８８３０４号公報，特開昭５７−６０８０２号
公報参照）。この積層型半導体素子は、ＢａＴｉＯ3 を
主成分とする半導体セラミック層とＰｔ−Ｐｄ合金から
なる内部電極とを交互に積層して一体焼結したものであ
る。
ウム系半導体素子は、キュリー点以上で抵抗値が急激に
増加する特性を有しており、例えば電気回路の過電流保
護素子、あるいはテレビのブラウン管枠の消磁素子など
多くの用途に利用されている。また、近年では表面実装
に対応でき、かつ室温での抵抗値を小さくできる積層型
半導体セラミック素子が提案されている（例えば、特開
昭５５−８８３０４号公報，特開昭５７−６０８０２号
公報参照）。この積層型半導体素子は、ＢａＴｉＯ3 を
主成分とする半導体セラミック層とＰｔ−Ｐｄ合金から
なる内部電極とを交互に積層して一体焼結したものであ
る。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の積層型半導体素子では、内部電極にＰｔ，Ｐｄ等の金
属を採用すると、該電極とセラミック層との間でショッ
トキー障壁が生じることからオーミック接触が得られ難
く、その結果抵抗値の安定性に劣るという問題がある。
の積層型半導体素子では、内部電極にＰｔ，Ｐｄ等の金
属を採用すると、該電極とセラミック層との間でショッ
トキー障壁が生じることからオーミック接触が得られ難
く、その結果抵抗値の安定性に劣るという問題がある。
【０００４】ここで、オーミック接触を得るためには、
内部電極に仕事関数の小さいＮｉ等を採用することが考
えられる。この場合、Ｎｉの酸化を回避するために還元
性雰囲気にて高温焼成して一旦焼結した後、該焼結体を
上記Ｎｉが酸化されない程度の温度で再酸化処理を行う
ようにしている。ところが、この再酸化処理を行う場合
の条件設定が困難であることから、酸化処理にむらが生
じ易いという問題がある。その結果、酸化が弱いと焼結
体の表面部分は酸化されるものの内部まで酸化が進まな
いことから、得られた焼結体の表面部と内部とでは抵抗
値が異なり、その結果抵抗変化率が小さくなるという問
題が生じる。一方、上記酸化が強いと焼結体内部まで酸
化が進むことから抵抗変化率は大きくできるものの、内
部電極が酸化されてオーミック性が損なわれるという問
題が生じる。このため現状では室温抵抗値の低い、かつ
抵抗変化率の大きい素子を得ることが困難となってお
り、この点での改善が要請されている。
内部電極に仕事関数の小さいＮｉ等を採用することが考
えられる。この場合、Ｎｉの酸化を回避するために還元
性雰囲気にて高温焼成して一旦焼結した後、該焼結体を
上記Ｎｉが酸化されない程度の温度で再酸化処理を行う
ようにしている。ところが、この再酸化処理を行う場合
の条件設定が困難であることから、酸化処理にむらが生
じ易いという問題がある。その結果、酸化が弱いと焼結
体の表面部分は酸化されるものの内部まで酸化が進まな
いことから、得られた焼結体の表面部と内部とでは抵抗
値が異なり、その結果抵抗変化率が小さくなるという問
題が生じる。一方、上記酸化が強いと焼結体内部まで酸
化が進むことから抵抗変化率は大きくできるものの、内
部電極が酸化されてオーミック性が損なわれるという問
題が生じる。このため現状では室温抵抗値の低い、かつ
抵抗変化率の大きい素子を得ることが困難となってお
り、この点での改善が要請されている。
【０００５】本発明は上記従来の状況に鑑みてなされた
もので、Ｎｉを用いて再酸化処理を行う場合の、オーミ
ック性を損なうことなく室温での抵抗値を低くできると
ともに、抵抗変化率を大きくできる積層型半導体セラミ
ック素子を提供することを目的としている。
もので、Ｎｉを用いて再酸化処理を行う場合の、オーミ
ック性を損なうことなく室温での抵抗値を低くできると
ともに、抵抗変化率を大きくできる積層型半導体セラミ
ック素子を提供することを目的としている。
【０００６】
【課題を解決するための手段】本件発明者らは、電極の
酸化を防止しながら焼結体内部まで酸化できる方法を見
出すべき鋭意検討したところ、セラミック素子に空隙部
を形成することによって酸化条件を制御でき、ひいては
酸化むらを防止できることに想到し、本発明を成したも
のである。
酸化を防止しながら焼結体内部まで酸化できる方法を見
出すべき鋭意検討したところ、セラミック素子に空隙部
を形成することによって酸化条件を制御でき、ひいては
酸化むらを防止できることに想到し、本発明を成したも
のである。
【０００７】そこで本発明は、半導体セラミック層と導
電層とを交互に積層してなる積層型半導体セラミック素
子において、該半導体セラミック素子の空隙率を３〜１
５体積％としたことを特徴としている。
電層とを交互に積層してなる積層型半導体セラミック素
子において、該半導体セラミック素子の空隙率を３〜１
５体積％としたことを特徴としている。
【０００８】ここで、上記空隙率の範囲を規制したの
は、３％以下にすると酸化が進まなくなり、抵抗変化率
の改善効果が得られないからであり、上記１５％を越え
ると内部電極の酸化が生じ易くなり、しかも焼結体の抗
折強度が低下して破損するおそれがあるからである。
は、３％以下にすると酸化が進まなくなり、抵抗変化率
の改善効果が得られないからであり、上記１５％を越え
ると内部電極の酸化が生じ易くなり、しかも焼結体の抗
折強度が低下して破損するおそれがあるからである。
【０００９】また、上記セラミック素子に空隙部を形成
するには、例えば焼成時に焼失する樹脂粉末等を添加混
合することにより実現できる。さらに上記内部電極に
は、オーミック接触が得られるＮｉ，Ｃｕ，Ｆｅ，Ｃ
ｏ，Ｗ，Ｔａ，Ｔｉ，Ｍｏのうち少なくとも１種類以上
の元素を含有することが好ましい。
するには、例えば焼成時に焼失する樹脂粉末等を添加混
合することにより実現できる。さらに上記内部電極に
は、オーミック接触が得られるＮｉ，Ｃｕ，Ｆｅ，Ｃ
ｏ，Ｗ，Ｔａ，Ｔｉ，Ｍｏのうち少なくとも１種類以上
の元素を含有することが好ましい。
【００１０】
【作用】本発明に係る積層型半導体セラミック素子によ
れば、該セラミック素子に空隙部を形成し、該空隙率を
規定したので、再酸化処理を行う場合の内部電極への酸
化を回避しながら焼結体内部まで酸化を促進でき、かつ
酸化のむらを防止できる。その結果、オーミック接触を
損なうことなく室温での抵抗値を低くできるとともに、
抵抗変化率を大きくでき、上述の要請に応えられる。
れば、該セラミック素子に空隙部を形成し、該空隙率を
規定したので、再酸化処理を行う場合の内部電極への酸
化を回避しながら焼結体内部まで酸化を促進でき、かつ
酸化のむらを防止できる。その結果、オーミック接触を
損なうことなく室温での抵抗値を低くできるとともに、
抵抗変化率を大きくでき、上述の要請に応えられる。
【００１１】
【実施例】以下、本発明の実施例を図について説明す
る。図１及び図２は本発明の一実施例による積層型半導
体セラミック素子を説明するための図である。
る。図１及び図２は本発明の一実施例による積層型半導
体セラミック素子を説明するための図である。
【００１２】図において、１は本実施例の積層型半導体
セラミック素子である。このセラミック素子１は直方体
状のもので、ＢａＴｉＯ3 を主成分とする半導体セラミ
ック層２と、Ｎｉからなる内部電極３とを交互に積層
し、この積層体を一体焼結してなる焼結体４により構成
されている。この焼結体４は、積層体を還元性雰囲気に
て高温焼成した後、大気中にて再酸化処理を施して得ら
れたものである。
セラミック素子である。このセラミック素子１は直方体
状のもので、ＢａＴｉＯ3 を主成分とする半導体セラミ
ック層２と、Ｎｉからなる内部電極３とを交互に積層
し、この積層体を一体焼結してなる焼結体４により構成
されている。この焼結体４は、積層体を還元性雰囲気に
て高温焼成した後、大気中にて再酸化処理を施して得ら
れたものである。
【００１３】上記各内部電極３の一端面３ａは焼結体４
の左, 右端面４ａ，４ｂに交互に露出されており、残り
の各端面はセラミック層２の内側に位置して焼結体４内
に埋設されている。また上記焼結体４の左, 右端面４
ａ，４ｂにはＡｇからなる外部電極５，５が形成されて
おり、この外部電極５に上記各内部電極３の一端面３ａ
が電気的に接続されている。
の左, 右端面４ａ，４ｂに交互に露出されており、残り
の各端面はセラミック層２の内側に位置して焼結体４内
に埋設されている。また上記焼結体４の左, 右端面４
ａ，４ｂにはＡｇからなる外部電極５，５が形成されて
おり、この外部電極５に上記各内部電極３の一端面３ａ
が電気的に接続されている。
【００１４】そして、上記半導体セラミック素子１には
図示しない空隙部が形成されており、これの空隙率は３
〜１５体積％となっている。この空隙部はセラミック材
料に樹脂粉末を混合し、これを焼成する際に焼失させて
形成されたものである。
図示しない空隙部が形成されており、これの空隙率は３
〜１５体積％となっている。この空隙部はセラミック材
料に樹脂粉末を混合し、これを焼成する際に焼失させて
形成されたものである。
【００１５】次に、本実施例の積層型半導体セラミック
素子１の一製造方法について説明する。まず、原料とし
て、ＢａＣＯ3 ，ＳｒＣＯ3 ，ＣａＣＯ3 ，ＴｉＯ2 ，
Ｌａ2Ｏ3 ，ＳｉＯ2 ，ＭｎＣＯ3 を用いて以下の組成
となるよう調合する。 （Ｂａ0.857 Ｃａ0.10Ｓｒ0.04Ｌａ0.003)ＴｉＯ3 ＋0.
008 Ｍｎ＋0.01ＳｉＯ2
素子１の一製造方法について説明する。まず、原料とし
て、ＢａＣＯ3 ，ＳｒＣＯ3 ，ＣａＣＯ3 ，ＴｉＯ2 ，
Ｌａ2Ｏ3 ，ＳｉＯ2 ，ＭｎＣＯ3 を用いて以下の組成
となるよう調合する。 （Ｂａ0.857 Ｃａ0.10Ｓｒ0.04Ｌａ0.003)ＴｉＯ3 ＋0.
008 Ｍｎ＋0.01ＳｉＯ2
【００１６】上記原料を純水及びジルコニアボールとと
もにポリエチレン製ポットに入れて５時間粉砕混合した
後、乾燥させて1100℃で２時間仮焼成する。次いでこの
仮焼成体を粉砕して仮焼成粉を形成する。
もにポリエチレン製ポットに入れて５時間粉砕混合した
後、乾燥させて1100℃で２時間仮焼成する。次いでこの
仮焼成体を粉砕して仮焼成粉を形成する。
【００１７】そして、上記仮焼成粉に、有機バインダ，
溶剤，及び分散剤を混合し、これに平均粒径が10μm の
ポリスチレン粒子を添加して混合する。このポリスチレ
ン粒子は上記セラミック材料に対して３〜１５体積％の
範囲内となるようにする。これにより得られたスラリー
から厚さ50μm のセラミックグリーンシートを成形し、
このグリーンシートを7.5 ×6.6mm の矩形状にカットし
て多数の半導体セラミック層２とダミー用セラミック層
６を形成する。
溶剤，及び分散剤を混合し、これに平均粒径が10μm の
ポリスチレン粒子を添加して混合する。このポリスチレ
ン粒子は上記セラミック材料に対して３〜１５体積％の
範囲内となるようにする。これにより得られたスラリー
から厚さ50μm のセラミックグリーンシートを成形し、
このグリーンシートを7.5 ×6.6mm の矩形状にカットし
て多数の半導体セラミック層２とダミー用セラミック層
６を形成する。
【００１８】次に、Ｎｉからなる導電粉末とワニスとを
混合して電極ペーストを作成し、このペーストを上記各
半導体セラミック層２の上面に印刷して内部電極３を形
成する。この内部電極３を印刷する場合、これの一端面
３ａのみがセラミック層２の外縁まで延び、他の端面は
内側に位置するように形成する。
混合して電極ペーストを作成し、このペーストを上記各
半導体セラミック層２の上面に印刷して内部電極３を形
成する。この内部電極３を印刷する場合、これの一端面
３ａのみがセラミック層２の外縁まで延び、他の端面は
内側に位置するように形成する。
【００１９】そして、図２に示すように、上記半導体セ
ラミック層２と内部電極３とが交互に重なり、かつ各内
部電極３の一端面３ａがセラミック層２の左, 右端面に
交互に位置するように重ね、さらにこれの上部，下部に
ダミー用セラミック層６を重ねる。これをプレスで圧着
して積層体を形成する。
ラミック層２と内部電極３とが交互に重なり、かつ各内
部電極３の一端面３ａがセラミック層２の左, 右端面に
交互に位置するように重ね、さらにこれの上部，下部に
ダミー用セラミック層６を重ねる。これをプレスで圧着
して積層体を形成する。
【００２０】次いで、上記積層体を、Ｈ2 ／Ｎ2 ＝３％
の還元性雰囲気中で1300℃に加熱して２時間焼成し、焼
結体４を得る。この後、この焼結体４を大気中にて800
℃で２時間再酸化処理を行う。すると焼結体４はこれの
空隙部に酸素が浸透し、該内部まで酸化されることとな
る。
の還元性雰囲気中で1300℃に加熱して２時間焼成し、焼
結体４を得る。この後、この焼結体４を大気中にて800
℃で２時間再酸化処理を行う。すると焼結体４はこれの
空隙部に酸素が浸透し、該内部まで酸化されることとな
る。
【００２１】最後に、上記焼結体４の左, 右端面４ａ，
４ｂにＡｇペーストを塗布した後、焼き付けて外部電極
５を形成する。これにより本実施例の積層型半導体セラ
ミック素子１が製造される。
４ｂにＡｇペーストを塗布した後、焼き付けて外部電極
５を形成する。これにより本実施例の積層型半導体セラ
ミック素子１が製造される。
【００２２】本実施例の積層型半導体セラミック素子１
によれば、半導体セラミック素子１に空隙部を形成し、
かつ空隙率を３〜１５％としたので、再酸化処理を行う
場合の内部電極３の酸化を防止しながら、焼結体４内部
まで酸化することができる。その結果、上記内部電極３
のオーミック性を損なうことなく、室温抵抗値の低い、
かつ抵抗変化率の大きい素子を得ることができ、上述の
要請に応えられる。
によれば、半導体セラミック素子１に空隙部を形成し、
かつ空隙率を３〜１５％としたので、再酸化処理を行う
場合の内部電極３の酸化を防止しながら、焼結体４内部
まで酸化することができる。その結果、上記内部電極３
のオーミック性を損なうことなく、室温抵抗値の低い、
かつ抵抗変化率の大きい素子を得ることができ、上述の
要請に応えられる。
【００２３】なお、上記実施例では、内部電極にＮｉを
採用したが、本発明はＣｕ，Ｆｅ，Ｃｏ，Ｗ，Ｔａ，Ｔ
ｉ，Ｍｏを採用してもよくこの場合も上記実施例と同様
のオーミック性が得られる効果がある。
採用したが、本発明はＣｕ，Ｆｅ，Ｃｏ，Ｗ，Ｔａ，Ｔ
ｉ，Ｍｏを採用してもよくこの場合も上記実施例と同様
のオーミック性が得られる効果がある。
【００２４】
【表１】
【００２５】表１は、本実施例の効果を確認するために
行った特性試験の結果を示す。この試験は、上述のセラ
ミック材料にポリスチレン粒子を添加し、これの添加量
を変化させて半導体セラミック素子１の空隙率を1.6 〜
19.4％の範囲で変化させて試料No. １〜１０を作成し
た。そしてこの各試料No. １〜１０の室温での抵抗値
(Ω),抵抗変化率, 及び抗折強度( Kg/cm2) を測定し
た。なお、表中、＊印は本発明の範囲外を示す。また上
記抵抗変化率は次式により算出した。 抵抗変化率＝（2.303 ／Ｔ２−Ｔ１）×100 Ｔ１：抵抗が室温抵抗の10倍になる温度 Ｔ２：抵抗が室温抵抗の100 倍になる温度
行った特性試験の結果を示す。この試験は、上述のセラ
ミック材料にポリスチレン粒子を添加し、これの添加量
を変化させて半導体セラミック素子１の空隙率を1.6 〜
19.4％の範囲で変化させて試料No. １〜１０を作成し
た。そしてこの各試料No. １〜１０の室温での抵抗値
(Ω),抵抗変化率, 及び抗折強度( Kg/cm2) を測定し
た。なお、表中、＊印は本発明の範囲外を示す。また上
記抵抗変化率は次式により算出した。 抵抗変化率＝（2.303 ／Ｔ２−Ｔ１）×100 Ｔ１：抵抗が室温抵抗の10倍になる温度 Ｔ２：抵抗が室温抵抗の100 倍になる温度
【００２６】表１からも明らかなように、空隙率が３％
以下の試料No. １，２の場合は、室温抵抗値は低いもの
の、抵抗変化率が11,83 ％と小さく、セラミックの酸化
が進んでいない。また空隙率を１５％以上とした試料N
o. ９，１０の場合は、抵抗変化率は大きい値が得られ
るものの、内部電極の酸化により室温抵抗値が36.2,84.
8 Ωと高くなっており、しかも抗折強度は127,81Kg/cm2
と急激に低下している。これに対して空隙率を３〜１５
％の範囲内とした本実施例試料No. ３〜８の場合、何れ
の試料も室温抵抗値は1.4 〜9.8 Ωと低く、また抵抗変
化率は1430〜6820％と大きい値が得られている。さらに
抗折強度は632 〜338Kg/cm2 と高く、満足できる値が得
られている。
以下の試料No. １，２の場合は、室温抵抗値は低いもの
の、抵抗変化率が11,83 ％と小さく、セラミックの酸化
が進んでいない。また空隙率を１５％以上とした試料N
o. ９，１０の場合は、抵抗変化率は大きい値が得られ
るものの、内部電極の酸化により室温抵抗値が36.2,84.
8 Ωと高くなっており、しかも抗折強度は127,81Kg/cm2
と急激に低下している。これに対して空隙率を３〜１５
％の範囲内とした本実施例試料No. ３〜８の場合、何れ
の試料も室温抵抗値は1.4 〜9.8 Ωと低く、また抵抗変
化率は1430〜6820％と大きい値が得られている。さらに
抗折強度は632 〜338Kg/cm2 と高く、満足できる値が得
られている。
【００２７】
【発明の効果】以上のように本発明に係る積層型半導体
セラミック素子によれば、該セラミック素子の空隙率を
３〜１５％の範囲としたので、オーミック性を損なうこ
となく室温抵抗値の低い、かつ抵抗変化率の大きい素子
を得ることができる効果がある。
セラミック素子によれば、該セラミック素子の空隙率を
３〜１５％の範囲としたので、オーミック性を損なうこ
となく室温抵抗値の低い、かつ抵抗変化率の大きい素子
を得ることができる効果がある。
【図１】本発明の一実施例による積層型半導体セラミッ
ク素子を説明するための断面図である。
ク素子を説明するための断面図である。
【図２】上記実施例の半導体セラミック素子の分解斜視
図である。
図である。
１ 積層型半導体セラミック素子 ２ 半導体セラミック層 ３ 内部電極 ４ 焼結体（積層体）
Claims (2)
- 【請求項１】 半導体セラミック層と電極とを交互に積
層してなる正の抵抗温度特性を有する積層型半導体セラ
ミック素子において、該半導体セラミック素子の空隙率
を３〜１５体積％としたことを特徴とする積層型半導体
セラミック素子。 - 【請求項２】 請求項１において、上記電極がＮｉ，Ｃ
ｕ，Ｆｅ，Ｃｏ，Ｗ，Ｔａ，Ｔｉ，Ｍｏのうち少なくと
も１種類以上の元素を含んでいることを特徴とする積層
型半導体セラミック素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8974693A JPH06302403A (ja) | 1993-04-16 | 1993-04-16 | 積層型半導体セラミック素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8974693A JPH06302403A (ja) | 1993-04-16 | 1993-04-16 | 積層型半導体セラミック素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302403A true JPH06302403A (ja) | 1994-10-28 |
Family
ID=13979328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8974693A Pending JPH06302403A (ja) | 1993-04-16 | 1993-04-16 | 積層型半導体セラミック素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302403A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0779630A1 (en) * | 1995-12-13 | 1997-06-18 | Murata Manufacturing Co., Ltd. | Positive characteristic thermistor device |
| JP2001257012A (ja) * | 2000-03-10 | 2001-09-21 | Fuji Photo Film Co Ltd | 光電変換素子および太陽電池 |
| JP2004521510A (ja) * | 2001-05-08 | 2004-07-15 | エプコス アクチエンゲゼルシャフト | セラミックの多層デバイス及びその製造方法 |
| EP1497838A1 (de) | 2002-04-23 | 2005-01-19 | Epcos Ag | Ptc-bauelement und verfahren zu dessen herstellung |
| US7348873B2 (en) | 2003-10-30 | 2008-03-25 | Murata Manufacturing Co., Ltd. | Multilayer positive temperature coefficient thermistor and method for designing the same |
| JP2008205343A (ja) * | 2007-02-22 | 2008-09-04 | Tdk Corp | 積層型サーミスタの製造方法 |
| JP2008210907A (ja) * | 2007-02-26 | 2008-09-11 | Tdk Corp | 積層型サーミスタおよびその製造方法 |
| JPWO2007034831A1 (ja) * | 2005-09-20 | 2009-03-26 | 株式会社村田製作所 | 積層型正特性サーミスタ |
| JPWO2007034830A1 (ja) * | 2005-09-20 | 2009-03-26 | 株式会社村田製作所 | 積層型正特性サーミスタ |
| US7830240B2 (en) | 2007-03-19 | 2010-11-09 | Murata Manufacturing Co., Ltd. | Multilayer positive temperature coefficient thermistor |
| JP2011216637A (ja) * | 2010-03-31 | 2011-10-27 | Murata Mfg Co Ltd | 積層正特性サーミスタ及び積層正特性サーミスタの製造方法 |
| JP2012038811A (ja) * | 2010-08-04 | 2012-02-23 | Tdk Corp | 積層型セラミックｐｔｃ素子およびその製造方法 |
| WO2013051486A1 (ja) | 2011-10-03 | 2013-04-11 | 日立金属株式会社 | 半導体磁器組成物、ｐｔｃ素子、および発熱モジュール |
-
1993
- 1993-04-16 JP JP8974693A patent/JPH06302403A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907271A (en) * | 1995-12-13 | 1999-05-25 | Murata Manufacturing Co., Ltd. | Positive characteristic thermistor device |
| EP0779630A1 (en) * | 1995-12-13 | 1997-06-18 | Murata Manufacturing Co., Ltd. | Positive characteristic thermistor device |
| JP2001257012A (ja) * | 2000-03-10 | 2001-09-21 | Fuji Photo Film Co Ltd | 光電変換素子および太陽電池 |
| JP2004521510A (ja) * | 2001-05-08 | 2004-07-15 | エプコス アクチエンゲゼルシャフト | セラミックの多層デバイス及びその製造方法 |
| JP4898080B2 (ja) * | 2001-05-08 | 2012-03-14 | エプコス アクチエンゲゼルシャフト | セラミックの多層デバイス及びその製造方法 |
| US7633374B2 (en) | 2002-04-23 | 2009-12-15 | Epcos Ag | Positive temperature coefficient (PTC) component and method for the production thereof |
| EP1497838A1 (de) | 2002-04-23 | 2005-01-19 | Epcos Ag | Ptc-bauelement und verfahren zu dessen herstellung |
| US7348873B2 (en) | 2003-10-30 | 2008-03-25 | Murata Manufacturing Co., Ltd. | Multilayer positive temperature coefficient thermistor and method for designing the same |
| JPWO2007034831A1 (ja) * | 2005-09-20 | 2009-03-26 | 株式会社村田製作所 | 積層型正特性サーミスタ |
| JPWO2007034830A1 (ja) * | 2005-09-20 | 2009-03-26 | 株式会社村田製作所 | 積層型正特性サーミスタ |
| US7649437B2 (en) | 2005-09-20 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Multilayer positive temperature coefficient thermistor |
| US7679485B2 (en) | 2005-09-20 | 2010-03-16 | Murata Manufacturing Co., Ltd. | Multilayer positive temperature coefficient thermistor |
| JP4710097B2 (ja) * | 2005-09-20 | 2011-06-29 | 株式会社村田製作所 | 積層型正特性サーミスタ |
| JP4710096B2 (ja) * | 2005-09-20 | 2011-06-29 | 株式会社村田製作所 | 積層型正特性サーミスタ |
| JP2008205343A (ja) * | 2007-02-22 | 2008-09-04 | Tdk Corp | 積層型サーミスタの製造方法 |
| JP2008210907A (ja) * | 2007-02-26 | 2008-09-11 | Tdk Corp | 積層型サーミスタおよびその製造方法 |
| US7830240B2 (en) | 2007-03-19 | 2010-11-09 | Murata Manufacturing Co., Ltd. | Multilayer positive temperature coefficient thermistor |
| JP2011216637A (ja) * | 2010-03-31 | 2011-10-27 | Murata Mfg Co Ltd | 積層正特性サーミスタ及び積層正特性サーミスタの製造方法 |
| JP2012038811A (ja) * | 2010-08-04 | 2012-02-23 | Tdk Corp | 積層型セラミックｐｔｃ素子およびその製造方法 |
| WO2013051486A1 (ja) | 2011-10-03 | 2013-04-11 | 日立金属株式会社 | 半導体磁器組成物、ｐｔｃ素子、および発熱モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004262717A (ja) | 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ | |
| TW201832253A (zh) | 積層陶瓷電容器及其製造方法 | |
| JPH06302403A (ja) | 積層型半導体セラミック素子 | |
| JP3603607B2 (ja) | 誘電体セラミック、積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| JP4780306B2 (ja) | 積層型サーミスタ及びその製造方法 | |
| JP3064659B2 (ja) | 積層型セラミック素子の製造方法 | |
| JP3438736B2 (ja) | 積層型半導体磁器の製造方法 | |
| JP3419713B2 (ja) | 積層型セラミックチップコンデンサの製造方法 | |
| JPH0684608A (ja) | セラミック素子 | |
| JP2001230148A (ja) | 積層セラミックコンデンサとその製造方法 | |
| KR100340668B1 (ko) | 적층형 반도체 세라믹 소자 및 적층형 반도체 세라믹소자의 제조 방법 | |
| JP3945033B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP4888264B2 (ja) | 積層型サーミスタ及びその製造方法 | |
| JP4984958B2 (ja) | 積層型サーミスタおよびその製造方法 | |
| JP2705221B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JPH0714702A (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP4144080B2 (ja) | 積層型半導体セラミック素子 | |
| JP2697095B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP2004292186A (ja) | 誘電体セラミックおよび積層セラミックコンデンサ | |
| JPH0652718A (ja) | 誘電体磁器及び磁器コンデンサ | |
| JP2002231560A (ja) | 誘電体セラミックおよび積層セラミックコンデンサ | |
| JPH11233364A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP3289354B2 (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP2850355B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP2707706B2 (ja) | 粒界絶縁型半導体セラミックコンデンサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020219 |