CN100405509C - 层叠型正特性热敏电阻 - Google Patents
层叠型正特性热敏电阻 Download PDFInfo
- Publication number
- CN100405509C CN100405509C CNB2004100302205A CN200410030220A CN100405509C CN 100405509 C CN100405509 C CN 100405509C CN B2004100302205 A CNB2004100302205 A CN B2004100302205A CN 200410030220 A CN200410030220 A CN 200410030220A CN 100405509 C CN100405509 C CN 100405509C
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- electrode
- duplexer
- laminated positive
- thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 46
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 abstract 2
- 239000011800 void material Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000005245 sintering Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000012141 concentrate Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910018054 Ni-Cu Inorganic materials 0.000 description 2
- 229910018481 Ni—Cu Inorganic materials 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
一种层叠型正特性热敏电阻，在层叠体(2)的内部形成的第1及第2内部电极(4)及(5)的配置部分的、与层叠方向垂直方向的中央部，且在层叠方向的至少中央部，设置即使在内部电极(4)及(5)之间施加电压也不发热的非发热部分。这样，施加电压时可避免层叠体(2)内形成热点，提高耐电压性能。非发热部分，通过至少在一个热敏电阻层(3)中设置空洞(13)，或在内部电极上开口或设置切口而形成。这种层叠型正特性热敏电阻，能够提高层叠型正特性热敏电阻耐电压性能。
Description
技术领域
本发明涉及一种层叠型正特性热敏电阻，尤其涉及一种可提高耐电压性能的层叠型正特性热敏电阻。
背景技术
层叠型正特性热敏电阻一般有以下的结构(例如：参考专利文献1)。
即，层叠型正特性热敏电阻包括：具有正的电阻温度系数且由层叠的多个热敏电阻层构成的长方体状的层叠体，及在此层叠体的外表面上分别形成在相互对向的第1及第2的端面上的第1及第2外部电极。
此外，沿着在层叠体内部的多个热敏电阻层间规定的界面，同样分别形成有多个第1及第2内部电极。第1及第2内部电极，分别与第1及第2外部电极电连接，且每个的一部分相互重叠的状态下沿层叠方向交替配置。
专利文献：特开平5-47508号公报
对正特性热敏电阻来说，作为必要的性能，有耐电压性能，若对具有上述结构的层叠型正特性热敏电阻评价耐电压性，则有时在层叠体的中央部更具体地讲，在第1及第2内部电极的配置部分的层叠方向的中央部，且第1及第2内部电极相重叠的部分的相对于层叠方向垂直方向的中央部，产生破坏。
该破坏是由于构成热敏电阻层的半导体陶瓷的热溶解而引起的。更详细地讲，认为：为了评价耐电压性能，而在向层叠型正特性热敏电阻施加电压时，层叠体会发热。由满含该发热产生的热的层叠体的中央部产生热点，其结果，其引起热乱串使构成热敏电阻层的半导体陶瓷热溶解，因此，在上述那样的层叠体的中央部产生破坏。
发明内容
因此，本发明的目的在于提供一种可实现上述那样的耐电压性能的提高的层叠型正特性热敏电阻的结构。
本发明是针对包括具有正的电阻温度系数并由层叠的多个热敏电阻层构成的层叠体、及在所述层叠体的外表面上的相互不同的位置上形成的第1及第2外部电极，在所述层叠体内部，沿多个所述热敏电阻层间的界面，分别与所述第1及第2外部电极电连接地分别形成多个第1及第2内部电极，所述第1及第2内部电极，以每个的一部分夹着所述热敏电阻层并相互重叠的状态沿层叠方向交替地配置的层叠型正特性热敏电阻的发明，为了解决所述技术问题，具有以下的特征：
即其特征在于：即使向所述第1及第2内部电极之间施加电压也不发热的非发热部分，设置在电压施加时应成为热点的部分，具体地讲设置在所述第1及第2内部电极的配置部分的、相对层叠方向垂直的方向的中央部分，且至少设置在层叠方向的中央部。
本发明进一步特定的第1方案中，在所述第1及第2内部电极相重叠的部分的、相对层叠方向垂直的方向上的中央部设置空洞，该空洞设置在至少一个所述热敏电阻层上，另外，所述空洞，位于所述第1及第2内部电极的配置部分的、层叠方向上的至少中央部。此空洞功能上形成所述非发热部分。
优选所述空洞沿热敏电阻层的厚度方向贯通热敏电阻层设置。此时位于空洞的一方端面侧的内部电极上，设置空洞与连通的开口为佳。
本发明进一步特定的第2方案是，至少位于所述第1及第2内部电极的配置部分的、层叠方向上的中央部的所述第1及第2内部电极中至少一个的所述内部电极上，设置有不形成电极部分，且该部分设置在所述第1及第2内部电极相重叠的部分的、相对层叠方向垂直的方向上的中央部。此时，不形成电极的部分功能上形成非发热部分。
所述不形成电极的部分，可通过在内部电极设置开口或在所述内部电极设置切口而形成。
只要在位于第1及第2内部电极的配置部分且至少位于层叠方向上的中央部的第1及第2内部电极的至少一个的内部电极中设置不形成电极的部分，则可以设置在所有的第1内部电极或所有的第2内部电极上，也可以设置在所有的第1及第2内部电极上。
(发明的效果)
根据本发明可以避免在层叠型正特性热敏电阻上具有的层叠体的内部形成热点，因此可得到提高耐电压性能的层叠型正特性热敏电阻。
在本发明中，为了形成非发热部分，而在热敏电阻层内设置空洞的情况下，此空洞可设置成沿厚度方向贯通热敏电阻层，或进一步在位于空洞的一方端面侧的内部电极上设置与空洞连通的开口，这样空洞容易形成，可以得到量产性好的层叠型正特性热敏电阻的结构。
附图说明
图1是表示本发明的第1实施方式的层叠型正特性热敏电阻1的剖视图。
图2是为了得到图1所示的层叠体2而准备的应成为热敏电阻层3的典型的生片14及15的俯视图。
图3是表示本发明的第2实施方式的层叠型正特征热敏电阻21的剖视图。
图4是为了得到图3所示的层叠体2而准备的应成为热敏电阻层3的典型的生片23及24的俯视图。
图5是表示本发明的第3实施方式的层叠型正特征热敏电阻31的剖视图。
图6是为了得到图5所示的层叠体2而准备的应成为热敏电阻层3的典型的生片33及34的俯视图。
图7是用于说明本发明的第4的实施方式的与图6相对应的图。
图8是利用沿第2内部电极5通过的面表示本发明的第5的实施方式的层叠型正特性热敏电阻41的俯视图。
图中：1、21、31、41-层叠型正特性热敏电阻，2-层叠体，3-热敏电阻层，4、5-内部电极，6、7-端面，8、9-外部电极，13-空洞，19、22-开口，32-切口。
具体实施方式
图1是表示本发明的第1实施方式的层叠型正特性热敏电阻1的剖视图。
层叠型正特性热敏电阻1，具有作为元件本体的长方体状的层叠体2。层叠体2通常通过滚磨圆滑其角部分及棱线部分。层叠体2具有正的电阻温度系数，例如，具有层叠由BaTiO3系半导体陶瓷形成的多个的热敏电阻层3的结构。
沿着是层叠体的内部的多个的热敏电阻层3间的规定的界面，分别形成多个第1及第2内部电极4及5。第1及第2内部电极4及5，以各自的一部分夹有着热敏电阻层相互重叠的状态沿层叠方向交替重叠设置。内部电极4及5例如含有作为导电成分的镍。
在层叠体2的外表面上，在相互对向的第1及第2的端面6及7上，分别形成第1及第2外部电极8及9。由于第1及第2外部电极8及9，分别与第1及第2内部电极4及5电连接，由对每个内部电极4及5，可以达到欧姆接触的基层的欧姆电极层10，及在其上面形成的由焊锡等形成的镀层11构成。欧姆电极层10例如通过溅射形成，由在层叠体2的端面6及7上形成的Cr层、在其上形成的Ni-Cu层及在其上形成的Ag层构成。镀层11，除了所述焊锡镀以外，也可由Ni镀、Sn镀等形成。通常使用电镀。
此外在层叠体2的外表面上，不能被外部电极8及9覆盖的区域，可实施玻璃涂层12。获得层叠体2的烧结工序在还原性气氛中进行时，烧结后为了再氧化而进行热处理，但在此再氧化的工序中，同时也可进行形成玻璃涂层12的热处理。
以上所述的层叠型正特性热敏电阻1，在此实施方式中有以下特征。
即，第1及第2内部电极4及5相互重叠的部分，与层叠方向垂直方向的中央部，即位于内部电极4及5相互重叠部分的长方向及宽度方向的中央部的空洞13设置在至少一个热敏电阻层3上。此外，该空洞13，第1及第2内部电极4及5的配置部分，至少位于层叠方向的中央部。类似这样的空洞13有非发热部分的功能。
设置所述空洞13有参照图2所说明的方法。图2是为了得到层叠体2而准备的应成为热敏电阻层3的典型的生片14及15的俯视图。
如图2(a)及(b)所示，在生片14及15上，通过丝网印刷等提供导电性膏，形成应成为第1及第2内部电极4及5的导电性膏膜16及17。
如图2(a)所示，在一方的生片14上，设有形成空洞13的贯通孔18。此贯通孔18，从量产性的观点看优选在导电性膏膜16形成后，贯通该导电性膏膜16设置。
之所以这样是因为若在导电性膜16形成前设置贯通孔18，之后在形成导电性膏膜16时，导电性膏会流入贯通孔18内，在第1及第1内部电极4及5之间产生不希望的通电的可能性高。因此为了避免此不希望的通电，在贯通孔18的外周部分用规定的罩子形成导电性膏(膏)为佳，但会有调整位置对正等繁琐的问题。
此外，在没有形成导电性膏膜16的生片14上设置贯通孔18，也有可能在位于生片14上方的生片(未图示)的下面形成导电性膏膜16，但由于此时在一个生片的两面均要形成导电性膜16及17，所以导致导电性膜16及17间有位置对正的繁琐问题。
成为空洞13的贯通孔18，典型的是通过激光或穿孔等方法形成，但不仅限于此，也可用其他的方法。
如图1所示，为了得到层叠体2，层叠包括在图2(a)及(b)中分别所示的生片14及15的多个生片。因此在层叠体2中，由贯通孔18得到的空洞13，为沿厚度方向贯通规定的的热敏电阻层3的状态。另外，贯通孔18也是贯通导电性膏膜16而设置，因此在位于空洞13的一方端面侧的第1内部电极4，设有与空洞13连通的开口19。
如图所示的空洞13，沿厚度方向贯通规定的内部电极4，但若不考虑量产性，也可设置不贯通厚度方向的内部电极4的空洞13。
空洞13也可设在多个的热敏电阻层3上。即，空洞13的设置位置，只要满足为第1及第2内部电极4及5相互重叠的部分的、与层叠方向垂直方向的中央部，且为第1及第2内部电极4及5的配置部分的层叠方向的至少中央部，例如，也可以在第1及第2内部电极4及5的配置部分，沿层叠方向纵列或贯通设置。
只要集中分布在与层叠方向垂直方向的中央部，则一个热敏电阻层3可设定多个的空洞13。
空洞13如图2(a)所示从贯通孔18的形状可得知，其截面为圆形，但也可以是三角形、四边形、其他多边形、椭圆形或星形等，任何截面形状均可。
如图所示的第1及第2内部电极4及5，在层叠体2中是均等配置的，因此空洞13的位置在层叠体2的中央部，但第1及第2内部电极4及5的配置在层叠体2中是不均等配置时，空洞13的位置未必在层叠体2的中央部。但不管怎样，空洞13在第1及第2内部电极4及5相互重叠的部分，位于与层叠方向垂直方向的中央部，且重要的是至少位于第1及第2内部电极4及5的配置部分的层叠方向的中央部。
如上所述根据第1的实施方式，通过设置具有非发热部分功能的空洞13，可缓和热量集中，从而达到提高热破坏耐电压性。此外为了提高耐电压性能，空洞13越大越好，但要根据层叠体2的尺寸，层叠型正特性热敏电阻1所需要的电阻值及层叠体2所需要的机械的强度，来决定空洞13的大小。
图3是表示本发明的第2实施方式所示的层叠型正特征热敏电阻21的剖视图。图3所示层叠型正特征热敏电阻21，具有与如图1所示的层叠型正特征热敏电阻1共通的多个要件，因此在图3中，与图1所示的要件相同的用了同样的参照符号，不再重复说明。
第2实施方式的层叠型正特征热敏电阻21具有以下特征。
即，在第1及第2内部电极4及5上，在第1及第2内部电极4及5相互重叠的部分的与层叠方向垂直方向的中央部，即在内部电极4及5重叠部分长方向及横方向的中央部，设置不能形成电极的开口22。该开口22有非发热部分的功能。
设置所述开口22，有参照图4所说明的方法。图4是为了得到层叠体2而准备的应成为热敏电阻层3的典型的生片23及24的俯视图。
分别如图4(a)及(b)所示，在生片23及24上，通过丝网印刷等提供导电性膏，而分别形成应成为第1及第2内部电极4及5的导电性膏膜25及26。在形成导电性膏膜25及26的印刷时，设置无导电性膏的区域27。该区域27是形成开口22的。
如图3所示，为了得到层叠体2，在图4(a)及(b)中所示的多个的生片23及24交替层叠的同时，不形成导电性膏膜的保护用生片在其上下层叠。
此外，在图3所示层叠型正特性热敏电阻21中，开口22设在所有第1及第2内部电极4及5上，但这样的开口22只设在所有的第1内部电极4或只设在所有第2内部电极5上均也。为了避免热点，开口22只要设置在至少1个内部电极4或5上即可，该1个内部电极4或5至少位于第1及第2内部电极4及5的配置部分的层叠方向的中央部。
开口22只要集中分布在与层叠方向垂直方向的中央部，1个内部电极4或5可以设置多个。
开口22从图4所示的区域27的形状可知，俯视为圆形，但也可以是三角形、四边形、其他多边形、椭圆形或星形等，任何平面形状均可。
如上所述根据第2的实施方式，通过设置开口22与第1实施方式同样，可缓和热量集中，从而达到提高热破坏的耐电压性能。此外为了提高耐电压性能，开口22越大越好，但要根据层叠体2的尺寸、层叠型正特性热敏电阻21所需要的电阻值及内部电极4及5的开口22以外的电流容量，来决定开口22的大小。
根据第2的实施方式，与第1的实施方式相比，还有可避免因空洞13导致层叠体2的力学强度降低的优点。
图5是表示本发明的第3实施方式的层叠型正特征热敏电阻31的剖视图。如图5所示层叠型正特征热敏电阻31，具有分别如图1及图3所示的层叠型正特征热敏电阻1及21共通的多个要件，因此在图5中，与图1及图3所示的要件相当的要件用了同样的参照符号，不再重复说明。
第3实施方式的层叠型正特征热敏电阻31具有以下特征。
第2内部电极5上，在第1及第2内部电极4及5相互重叠的部分的与层叠方向垂直方向的中央部，即在内部电极4及5重叠部分的长方向及横方向的中央部，在没形成电极的部分上设置切口32。该切口32有非发热部分的功能。
为了设置所述的切口32，有参照图6所说明的方法。图6是为了得到层叠体2而准备的热敏电阻层3的典型的生片33及34的俯视图。
分别如图6(a)及(b)所示，在生片33及34上，通过丝网印刷等提供导电性膏，因而形成应形成第1及第2内部电极4及5的导电性膏膜35及36。在这些导电性膏膜35及36中，在形成导电性膏膜35及36的印刷时，设置切口状无导电性膏的区域37。该区域37是形成所述切口32的。
如图5所示为了得到层叠体2，在图6(a)及(b)中所示的多个的生片33及34交替层叠的同时，不形成导电性膏膜的保护用生片在其上下层叠。
如图5所示层叠型正特性热敏电阻31，切口32设在所有第2内部电极5上，但这样的切口32，也可只设在所有的第1内部电极4或只设在所有第1及第2内部电极4及5上。此外，为了避免热点，切口32设置在至少1个内部电极4或5上即可，该内部电极4或5至少位于第1及第2内部电极4及5的配置部分的层叠方向的中央部。
切口32只要集中分布在与层叠方向垂直方向的中央部，1个内部电极4或5上也可设置多个。
切口32如该实施方式那样，形成在层叠体2的第2的端面7之前为佳。因为这样的构成，在内部电极5与外部电极9之间可得到稳定的电连接状态。
如上所述，根据第3的实施方式，通过设置切口32，与第1及第2的实施方式同样，可缓和热集中。特别是在第3的实施方式，切口32穿过内部电极5的中央部，把内部电极5分成了2部分，因此发热部也分成两部分。这样1个发热部的发热量会减少，在层叠体2中央部的发热可得到缓和。这样可防止在层叠体2的内部形成热点，以便提高耐电压性能。
为了提高耐电压性能，切口32的宽度越大越好，但要根据层叠体2的尺寸，层叠型正特性热敏电阻31所需要的电阻值及在内部电极5切口32以外的电容量，来决定切口32的大小。
根据第3的实施方式，与第2的实施方式同样，与第1的实施方式相比，还有可避免因空洞13导致层叠体2的力学强度降低的优点。
图7是说明本发明的第4的实施方式的与图6相对应的图。图7中与图6所示相同的要件使用了同样的参照符号，不再重复说明。
第4的实施方式与第3的实施方式相比，不仅是第2内部电极5，还具有在第1内部电极4中也设置切口的特征。因此如图7(b)所示，在应成为第2内部电极5的导电性膏膜36上，呈切口状设置无导电性膏的区域37，如图7(a)所示，还在应成为第1内部电极4的导电性膏35膜上，呈切口状设置无导电性膏的区域38。
其他都与第3的实施方式的情况实质上是同样的，不再重复说明。
图8是用于说明本发明第5的实施方式的图。如图8所示层叠型正特性热敏电阻41与图5所示的层叠型正特性热敏电阻31有着多个的共同要件。在图8中，与图5中同样的要件使用了同样的参照符号，不再重复说明。图8是利用沿第2内部电极5通过面的层叠型正特性热敏电阻41的俯视图。
第5实施方式的层叠型正特征热敏电阻41具有以下特征。
即第2内部电极5中形成了宽幅的实现与第2外部电极9电连接的连接端缘部42。这样更加扩大第2内部电极5与第2外部电极9的接触面积，可稳定通电，控制电阻值的偏差。图8中显示了第2内部电极5，但关于第1内部电极4也采用同样的构成。
如图8所示的特征性构成，图1、图3及图7中所示的第1、第2及第4的实施方式也可同样采用。
下面说明为了确认本发明的效果而实施的实验例。
实验例1
在实验例1中，对参照图1及图2所说明第1的实施方式进行了评价。
首先，准备BaCO3、TiO2及Sm2O3各粉末，调和这些原料粉末使其成为(Ba0 9998Sm0 0002)TiO3。
接着，在得到的混合粉末中加入纯水，与锆球一起混合粉碎10小时，干燥后，在1000℃的温度下预烧结2小时。
在此预烧结的粉末中加入有机粘合剂、分散剂及水，与锆球一起混合数小时，由得到的浆料形成厚30μm的生片。
接着在生片上根据丝网印刷法，加上导电成分是镍的导电膏，使其干燥，制作形成有成为内部电极的导电性膏膜的生片。在形成了该导电性膏膜的生片中的、与内部电极重叠部分的中央部相对应的位置处，如图2(a)所示通过钻孔形成了相当于贯通孔18的直径0.2mm的圆形贯通孔。
在层叠形成了导电性膏膜的多个生片同时，在其上下层叠没有形成导电性膏膜的保护用生片，压接后，切割成规定的尺寸，得到芯片状的未加工(生)的层叠体。
在得到未加工层叠体的工序中，使如上所述设有贯通孔的生片，在试料1中位于配置有导电性膏膜部分的层叠方向的中央部，在试料2使其位于该部分的层叠方向的最外侧，在试料3中使其位于该部分的层叠方向的中央部和最外侧。在试料4中只层叠上无贯通孔的生片。
把未加工层叠体放在大气中350℃的温度下进行脱脂处理后，在H2/N2＝3％的还原性气氛中在1300℃的温度下烧结2小时，得到烧结后的层叠体。在试料1～3中的各层叠体中，由设在生片上的贯通孔形成空洞。
下面，将烧结后的层叠体与研磨介质一起进行滚磨，把层叠体的角部分及棱线部分圆滑地研磨后，对层叠体再实行氧化的热处理。
为了形成外部电极，在层叠体的两端面上，由溅射法依次形成Cr层、之上的Ni-Cu层及其上面的Ag层，再形成欧姆电极层。在欧姆电极层上形成焊锡镀层。
这样可得到平面尺寸是2.0mm×1.2mm，0.3Ω的试料1～4的各层叠型正特性热敏电阻。
下面，对于试料1～4的层叠型正特性热敏电阻，各使用20个试料实行耐电压试验。耐电压试验，在串联排列地连接于直流电源上的端子上，夹着各试料的层叠型正特性热敏电阻，从20V开始每次升压2V，且在各电压下保持施加1分钟的状态，通过采用逐步增加电压而进行。加压到试料的层叠型正特性热敏电阻破坏为止，破坏前的电压为耐电压。
这样得到的耐电压的平均值、最大值、最小值及标准偏差值如表1所示。
表1
如表1所示，空洞设置在内部电极的配置部分的层叠方向的中央部以外的试料2及3，与不设置这样的空洞的试料4的耐电压程度几乎一样，但空洞设置在内部电极的配置部分的层叠方向的中央部的试料1，耐电压明显提高。在耐电压试验中证实了若缓和产生在内部电极的配置部分的层叠方向中央部的热点(危险的地区)，可提高耐电压。
所述试验是比较了空洞的在层叠方向的位置，对于位于与层叠方向垂直的方向，也很容易类推出空洞设置在内部电极相互重叠部分的中央部与设置在中央部以外的相比，能更有效地回避热点(危险的地区)。
实验例2
在实验例2中，对参照图3及图4的说明的第2的实施方式进行了评价。
用与试验例1相同的方法及条件成形生片。
接着在生片上根据丝网印刷法，加上导电成分是镍的导电膏形成导电膏膜，作为与设置在内部电极相互重叠部分的中央部相当的位置的、图4所示的无导电性膏区域27相对应的区域，在试料11中设置了直径01mm的圆形区域、在试料12中设置了直径0.2mm的圆形区域及在试料13中设置了直径0.5mm的圆形区域。在试料14中不设置这样的导电性膏的区域，同样形成了导电性膏膜。
在各试料11～14中，内部电极的重叠部分的尺寸在烧结后均为1.6mm×0.8mm。
接着，层叠所述试料11～14的各多个生片的同时，在其上下层叠不形成导电性膏的保护用生片，并按照与实验例1相同的方法及条件，制成芯片状的未加工层叠体，然后进行脱脂处理、烧结、滚磨，再进行氧化的热处理，形成是外部电极的欧姆电极层及镀层。
这样可得到平面尺寸是2.0mm×1.2mm，0.5Ω的试料11～14的各层叠型正特性热敏电阻。这里，该试料11～13如所述，在无导电性膏区域，在内部电极中形成了开口。
在与实验例1同样的方法及条件下，对11～14实施了耐电压试验。
由耐电压试验得到的耐电压的平均值、最大值、最小值及标准偏差值如表2所示。
表2
如表2所示，在导电性膏膜中设置无导电性膏的区域，根据电极内部设有开口的试料11～13，与无开口的试料14相比，耐电压值的提高得到认可。在耐电压试验中证实了若缓和产生在层叠方向中央部的热点(危险的地区)，可提高耐电压。
比较试料11～13之间，依试料11、12、13的顺序，开口逐渐变大，但随着开口的逐渐变大，耐电压的平均值上升，而内部电极的电流容量降低以至破坏，耐电压的差异也越大。因此，设置在内部电极的开口，要考虑到内部电极的电流容量即耐电压的差异而决定为好。
实验例3
在实验例3中，为了参照图5及图6的说明评价第3的实施方式，制作以下的试料21。
用与试验例1相同的方法及条件形成生片。
接着在生片上根据丝网印刷法，加上导电成分是镍的导电膏形成导电膏膜。此时，图6(a)所示，制作一样形成的导电性膏膜35，及如图6(b)所示，位于内部电极相互重叠部分中央部的位置设有无导电性膏区域37(宽0.1mm×长1.7mm)形成导电性膏膜36。
如所述图6(a)所示，在形成导电性膏膜35的多个的生片33与如图6(b)所示在形成导电性膏膜36的多个的生片34交替地层叠同时，在其上下层叠没有形成导电性膏膜的保护用生片，按照与实验例1相同的方法及条件，制成芯片状的未加工层叠体，然后进行脱脂处理、烧结、滚磨，再进行氧化的热处理，形成是外部电极的欧姆电极层及镀层。
这样可得到平面尺寸是2.0mm×1.2mm，0.5Ω的试料21的层叠型正特性热敏电阻。在层叠型正特性热敏电阻中，如上所述，在无导电性膏区域，在内部电极中形成切口。
在与实验例1同样的方法及条件下，对试料21的层叠型正特性热敏电阻实施了耐电压试验。
由耐电压试验得到的耐电压的平均值、最大值、最小值及标准偏差值如表3所示。为了容易比较，在表3中还列入了所述试验例1制作的试料4，即前面表1所示的内部电极处不形成任何切口的试料4的耐电压的平均值、最大值、最小值及标准偏差值。
表3
如表3所示，在导电性膏膜中设置无导电性膏的区域、电极内部设有切口的试料21，与无此切口的试料4相比，耐电压值的提高得到认可。在耐电压试验中证实了若缓和产生在层叠方向中央部的热卢，通过切入使发热部的发热量减少，可提高耐电压。
Claims (13)
1.一种层叠型正特性热敏电阻，包括具有正的电阻温度系数并由层叠的多个热敏电阻层构成的层叠体、及在所述层叠体的外表面上的相互不同的位置上形成的第1及第2外部电极，
在所述层叠体内部，沿多个所述热敏电阻层间的界面，分别与所述第1及第2外部电极电连接地分别形成多个第1及第2内部电极，
所述第1及第2内部电极，以各自的一部分夹着所述热敏电阻层并相互重叠的状态沿层叠方向交替地配置，其特征在于：
即使向所述第1及第2内部电极之间施加电压也不发热的非发热部分，设置在所述第1及第2内部电极的配置部分的、相对层叠方向垂直的方向的中央部上，且至少设置在层叠方向的中央部。
2.根据权利要求1所述的层叠型正特性热敏电阻，其特征在于：所述非发热部分，通过在至少1个的所述热敏电阻层中设置空洞而形成。
3.根据权利要求1或2所述的层叠型正特性热敏电阻，其特征在于：所述非发热部分，通过在所述第1及第2内部电极的至少一方的内部电极中的至少1个上设置不形成电极的部分而形成。
4.根据权利要求3所述的层叠型正特性热敏电阻，其特征在于：所述不形成电极的部分，通过在所述内部电极上设置开口而形成。
5.根据权利要求3所述的层叠型正特性热敏电阻，其特征在于：所述不形成电极的部分，通过在所述内部电极上设置切口而形成。
6.一种层叠型正特性热敏电阻，包括具有正的电阻温度系数并由层叠的多个热敏电阻层构成的层叠体、及在所述层叠体的外表面上的相互不同的位置上形成的第1及第2外部电极，
在所述层叠体内部，沿多个所述热敏电阻层间的界面，分别与所述第1及第2外部电极电连接地分别形成多个第1及第2内部电极，
所述第1及第2内部电极，以各自的一部分夹着所述热敏电阻层并相互重叠的状态沿层叠方向交替地配置，其特征在于：
在所述第1及第2内部电极相重叠的部分的、相对层叠方向垂直的方向上的中央部设置空洞，且该空洞设置在至少一个所述热敏电阻层上，所述空洞，位于所述第1及第2内部电极的配置部分的、层叠方向上的至少中央部。
7.根据权利要求6所述的层叠型正特性热敏电阻，其特征在于：所述空洞沿所述热敏电阻层的厚度方向贯通所述热敏电阻层地设置。
8.根据权利要求7所述的层叠型正特性热敏电阻，其特征在于：在位于所述空洞一方端面侧的所述内部电极上，设置与所述空洞连通的开口。
9.一种层叠型正特性热敏电阻，包括具有正的电阻温度系数并由层叠的多个热敏电阻层构成的层叠体、及在所述层叠体的外表面上的相互不同的位置上形成的第1及第2外部电极，
在所述层叠体内部，沿多个所述热敏电阻层间的界面，分别与所述第1及第2外部电极电连接地分别形成多个第1及第2内部电极，
所述第1及第2内部电极，以各自的一部分夹着所述热敏电阻层并相互重叠的状态沿层叠方向交替地配置，其特征在于：
在至少位于所述第1及第2内部电极的配置部分的、层叠方向上的中央部的所述第1及第2内部电极中的至少一个的所述内部电极上，设置不形成电极的部分，且该部分设置在所述第1及第2内部电极相重叠的部分的、相对层叠方向垂直的方向上的中央部。
10.根据权利要求9所述的层叠型正特性热敏电阻，其特征在于：所述不形成电极部分，通过在所述内部电极设置开口而形成。
11.根据权利要求9所述的层叠型正特性热敏电阻，其特征在于：所述不形成电极部分，通过在所述内部电极设置切口而形成。
12.根据权利要求9～11中任一项所述的层叠型正特性热敏电阻，其特征在于：所述不形成电极部分，设置在所有所述第1内部电极或所有所述第2内部电极上。
13.根据权利要求9～11中任一项所述的层叠型正特性热敏电阻，其特征在于：所述不形成电极部分，设置在所有所述第1及第2内部电极上。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003084406 | 2003-03-26 | ||
| JP2003084406 | 2003-03-26 | ||
| JP2004037952 | 2004-02-16 | ||
| JP2004037952A JP4135651B2 (ja) | 2003-03-26 | 2004-02-16 | 積層型正特性サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1532852A CN1532852A (zh) | 2004-09-29 |
| CN100405509C true CN100405509C (zh) | 2008-07-23 |
Family
ID=32993028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100302205A Expired - Lifetime CN100405509C (zh) | 2003-03-26 | 2004-03-22 | 层叠型正特性热敏电阻 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7075408B2 (zh) |
| JP (1) | JP4135651B2 (zh) |
| KR (1) | KR100543123B1 (zh) |
| CN (1) | CN100405509C (zh) |
| DE (1) | DE102004014157B4 (zh) |
| TW (1) | TW200423157A (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803916B1 (ko) * | 2003-10-31 | 2008-02-15 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 저항소자 |
| DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
| TW200903527A (en) * | 2007-03-19 | 2009-01-16 | Murata Manufacturing Co | Laminated positive temperature coefficient thermistor |
| US8031043B2 (en) * | 2008-01-08 | 2011-10-04 | Infineon Technologies Ag | Arrangement comprising a shunt resistor and method for producing an arrangement comprising a shunt resistor |
| DE102008056746A1 (de) * | 2008-11-11 | 2010-05-12 | Epcos Ag | Piezoaktor in Vielschichtbauweise und Verfahren zur Befestigung einer Außenelektrode bei einem Piezoaktor |
| DE102011050461A1 (de) | 2011-05-18 | 2012-11-22 | Chemical Consulting Dornseiffer CCD GbR (vertretungsberechtigter Gesellschafter: Dr. Jürgen Dornseiffer, 52070 Aachen) | Verfahren zur Herstellung eines Halbleiterkeramikmaterials für einen nichtlinearen PTC-Widerstand, Halbleiterkeramikmaterial und ein Halbleiter-Bauelement |
| TWI562718B (en) * | 2012-06-05 | 2016-12-11 | Ind Tech Res Inst | Emi shielding device and manufacturing method thereof |
| WO2016143483A1 (ja) * | 2015-03-11 | 2016-09-15 | 株式会社村田製作所 | 積層型サーミスタ |
| JP6841036B2 (ja) * | 2016-12-28 | 2021-03-10 | Tdk株式会社 | 積層セラミック電子部品 |
| CN111971759B (zh) | 2018-04-17 | 2023-05-02 | 京瓷Avx元器件公司 | 用于高温应用的变阻器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547508A (ja) * | 1991-08-08 | 1993-02-26 | Murata Mfg Co Ltd | 積層型半導体磁器及びその製造方法 |
| CN1254170A (zh) * | 1998-11-11 | 2000-05-24 | 株式会社村田制作所 | 单片半导体陶瓷电子元件 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542365A (en) * | 1982-02-17 | 1985-09-17 | Raychem Corporation | PTC Circuit protection device |
| JPH03208301A (ja) * | 1990-01-10 | 1991-09-11 | Matsushita Electric Ind Co Ltd | 正特性サーミスタ |
| JP2833242B2 (ja) * | 1991-03-12 | 1998-12-09 | 株式会社村田製作所 | Ｎｔｃサーミスタ素子 |
| JPH0661014A (ja) * | 1992-08-10 | 1994-03-04 | Taiyo Yuden Co Ltd | 積層型サ−ミスタ |
| JPH0644101U (ja) * | 1992-11-09 | 1994-06-10 | 株式会社村田製作所 | チップ型正特性サーミスタ素子 |
| JPH06208903A (ja) * | 1993-01-11 | 1994-07-26 | Murata Mfg Co Ltd | 正の抵抗温度特性を有する積層型半導体磁器 |
| JPH08153606A (ja) | 1994-11-30 | 1996-06-11 | Matsushita Electric Ind Co Ltd | 積層バリスタ |
| DE69636245T2 (de) * | 1995-08-07 | 2007-04-12 | Bc Components Holdings B.V. | Mehrelement-ptc-widerstand |
| DE69838727T2 (de) * | 1997-07-07 | 2008-03-06 | Matsushita Electric Industrial Co., Ltd., Kadoma | Ptc thermistorchip sowie seine herstellungsmethode |
| TW412755B (en) * | 1998-02-10 | 2000-11-21 | Murata Manufacturing Co | Resistor elements and methods of producing same |
| DE19833609A1 (de) * | 1998-07-25 | 2000-01-27 | Abb Research Ltd | Elektrisches Bauteil mit einer Einschnürung in einem PTC-Polymerelement |
| US20020125982A1 (en) * | 1998-07-28 | 2002-09-12 | Robert Swensen | Surface mount electrical device with multiple ptc elements |
| JP2000188205A (ja) * | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | チップ形ｐｔｃサ―ミスタ |
| JP3402226B2 (ja) * | 1998-11-19 | 2003-05-06 | 株式会社村田製作所 | チップサーミスタの製造方法 |
| JP4419214B2 (ja) * | 1999-03-08 | 2010-02-24 | パナソニック株式会社 | チップ形ｐｔｃサーミスタ |
| US6640420B1 (en) * | 1999-09-14 | 2003-11-04 | Tyco Electronics Corporation | Process for manufacturing a composite polymeric circuit protection device |
| US6429533B1 (en) * | 1999-11-23 | 2002-08-06 | Bourns Inc. | Conductive polymer device and method of manufacturing same |
-
2004
- 2004-02-16 JP JP2004037952A patent/JP4135651B2/ja not_active Expired - Lifetime
- 2004-02-26 TW TW093104894A patent/TW200423157A/zh not_active IP Right Cessation
- 2004-03-16 US US10/801,152 patent/US7075408B2/en not_active Expired - Lifetime
- 2004-03-22 CN CNB2004100302205A patent/CN100405509C/zh not_active Expired - Lifetime
- 2004-03-23 DE DE102004014157.6A patent/DE102004014157B4/de not_active Expired - Lifetime
- 2004-03-25 KR KR1020040020422A patent/KR100543123B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547508A (ja) * | 1991-08-08 | 1993-02-26 | Murata Mfg Co Ltd | 積層型半導体磁器及びその製造方法 |
| CN1254170A (zh) * | 1998-11-11 | 2000-05-24 | 株式会社村田制作所 | 单片半导体陶瓷电子元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1532852A (zh) | 2004-09-29 |
| JP4135651B2 (ja) | 2008-08-20 |
| KR100543123B1 (ko) | 2006-01-20 |
| US7075408B2 (en) | 2006-07-11 |
| DE102004014157B4 (de) | 2015-10-22 |
| TWI295472B (zh) | 2008-04-01 |
| TW200423157A (en) | 2004-11-01 |
| JP2004311959A (ja) | 2004-11-04 |
| US20040189437A1 (en) | 2004-09-30 |
| KR20040084848A (ko) | 2004-10-06 |
| DE102004014157A1 (de) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101107236B1 (ko) | 세라믹 전자부품 | |
| CN100405509C (zh) | 层叠型正特性热敏电阻 | |
| KR20050121669A (ko) | 적층형 세라믹 전자부품 및 그 제조방법 | |
| KR102609146B1 (ko) | 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품 | |
| JP4930410B2 (ja) | 積層型圧電素子 | |
| JP2009206109A (ja) | 積層型圧電素子 | |
| JP2006066878A (ja) | 積層型圧電体素子及び、これを用いたインジェクタ | |
| KR101983171B1 (ko) | 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터 | |
| JP3359522B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2021019174A (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR20170005645A (ko) | 적층 세라믹 전자부품 | |
| CN114446662A (zh) | 一种多层陶瓷电容器 | |
| KR930010421B1 (ko) | 적층형 입계 절연형 반도체 세라믹콘덴서 및 그 제조방법 | |
| JPH11265805A (ja) | 積層バリスタおよびその製造方法 | |
| JPH09180907A (ja) | 積層複合セラミックとそれを用いた積層複合セラミック素子 | |
| JP3039005B2 (ja) | チップバリスタ | |
| JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
| JP2005340589A (ja) | 積層型正特性サーミスタ | |
| CN217061776U (zh) | 一种多层陶瓷电容器 | |
| JP2008270391A (ja) | 積層型チップバリスタおよびその製造方法 | |
| JP3632592B2 (ja) | チップサーミスタおよびその製造方法 | |
| JP2010225911A (ja) | 積層型圧電素子 | |
| JPH05243081A (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2005093574A (ja) | 積層型正特性サーミスタおよびその製造方法 | |
| JPH02240904A (ja) | セラミックコンデンサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080723 |
|
| CX01 | Expiry of patent term |