DE69838727T2

DE69838727T2 - Ptc thermistorchip sowie seine herstellungsmethode

Info

Publication number: DE69838727T2
Application number: DE69838727T
Authority: DE
Inventors: Junji Kojima; Kohichi Morimoto; Takashi Ikeda; Toshiyuki Iwao
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1997-07-07
Filing date: 1998-04-30
Publication date: 2008-03-06
Anticipated expiration: 2018-05-01
Also published as: US7183892B2; DE69838727D1; EP1020877A1; EP1020877A4; KR20010021548A; US6782604B2; US20020021203A1; KR100507457B1; JP4238335B2; CN1123895C; EP1020877B1; CN1261979A; US20040252006A1; WO1999003113A1

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft den Chip-Kaltleiter, der ein leitendes Polymer mit einem positiven Temperaturkoeffizienten verwendet, (hierin im Folgenden als "PTC" bezeichnet), und Verfahren zum Herstellen desselben.
STAND DER TECHNIK
Kaltleiter wurden als die Komponenten zum Schutz einer Vorrichtung gegen einen Überstrom verwendet. Einem Überstrom in einer elektrischen Schaltung ausgesetzt zu sein verursacht, dass sich das leitende Polymer mit den PTC-Leistungsmerkmalen, das in einem Kaltleiter verwendet wird, aufheizt und durch Selbsterwärmung ausdehnt. Die thermische Ausdehnung erhöht den Widerstand der leitenden Polymerplatte in dem Kaltleiter und reduziert somit den Strom auf einen sichereren Pegel.
Ein herkömmlicher Chip-Kaltleiter wird im Folgenden beschrieben.
Eine bekannter Chip-Kaltleiter wird in der offengelegten japanischen Patentanmeldung Nr. H9-503097 und in der gleichwertigen PCT-Veröffentlichung WO 95/08178 offenbart. Der Chip-Kaltleiter ist aus einem Widerstandsmaterial mit PTC-Leistungsmerkmalen ausgebildet, wobei der Chip-Thermistor eine erste Fläche und eine zweite Fläche aufweist. Der Chip-Thermistor umfasst ein PTC-Widerstandselement, das einen Raum zwischen der ersten Fläche und der zweiten Fläche spezifiziert, ein seitliches leitendes Element, das in dem Raum durch die erste Fläche und die zweite Fläche des PTC-Elements bereitgestellt wird, wobei das leitende Element an dem PTC-Element befestigt ist, und ein erstes geschichtetes leitendes Element, das physisch und elektrisch mit dem seitlichen leitenden Element verbunden ist. 14A zeigt eine Querschnittsansicht des herkömmlichen Chip-Kaltleiters, 14B ist die Draufsicht. In 14A und B ist ein Widerstandskörper 61 aus einem leitenden Polymer ausgebildet, das die PTC-Leistungsmerkmale aufweist, die Elektroden 62a, 62b, 62c, 62d sind aus einer Metallfolie ausgebildet, leitende Elemente 64a, 64b sind in den Öffnungen 63a, 63b durch galvanisches Beschichten ausgebildet und koppeln elektrisch jeweils die Elektrode 62a mit 62d und die Elektrode 62b mit 62c.
Ein Verfahren zum Herstellen des herkömmlichen Chip-Kaltleiters wird im Folgenden beschrieben. 15A-15D und 16A-16C veranschaulichen die Prozessschritte zum Herstellen des herkömmlichen Chip-Kaltleiters.
Polyethylen und leitende Kohlenstoff-Partikel werden gemischt, um eine in 15A gezeigte Platte 71 auszubilden. Die Platte 71 ist zwischen zwei Platten aus einer Metallfolie 72 angeordnet, wie in 15B gezeigt, und diese werden zusammen warmverpresst, um in eine Platte 72 integriert zu werden, wie in 15C gezeigt. Nachdem sie einer Bestrahlung durch einen Elektronenstrahl unterzogen worden ist, wird die integrierte Platte 73 mit vier Durchbrechungen 74 in einer regelmäßigen Bemusterungsanordnung versehen, wie in 15D gezeigt, und dann wird eine Metallfolie 75 durch galvanisches Beschichten ausgebildet, um die Innenfläche der Durchbrechung 74 und die Metallfolie 72 zu bedecken, wie in 16A gezeigt. Dann, wie in 16B gezeigt, wird ein geätzter Schlitz 76 in der Metallfolie durch einen fotolithografischen Prozess ausgebildet. Und danach wird sie entlang einer Längsschnittlinie 77 und einer seitlichen Schnittlinie 78 abgeschnitten, um in stückweise Chips getrennt zu werden, um den herkömmlichen Chip-Kaltleiter 79 zu erhalten, wie in 16C gezeigt.
In dem herkömmlichen Chip-Kaltleiter mit der oben genannten Konfiguration sind jedoch die zwei Elektroden 62a und 62b oder 62 und 62d, die mit einer gedruckten Schaltung zu verbinden sind, wenn die Chip-Thermistoren darauf befestigt sind, nur auf einer Fläche des Chip-Thermistors angeordnet (siehe 14(a)). Als Ergebnis dessen, wenn die Chip-Thermistoren auf einer gedruckten Schaltung angebracht und durch Reflow-Löten befestigt werden, sind die durch das Löten ausgebildeten Löt-Kehlnähte von oben nicht sichtbar, weil sie durch die Chip-Thermistoren abgeschattet sind. Daher ist es schwierig, sich über den Zustand der Lötstelle durch visuelle Prüfung des gelöteten Abschnitts zu vergewissern. Des Weiteren, weil die Elektroden der Chip-Thermistoren nicht an ihren Seiten angeordnet sind, ist der Schwalllötprozess nicht anwendbar.
Des Weiteren ist bei dem oben beschriebenen herkömmlichen Herstellungsverfahren eine Verschiebung der Schnittlinien in Bezug auf die Position der Durchbrechung nicht vermeidbar wegen Dispersionen in der Genauigkeit der Plattenfluchtungs- und Schneidevorgänge. Dies führt leicht zu einer Abweichung in dem Bereich der Kopplung zwischen dem leitenden Element, das in der Durchbrechung ausgebildet ist, und der oberen/unteren Elektroden. 17A zeigt einen Zustand, in dem keine Verschiebung zwischen der Durchbrechung und der Schnittlinie vorhanden ist, wogegen 17B einen Zustand zeigt, in dem eine Verschiebung vorhanden ist. In 17A und 17B bezeichnet das Bezugszeichen 81 eine Durchbrechung, 82 ist eine Schnittlinie, 83 ist eine Elektrode, 84 ist ein geätzter Schlitz. In einem Fall, in dem ein Teil einer Durchbrechung 81 von den Durchbrechungen, die zu beiden Seiten einer Schnittlinie positioniert sind, als Ergebnis der oben beschriebenen Verschiebung angeschnitten wird, wie in 17B gezeigt, verkleinert sich ein Bereich an einem Kontaktabschnitt 85, der einen Kontakt zwischen dem leitenden Element, das in der Durchbrechung angeordnet ist, und den oberen/unteren Elektroden herstellt, im Vergleich mit einem Fall, in dem eine solche Verschiebung nicht vorhanden ist. Der Fall, der durch eine verschobene Schnittlinie verursacht wird, ist in 17C veranschaulicht. Ein Problem mit dem reduzierten Kontaktbereich zwischen dem leitenden Element und den oberen/unteren Elektroden besteht darin, dass die Verbindung zwischen dem leitenden Element und den oberen/unteren Elektroden aufgrund einer Belastung, die auf sie durch wiederholte Ausdehnung und Schrumpfung des leitenden Polymers verursacht wird, leicht Risse erhält.
Die vorliegende Erfindung beschäftigt sich mit den oben genannten Problemen und hat das Ziel, einen Chip-Kaltleiter sowie ein Verfahren zum Herstellen desselben bereitzustellen, bei dem der gelöteten Abschnitt problemlos visuell geprüft werden kann, nachdem die Chip-Thermistoren auf einer gedruckten Schaltung befestigt sind, und der Chip-Kaltleiter durch Schwalllöten angelötet werden kann; des Weiteren weist die Kopplung zwischen dem leitenden Element und den Elektroden nur eine kleine Dispersion in der Verbindungskraft gegenüber der Belastung auf, die als Ergebnis der Ausdehnung und Schrumpfung des leitenden Polymers verursacht wird.
Dies wird durch die Merkmale erreicht, wie sie in den Nebenansprüchen dargelegt sind. Weitere vorteilhafte Ausführungsformen der vorliegenden Erfindung werden in den Unteransprüchen dargelegt.
Ein Chip-Kaltleiter umfasst:
ein würfelförmiges leitendes Polymer, das die PTC-Leistungsmerkmale aufweist;
eine erste Hauptelektrode, die auf einer ersten Fläche des leitenden Polymers angeordnet ist;
eine erste Unterelektrode, die auf der gleichen Fläche wie die Hauptelektrode angeordnet ist, wobei sie jedoch von der ersten Hauptelektrode unabhängig ist;
eine zweite Hauptelektrode, die auf einer zweiten Fläche angeordnet ist, die der ersten Fläche des leitenden Polymers gegenüber liegt;
eine zweite Unterelektrode, die auf der gleichen Fläche wie die zweite Hauptelektrode angeordnet ist, wobei sie jedoch von der zweiten Hauptelektrode unabhängig ist;
eine erste Seitenelektrode, die so angeordnet ist, dass sie wenigstens die gesamte Fläche von einer der Seitenflächen des leitenden Polymers bedeckt, wobei diese Seitenelektrode mit der ersten Hauptelektrode und der zweiten Unterelektrode elektrisch verbunden ist; und
eine zweite Seitenelektrode, die so angeordnet ist, dass sie wenigstens die gesamte Fläche der anderen Seitenfläche, die der einen Seitenfläche des leitenden Polymers gegenüber liegt, bedeckt, wobei diese Seitenelektrode mit der ersten Unterelektrode und der zweiten Hauptelektrode elektrisch verbunden ist.
In einem Verfahren zum Herstellen des Chip-Kaltleiters wird ein leitendes Polymer mit den PTC-Leistungsmerkmalen zwischen einer darüber und darunter liegenden bemusterten Metallfolie angeordnet, und diese werden durch Warmverpressen in eine Plattenform integriert, die integrierte Platte wird mit Öffnungen versehen, die integrierte Platte, die die Öffnungen aufweist, wird auf der oberen und der unteren Fläche mit einem Schutzüberzug überzogen, eine Seitenelektrode wird an der Seite der Platte ausgebildet wird, die den Schutzüberzug und die Öffnungen aufweist, und die Platte, die mit den Seitenelektroden und den Öffnungen versehen ist, wird in Stücke unterteilt.
Mit den wie oben konfigurierten Chip-Kaltleitern kann eine Löt-Kehlnaht an der Seite der Thermistor-Chips ausgebildet werden, die auf einer gedruckten Schaltung befestigt sind, weil die Seitenelektrode so bereitgestellt ist, dass sie wenigstens die gesamte Fläche der zwei Seitenflächen des leitenden Polymers bedeckt. Somit bietet der Chip-Kaltleiter insofern einen Vorteil, als der Zustand der Lötstelle der gelöteten Abschnitte problemlos durch visuelle Prüfung bestätigt werden kann, nachdem die Chip-Thermistoren auf einer gedruckten Schaltung angebracht worden sind. Ein weiterer Vorteil der Chip-Kaltleiter ist, dass sie in einem Schwalllötprozess verwendet werden können.
In einem Verfahren zum Herstellen der Chip-Kaltleiter, in dem das leitende Polymer, das die PTC-Leistungsmerkmale aufweist, und die bemusterten Metallfolien warmverpresst werden, um in eine Plattenform integriert zu werden, und die Platte mit Öffnungen versehen wird, und dann die Seitenelektrode durch galvanisches Beschichten oder andere Mittel darauf ausgebildet wird, verändert sich die Form der Endflächen der Öffnungen nicht, selbst wenn es eine leichte Verschiebung in der Position der Öffnung relativ zu der Bemusterung der Metallfolie aufgrund einer Genauigkeitstoleranz während des Prozesses zum Ausbilden der Öffnungen gab; die Form bleibt geradlinig.
Daher weist die Seitenelektrode, die an der Endfläche durch galvanisches Beschichten oder ein ähnliches Verfahren ausgebildet wird, immer einen gewissen stabilen Verbindungsbereich mit der ersten und der zweiten Hauptelektrode auf; somit weist die Kopplungskraft an dem Verbindungsbereich zwischen der Seitenelektrode und der ersten oder der zweiten Hauptelektrode gegenüber einer Belastung aufgrund der Ausdehnung und Schrumpfung des leitenden Polymers nur eine kleine Dispersion auf.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1A ist eine Perspektivansicht eines Chip-Kaltleiters in Übereinstimmung mit einer ersten beispielhaften Ausführungsform der vorliegenden Erfindung.
1B ist eine Schnittansicht des Chip-Kaltleiters entlang der Linie 200-200 von 1A.
1C ist eine Schnittansicht des Chip-Kaltleiters, der auf einer gedruckten Schaltung angebracht ist.
2A-2C veranschaulichen einen Prozess zum Herstellen des Chip-Kaltleiters von Ausführungsform 1.
3(a)-(e) veranschaulichen einen Prozess zum Herstellen des Chip-Kaltleiters von Ausführungsform 1.
4A und 4B zeigen Beispiele einer Streifenform und einer Kammform.
5 ist eine Schnittansicht eines Chip-Kaltleiters in Übereinstimmung mit einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung.
6A-6C veranschaulichen einen Prozess zum Herstellen des Chip-Kaltleiters von Ausführungsform 2.
7 veranschaulicht einen Prozess zum Herstellen des Chip-Kaltleiters von Ausführungsform 2.
8 ist eine Schnittansicht eines Chip-Kaltleiters in Übereinstimmung mit einer dritten beispielhaften Ausführungsform der vorliegenden Erfindung.
9A-9D veranschaulichen einen Prozess zum Herstellen des Chip-Kaltleiters von Ausführungsform 3.
10A und 10B veranschaulichen einen Prozess zum Herstellen des Chip-Kaltleiters von Ausführungsform 3.
11 ist eine Schnittansicht eines Chip-Kaltleiters in Übereinstimmung mit einer vierten beispielhaften Ausführungsform der vorliegenden Erfindung.
12A-12C veranschaulichen einen Prozess zum Herstellen des Chip-Kaltleiters von Ausführungsform 4.
13A-13C veranschaulichen einen Prozess zum Herstellen des Chip-Kaltleiters von Ausführungsform 4,
14(a) ist eine Schnittansicht eines Chip-Kaltleiters des bisherigen Stands der Technik.
14(b) ist eine Draufsicht des Chip-Kaltleiters des bisherigen Stands der Technik.
15A-15D veranschaulichen einen Prozess zum Herstellen des herkömmlichen Chip-Kaltleiters.
16A-16C veranschaulichen einen Prozess zum Herstellen des Chip-Kaltleiters des bisherigen Stands der Technik.
17A-17C veranschaulichen die Position der Durchbrechungen relativ zur Schnittlinie in dem Chip-Kaltleiter des bisherigen Stands der Technik.
BESTER AUSFÜHRUNGSMODUS DER ERFINDUNG
(Ausführungsform 1)
Ein Chip-Kaltleiter in einer ersten beispielhaften Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die Zeichnungen beschrieben.
1A ist eine Perspektivansicht des Chip-Kaltleiters in der ersten beispielhaften Ausführungsform der vorliegenden Erfindung. 1B ist eine Schnittansicht entlang der Linie A-A von 1.
In 1A und 1B besteht ein würfelförmiges leitendes Polymer 11, das die PTC-Leistungsmerkmale aufweist, aus einer Verbundmischung aus hochdichtem Polyethylen, d.h. einem kristallinen Polymer, und Kohlenschwarz (Carbon Black), d.h. leitenden Partikeln.
Die erste Hauptelektrode 12a ist auf einer ersten Fläche des leitenden Polymers 11 angeordnet. Die erste Unterelektrode 12b ist auf der gleichen Fläche wie die erste Hauptelektrode 12a angeordnet, ist von der ersten Hauptelektrode 12a jedoch unabhängig.
Die zweite Hauptelektrode 12c ist auf einer zweiten Fläche angeordnet, die der ersten Fläche des leitenden Polymers 11 gegenüber liegt. Die zweite Unterelektrode 12d ist auf der gleichen Fläche wie die zweite Hauptelektrode 12c angeordnet, ist von der zweiten Hauptelektrode 12c jedoch unabhängig.
Jede dieser Haupt- und Unterelektroden besteht aus einer elektrolytischen Kupferfolie.
Die erste Seitenelektrode 13a wird aus einer galvanischen Nickelbeschichtung ausgebildet, die die gesamte Fläche von einem der Seitenenden des leitenden Polymers 11 bedeckt, und ist elektrisch mit der ersten Hauptelektrode 12a und der zweiten Unterelektrode 12d verbunden.
Die zweite Seitenelektrode 13b wird aus einer galvanischen Nickelbeschichtung ausgebildet, die die gesamte Fläche des anderen Seitenendes, das der ersten Seitenelektrode 13a des leitenden Polymers 11 gegenüber liegt, bedeckt, und ist elektrisch mit der zweiten Hauptelektrode 12c und der ersten Unterelektrode 12b verbunden.
Die erste und die zweite Schutzschicht 14a, 14b sind aus einem epoxymodifizierten Acrylharz ausgebildet.
Wenn eine Seitenelektrode durch galvanisches Beschichten ausgebildet wird, besteht die Möglichkeit, da die Haftfähigkeit zwischen dem leitenden Polymer und einer galvanisch beschichteten Schicht nicht ausreichend stark ist, dass sich die Seitenelektrode von dem leitenden Polymer ablöst. Somit wird von der Unterelektrode zusammen mit der Hauptelektrode erwartet, dass sie als der stützende Körper für die galvanisch beschichtete Seitenelektrode arbeiten, um eine gute Haftung der Seitenelektrode auf dem leitenden Polymer sicherzustellen.
Als Nächstes wird ein Verfahren zum Herstellen eines Chip-Kaltleiters in einer ersten beispielhaften Ausführungsform, die wie vorgenannt konfiguriert ist, unter Bezugnahme auf die Zeichnungen beschrieben.
2A-2C und 3(a)-(e) veranschaulichen den Prozess eines Verfahrens zum Herstellen des Chip-Kaltleiters in Übereinstimmung mit Ausführungsform 1.
Zuerst werden 49 Massenanteile eines hochdichten Polyethylens mit einer Kristallinität von 70-90%, 50 Massenanteile von Ofenruß mit einem durchschnittlichen Partikeldurchmesser von 58 nm und einem spezifischen Oberflächenbereich von 38 m²/g und ein Massenanteil eines Antioxidationsmittels gemischt und 20 Minuten lang unter Verwendung von zwei auf ungefähr 150 °C erhitzten Mischwalzen geknetet, um eine leitende Polymerplatte 21 mit einer Dicke von ungefähr 0,3 mm herzustellen, wie in 2A gezeigt.
Dann, wie in 2B gezeigt, wird eine elektrolytische Kupferfolie so bemustert, dass sie kammförmige Schlitze aufweist, wobei eine Warmpresse (die press) verwendet wird, um die Elektrode 22 bereitzustellen. Ein Schlitz 26 wird hergestellt, um einen Spalt zwischen einer Hauptelektrode und einer Unterelektrode auszubilden, nachdem eine Platte in einem späteren Prozessschritt in Stücke unterteilt worden ist. Ein Schlitz 27 wird bereitgestellt, um den Schneidebereich der elektrolytischen Kupferfolie in dem Prozess des Unterteilens einer Platte in Stücke zu reduzieren.
Der Schlitz 27 trägt dazu bei, die Erzeugung von Graten in der elektrolytischen Kupferfolie beim Unterteilungs-Prozessschritt zu beseitigen und ebenso das Bloßlegen der Schnittseite der elektrolytischen Kupferfolie in der Seitenfläche eines unterteilten Chip-Kaltleiters zu beseitigen. Das Bloßlegen der Schnittseite kann eine Oxidation der elektrolytischen Kupferfolie und ein Kurzschließen durch Löten begünstigen, wenn der Chip-Kaltleiter auf einer gedruckten Schaltung befestigt wird.
Und dann, wie in 2C und 3(a) gezeigt, wird die leitende Polymerplatte 21 zwischen der darüber und darunter liegenden Elektrode 22 angeordnet, und diese werden bei ungefähr 175 °C in einem Vakuum von ungefähr 20 Torr und unter dem Druck von ungefähr 50 kg/cm² eine Minute lang unter Verwendung einer Vakuum-Warmpresse warmverpresst, um eine integrierte Platte 23 herzustellen. Dann wird die Platte in einer Elektronenstrahl-Bestrahlungsvorrichtung mit einem Elektronenstrahl von ungefähr 40 mrad bestrahlt, um das hochdichte Polyethylen zu vernetzen.
Wie in 3(b) gezeigt, werden unter Verwendung einer Warmpresse oder einer Trennmaschine für Chips (dicing machine) in regelmäßigem Intervall längliche Öffnungen 24 (Schlitze) bereitgestellt, so dass ein Raum, der der Länge eines gewissen Chip-Kaltleiters entspricht, eingehalten wird.
Der Prozess des Bereitstellens der Öffnungen kann entweder die Ausbildung von Streifen oder die Ausbildung in eine Kammform sein, wie in 4A und 4B gezeigt.
Der Schutzüberzug 25 wird, wie in 3(c) gezeigt, auf der oberen und der unteren Fläche der Platte 23, die die Öffnungen 24 aufweist, ausgebildet, mit Ausnahme des Bereichs in der Nähe der Öffnungen 24, indem ein Acryl- oder ein epoxymodifiziertes UV-Härtungs-Acrylharz per Siebdruck aufgebracht wird, gefolgt von einer Härtung in einem UV-Härtungsofen.
Dann, wie in 3(d) gezeigt, wird ein 10-20 μm dicker Nickelfilm 28 in dem Watts'schen Nickelbad ungefähr 30 Minuten lang bei einer Stromdichte von ungefähr 4 A/dm2 auf die Platte 23 in einem Bereich aufgebracht, auf dem kein Schutzüberzug 25 vorhanden ist, einschließlich der Innenwandfläche der Öffnung 24.
Die Platte 23 wird durch eine Warmpresse oder eine Trennmaschine für Chips in Stücke unterteilt, um einen Chip-Kaltleiter 29 der vorliegenden Erfindung zu erhalten, wie in 3(e) gezeigt. Die Chip-Kaltleiter mit der gleichen Konfiguration können auch erhalten werden, indem zuerst eine nicht bemusterte Metallfolie mit einer leitenden Polymerplatte durch Warmverpressen integriert und anschließend die Metallfolie unter Verwendung des Fotolithografie- und Ätzprozesses bemustert wird.
Im Folgenden wird die Ausführungsform 1 der vorliegenden Erfindung ausführlicher in Bezug auf die Struktur beschrieben.
Nachdem elektronische Komponenten des Chip-Typs durch Reflow-Löten auf einer gedruckten Schaltung befestigt worden sind, ist es in der Praxis üblich, den gelöteten Abschnitt visuell zu prüfen, da ein ungleichmäßiges Aufdrucken von Lötcreme oder eine unzureichende Lötmittelmenge einen schlechten Kontakt begünstigen oder die Zuverlässigkeit der Lötstelle während der Wärmezyklen verschlechtert.
Mit den Chip-Kaltleitern der vorliegenden Erfindung wird die Löt-Kehlnaht an der Seite von Chip-Thermistoren ausgebildet, die auf einer gedruckten Schaltung angelötet sind; und zwar ist die Lot-Kehlnaht außerhalb eines Chip-Thermistors positioniert. Daher kann der gelötete Abschnitt problemlos überprüft werden.
10 ist eine Schnittansicht des Chip-Kaltleiters, der auf einer gedruckten Schaltung befestigt ist. Die Bezugszeichen 16a, 16b bezeichnen die Anschlussflächen der gedruckten Schaltung. Wie durch eine Pfeilmarkierung in 1C angegeben, lassen sich die Kehlnähte 15a, 15b von oben problemlos betrachten.
Des Weiteren hat sich bestätigt, dass die Chip-Kaltleiter der vorliegenden Erfindung in dem Schwalllötprozess verwendet werden können.
Im Allgemeinen ist die Haftfähigkeit zwischen dem galvanisch beschichteten Film, der die Seitenelektrode ausbildet, und dem leitenden Polymer schwach. In der Ausführungsform 1 der vorliegenden Erfindung wird der galvanisch beschichtete Film jedoch durch die Hauptelektrode und die Unterelektrode unterstützt, die jeweils auf der oberen und der unteren Fläche des leitenden Polymers ausgebildet sind. Somit ist die Seitenelektrode, die durch galvanisches Beschichten ausgebildet worden ist, in Bezug auf die Haftung an dem leitenden Polymer gut gesichert. Die oben beschriebene Struktur der vorliegenden Erfindung sind ausreichend effektiv, um ein Ablösen der Seitenelektrode von dem leitenden Polymer zu vermeiden.
In dem Herstellungsverfahren des bisherigen Stands der Technik kann eine Schnittlinie, die relativ zur Position einer Durchbrechung verschoben ist, zu einem reduzierten Kopplungsbereich zwischen dem Leiter in der Durchbrechung und den oberen/unteren Elektroden führen.
In dem Herstellungsverfahren von Ausführungsform 1, in dem ein leitendes Polymer, das die PTC-Leistungsmerkmale aufweist, und Metallfolien mittels Warmverpressen in eine Plattenform integriert werden, und die Platte mit Öffnungen versehen wird, und dann ein leitender Film darauf mittels galvanischem Beschichten ausgebildet wird, bleibt der Kopplungsbereich zwischen dem galvanisch beschichteten Film und den oberen/unteren Elektroden unverändert und konstant trotz einer möglichen Verschiebung. Und zwar wird die Kraft der Kopplung zwischen dem galvanisch beschichteten Film und den oberen/unteren Elektroden nicht reduziert; und es werden keine Risse an dem Kopplungsabschnitt durch die Belastung aufgrund einer wiederholten Ausdehnung und Schrumpfung des leitenden Polymers erzeugt.
Des Weiteren schließt in dem vorliegenden Prozess von Ausführungsform 1 nur das Schneiden in seitlicher Richtung die Unterteilung in Chip-Thermistorstücke ab; es besteht keine Notwendigkeit eines Längs-Schneidevorgangs für die Unterteilung.
In dem Herstellungsverfahren des bisherigen Stands der Technik, in dem eine galvanisch beschichtete Schicht in den Durchbrechungen ausgebildet wird, die durch Bohren oder ein anderes Verfahren bereitgestellt werden, ist die Anzahl der zu bohrenden Durchbrechungen mindestens höher als eine Anzahl von Chip-Thermistorstücken, die aus einer Platte gewonnen werden. Somit ist eine lange Zeit erforderlich, um alle Durchbrechungen zu bohren. Außerdem verursacht die Wärme, die aufgrund der Reibung während des Bohrens erzeugt wird, ein Schmelzen des leitenden Polymers, was zu einer rauen Wandfläche der Durchbrechungen führt; infolgedessen wird eine darauf galvanisch beschichtete Schicht uneben.
Unter dem Herstellungsverfahren in Übereinstimmung mit Ausführungsform 1 werden die Öffnungen jedoch sofort unter Verwendung einer Warmpresse, einer Trennmaschine für Chips usw. sofort in einer Streifenform bereitgestellt. Dies trägt zu einer höheren Produktivität bei. Da des Weiteren kein Schmelzvorgang in dem leitenden Polymer vorliegt, sind die Wandflächen der Öffnungen relativ glatt, was dazu beiträgt, eine galvanisch beschichtete Schicht von gleichmäßiger Dicke bereitzustellen.
Des Weiteren kann in dem herkömmlichen Herstellungsverfahren die Lösung für die galvanische Beschichtung in den Durchbrechungen nicht gut zirkulieren, und die Kon zentration von Metallionen in der Galvanisierungsflüssigkeit wird instabil; dies stört die Ausbildung einer galvanisch beschichteten Schicht mit gleichmäßiger Dicke. Wenn eine galvanisch beschichtete Schicht mit ungleichmäßiger Dicke ausgebildet wird, führt die Konzentration der Belastung aufgrund wiederholter Ausdehnung und Schrumpfung des leitenden Polymers, das auf Überstrom in einem in Betrieb befindlichen Chip-Thermistor reagiert, zu einem Brechen der galvanisch beschichteten Schicht.
Unter dem Herstellungsverfahren in Ausführungsform 1 ist der Abschnitt, auf dem eine galvanisch beschichtete Schicht ausgebildet werden soll, jedoch zu einem offenen Raum hin bloßgelegt, und eine Galvanisierungslösung kann frei zirkulieren; daher kann die Konzentration von Metallionen stabil gehalten werden. Dies trägt zur Ausbildung einer Schicht mit gleichmäßiger Dicke bei.
Des Weiteren können in dem herkömmlichen Herstellungsverfahren Fremdkörper, die in der Galvanisierungslösung enthalten sind, unbeabsichtigt in die Durchbrechungen gelangen oder Grate, wenn die Durchbrechung mittels Bohren bereitgestellt worden ist, können solche Fremdkörper abfangen. Dies kann eine Fehlstelle in dem galvanisch beschichteten Film erzeugen.
Unter dem Herstellungsverfahren in Ausführungsform 1 ist der Abschnitt, auf dem die Seitenelektrode ausgebildet werden soll, jedoch einem ausreichend offenen Raum ausgesetzt, so dass solche eventuell vorhandenen Fremdkörper, die in der Galvanisierungslösung enthalten sind, nicht auf dem Abschnitt verbleiben können. Die Seitenelektroden der vorliegenden Erfindung sind nach außen hin offen angeordnet und lassen sich von außen leicht überprüfen. Der Galvanisierungsstrom ist ausreichend niedriger als ein Pegel, bei dem das leitende Polymer seinen PTC-Betrieb beginnt, so dass das leitende Polymer nie in Betrieb gesetzt wird.
Des Weiteren wird in dem Herstellungsverfahren von Ausführungsform 1 eine integrierte Platte, die mit den Öffnungen versehen ist, zum Ausbilden der Seitenelektroden galvanisch beschichtet, und dann wird die Platte in Stücke unterteilt. Daher können die zwei anderen Seitenflächen des Thermistors als diejenigen zwei Seitenflächen, auf denen die Seitenelektrode ausgebildet worden ist, keine galvanisch beschichtete Schicht aufweisen. In anderen Herstellungsverfahren, in denen zum Beispiel fertige Chips nach dem Unterteilungsprozessschritt trommelgalvanisiert werden, besteht die Möglichkeit, dass das leitende Polymer, das eine leitende Seitenfläche aufweist, auf allen vier Seitenflächen galvanisch beschichtet wird. Dies führt natürlich zu einem Kurzschluss zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode.
(Ausführungsform 2)
Ein Chip-Kaltleiter in einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die Zeichnungen beschrieben.
5 ist eine Schnittansicht des Chip-Kaltleiters der zweiten beispielhaften Ausführungsform.
In 5 besteht ein würfelförmiges leitendes Polymer 41, das die PTC-Leistungsmerkmale aufweist, aus einer Verbundmischung aus hochdichtem Polyethylen, d.h. einem kristallinen Polymer, und Kohlenschwarz, d.h. leitenden Partikeln.
Die erste Hauptelektrode 42a ist auf einer ersten Fläche des leitenden Polymers 41 angeordnet. Die erste Unterelektrode 42b ist auf der gleichen Fläche wie die erste Hauptelektrode 42a angeordnet, ist von der ersten Hauptelektrode 42a jedoch unabhängig. Die zweite Hauptelektrode 42c ist auf einer zweiten Fläche angeordnet, die der ersten Fläche des leitenden Polymers 41 gegenüber liegt. Die zweite Unterelektrode 42d ist auf der gleichen Fläche wie die zweite Hauptelektrode 42c angeordnet, ist von der zweiten Hauptelektrode 42c jedoch unabhängig.
Jede dieser Haupt- und Unterelektroden besteht aus einer elektrolytischen Kupferfolie.
Die erste Seitenelektrode 43a wird aus einer galvanischen Nickelbeschichtung ausgebildet, die die gesamte Fläche von einem der Seitenenden des leitenden Polymers 41 bedeckt, und ist elektrisch mit der ersten Hauptelektrode 42a und der zweiten Hauptelektrode 42c verbunden.
Die zweite Seitenelektrode 43b wird aus einer galvanischen Nickelbeschichtung ausgebildet, die die gesamte Fläche des anderen Seitenendes bedeckt, das der ersten Sei tenelektrode 43a des leitenden Polymers 41 gegenüber liegt, und ist elektrisch mit der ersten Unterelektrode 42b und der zweiten Unterelektrode 42d verbunden.
Die erste und die zweite Schutzüberzugschicht 44a, 44b sind aus einem epoxymodifizierten Acrylharz ausgebildet.
Die innere Hauptelektrode 45a ist in dem leitenden Polymer 41 parallel zu der ersten Hauptelektrode 42a und der zweiten Hauptelektrode 42c angeordnet und ist elektrisch mit der zweiten Seitenelektrode 43b verbunden. Die innere Unterelektrode 45b ist auf der gleichen Ebene wie die innere Hauptelektrode 45a angeordnet, ist jedoch von der inneren Hauptelektrode 45a unabhängig und ist elektrisch mit der ersten Seitenelektrode 43a verbunden.
Ein Verfahren zum Herstellen der Chip-Kaltleiter in einer zweiten beispielhaften Ausführungsform wird als Nächstes unter Bezugnahme auf die Zeichnungen beschrieben.
6A-6C und 7 veranschaulichen den Prozess eines Verfahrens zum Herstellen der Chip-Kaltleiter in der Ausführungsform 2 der vorliegenden Erfindung. Eine leitende Polymerplatte 51, wie in 6A gezeigt, wird auf die gleiche Weise wie in der Ausführungsform 1 bereitgestellt, und eine elektrolytische Kupferfolie wird durch Warmpressen bemustert, um die Elektrode 52 bereitzustellen, wie in 6B gezeigt.
Die Dicke der elektrolytischen Kupferfolie zum Ausbilden der inneren Elektrode sollte nicht weniger als 35 μm betragen und vorzugsweise dicker als 70 μm sein, damit sie nicht durch die Ausdehnung des leitenden Polymers während des Ausbildens eines laminierten Körpers, der später zu beschreiben sein wird, durch Warmverpressen gebrochen wird.
Als Nächstes, wie in 6C gezeigt, werden das leitende Polymer 51 und die Elektrode 52 abwechselnd gestapelt, um durch Warmverpressen in eine Platte 53 integriert zu werden, wie in 7 gezeigt. Die drei Platten der Elektrode 52, die in 6C gezeigt sind, können eine gleiche Bemusterung aufweisen, was bedeutet, dass diese Platten unter Verwendung nur eines Prägemusters (die pattern) bereitgestellt werden können. Dies ist ein wirtschaftlicher Vorteil.
Danach wurde nach den gleichen Herstellungsprozess-Schritten wie in der Ausführungsform 1 vorgegangen, um den Chip-Kaltleiter in der Ausführungsform 2 der vorliegenden Erfindung bereitzustellen.
Ein laminierter Körper kann auch unter Verwendung nicht bemusterter Metallfolien für die äußersten Schichten ausgebildet werden, wobei die anderen Folien diejenigen sind, die durch Warmpressen bemustert werden, und diese Metallfolien und das leitende Polymer zusammen durch Warmverpressen integriert werden und dann die äußersten Folien unter Verwendung des Fotolithografie- und Ätzprozesses bemustert werden. Ein Chip-Kaltleiter der gleichen Konfiguration kann aus dem so erzeugten laminierten Körper erzeugt werden, indem nach den gleichen Prozessschritten vorgegangen wird wie denjenigen in Ausführungsform 1.
In den Kaltleiter-Chips von Ausführungsform 2 wurde der überlappende Bereich von gegenüberliegenden Elektroden vergrößert, indem die Schichten des leitenden Polymers und der Metallfolie abwechselnd laminiert wurden, ohne dadurch die Gesamtabmessungen des Thermistors größer zu machen. Diese Konfiguration ermöglicht es, den internen Widerstand eines Chip-Thermistors zu senken; als Ergebnis dessen wird ein Chip-Kaltleiter erhalten, der einen größeren Strom in einem kompakten Körper zulässt.
In einem praktischen Beispiel weist ein Chip-Kaltleiter eines einschichtigen leitenden Polymers mit den Abmessungen 3,2 mm × 4,5 mm einen überlappenden Bereich zwischen der ersten und der zweiten Hauptelektrode (Bereich der gegenüberliegenden Elektroden) von 9 mm² und einen Widerstand von ungefähr 150 mΩ auf; dagegen wies derjenige mit doppelter Schicht einen niedrigen Widerstand von ungefähr 80 mΩ auf, wobei der Bereich der gegenüberliegenden Elektroden 18 mm² betrug, wobei die gleichen Abmessungen von 3,2 mm × 4,5 mm beibehalten wurden. Im Folgenden werden mehrere beispielhafte Ausführungsformen der vorliegenden Erfindung beschrieben, in denen der Widerstand noch weiter reduziert wird.
(Ausführungsform 3)
8 veranschaulicht eine Schnittansicht eines Chip-Kaltleiters in einer dritten beispielhaften Ausführungsform der vorliegenden Erfindung.
In 8 besteht ein würfelförmiges leitendes Polymer 1, das die PTC-Leistungsmerkmale aufweist, aus einer Verbundmischung aus hochdichtem Polyethylen, d.h. einem kristallinen Polymer, und Kohlenschwarz, d.h. leitenden Partikeln.
Die erste Hauptelektrode 2a ist auf einer ersten Fläche des leitenden Polymers 1 angeordnet. Die erste Unterelektrode 2b ist auf der gleichen Fläche wie die erste Hauptelektrode 2a angeordnet, ist von der ersten Hauptelektrode 2a jedoch unabhängig.
Die zweite Hauptelektrode 2c ist auf einer zweiten Fläche angeordnet, die der ersten Fläche des leitenden Polymers 1 gegenüber liegt. Die zweite Unterelektrode 2d ist auf der gleichen Fläche wie die zweite Hauptelektrode 2c angeordnet, ist von der zweiten Hauptelektrode 2c jedoch unabhängig.
Jede dieser Haupt- und Unterelektroden besteht aus einer elektrolytischen Kupferfolie.
Die erste Seitenelektrode 3a wird aus einer galvanischen Nickelbeschichtung ausgebildet, die die gesamte Fläche von einem der Seitenenden des leitenden Polymers 1 bedeckt, und ist elektrisch mit der ersten Hauptelektrode 2a und der zweiten Unterelektrode 2d verbunden.
Die zweite Seitenelektrode 3b wird aus einer galvanischen Nickelbeschichtung ausgebildet, die die gesamte Fläche des anderen Seitenendes bedeckt, das der ersten Seitenelektrode 3a des leitenden Polymers 1 gegenüber liegt, und ist elektrisch mit der ersten Unterelektrode 2b und der zweiten Hauptelektrode 2c verbunden.
Die erste und die zweite Schutzüberzugschicht 4a, 4b sind aus einem epoxymodifizierten Acrylharz ausgebildet.
Die erste innere Hauptelektrode 5a ist in dem leitenden Polymer 1 parallel zu der ersten Hauptelektrode 2a und der zweiten Hauptelektrode 2c angeordnet und ist elektrisch mit der zweiten Seitenelektrode 3b verbunden. Die erste innere Unterelektrode 5b ist auf der gleichen Ebene wie die erste innere Hauptelektrode 5a angeordnet, ist jedoch von der ersten inneren Hauptelektrode 5a unabhängig und ist elektrisch mit der ersten Seitenelektrode 3a verbunden.
Die zweite innere Hauptelektrode 5c ist in dem leitenden Polymer 1 parallel zu der ersten Hauptelektrode 2a und der zweiten Hauptelektrode 2c angeordnet und ist elektrisch mit der ersten Seitenelektrode 3a verbunden. Die zweite innere Unterelektrode 5d ist auf der gleichen Ebene wie die zweite innere Hauptelektrode 5c angeordnet, ist jedoch von der zweiten inneren Hauptelektrode 5c unabhängig und ist elektrisch mit der zweiten Seitenelektrode 3b verbunden.
In dem wie vorgenannt konfigurierten Chip-Kaltleiter, in dem das leitende Polymer 1 mit einer Größe von 3,2 mm × 4,5 mm in drei Schichten gestapelt wurde, und die Widerstände zwischen der ersten Hauptelektrode 2a und der ersten inneren Hauptelektrode 5a, derjenige zwischen der ersten inneren Hauptelektrode 5a und der zweiten inneren Hauptelektrode 5c und derjenige zwischen der zweiten inneren Hauptelektrode 5c und der zweiten Hauptelektrode 2c, in Parallelschaltung verbunden wurden, erreichte der überlappende Bereich von sich gegenüber liegenden Elektroden real 27 mm², und der Widerstand wurde auf so wenig wie ungefähr 50 mΩ reduziert. Somit wurde ein Chip-Kaltleiter mit einem extrem niedrigen Widerstand erhalten.
Ein Verfahren zum Herstellen der Chip-Kaltleiter in einer dritten beispielhaften Ausführungsform wird als Nächstes unter Bezugnahme auf die Zeichnungen beschrieben.
9A-9D und 10 und 10B veranschaulichen ein Verfahren zum Herstellen der Chip-Thermistoren, die drei leitende Polymerschichten aufweisen.
Auf die gleiche Weise wie bei der Ausführungsform 1 wird eine leitende Polymerplatte 31, wie in 9A gezeigt, bereitgestellt. Eine elektrolytische Kupferfolie wird durch Warmpressen bemustert, um die Elektrode 32 bereitzustellen, wie in 9B gezeigt. Wie in dem Fall des Chip-Thermistors, der zwei leitende Polymerschichten aufweist, sollte die Dicke der elektrolytischen Kupferfolie für die innere Elektrode nicht weniger als 35 μm betragen und vorzugsweise dicker als 70 μm sein, damit sie nicht durch die Aus dehnung des leitenden Polymers während des Ausbildens eines laminierten Körpers durch Warmverpressen gebrochen wird.
Als Nächstes, wie in 9C und 9D gezeigt, wird das leitende Polymer 31 zwischen zwei Elektroden 32 angeordnet, um durch Warmverpressen in eine erste Platte 33 integriert zu werden, die in 9D gezeigt ist. Und dann, wie in 10A gezeigt, werden zwei leitende Polymerplatten 31 und zwei Elektroden 32 auf beiden Flächen der ersten Platte 33 so gestapelt, dass die jeweiligen Elektroden 32 auf der äußersten Fläche positioniert sind, die dann durch Warmverpressen in eine zweite Platte 34 von 10B integriert werden sollen.
Danach wird nach den gleichen Herstellungsprozess-Schritten wie in der Ausführungsform 1 vorgegangen, um die Chip-Kaltleiter mit drei leitenden Polymerschichten zu erhalten.
Der Warmverpressvorgang wurde deshalb getrennt in zwei Schritten ausgeführt, um eine Ungleichmäßigkeit in der Dicke der leitenden Polymerplatten zu vermeiden. Wenn das Warmpressen in einem Schritt ausgeführt wird, um alle Schichten zusammen zu integrieren, erzeugt die geringe Wärmeübertragung zu der inneren Polymerplatte eine ungleichmäßige Temperaturverteilung zwischen der inneren Polymerplatte und den äußeren Polymerplatten, was zur Ausbildung von leitenden Polymerplatten mit ungleichmäßiger Dicke führt.
In der vorliegenden Ausführungsform kann ein laminierter Körper auch unter Verwendung nicht bemusterter Metallfolien für die äußersten Schichten ausgebildet werden, wobei die anderen Folien diejenigen sind, die durch Warmpressen bemustert werden, diese Metallfolien und leitenden Polymerplatten zusammen durch Warmverpressen integriert werden, und dann die äußersten Metallfolien unter Verwendung des Fotolithografie- und Ätzprozesses bemustert werden.
Ein Chip-Kaltleiter mit der gleichen Konfiguration kann aus dem so erzeugten laminierten Körper erzeugt werden, indem nach den gleichen Prozessschritten vorgegangen wird wie denjenigen in Ausführungsform 1.
Ein Chip-Kaltleiter, der fünf oder mehr ungeradzahlige Schichten des leitenden Polymers enthält, lässt sich erhalten, indem der Stapel- und Warmverpress-Zyklus für eine zusätzliche leitende Polymerplatte und eine zusätzliche bemusterte Elektrode auf den äußeren Flächen der zweiten Platte wiederholt wird. Auch in diesem Beispiel können die äußersten Schichten aus nicht bemusterten Metallfolien ausgebildet sein und die Folien zu einem späteren Zeitpunkt durch Ätzen bemustert werden.
(Ausführungsform 4)
11 ist eine Schnittansicht eines Chip-Kaltleiters in einer vierten beispielhaften Ausführungsform der vorliegenden Erfindung.
In 11 besteht ein würfelförmiges leitendes Polymer 91, das die PTC-Leistungsmerkmale aufweist, aus einer Verbundmischung aus hochdichtem Polyethylen, d.h. einem kristallinen Polymer, und Kohlenschwarz, d.h. leitenden Partikeln.
Die erste Hauptelektrode 92a ist auf einer ersten Fläche des leitenden Polymers 91 ausgebildet. Die erste Unterelektrode 92b ist auf der gleichen Fläche wie die erste Hauptelektrode 92a angeordnet, ist von der ersten Hauptelektrode 92a jedoch unabhängig.
Die zweite Hauptelektrode 92c ist auf einer zweiten Fläche ausgebildet, die der ersten Fläche des leitenden Polymers 91 gegenüber liegt. Die zweite Unterelektrode 92d ist auf der gleichen Fläche wie die zweite Hauptelektrode 92c angeordnet, ist von der zweiten Hauptelektrode 92c jedoch unabhängig.
Jede dieser Haupt- und Unterelektroden besteht aus einer elektrolytischen Kupferfolie.
Die erste Seitenelektrode 93a wird aus einer galvanischen Nickelbeschichtung ausgebildet, die die gesamte Fläche von einem der Seitenenden des leitenden Polymers 91 bedeckt, und ist elektrisch mit der ersten Hauptelektrode 92a und der zweiten Hauptelektrode 92c verbunden.
Die zweite Seitenelektrode 93b wird aus einer galvanischen Nickelbeschichtung ausgebildet, die die gesamte Fläche des anderen Seitenendes bedeckt, das der ersten Seitenelektrode 93a des leitenden Polymers 91 gegenüber liegt, und ist elektrisch mit der ersten Unterelektrode 92b und der zweiten Unterelektrode 92d verbunden. Die erste und die zweite Schutzüberzugschicht 94a, 94b bestehen aus einem epoxymodifizierten Acrylharz.
Die erste innere Hauptelektrode 95a ist in dem leitenden Polymer 91 parallel zu der ersten Hauptelektrode 92a und der zweiten Hauptelektrode 92c angeordnet und elektrisch mit der zweiten Seitenelektrode 93b verbunden. Die erste innere Unterelektrode 95b ist auf der gleichen Ebene wie die erste innere Hauptelektrode 95a angeordnet, ist jedoch von der ersten inneren Hauptelektrode 95a unabhängig und ist elektrisch mit der ersten Seitenelektrode 93a verbunden.
Die zweite innere Hauptelektrode 95c ist in dem leitenden Polymer 91 parallel zu der ersten Hauptelektrode 92a und der zweiten Hauptelektrode 92c angeordnet und ist elektrisch mit der ersten Seitenelektrode 93a verbunden. Die zweite innere Unterelektrode 95d ist auf der gleichen Ebene wie die zweite innere Hauptelektrode 95c angeordnet, ist jedoch von der zweiten inneren Hauptelektrode 95c unabhängig und ist elektrisch mit der zweiten Seitenelektrode 93b verbunden.
Die dritte innere Hauptelektrode 95e ist in dem leitenden Polymer 91 parallel zu der ersten Hauptelektrode 92a und der zweiten Hauptelektrode 92c angeordnet und ist elektrisch mit der zweiten Seitenelektrode 93b verbunden. Die dritte innere Unterelektrode 95f ist auf der gleichen Ebene wie die dritte innere Hauptelektrode 95e angeordnet, ist jedoch von der dritten inneren Hauptelektrode 95e unabhängig und ist elektrisch mit der ersten Seitenelektrode 93a verbunden.
Ein Verfahren zum Herstellen des Chip-Kaltleiters in einer vierten beispielhaften Ausführungsform wird als Nächstes unter Bezugnahme auf die Zeichnungen beschrieben.
12A-12C und 13A-13C veranschaulichen ein Verfahren zum Herstellen des Chip-Thermistors, der vier leitende Polymerschichten aufweist.
Auf die gleiche Weise wie bei der Ausführungsform 1 wird eine leitende Polymerplatte 101, wie in 12A gezeigt, bereitgestellt. Eine elektrolytische Kupferfolie wird durch Warmpressen bemustert, um die Elektrode 102 bereitzustellen, wie in 12B gezeigt. Wie in dem Fall des Chip-Thermistors, der zwei leitende Polymerschichten aufweist, sollte die Dicke der elektrolytischen Kupferfolie für die innere Elektrode nicht weniger als 35 μm betragen und vorzugsweise dicker als 70 μm sein, damit sie nicht durch die Ausdehnung des leitenden Polymers während des Ausbildens eines laminierten Körpers durch Warmverpressen gebrochen wird.
Als Nächstes, wie in 12C gezeigt, werden drei Platten der Elektrode 102 und zwei Platten der leitenden Polymerplatte 101 abwechselnd gestapelt, um durch Warmverpressen mit der Elektrode 102 auf der äußersten Fläche in eine erste Platte 103, wie in 13(a) gezeigt, integriert zu werden.
Und dann, wie in 13B gezeigt, wird die erste Platte 103 zwischen darüber und darunter liegenden zwei leitenden Polymerplatten 101 und zwei Elektroden 102 so angeordnet, dass die jeweiligen Elektroden 102 sich auf der äußersten Fläche befinden, die warmverpresst werden, um in eine zweite Platte 104 von 13C integriert zu werden.
Danach wird nach den gleichen Herstellungsprozess-Schritten wie in der Ausführungsform 1 vorgegangen, um den Chip-Kaltleiter mit vier leitenden Polymerschichten zu erhalten. In der vorliegenden Ausführungsform kann ein laminierter Körper auch unter Verwendung nicht bemusterter Metallfolien für die äußersten Schichten ausgebildet werden, wobei andere Folien diejenigen sind, die durch Warmpressen bemustert werden, diese Metallfolien und leitenden Polymerplatten zusammen durch Warmverpressen integriert werden, und dann die äußersten Metallfolien unter Verwendung des Fotolithografie- und Ätzprozesses bemustert werden. Ein Chip-Kaltleiter mit der gleichen Konfiguration kann aus dem so erzeugten laminierten Körper erhalten werden, indem nach den gleichen Prozessschritten vorgegangen wird wie denjenigen in Ausführungsform 1.
Ein Chip-Kaltleiter, der die sechs oder mehr geradzahlige Schichten des leitenden Polymers enthält, lässt sich erhalten, indem der Stapel- und Warmverpress-Zyklus für eine zusätzliche leitende Polymerplatte und eine zusätzliche bemusterte Elektrode auf den äußeren Flächen der zweiten Platte wiederholt wird. Auch in diesem Ausführungsform können die äußersten Schichten aus nicht bemusterten Metallfolien ausgebildet sein und die Folien zu einem späteren Zeitpunkt durch Ätzen bemustert werden.
Die Anzahl der Schichten des leitenden Polymers kann durch die oben beschriebenen Prozesse erhöht werden. Allerdings summiert sich auch die Belastung aufgrund der wiederholten Ausdehnung und Schrumpfung des leitenden Polymers, die verursacht werden, wenn dieses einem Überstrom ausgesetzt wird, zusammen mit der erhöhten Anzahl von Schichten. Es ist daher wichtig, das Problem der Zuverlässigkeit der Kopplung zwischen den Seitenelektroden und den Hauptelektroden anzusprechen.
In dem Chip-Thermistor in Übereinstimmung mit beispielhaften Ausführungsformen der vorliegenden Erfindung werden jedoch Seitenelektroden bereitgestellt, die die gesamte Fläche des Seitenendes bedecken. Mit einer derartigen Struktur der vorliegenden Erfindung wird die Belastung gut dispergiert, und die Zuverlässigkeit in der Kopplung wird trotz der erhöhten Anzahl gestapelter Schichten ausreichend sichergestellt.
Des Weiteren wirkt die innere Unterelektrode so, dass sie eine Erhöhung des Betrags der Ausdehnung der leitenden Polymerplatte verhindert, weil sie verhindert, dass sich die Gesamtdicke der leitenden Polymerplatte in der Nähe der Seitenelektrode erhöht.
Somit kann die Belastung, die durch die Ausdehnung und Schrumpfung der leitenden Polymerplatte verursacht wird und sich auf die Seitenelektrode auswirkt, gemindert werden, und die Zuverlässigkeit wird weiter verbessert.
Der Einsatz von Nickel für die Seitenelektrode hat sich im Vergleich mit der Seitenelektrode aus Kupfer, Kupferlegierung usw. als effektiver für die Verbesserung der oben genannten Zuverlässigkeit erwiesen.
Für den Vergleich wurde der Chip-Thermistor erstellt, dessen Seitenelektrode durch eine galvanisch beschichtete Nickelschicht in Übereinstimmung mit dem Herstellungsverfahren von Ausführungsform 1 ausgebildet ist. Und diejenigen mit galvanisch kupferbeschichteten Seitenelektroden wurden unter den folgenden Bedingungen erstellt.
Eine 20 μm dicke Kupferschicht wird durch galvanisches Beschichten der Seitenfläche einer streifenförmigen Platte, die durch den Prozess von Ausführungsform 1 bereitgestellt wird, in dem Kupfersulfat-Galvanisierbad etwa 60 Minuten lang bei einer Stromdichte von ungefähr 1,5 A/dm² ausgebildet, und dann wurde die streifenförmige Platte in Stücke unterteilt.
Um die Zuverlässigkeit der Seitenelektroden in Bezug auf den Wärmezyklus zu bestätigen, wurden jeweils 30 Stück von dem Chip-Kaltleiter mit den Seitenelektroden mit einer galvanisch beschichteten Nickelschicht und von denjenigen mit den Seitenelektroden mit galvanisch beschichteten Kupferschicht für den Zyklustest auf eine gedruckte Schaltung gelötet.
In dem Test wurde ein Gleichstrom von 12 V angeschlossen, und ein Überstrom von 40 A wurde zum Betreiben (Auslösen) des leitenden Polymers zugeführt; die Stromzufuhr wurde eine Minute lang fortgesetzt und dann 5 Minuten lang gestoppt. Nach 100 Zyklen, 200 Zyklen und 1000 Zyklen des Auslösezyklustests wurden jeweils 10 Stück jedes Typs als Probestücke entnommen und einer Querschnittsbetrachtung hinsichtlich des Vorhandenseins irgendwelcher Risse in der Seitenelektrodenschicht unterzogen. Nach den 1000 Zyklen wurden bei den Probestücken mit Seitenelektroden, die durch galvanische Nickelbeschichtung ausgebildet waren, keine Risse beobachtet. Jedoch wurden bei allen 10 Probestücken von 10 der Thermistoren mit einer Kupferschicht-Seitenelektrode Risse an der Verbindungsecke zwischen der Seitenelektrode und der oberen Elektrode vor dem Ende der 100 Zyklen beobachtet.
Bei den Kaltleiter-Chips in der beispielhaften Ausführungsform 1, die ein würfelförmiges leitendes Polymer 11 umfasst, das die PTC-Leistungsmerkmale, eine erste Hauptelektrode 12a, die auf einer ersten Fläche des leitenden Polymers 11 angeordnet ist, eine erste Unterelektrode 12b, die auf der gleichen Fläche wie die erste Hauptelektrode 12a angeordnet ist, wobei sie jedoch von der ersten Hauptelektrode 12a unabhängig ist, eine zweite Hauptelektrode 12c, die auf einer zweiten Fläche angeordnet ist, die der ersten Fläche des leitenden Polymers 11 gegenüber liegt, eine zweite Unterelektrode 12d, die auf der gleichen Fläche wie die zweite Hauptelektrode 12c angeordnet ist, wobei sie jedoch von der zweiten Hauptelektrode 12c unabhängig ist, eine erste Seitenelektrode 13a, die wenigstens die gesamte Fläche von einem der Seitenenden des leitenden Po lymers 11 bedeckt, wobei diese Seitenelektrode mit der ersten Hauptelektrode 12a und der zweiten Unterelektrode 12d elektrisch verbunden ist, und eine zweite Seitenelektrode 13b, die wenigstens die gesamte Fläche des anderen Seitenendes bedeckt, das der ersten Seitenelektrode 13a des leitenden Polymers 11 gegenüber liegt, wobei diese Seitenelektrode mit der ersten Unterelektrode 12b und der zweiten Hauptelektrode 12c elektrisch verbunden ist, aufweist; die Löt-Kehlnaht wird an den Seiten eines Chip-Thermistors ausgebildet, der auf einer gedruckten Schaltung befestigt ist, weil die Seitenelektroden 13a, 13b so bereitgestellt sind, dass sie wenigstens die gesamte Fläche von zwei Seitenendflächen des leitenden Polymers 11 bedecken. Als Ergebnis dessen können die gelöteten Abschnitte problemlos visuell geprüft werden. Des Weiteren kann der Chip-Thermistor in einem Schwalllötprozess verwendet werden.
Bei den Chip-Kaltleitern in den beispielhaften Ausführungsformen 2 und 4, die würfelförmige leitende Polymere 41, 91 umfassen, die die PTC-Leistungsmerkmale, erste Hauptelektroden 42a, 92a, die auf der ersten Fläche der leitenden Polymere 41, 91 ausgebildet sind, erste Unterelektroden 42b, 92b, die auf der gleichen Fläche wie die ersten Hauptelektroden 42a, 92a angeordnet sind, von den ersten Hauptelektroden 42a, 92a jedoch unabhängig sind, zweite Hauptelektroden 42c, 92c, die auf der zweiten Fläche ausgebildet sind, die der ersten Fläche der leitenden Polymere 41, 91 gegenüber liegt, zweite Unterelektroden 42d, 92d, die auf der gleichen Fläche wie die zweiten Hauptelektroden 42c, 92c angeordnet sind, aber von den zweiten Hauptelektroden 42c, 92c unabhängig sind, erste Seitenelektroden 43a, 93a, die wenigstens die gesamte Fläche von einem der Seitenenden des leitenden Polymers 41, 91 bedecken, wobei die Seitenelektrode elektrisch mit den ersten Hauptelektroden 42a, 92a und den zweiten Hauptelektroden 42c, 92c verbunden ist, zweite Seitenelektroden 43b, 93b, die wenigstens die gesamte Fläche des anderen Seitenendes bedecken, das den ersten Seitenelektroden 43a, 93a der leitenden Polymere 41, 91 gegenüber liegt, wobei die Seitenelektrode elektrisch mit den ersten Unterelektroden 42b, 92b und den zweiten Unterelektroden 42d, 92d verbunden ist, eine ungerade Anzahl von inneren Hauptelektroden 45a, 95a, 95c, 95e, die in dem leitenden Polymer 41, 91 parallel zu den ersten Hauptelektroden 42a, 92a und den zweiten Hauptelektroden 42c, 92c angeordnet sind, eine ungerade Anzahl von inneren Unterelektroden 45b, 95b, 95d, 95f, die auf der gleichen Ebene wie die inneren Hauptelektroden 45a, 95a, 95c, 95e angeordnet sind, jedoch von den inneren Hauptelektroden 45a, 95a, 95c, 95e unabhängig sind, aufweisen, wobei die innere Hauptelektrode 45a, 95a, 95e, die den ersten Hauptelektroden 42a, 92a direkt gegenüber liegt, elektrisch mit den zweiten Seitenelektroden 43b, 93b verbunden ist, die inneren Unterelektroden 45b, 95b, die auf der gleichen Ebene angeordnet sind wie die inneren Hauptelektroden 45a, 95a, die den ersten Hauptelektroden 42a, 92a direkt gegenüber liegen, elektrisch mit den ersten Seitenelektroden 43a, 93a verbunden sind, die inneren Hauptelektroden 95c und 95e sowie die inneren Unterelektroden 95f und 95d, die nebeneinander angeordnet sind, elektrisch abwechselnd jeweils mit der ersten Seitenelektrode 93a und der zweiten Seitenelektrode 93b verbunden sind; der Widerstand eines Chip-Thermistors ist reduziert worden, ohne den Bereich der Hauptelektroden zu vergrößern, weil der Gesamtwiderstand eines Chip-Thermistors in einem beispielhaften Fall, in dem eine innere Hauptelektrode vorhanden ist, durch einen aus zwei parallel verbundenen Widerständen ausgebildeten Widerstand des leitenden Polymers, das zwischen der ersten Hauptelektrode und der inneren Hauptelektrode angeordnet ist, und des leitenden Polymers zwischen der zweiten Hauptelektrode und der inneren Hauptelektrode dargestellt wird. Diese Struktur gestattet es, den Widerstand eines Chip-Thermistors ohne Erhöhen der Gesamtabmessungen zu senken.
Bei dem Chip-Kaltleiter in der beispielhaften Ausführungsform 3, der ein würfelförmiges leitendes Polymer 1 umfasst, das die PTC-Leistungsmerkmale, eine erste Hauptelektrode 2a, die auf einer ersten Fläche des leitenden Polymers 1 ausgebildet ist, eine erste Unterelektrode 2b, die auf der gleichen Fläche wie die erste Hauptelektrode 2a angeordnet ist, von der ersten Hauptelektrode 2a jedoch unabhängig ist, eine zweite Hauptelektrode 2c, die auf einer zweiten Fläche ausgebildet ist, die der ersten Fläche des leitenden Polymers 1 gegenüber liegt, eine zweite Unterelektrode 2d, die auf der gleichen Fläche wie die zweite Hauptelektrode 2c angeordnet ist, aber von der zweiten Hauptelektrode 2c unabhängig ist, eine erste Seitenelektrode 3a, die wenigstens die gesamte Fläche von einem der Seitenenden des leitenden Polymers 1 bedeckt, wobei die Seitenelektrode elektrisch mit der ersten Hauptelektrode 2a und der zweiten Unterelektrode 2d verbunden ist, eine zweite Seitenelektrode 3b, die wenigstens die gesamte Fläche des anderen Seitenendes bedeckt, das der ersten Seitenelektrode 3a des leitenden Polymers 1 gegenüber liegt, wobei die Seitenelektrode elektrisch mit der ersten Unterelektrode 2b und der zweiten Hauptelektrode 2c verbunden ist, eine gerade Anzahl von inneren Hauptelektroden 5a, 5c, die in dem leitenden Polymer 1 parallel zu der ersten Hauptelektrode 2a und der zweiten Hauptelektrode 2c angeordnet sind, und eine gerade eine gerade Anzahl von inneren Unterelektroden 5b, 5d, die auf der gleichen Ebene wie die innere Hauptelektrode 5a, 5c angeordnet sind, jedoch von der inneren Hauptelektrode 5a, 5c unabhängig sind, aufweisen, wobei die innere Hauptelektrode 5a, die der ersten Hauptelektrode 2a direkt gegenüber liegt, elektrisch mit der zweiten Seitenelektroden 3b verbunden ist, die innere Unterelektrode 5b, die auf der gleichen Ebene angeordnet ist wie die innere Hauptelektrode 5a, die der ersten Hauptelektrode 2a direkt gegenüber liegt, elektrisch mit der ersten Seitenelektrode 3a verbunden ist, die innere Hauptelektrode 5c und die innere Unterelektrode 5d, die nebeneinander angeordnet sind, elektrisch jeweils mit der ersten Seitenelektrode 3a und der zweiten Seitenelektrode 3b verbunden sind; der Gesamtwiderstand eines Chip-Thermistors ist reduziert worden, ohne den Bereich der Hauptelektroden zu vergrößern, weil der Gesamtwiderstand eines Chip-Thermistors in einem beispielhaften Fall, in dem zwei innere Hauptelektrode vorhanden sind, durch einen aus parallel verbundenen Widerständen ausgebildeten Widerstand des leitenden Polymers, das zwischen der ersten Hauptelektrode und der ersten inneren Hauptelektrode angeordnet ist, des leitenden Polymers zwischen der zweiten Hauptelektrode und der zweiten inneren Hauptelektrode und des leitenden Polymers zwischen der ersten inneren Hauptelektrode und der zweiten inneren Hauptelektrode dargestellt wird. Diese Struktur gestattet es, den Widerstand eines Chip-Thermistors ohne Erhöhen der Gesamtabmessungen zu senken.
Da die Seitenelektroden in den Ausführungsformen 1 bis 4 aus Nickel oder Nickellegierung ausgebildet sind, die eine relativ starke Widerstandsfähigkeit gegen wiederholte Belastung aufweisen, wobei die Belastung, die durch die wiederholte Ausdehnung und Schrumpfung des leitenden Polymers verursacht wird, dazu neigt, sich an den Verbindungsecken zwischen der Seitenelektrode und der Hauptelektrode zu konzentrieren, ist die Zuverlässigkeit in der Kopplung der Seitenelektroden mit der ersten und der zweiten Hauptelektrode verbessert worden.
Unter einem Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 1, welches die Schritte des Anordnens des leitenden Polymers mit den PTC-Leistungsmerkmalen zwischen einer darüber und darunter liegenden bemusterten Metallfolie und des Integrierens von diesen in eine Platte 23 durch Warmverpressen, des Versehens der integrierten Platte 23 mit Öffnungen 24 (Schlitzen), des Bereitstellens eines Schutzüberzugs 25 auf der oberen und der unteren Fläche des Platte 23 mit den Öffnungen 24, des Ausbildens von Seitenelektroden 13a, 13b in der Platte 23, die mit dem Schutzüberzug 25 und den Öffnungen 24 versehen worden ist, und des Unterteilens der Platte 23 mit den Seitenelektroden 13a, 13b und den Öffnungen 24 in einen stückweisen Chip-Thermistor umfasst; die Form der Endseite der Öffnung 24, deren Form aus geraden Linien ausgebildet wird, weist die geringste Abweichung auf, selbst wenn eine leichte Verschiebung in der Position der Öffnung 24 relativ zu der Bemusterung der Metallfolie aufgrund einer Toleranz in der Bearbeitungsgenauigkeit während der Ausbildung der Öffnung 24 vorliegt.
Dementsprechend werden die Seitenelektroden 13a, 13b, die auf der Seitenfläche der Öffnung 24 durch galvanisches Beschichten oder ein ähnliches Verfahren ausgebildet werden, mit einem gewissen stabilen Verbindungsbereich mit der ersten und der zweiten Hauptelektrode 12a, 12c bereitgestellt; damit weist die Stärke der Kopplung zwischen den Seitenelektroden 13a, 13b und der ersten und der zweiten Elektrode 12a, 12b gegenüber der Belastung aufgrund der Ausdehnung und Schrumpfung des leitenden Polymers nur eine kleine Dispersion auf.
Unter einem anderen Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 1, welches die Schritte des Anordnens des leitenden Polymers mit den PTC-Leistungsmerkmalen zwischen einer darüber und darunter liegenden bemusterten Metallfolie und des Integrierens von diesen in eine Platte 23 durch Warmverpressen, des Bemusterns der Metallfolie auf der Ober- und der Unterseite der integrierten Platte 23 durch Ätzen, des Versehens der integrierten Platte 23 mit Öffnungen 24 (Schlitzen), des Bereitstellens eines Schutzüberzugs 25 auf der oberen und der unteren Fläche des Platte 23 mit den Öffnungen 24, des Ausbildens von Seitenelektroden 13a, 13b in der Platte 23, die den Schutzüberzug 25 und die Öffnungen 24 aufweist, und des Unterteilens der Platte 23 mit den Seitenelektroden 13a, 13b und den Öffnungen 24 in einen stückweisen Chip-Thermistor umfasst; die Form der Endseite der Öffnung 24, deren Form aus geraden Linien ausgebildet wird, weist die geringste Abweichung auf, selbst wenn eine leichte Verschiebung in der Position der Öffnung 24 aufgrund einer Toleranz in der Bearbeitungsgenauigkeit während der Ausbildung der Öffnung 24 vorliegt.
Dementsprechend werden die Seitenelektroden 13a, 13b, die auf der Seitenfläche der Öffnung 24 durch galvanisches Beschichten oder ein ähnliches Verfahren ausgebildet werden, mit einem gewissen stabilen Verbindungsbereich mit der ersten und der zweiten Hauptelektrode 12a, 12c bereitgestellt; damit weist die Kopplungskraft zwischen den Seitenelektroden 13a, 13b und der ersten und der zweiten Elektrode 12a, 12c gegenüber der Belastung aufgrund der Ausdehnung und Schrumpfung des leitenden Polymers nur eine kleine Dispersion auf.
Da die Bemusterung des Weiteren auf der Metallfolie durch Ätzen nach dem Warmverpressprozess ausgebildet wird, wird die Bemusterung in einer äußerst genauen Position auf der oberen und der unteren Metallfolie angeordnet; und zwar weist der überlappende Bereich, der von der ersten Hauptelektrode 12a und der zweiten Hauptelektrode 12c ausgebildet wird, wobei der überlappende Bereich in Bezug auf den Widerstand eines Chip-Thermistors relevant ist, nur eine kleine Dispersion auf. Dies trägt zu einer reduzierten Dispersion in dem Widerstand bei den Thermistor-Chips bei.
Unter einem Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 2, welches die Schritte des Ausbildens einer integrierten Platte 53 durch Anordnen einer bemusterten Metallfolie zwischen einer darüber und darunter liegenden Fläche des leitenden Polymers mit den PTC-Leistungsmerkmalen, ferner des Stapelns einer bemusterten Metallfolie auf beide Flächen und des Integrierens von diesen in die Platte 53 durch Warmverpressen, des Versehens der integrierten Platte 53 mit Öffnungen, des Ausbildens eines Schutzüberzugs auf der oberen und der unteren Fläche des Platte 53 mit den Öffnungen, des Ausbildens von Seitenelektroden 43a, 43b in der Platte 53, die den Schutzüberzug und die Öffnungen aufweist, und des Unterteilens der Platte 53 mit den Seitenelektroden 43a, 43b und den Öffnungen in einen stückweisen Chip-Thermistor umfasst; ein laminierter Körper, der zwei Platten des leitenden Polymers und drei Platten der bemusterten Metallfolie enthält, die darin abwechselnd übereinander gestapelt sind, kann durch einen Wamverpressvorgang bereitgestellt werden.
Unter einem anderen Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 2, welches die Schritte des Ausbildens einer integrierten Platte 53 durch Anordnen einer bemusterten Metallfolie zwischen einer darüber und darunter liegenden Fläche des leitenden Polymers mit den PTC-Leistungsmerkmalen, ferner des Stapelns einer bemusterten Metallfolie auf beide Flächen und des Integrierens von diesen in die Platte 53 durch Warmverpressen, des Bemusterns der Metallfolien auf der oberen und der unteren Fläche der integrierten Platte 53 durch Ätzen, des Versehens der integrierten Platte 53 mit Öffnungen, des Ausbildens eines Schutzüberzugs auf der oberen und der unteren Fläche des Platte 53 mit den Öffnungen, des Ausbildens von Seitenelektroden 43a, 43b in der Platte 53, die den Schutzüberzug und die Öffnungen aufweist, und des Unterteilens der Platte 53 mit den Seitenelektroden 43a, 43b und den Öffnungen in einen stückweisen Chip-Thermistor umfasst; die Bemusterung wird in einer äußerst genauen Position auf den äußersten Metallfolien angeordnet, da die Bemusterung durch Ätzen auf den äußersten Metallfolien ausgebildet wird, nachdem ein laminierter Körper, der zwei Platten des leitenden Polymers, eine Platte einer bemusterten Metallfolie und zwei Platten der äußersten Metallfolie enthält, die darin abwechselnd übereinander gestapelt sind, durch einen Wamverpressvorgang ausgebildet worden ist. Und zwar weist der überlappende Bereich, der von der ersten Hauptelektrode 42a, der zweiten Hauptelektrode 42c und der inneren Hauptelektrode 45a ausgebildet wird, wobei der überlappende Bereich in Bezug auf den Widerstand eines Chip-Thermistors relevant ist, nur eine kleine Dispersion auf. Dies trägt zu einer reduzierten Dispersion in dem Widerstand in dem Chip-Thermistor bei.
Unter einem Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 3, welches die Schritte des Ausbildens einer ersten Platte 33 durch Anordnen des leitenden Polymers mit den PTC-Leistungsmerkmalen zwischen einer darüber und darunter liegenden Fläche einer bemusterten Metallfolie und des Integrierens von diesen durch Warmverpressen, des Ausbildens einer zweiten Platte 34 durch Anordnen der ersten Platte 33 zwischen einem darüber und darunter liegenden leitenden Polymer mit den PTC-Leistungsmerkmalen, ferner des Stapelns der bemusterten Metallfolie auf der oberen und der unteren Fläche des leitenden Polymers mit den PTC-Leistungsmerkmalen und des Integrierens von diesen in einen laminierten Körper durch Warmverpressen, wobei der Zyklus des Warmverpressens zur Integrierung zweimal oder über mehrere Zyklen wiederholt werden kann, des Versehens der integrierten zweiten Platte 34 mit Öffnungen, des Bereitstellens eines Schutzüberzugs auf der oberen und der unteren Fläche der zweiten Platte 34 mit den Öffnungen, des Ausbildens von Seitenelektroden 3a, 3b in der zweiten Platte 34 mit dem Schutzüberzug und den Öffnungen, und des Unterteilens der zweiten Platte 34 mit den Seitenelektroden 3a, 3b und den Öffnungen in einen stückweisen Chip-Thermistor umfasst; die Dicke der leitenden Polymerschichten weist nur eine kleine Abweichung von denen, die sich in den Mittelschichten des laminierten Körpers befinden, und denjenigen in den äußeren Schichten auf.
Der Grund für die kleine Abweichung in der Schichtdicke ist, dass ein laminierter Körper ausgehend von dem inneren Abschnitt durch wiederholtes Stapeln und Warmverpressen, Ausbilden eines laminierten Körpers, indem zuerst eine Platte des leitenden Polymers und zwei Platten von bemusterter Metallfolie durch Warmverpressen in eine Platte integriert werden, und anschließendes Wiederholen des Zyklus des weiteren Stapelns des leitenden Polymers für zwei oder mehrere geradzahlige Schichten und der bemusterten Metallfolie für zwei oder mehrere geradzahlige Schichten, die durch Warmverpressen integriert werden sollen, schrittweise zu den äußeren Schichten hin ausgebildet worden ist, wodurch letztendlich ein laminierter Körper ausgebildet wird, der darin abwechselnd das leitende Polymer für drei oder mehrere ungeradzahligen Schichten und bemusterte Metallfolien enthält.
Unter einem anderen Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 3, welches die Schritte des Ausbildens einer ersten integrierten Platte 33 durch Anordnen des leitenden Polymers mit den PTC-Leistungsmerkmalen zwischen einer darüber und darunter liegenden bemusterten Metallfolie und des Integrierens von diesen durch Warmverpressen, des Ausbildens einer zweiten Platte 34 durch Anordnen der ersten integrierten Platte 33 zwischen einem darüber und darunter liegenden leitenden Polymer mit den PTC-Leistungsmerkmalen und ferner des Stapelns von Metallfolie auf der oberen und der unteren Fläche des leitenden Polymers mit den PTC-Leistungsmerkmalen und des Integrierens von diesen in einen laminierten Körper durch Warmverpressen, des Bemusterns der Metallfolie auf beiden Flächen der integrierten zweiten Platte 34 durch Ätzen, des Versehens der integrierten zweiten Platte 34 mit Öffnungen, des Bereitstellens eines Schutzüberzugs auf der oberen und unteren Fläche der zweiten Platte 34 mit den Öffnungen, des Ausbildens von Seitenelektroden 3a, 3b in der zweiten Platte 34 mit dem Schutzüberzug und den Öffnungen, und des Unterteilens der zweiten Platte 34 mit den Seitenelektroden 3a, 3b und den Öffnungen in einen stückweisen Chip-Thermistor umfasst; die Bemusterung wird in einer äußerst genauen Position auf den äußersten Metallfolien angeordnet, da die Bemusterung durch Ätzen auf den äußersten Metallfolien ausgebildet wird, nachdem ein laminierter Körper, der eine Platte des leitenden Polymers und zwei Platten der bemusterten Metallfolie enthält, durch ei nen Wamverpressvorgang in eine Platte integriert worden ist, wobei des Weiteren darauf das leitende Polymer für zwei Platten und eine nicht bemusterte Metallfolie für die äußersten Schichten für zwei Platten gestapelt werden, die durch Warmverpressen integriert werden sollen. Und zwar weist der überlappende Bereich, der von der ersten Hauptelektrode 2a, der zweiten Hauptelektrode 2c und der inneren Hauptelektrode 5a ausgebildet wird, wobei der überlappende Bereich in Bezug auf den Widerstand eines Chip-Thermistors relevant ist, nur eine kleine Dispersion auf. Dies trägt zu einer reduzierten Dispersion in dem Widerstand bei den Thermistor-Chips bei.
Unter einem weiteren Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 3, welches die Schritte des Ausbildens einer ersten Platte 33 durch Anordnen des leitenden Polymers mit den PTC-Leistungsmerkmalen zwischen darüber und darunter liegenden bemusterten Metallfolien und des Integrierens von diesen durch Warmverpressen, des Ausbildens einer zweiten Platte 34 durch Anordnen der ersten integrierten Platte 33 zwischen einem darüber und darunter liegenden leitenden Polymer mit den PTC-Leistungsmerkmalen, ferner des Stapelns von Metallfolie auf der oberen und der unteren Fläche des leitenden Polymers mit den PTC-Leistungsmerkmalen und des Integrierens von diesen in einen laminierten Körper durch Warmverpressen, wobei der Zyklus des Warmverpressens zur Integrierung zweimal oder über mehrere Zyklen wiederholt werden kann, des Ausbildens einer dritten Platte durch Anordnen der integrierten zweiten Platte 34 zwischen dem darüber und darunter liegenden Polymer mit den PTC-Leistungsmerkmalen, ferner des Stapelns von Metallfolie auf der oberen und der unteren Fläche des leitenden Polymers mit den PTC-Leistungsmerkmalen und des Integrierens von diesen in einen laminierten Körper durch Warmverpressen, des Bemusterns der Metallfolie auf der oberen und der unteren Fläche der integrierten dritten Platte durch Ätzen, des Versehens der integrierten dritten Platte mit Öffnungen, des Bereitstellens eines Schutzüberzugs auf der oberen und unteren Fläche der integrierten dritten Platte mit den Öffnungen, des Ausbildens von Seitenelektroden 3a, 3b in der dritten Platte mit dem Schutzüberzug und den Öffnungen, und des Unterteilens der dritten Platte mit den Seitenelektroden 3a, 3b und den Öffnungen in einen stückweisen Chip-Thermistor umfasst; die Bemusterung wird in einer äußerst genauen Position auf den äußersten Metallfolien angeordnet, da die Bemusterung durch Ätzen auf den äußersten Metallfolien nach dem Ausbilden eines laminierten Körpers ausgebildet wird, der eine Platte des leitenden Polymers und zwei Platten der bemusterten Metallfolie enthält, die durch einen Warmverpressvorgang in eine Platte integriert werden, wobei des Weiteren darauf abwechselnd das leitende Polymer für zwei oder mehrere geradzahlige Schichten und eine nicht bemusterte Metallfolie für zwei oder mehrere geradzahlige Schichten gestapelt werden, die durch wiederholte Warmverpresszyklen integriert werden sollen, und eine nicht bemusterte Metallfolie für die äußersten Schichten bereitgestellt wird, die durch Warmverpressen integriert werden sollen, wodurch letztendlich ein laminierter Körper ausgebildet wird, der darin abwechselnd angeordnet das leitende Polymer für fünf oder mehrere ungeradzahligen Schichten, bemusterte Metallfolien und die nicht bemusterten Metallfolien für die äußersten Schichten enthält. Und zwar weist der überlappende Bereich, der von der ersten Hauptelektrode 2a, der zweiten Hauptelektrode 2c und der inneren Hauptelektrode 5a ausgebildet wird, wobei der überlappende Bereich in Bezug auf den Widerstand eines Chip-Thermistors relevant ist, nur eine kleine Dispersion auf. Dies trägt zu einer reduzierten Dispersion in dem Widerstand bei den Thermistor-Chips bei.
Unter einem Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 4, welches die Schritte des Ausbildens einer ersten integrierten Platte 103 durch Anordnen einer bemusterten Metallfolie zwischen einem darüber und darunter liegenden leitenden Polymer mit den PTC-Leistungsmerkmalen und ferner des Stapelns von bemusterter Metallfolie auf der oberen und der unteren Fläche und des Integrierens von diesen durch Warmverpressen in einen laminierten Körper, des Ausbildens einer zweiten Platte 104 durch Anordnen der ersten integrierten Platte 103 zwischen einem darüber und darunter liegenden leitenden Polymer mit den PTC-Leistungsmerkmalen und ferner des Stapelns von bemusterter Metallfolie auf der oberen und der unteren Fläche des leitenden Polymers mit den PTC-Leistungsmerkmalen und des Integrierens von diesen in einen laminierten Körper durch Warmverpressen, wobei der Zyklus des Stapelns und Warmverpressens zur Integrierung zweimal oder über mehrere Zyklen wiederholt werden kann, des Versehens der integrierten zweiten Platte 104 mit Öffnungen, des Ausbildens eines Schutzüberzugs auf der oberen und unteren Fläche der zweiten Platte 104 mit den Öffnungen, des Ausbildens von Seitenelektroden 93a, 93b in der zweiten Platte 104 mit dem Schutzüberzug und den Öffnungen, und des Unterteilens der zweiten Platte 104 mit den Seitenelektroden 93a, 93b und den Öffnungen in einen stückweisen Chip-Thermistor umfasst; die Dicke der leitenden Polymerschichten weist nur eine kleine Abweichung von denen, die sich in den Mittelschichten des laminierten Körpers befinden, und denjenigen in den äußeren Schichten auf. Der Grund für die kleine Abweichung in der Schichtdicke ist, dass ein laminierter Körper ausgehend von der inneren Schicht durch wiederholtes Stapeln und Warmverpressen schrittweise zu den äußeren Schichten hin ausgebildet worden ist, indem zuerst zwei Platten des leitenden Polymers und drei Platten von bemusterter Metallfolie durch Warmverpressen in eine Plattenform integriert werden, und ferner das leitende Polymer für zwei oder mehrere geradzahlige Schichten und die bemusterte Metallfolie für zwei oder mehrere geradzahlige Schichten abwechselnd gestapelt werden, um durch wiederholte Zyklen des Warmverpressprozesses integriert zu werden, wodurch letztendlich ein laminierter Körper ausgebildet wird, der darin abwechselnd das leitende Polymer für vier oder mehrere geradzahlige Schichten und die bemusterten Metallfolien enthält.
Unter einem anderen Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 4, welches die Schritte des Ausbildens einer ersten integrierten Platte 103 durch Anordnen einer bemusterten Metallfolie zwischen einem darüber und darunter liegenden leitenden Polymer mit den PTC-Leistungsmerkmalen, ferner des Stapelns von bemusterter Metallfolie auf der oberen und der unteren Fläche und des Integrierens von diesen durch Warmverpressen in einen laminierten Körper, des Ausbildens einer zweiten Platte 104 durch Anordnen der ersten integrierten Platte 103 zwischen einem darüber und darunter liegenden leitenden Polymer mit den PTC-Leistungsmerkmalen, ferner des Stapelns von Metallfolie auf der oberen und der unteren Fläche des leitenden Polymers mit den PTC-Leistungsmerkmalen und des Integrierens von diesen in einen laminierten Körper durch Warmverpressen, des Bemusterns der Metallfolie, die auf der oberen und der unteren Fläche der integrierten zweiten Platte 104 bereitgestellt ist, durch Ätzen, des Versehens der integrierten zweiten Platte 104 mit Öffnungen, des Ausbildens eines Schutzüberzugs auf der oberen und unteren Fläche der zweiten Platte 104 mit Öffnungen, des Ausbildens von Seitenelektroden 93a, 93b in der zweiten Platte 104 mit dem Schutzüberzug und den Öffnungen, und des Unterteilens der zweiten Platte 104 mit den Seitenelektroden 93a, 93b und den Öffnungen in einen stückweisen Chip-Thermistor umfasst; die Bemusterung wird in einer äußerst genauen Position auf den äußersten Metallfolien angeordnet, da die Bemusterung durch Ätzen auf den äußersten Metallfolien nach dem Ausbilden eines laminierten Körpers ausgebildet wird, der zwei Platten des leitenden Polymers und drei Platten der bemusterten Metallfolie enthält, die durch einen Warmverpressvorgang in eine Platte integriert werden, wobei des Weiteren darauf abwechselnd das leitende Polymer für zwei Schichten und nicht bemusterte Metallfolie für die äußerste Schicht für zwei Schichten gestapelt werden, die durch Warmverpressen in einen laminierten Körper integriert werden sollen. Und zwar weist der überlappende Bereich, der von der ersten Hauptelektrode 92a, der zweiten Hauptelektrode 92c und der inneren Hauptelektroden 95a, 95c, 95e ausgebildet wird, wobei der überlappende Bereich in Bezug auf den Widerstand eines Chip-Thermistors relevant ist, nur eine kleine Dispersion auf. Dies trägt zu einer reduzierten Dispersion in dem Widerstand bei den Thermistor-Chips bei.
Unter einem weiteren Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 4, welches die Schritte des Ausbildens einer ersten Platte 103 durch Anordnen einer bemusterten Metallfolie zwischen einem darüber und darunter liegenden leitenden Polymer mit den PTC-Leistungsmerkmalen, ferner des Stapelns von bemusterter Metallfolie auf der oberen und der unteren Fläche und des Integrierens von diesen durch Warmverpressen in einen laminierten Körper, des Ausbildens einer zweiten Platte 104 durch Anordnen der ersten integrierten Platte 103 zwischen einem darüber und darunter liegenden leitenden Polymer mit den PTC-Leistungsmerkmalen, ferner des Stapelns von Metallfolie auf beide Flächen und des Integrierens von diesen in einen laminierten Körper durch Warmverpressen, wobei der Zyklus des Warmverpressens zur Integrierung zweimal oder über mehrere Zyklen wiederholt werden kann, des Ausbildens einer dritten Platte durch Anordnen der integrierten zweiten Platte 104 zwischen dem darüber und darunter liegenden Polymer mit den PTC-Leistungsmerkmalen, ferner des Stapelns von Metallfolie auf beiden Flächen und des Integrierens von diesen in einen laminierten Körper durch Warmverpressen, des Bemusterns der Metallfolie auf beiden Flächen der integrierten dritten Platte durch Ätzen, des Versehens der integrierten dritten Platte mit Öffnungen, des Bereitstellens eines Schutzüberzugs auf der oberen und unteren Fläche der dritten Platte mit den Öffnungen, des Ausbildens von Seitenelektroden 93a, 93b in der dritten Platte mit dem Schutzüberzug und den Öffnungen, und des Unterteilens der dritten Platte mit den Seitenelektroden 93a, 93b und den Öffnungen in einen stückweisen Chip-Thermistor umfasst; die Bemusterung wird in einer äußerst genauen Position auf den äußersten Metallfolien angeordnet, da die Bemusterung durch Ätzen auf den äußersten Metallfolien nach dem Ausbilden eines laminierten Körpers ausgebildet wird, der zwei Platten des leitenden Polymers und drei Platten der bemusterten Metallfolie enthält, die durch einen Warmverpressvorgang in eine Platte in tegriert werden, wobei des Weiteren darauf abwechselnd das leitende Polymer für zwei oder mehrere gezählte (in counts) Schichten und bemusterte Metallfolie für zwei oder mehrere geradzahlige Schichten gestapelt werden, die durch wiederholte Zyklen des Warmverpressprozesses in eine Plattenform integriert werden sollen, wobei des Weiteren eine nicht bemusterte Metallfolie für die äußersten Schichten bereitgestellt wird, die integriert werden sollen, wodurch letztendlich ein laminierter Körper ausgebildet wird, der darin abwechselnd das leitende Polymer für sechs oder mehrere geradzahligen Schichten und die bemusterten Metallfolien enthält. Und zwar weist der überlappende Bereich, der von der ersten Hauptelektrode 92a, der zweiten Hauptelektrode 92c und den inneren Hauptelektroden 95a, 95c, 95e ausgebildet wird, wobei der überlappende Bereich in Bezug auf den Widerstand eines Chip-Thermistors relevant ist, nur eine kleine Dispersion auf. Dies trägt zu einer reduzierten Dispersion in dem Widerstand bei den Thermistor-Chips bei.
Des Weiteren weist unter einem Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 1, in dem die Öffnung 24 (Schlitze) in einer Streifenform oder einer Kammform ausgebildet wird, und die Endfläche der Öffnung aus geraden Linien ausgebildet wird, die Form der Endfläche der Öffnung die geringste Abweichung auf, selbst wenn die Position der Endfläche relativ zu der Bemusterung der Metallfolie leicht verschoben ist aufgrund einer Toleranz in der zulässigen Bearbeitungsgenauigkeit während der Ausbildung der Streifenform oder der Kammform. Dementsprechend weisen die Seitenelektroden 13a, 13b, die auf der Endfläche durch galvanisches Beschichten oder ein ähnliches Verfahren ausgebildet werden, einen gewissen stabilen Verbindungsbereich mit der ersten Hauptelektrode 12a und der zweiten Hauptelektrode 12c auf; damit weist die Kraft in der Kopplung an der Verbindung zwischen den Seitenelektroden 13a, 13b und der ersten Hauptelektrode 12a und der zweiten Hauptelektrode 12c gegenüber der Belastung, die durch die Ausdehnung und Schrumpfung des leitenden Polymers verursacht wird, eine kleinere Dispersion auf.
Des Weiteren wird unter einem Verfahren zum Herstellen des Chip-Kaltleiters in der beispielhaften Ausführungsform 1 die Metallfolie an der Öffnung 24 (Schlitz) in eine Kammform bemustert. Daher wird in einem späteren Prozessschritt des Unterteilens in einen stückweisen Chip-Thermistor die Metallfolie an einem Abschnitt eingeschnitten, der dem Kammzahn entspricht. Somit ist der eingeschnittene Abschnitt kleiner im Vergleich mit einer Metallfolie, die keine Kammöffnung aufweist. Dies reduziert die Menge der Gratbildung mit der Metallfolie im Unterteilungsschritt und reduziert ebenfalls die Bloßlegung des Schnittendes der Metallfolie gegenüber der Seitenfläche eines Chip-Thermistors, was in Bezug auf ein Vermeiden einer Oxidation der freiliegenden Fläche und ein Verhindern des Auftretens eines Kurzschlusses durch Lötmittel beim Anbringen des Chip-Thermistors auf einer Schaltung vorteilhaft ist.
INDUSTRIELLE ANWENDBARKEIT
Die Kaltleiter-Chips sind aus einem würfelförmigen leitenden Polymer, das die PTC-Leistungsmerkmale aufweist, einer ersten Hauptelektrode, die auf einer ersten Fläche des leitenden Polymers angeordnet ist, einer ersten Unterelektrode, die auf der gleichen Fläche wie die erste Hauptelektrode angeordnet ist, wobei sie jedoch von der ersten Hauptelektrode unabhängig ist, einer zweiten Hauptelektrode, die auf einer zweiten Fläche angeordnet ist, die der ersten Fläche des leitenden Polymers gegenüber liegt, einer zweiten Unterelektrode, die auf der gleichen Fläche wie die zweite Hauptelektrode angeordnet ist, wobei sie jedoch von der zweiten Hauptelektrode unabhängig ist, einer ersten Seitenelektrode, die wenigstens die gesamte Fläche von einer der Seitenflächen des leitenden Polymers bedeckt, wobei die Seitenelektrode mit der ersten Hauptelektrode und der zweiten Unterelektrode elektrisch verbunden ist, und einer zweiten Seitenelektrode, die wenigstens die gesamte Fläche der anderen Seitenfläche bedeckt, die der einen Seitenfläche des leitenden Polymers gegenüber liegt, wobei die Seitenelektrode mit der ersten Unterelektrode und der zweiten Hauptelektrode elektrisch verbunden ist, ausgebildet.
Unter der Struktur, die wie oben konfiguriert ist, kann eine Lot-Kehlnaht an der Seite der Chip-Thermistors, der auf einer gedruckten Schaltung befestigt ist, ausgebildet werden, weil die Seitenelektrode so bereitgestellt ist, dass sie wenigstens die gesamte Seitenfläche der zwei Seitenflächen des leitenden Polymers bedeckt. Der Chip-Kaltleiter der vorliegenden Erfindung bietet den Vorteil, dass der gelötete Abschnitt problemlos visuell geprüft werden kann, nachdem der Chip-Thermistor auf einer gedruckten Schaltung angebracht worden ist; des Weiteren kann der Chip-Kaltleiter in dem Schwalllötprozess verwendet werden.

1: Leitendes Polymer
2a: Erste Hauptelektrode
2b: Erste Unterelektrode
2c: Zweite Hauptelektrode
2d: Zweite Unterelektrode
3a: Erste Seitenelektrode
3b: Zweite Seitenelektrode
4a, 4b: Schutzüberzüge
5a: Erste innere Hauptelektrode
5b: Erste innere Unterelektrode
5c: Zweite innere Hauptelektrode
5d: Zweite inner Unterelektrode
11: Leitendes Polymer
12a: Erste Hauptelektrode
12b: Erste Unterelektrode
12c: Zweite Hauptelektrode
12d: Zweite Unterelektrode
13a: Erste Seitenelektrode
13b: Zweite Seitenelektrode
14a, 14b: Schutzüberzüge
21: Leitende Polymerplatte
22: Elektrode
23: Platte
24: Öffnung (Durchbrechung)
25: Schutzüberzug
26: Schlitz
27: Schlitz
31: Leitende Polymerplatte
32: Elektrode
33: Erste Platte
34: Zweite Platte
41: Leitendes Polymer
42a: Erste Hauptelektrode
42b: Erste Unterelektrode
42c: Zweite Hauptelektrode
42d: Zweite Unterelektrode
43a: Erste Seitenelektrode
43b: Zweite Seitenelektrode
44a, 44b: Schutzüberzüge
45: Innere Hauptelektrode
45b: Innere Unterelektrode
51: Leitende Polymerplatte
52: Elektrode
53: Platte
61: Widerstandskörper
62a, 62b, 62c, 62d: Elektroden
63a, 63b: Öffnungen
64a, 64b: Leitendes Element
71: Platte
72: Metallfolie
73: Platte
74: Durchbrechung
75: Galvanisch beschichteter Film
76: Geätzter Schlitz
77: Längsschnittlinie
78: Seitliche Schnittlinie
79: Kaltleiter-Chip
81: Durchbrechung
82: Schnittlinie
83: Elektrode
84: Geätzter Schlitz
85: Kontaktabschnitt
91: Leitendes Polymer
92a: Erste Hauptelektrode
92b: Erste Unterelektrode
92c: Zweite Hauptelektrode
92d: Zweite Unterelektrode
93a: Erste Seitenelektrode
93b: Zweite Seitenelektrode
94a, 94b: Schutzüberzug
95a: Erste innere Hauptelektrode
95b: Erste innere Unterelektrode
95c: Zweite innere Hauptelektrode
95d: Zweite innere Unterelektrode
95e: Dritte innere Hauptelektrode
95f: Dritte innere Unterelektrode
101: Leitende Polymerplatte
102: Elektrode
103: Erste Platte
104: Zweite Platte

Claims

Kaltleiter-(PTC-Thermistor) Chip, umfassend: eine leitende Polymerbasis (11), die eine würfelförmige Form und positive Temperaturkoeffizient-Merkmale aufweist; eine erste Hauptelektrode (12a), die auf einer ersten Fläche der leitenden Polymerbasis (11) angeordnet ist; eine erste Unterelektrode (12b), die auf der gleichen Fläche wie die erste Hauptelektrode (12a) angeordnet ist, wobei die erste Unterelektrode (12b) von der ersten Hauptelektrode (12a) gelöst ist; eine zweite Hauptelektrode (12c), die auf einer zweiten Fläche der leitenden Polymerbasis (11) gegenüber der ersten Fläche angeordnet ist; eine zweite Unterelektrode (12d), die auf der gleichen Fläche wie die zweite Hauptelektrode (12c) angeordnet ist, wobei die zweite Unterelektrode (12d) von der zweiten Hauptelektrode (12c) gelöst ist; eine erste Seitenelektrode (13a) von einer Seitenfläche der leitenden Polymerbasis (11), wobei die erste Seitenelektrode (13a) mit der ersten Hauptelektrode (12a) und der zweiten Unterelektrode (12d) elektrisch verbunden ist; und eine zweite Seitenelektrode (13b) von einer anderen Seitenfläche gegenüber der einen Seitenfläche der leitenden Polymerbasis (11), wobei die zweite Seitenelektrode (13b) mit der ersten Unterelektrode (12b) und der zweiten Hauptelektrode (12c) elektrisch verbunden ist; dadurch gekennzeichnet, dass die erste Seitenelektrode (13a) eine gesamte Fläche der einen Seitenfläche der leitenden Polymerbasis (11) bedeckt, und die zweite Seitenelektrode (13b) eine gesamte Fläche der anderen Seitenfläche der leitenden Polymerbasis (11) bedeckt, um eine Lötfläche an jeder der ersten und der zweiten Seitenelektrode bereitzustellen.
Kaltleiter-Chip nach Anspruch 1, des Weiteren umfassend: eine Vielzahl von inneren Hauptelektroden (5a, 5c, 45a, 95a, 95c, 95e), die in der leitenden Polymerbasis (1, 41, 91) parallel zu der ersten und der zweiten Hauptelektrode (2a, 2c, 42a, 42c, 92a, 92c) angeordnet sind, und eine Vielzahl von inneren Unterelektroden (5b, 5d, 45b, 95b, 95d, 95f), die in der leitenden Polymerbasis (1, 41, 91) in den gleichen Ebenen wie die Vielzahl von inneren Hauptelektroden (5a, 5c, 45a, 95a, 95c, 95e) angeordnet sind, wobei die in der gleichen Ebene angeordneten inneren Unterelektroden und inneren Hauptelektroden voneinander gelöst sind.
Kaltleiter-Chip nach Anspruch 2, wobei der Thermistor eine oder mehrere innere Hauptelektroden (45a, 95a, 95c, 95e) von ungerader Anzahl und eine oder mehrere innere Unterelektroden (45b, 95b, 95d, 95f) von ungerader Anzahl umfasst; wobei eine innere Hauptelektrode (45a, 95a) direkt gegenüber der ersten Hauptelektrode (42a, 92a) elektrisch mit der zweiten Seitenelektrode (43b, 93b) verbunden ist, wogegen eine innere Unterelektrode (45b, 95b), die in der gleichen Ebene angeordnet ist wie die innere Hauptelektrode direkt gegenüber der ersten Hauptelektrode, mit der ersten Seitenelektrode (43a, 93a) elektrisch verbunden ist; innere Hauptelektroden (95a, 95c, 95e), die zueinander benachbart angeordnet sind, abwechselnd mit der ersten Seitenelektrode und der zweiten Seitenelektrode elektrisch verbunden sind, und innere Unterelektroden (95b, 95d, 95f), die zueinander benachbart angeordnet sind, abwechselnd mit der zweiten Seitenelektrode und der ersten Seitenelektrode elektrisch verbunden sind.
Kaltleiter-Chip nach Anspruch 2, wobei der Thermistor innere Hauptelektroden (5a, 5c) von gerader Anzahl und innere Unterelektroden (5b, 5d) von gerader Anzahl umfasst, wobei eine innere Hauptelektrode (5a) direkt gegenüber der ersten Hauptelektrode (2a) elektrisch mit der zweiten Seitenelektrode (3b) verbunden ist, wogegen eine innere Unterelektrode (5b), die in der gleichen Ebene angeordnet ist wie eine innere Hauptelektrode direkt gegenüber der ersten Hauptelektrode, mit der ersten Seitenelektrode (3a) elektrisch verbunden ist; innere Hauptelektroden (5a, 5c), die zueinander benachbart angeordnet sind, abwechselnd mit der ersten Seitenelektrode und der zweiten Seitenelektrode elektrisch verbunden sind, und innere Unterelektroden (5b, 5d), die zueinander benachbart angeordnet sind, abwechselnd mit der zweiten Seitenelektrode und der ersten Seitenelektrode elektrisch verbunden sind.
Kaltleiter-Chip nach irgendeinem der Ansprüche 1 bis 4, wobei die erste und die zweite Seitenelektrode (13a, 13b) aus Nickel oder Nickellegierungs-Metallüberzug (nickel alloy plating) ausgebildet werden.
Verfahren zum Herstellen eines Kaltleiter-Chips, umfassend: Ausbilden einer integrierten Blechplatte (23, 53, 104), wobei die integrierte Blechplatte ein laminierter Körper aus wenigstens zwei Metallfolien (22, 332, 102) und wenigstens einer leitenden Polymerbasis (21, 31, 51, 101) ist, wobei die Metallfolie und die leitende Polymerbasis abwechselnd laminiert werden; Bereitstellen von Öffnungen (24) in einem regelmäßigen Intervall in der integrierten Blechplatte (23, 53, 104) auf eine Weise, dass ein Raum, welcher der Länge eine Kaltleiter-Chips entspricht, erhalten bleibt, wobei die Öffnungen (24) eine obere Fläche und eine untere Fläche des integrierten Blechs (53) durchdringen; Ausbilden einer Elektrode an der Innenwand der Öffnungen (24) und in einer Nachbarschaft der Öffnungen (24); und Unterteilen der integrierten Blechplatte (53), welche die Elektrode und die Öffnungen (24) aufweist, in Teile; dadurch gekennzeichnet, dass jede der Metallfolien kammförmige Schlitze aufweist, wobei jeder kammförmige Schlitz einen Hauptschlitz (26) und eine Vielzahl von untergeordneten Schlitzen (27) umfasst, die senkrecht zu dem Hauptschlitz (26) ausgebildet sind, wobei die Hauptschlitze der kammförmigen Schlitze parallel angeordnet sind; die kammförmigen Schlitze von zwei benachbarten Metallfolien (22, 332, 102) so gefluchtet sind, dass: die Hauptschlitze (26) einer Metallfolie parallel zu den Hauptschlitzen der anderen Metallfolie verlaufen, jeder untergeordnete Schlitz (27) von einer Metallfolie sich mit einem entsprechenden untergeordneten Schlitz (27) der anderen Metallfolie überlappt, und die Hauptschlitze (26) von jedem Paar von kammförmigen Schlitzen, deren untergeordnete Schlitze sich überlappen, wobei ein kammförmiger Schlitz des Paars zu der einen Metallfolie gehört und der andere kammförmige Schlitz des Paars zu der anderen Metallfolie gehört, auf gegenüberliegenden Seiten in Bezug auf die sich überlappenden untergeordneten Schlitze positioniert sind; wobei jede Öffnung wenigstens zwei zu den Hauptschlitzen (26) parallele Seiten aufweist, wobei sich jede der zwei Seiten über die Länge aller untergeordneten Schlitze eines kammförmigen Schlitzes erstreckt, und jeder kammförmige Schlitz sich zwischen zwei Öffnungen (24) befindet; Schutzbeschichtungen (25) über der oberen Fläche und der unteren Fläche der integrierten Blechplatte (53), mit Ausnahme eines Bereichs in der Nachbarschaft der Öffnungen, vor dem Ausbilden einer Elektrode an der Innenwand der Öffnungen und in der Nachbarschaft der Öffnungen bereitgestellt werden; und das integrierte Blech (53) durch Schneiden entlang der Linien der untergeordneten Schlitze (27) in Teile unterteilt wird.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 6, wobei die integrierte Blechplatte ausgebildet wird durch (A) Anordnen einer leitenden Polymerbasis (21) mit positiven Temperaturkoeffizient-Merkmalen zwischen Metallfolien (22) mit den kammförmigen Schlitzen, und (B) Integrieren von diesen durch Wärmepressen.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 6, wobei die integrierte Blechplatte ausgebildet wird durch (A) Anordnen einer leitenden Polymerbasis (21) mit positiven Temperaturkoeffizient-Merkmalen zwischen Metallfolien (22), (B) Integrieren von diesen durch Wärmepressen, und (C) Bemustern der Metallfolien (22) auf einer oberen und einer unteren Fläche der integrierten Blechplatte, um die kammförmigen Schlitze auszubilden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 6, wobei die integrierte Blechplatte ausgebildet wird durch (A) Anordnen einer Metallfolie (52), welche die kammförmigen Schlitze aufweist, zwischen leitenden Polymerbasen (51) mit positiven Temperaturkoeffizient-Merkmalen, (B) Stapeln von Metallfolien (52), welche die kammförmigen Schlitze aufweisen, auf der oberen und der unteren Fläche, und (C) Integrieren von diesen durch Wärmepressen.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 6, wobei die integrierte Blechplatte ausgebildet wird durch (A) Anordnen einer Metallfolie (52), welche die kammförmigen Schlitze aufweist, zwischen leitenden Polymerbasen (51) mit positiven Temperaturkoeffizient-Merkmalen, (B) Stapeln von Metallfolien (52) auf der oberen und der unteren Fläche, (C) Integrieren von diesen durch Wärmepressen, und (D) Bemustern der Metallfolien (52) auf einer oberen und einer unteren Fläche der integrierten Blechplatte, um kammförmige Schlitze auszubilden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 7, wobei das Ausbilden einer integrierten Blechplatte (34) des Weiteren folgende Schritte umfasst: (C) Anordnen der integrierten Blechplatte (33) zwischen leitenden Polymerbasen (31) mit den positiven Temperaturkoeffizient-Merkmalen, (D) Stapeln von Metallfolien (32) auf der oberen und der unteren Fläche und Integrieren von diesen durch Wärmepressen, wobei diese Metallfolien (32) die kammförmigen Schlitze aufweisen.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 8, wobei das Ausbilden einer integrierten Blechplatte (34) des Weiteren folgende Schritte umfasst: (D) Anordnen der integrierten Blechplatte (33) zwischen leitenden Polymerbasen (31) mit den positiven Temperaturkoeffizient-Merkmalen, (E) Stapeln von Metallfolien (32) auf der oberen und der unteren Fläche und Integrieren von diesen durch Wärmepressen, wobei diese Metallfolien (32) die kammförmigen Schlitze aufweisen.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 11, wobei die Schritte C bis D des Prozesszyklus zum Ausbilden einer integrierten Blechplatte wiederholt werden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 12, wobei die Schritte D bis E des Prozesszyklus zum Ausbilden einer integrierten Blechplatte wiederholt werden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 7, wobei das Ausbilden einer integrierten Blechplatte (34) des Weiteren folgende Schritte umfasst: (C) Anordnen der integrierten Blechplatte (33) zwischen leitenden Polymerbasen (31) mit den positiven Temperaturkoeffizient-Merkmalen, (D) Stapeln von Metallfolien (32) auf der oberen und der unteren Fläche und Integrieren von diesen durch Wärmepressen, (E) Bemustern dieser Metallfolien auf der oberen und der unteren Fläche der integrierten Blechplatte (34), um die kammförmigen Schlitze auszubilden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 8, wobei das Ausbilden einer integrierten Blechplatte (34) des Weiteren folgende Schritte umfasst: (D) Anordnen der integrierten Blechplatte (33) zwischen leitenden Polymerbasen (31) mit den positiven Temperaturkoeffizient-Merkmalen, (E) Stapeln von Metallfolien (32) auf der oberen und der unteren Fläche und Integrieren von diesen durch Wärmepressen, (F) Bemustern dieser Metallfolien auf der oberen und der unteren Fläche der integrierten Blechplatte (34) durch Ätzen, um die kammförmigen Schlitze auszubilden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 15, wobei die Schritte C bis E des Prozesszyklus zum Ausbilden einer integrierten Blechplatte wiederholt werden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 16, wobei die Schritte D bis F des Prozesszyklus zum Ausbilden einer integrierten Blechplatte wiederholt werden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 9, wobei das Ausbilden einer integrierten Blechplatte (104) des Weiteren folgende Schritte umfasst: (D) Anordnen der integrierten Blechplatte (103) zwischen leitenden Polymerbasen (101) mit den positiven Temperaturkoeffizient-Merkmalen, (E) Stapeln von Metallfolien (102) auf der oberen und der unteren Fläche und Integrieren von diesen durch Wärmepressen, wobei diese Metallfolien (102) die kammförmigen Schlitze aufweisen.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 10, wobei das Ausbilden einer integrierten Blechplatte (104) des Weiteren folgende Schritte umfasst: (E) Anordnen der integrierten Blechplatte (103) zwischen leitenden Polymerbasen (101) mit den positiven Temperaturkoeffizient-Merkmalen, (F) Stapeln von Metallfolien (102) auf der oberen und der unteren Fläche und Integrieren von diesen durch Wärmepressen, wobei diese Metallfolien (102) die kammförmigen Schlitze aufweisen.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 19, wobei die Schritte D bis E des Prozesszyklus zum Ausbilden einer integrierten Blechplatte wiederholt werden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 20, wobei die Schritte E bis F des Prozesszyklus zum Ausbilden einer integrierten Blechplatte wiederholt werden
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 9, wobei das Ausbilden einer integrierten Blechplatte (104) des Weiteren folgende Schritte umfasst: (D) Anordnen der integrierten Blechplatte (103) zwischen leitenden Polymerbasen (101) mit den positiven Temperaturkoeffizient-Merkmalen, (E) Stapeln von Metallfolien (102) auf der oberen und der unteren Fläche und Integrieren von diesen durch Wärmepressen, (F) Bemustern dieser Metallfolien auf der oberen und der unteren Fläche der integrierten Blechplatte (104) durch Ätzen, um die kammförmigen Schlitze auszubilden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 10, wobei das Ausbilden einer integrierten Blechplatte (104) des Weiteren folgende Schritte umfasst: (E) Anordnen der integrierten Blechplatte (103) zwischen leitenden Polymerbasen (101) mit den positiven Temperaturkoeffizient-Merkmalen, (F) Stapeln von Metallfolien (102) auf der oberen und der unteren Fläche und Integrieren von diesen durch Wärmepressen, (G) Bemustern dieser Metallfolien auf der oberen und der unteren Fläche der integrierten Blechplatte (104) durch Ätzen, um die kammförmigen Schlitze auszubilden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 23, wobei die Schritte D bis F des Prozesszyklus zum Ausbilden einer integrierten Blechplatte wiederholt werden.
Verfahren zum Herstellen eines Kaltleiter-Chips nach Anspruch 24, wobei die Schritte E bis G des Prozesszyklus zum Ausbilden einer integrierten Blechplatte wiederholt werden
Verfahren zum Herstellen eines Kaltleiter-Chips nach irgendeinem der Ansprüche 11 bis 26, wobei der Prozesszyklus des Wärmepressens zur Integrierung einmal oder mehr als zweimal zum Ausbilden eines laminierten Körpers wiederholt werden kann.
Verfahren zum Herstellen eines Kaltleiter-Chips nach irgendeinem der Ansprüche 7 bis 27, wobei der Prozess zum Bereitstellen der Öffnungen ein Prozess zum Ausbilden der Öffnungen in einer Streifenform oder einer Kammform ist.