JP2833242B2 - Ｎｔｃサーミスタ素子 - Google Patents
Ｎｔｃサーミスタ素子Info
- Publication number
- JP2833242B2 JP2833242B2 JP3046400A JP4640091A JP2833242B2 JP 2833242 B2 JP2833242 B2 JP 2833242B2 JP 3046400 A JP3046400 A JP 3046400A JP 4640091 A JP4640091 A JP 4640091A JP 2833242 B2 JP2833242 B2 JP 2833242B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor element
- ntc thermistor
- internal electrodes
- resistance value
- ntc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
Description
【０００１】
【産業上の利用分野】本発明は、ＮＴＣサーミスタ素子
に関し、特に、面実装型チップ部品として好適に用いら
れ、かつ抵抗値及びＢ定数のばらつきの小さいＮＴＣサ
ーミスタ素子を提供するものである。
に関し、特に、面実装型チップ部品として好適に用いら
れ、かつ抵抗値及びＢ定数のばらつきの小さいＮＴＣサ
ーミスタ素子を提供するものである。
【０００２】
【従来の技術】面実装型のチップ部品として従来より用
いられているＮＴＣサーミスタ素子の一例を図２に示
す。ＮＴＣサーミスタ素子１は、単板型のサーミスタ素
体２の両端面に電極３，４を形成した構造を有する。サ
ーミスタ素体２としては、セラミック焼結体ブロックを
スライシングして得られたセラミック・ウエーハを所定
の大きさに切断することにより得られたセラミック焼結
体が用いられている。
いられているＮＴＣサーミスタ素子の一例を図２に示
す。ＮＴＣサーミスタ素子１は、単板型のサーミスタ素
体２の両端面に電極３，４を形成した構造を有する。サ
ーミスタ素体２としては、セラミック焼結体ブロックを
スライシングして得られたセラミック・ウエーハを所定
の大きさに切断することにより得られたセラミック焼結
体が用いられている。
【０００３】上記ＮＴＣサーミスタ素子１は、従来、以
下のようにして製造されていた。すなわち、まずサーミ
スタ素体２を形成するためのセラミック粉末を仮焼し、
仮焼原料を得る。次に、仮焼原料にバインダを混合し、
造粒する。造粒された原料を所定の大きさに成形して成
形体を得、該成形体を焼成し、厚み方向にスライシング
することにより、素子厚みに相当した厚みのセラミック
・ウエーハを得る。このセラミック・ウエーハを９００
〜１１００℃の温度でアニールした後、ダイシング・ソ
ーにより所定の大きさに切断し、バレル研磨を行った
後、両端面に外部電極３，４を形成する。外部電極３，
４の形成は、Ａｇペーストのような導電ペーストを塗布
し、所定の温度で１０分程度焼き付けることにより行わ
れる。
下のようにして製造されていた。すなわち、まずサーミ
スタ素体２を形成するためのセラミック粉末を仮焼し、
仮焼原料を得る。次に、仮焼原料にバインダを混合し、
造粒する。造粒された原料を所定の大きさに成形して成
形体を得、該成形体を焼成し、厚み方向にスライシング
することにより、素子厚みに相当した厚みのセラミック
・ウエーハを得る。このセラミック・ウエーハを９００
〜１１００℃の温度でアニールした後、ダイシング・ソ
ーにより所定の大きさに切断し、バレル研磨を行った
後、両端面に外部電極３，４を形成する。外部電極３，
４の形成は、Ａｇペーストのような導電ペーストを塗布
し、所定の温度で１０分程度焼き付けることにより行わ
れる。
【０００４】
【発明が解決しようとする課題】上記のようにして得ら
れている従来のチップ型ＮＴＣサーミスタ素子は、現在
のところ十分に普及しているとは言えない。これは、下
記の表１に示すように、得られたＮＴＣサーミスタ素子
１の抵抗値のばらつきが１０数％と大きく、かつＢ定数
のばらつきも１．０〜２．０％程度と非常に大きいこと
によるものである。従って、抵抗値のばらつきやＢ定数
のばらつきの低減が望まれている。
れている従来のチップ型ＮＴＣサーミスタ素子は、現在
のところ十分に普及しているとは言えない。これは、下
記の表１に示すように、得られたＮＴＣサーミスタ素子
１の抵抗値のばらつきが１０数％と大きく、かつＢ定数
のばらつきも１．０〜２．０％程度と非常に大きいこと
によるものである。従って、抵抗値のばらつきやＢ定数
のばらつきの低減が望まれている。
【０００５】
【表１】
【０００６】他方、図２のＮＴＣサーミスタ素子１で
は、抵抗値の調整はセラミック素体２の厚みを変化させ
ることにより行っていた。すなわち、抵抗値が所望の抵
抗値からずれている場合は、サーミスタ素体２の厚み、
具体的には上記セラミック・ウエーハの厚みを研磨によ
り減らすことにより、あるいは、スライス厚みでウエハ
ーハ厚みを変えることにより、抵抗値の調整を図ってい
た。そのため、製造ロット間において素子厚みの変動が
かなり大きく、同じ抵抗値のＮＴＣサーミスタ素子１で
ありながら、素子厚みの変動が大きくならざるを得なか
った。その結果、素子厚みが薄いＮＴＣサーミスタ素子
１では、実際に使用する際に、チッピングや割れ等が発
生するという問題があった。
は、抵抗値の調整はセラミック素体２の厚みを変化させ
ることにより行っていた。すなわち、抵抗値が所望の抵
抗値からずれている場合は、サーミスタ素体２の厚み、
具体的には上記セラミック・ウエーハの厚みを研磨によ
り減らすことにより、あるいは、スライス厚みでウエハ
ーハ厚みを変えることにより、抵抗値の調整を図ってい
た。そのため、製造ロット間において素子厚みの変動が
かなり大きく、同じ抵抗値のＮＴＣサーミスタ素子１で
ありながら、素子厚みの変動が大きくならざるを得なか
った。その結果、素子厚みが薄いＮＴＣサーミスタ素子
１では、実際に使用する際に、チッピングや割れ等が発
生するという問題があった。
【０００７】また、一連の抵抗値のＮＴＣサーミスタ素
子は、複数種類の材料を用いて構成されている。従っ
て、一連の抵抗値のＮＴＣサーミスタ素子厚みを一定に
しようとすると、一の材料から一種類の抵抗値のＮＴＣ
サーミスタ素子しかとれず、原料種類は大幅に多くな
る。これを避けるために、素子厚みを変更することによ
り、一の材料から複数種の抵抗値のＮＴＣサーミスタ素
子をとっているが、これでは、同一シリーズでありなが
ら素子厚みは大きく変化し、０．５〜１．３ｍｍに至
る。
子は、複数種類の材料を用いて構成されている。従っ
て、一連の抵抗値のＮＴＣサーミスタ素子厚みを一定に
しようとすると、一の材料から一種類の抵抗値のＮＴＣ
サーミスタ素子しかとれず、原料種類は大幅に多くな
る。これを避けるために、素子厚みを変更することによ
り、一の材料から複数種の抵抗値のＮＴＣサーミスタ素
子をとっているが、これでは、同一シリーズでありなが
ら素子厚みは大きく変化し、０．５〜１．３ｍｍに至
る。
【０００８】さらに、ＮＴＣサーミスタ素子１では、外
部電極３，４が表面に露出しているため、経時により特
性が変化し易く、ライフ特性が充分でないという問題も
あった。また、従来のＮＴＣサーミスタ素子の抵抗値ば
らつきは、構造上、サーミスタ素体２の寸法ばらつきや
外部電極間の寸法ばらつきにより大きく影響されるた
め、所望の抵抗値のＮＴＣサーミスタ素子を得るために
は、かなりの精度が必要であった。
部電極３，４が表面に露出しているため、経時により特
性が変化し易く、ライフ特性が充分でないという問題も
あった。また、従来のＮＴＣサーミスタ素子の抵抗値ば
らつきは、構造上、サーミスタ素体２の寸法ばらつきや
外部電極間の寸法ばらつきにより大きく影響されるた
め、所望の抵抗値のＮＴＣサーミスタ素子を得るために
は、かなりの精度が必要であった。
【０００９】よって、本発明の目的は、抵抗値及びＢ定
数のばらつきが小さく、かつ素子厚みの変動が生じ難
く、かつライフ特性に優れ、抵抗値設計が容易なＮＴＣ
サーミスタ素子を提供することにある。
数のばらつきが小さく、かつ素子厚みの変動が生じ難
く、かつライフ特性に優れ、抵抗値設計が容易なＮＴＣ
サーミスタ素子を提供することにある。
【００１０】
【課題を解決するための手段】本発明のＮＴＣサーミス
タ素子は、サーミスタ素体の対向している外表面に第
１，第２の外部電極が形成されており、第１の外部電極
及び第２の外部電極にそれぞれ接続された第１，第２の
内部電極とを備える。第１，第２の内部電極は、サーミ
スタ素体内に延ばされており、かつサーミスタ素体内の
同一平面上に形成されており、さらに互いの先端が所定
距離を隔てて対向するように配置されている。また、第
１，第２の内部電極の先端には、凹部が形成されてい
る。
タ素子は、サーミスタ素体の対向している外表面に第
１，第２の外部電極が形成されており、第１の外部電極
及び第２の外部電極にそれぞれ接続された第１，第２の
内部電極とを備える。第１，第２の内部電極は、サーミ
スタ素体内に延ばされており、かつサーミスタ素体内の
同一平面上に形成されており、さらに互いの先端が所定
距離を隔てて対向するように配置されている。また、第
１，第２の内部電極の先端には、凹部が形成されてい
る。
【００１１】好ましくは、第１，第２の内部電極は、第
１または第２の外部電極と接続されている端縁以外の残
りの端縁がサーミスタ素体内に配置され、それによって
内部電極周囲が密閉されるため、耐環境特性、ひいては
ライフ特性が高められる。また、さらに好ましくは、上
記サーミスタ素体は、複数枚のセラミックグリーンシー
トを第１，第２の内部電極材料と共に積層し、一体焼成
して得られた積層型の焼結体を用いて構成される。
１または第２の外部電極と接続されている端縁以外の残
りの端縁がサーミスタ素体内に配置され、それによって
内部電極周囲が密閉されるため、耐環境特性、ひいては
ライフ特性が高められる。また、さらに好ましくは、上
記サーミスタ素体は、複数枚のセラミックグリーンシー
トを第１，第２の内部電極材料と共に積層し、一体焼成
して得られた積層型の焼結体を用いて構成される。
【００１２】
【作用】本発明では、第１，第２の内部電極がサーミス
タ素体内に延ばされており、第１，第２の内部電極の先
端の対向距離を調整することにより、素子抵抗値を調整
することが可能とされている。従って、素子の厚みを変
更することなく、素子の抵抗を調整することができる。
タ素体内に延ばされており、第１，第２の内部電極の先
端の対向距離を調整することにより、素子抵抗値を調整
することが可能とされている。従って、素子の厚みを変
更することなく、素子の抵抗を調整することができる。
【００１３】また、第１，第２の内部電極間の距離を変
更することにより抵抗値を調整するものであるため、抵
抗値を高精度に調整することができる。加えて、第１，
第２の内部電極の先端には凹部が形成されており、該凹
部の形状や寸法を制御することによっても、抵抗値を調
整することができる。さらに、上記凹部が形成されてい
る分だけ第１，第２の内部電極の上下のサーミスタ素体
層の密着強度が高められる。さらに、第１，第２の内部
電極の外部電極との接続されている端縁以外の端縁をサ
ーミスタ素体内に配置した構造では、内部電極が密閉さ
れるため、耐環境特性、ひいてはライフ特性が高められ
る。
更することにより抵抗値を調整するものであるため、抵
抗値を高精度に調整することができる。加えて、第１，
第２の内部電極の先端には凹部が形成されており、該凹
部の形状や寸法を制御することによっても、抵抗値を調
整することができる。さらに、上記凹部が形成されてい
る分だけ第１，第２の内部電極の上下のサーミスタ素体
層の密着強度が高められる。さらに、第１，第２の内部
電極の外部電極との接続されている端縁以外の端縁をサ
ーミスタ素体内に配置した構造では、内部電極が密閉さ
れるため、耐環境特性、ひいてはライフ特性が高められ
る。
【００１４】さらに、サーミスタ素体として、複数枚の
セラミックグリーンシートを第１，第２の内部電極材料
と共に積層し、一体焼成して得られた焼結体を用いる場
合には、セラミック粒子の粒径やポアの分布のばらつき
を低減することができ、かつ焼結体中のポアの面積を低
減することができる。すなわち、薄いセラミックグリー
ンシートを積層し、得られた積層体を焼成して素子厚み
の焼結体を得た場合には、厚い焼結体ブロックをスライ
シングしてセラミック・ウエーハを得る場合に比べて、
セラミック粒子の粒径及びポアの分布のばらつきを低減
することができ、かつ緻密な焼結体を得ることができ
る。また、本発明では、内部電極の間隔で抵抗値の設計
制御を行うので、サーミスタ素体の寸法ばらつきや外部
電極間の寸法ばらつきによる抵抗値への影響を小さくで
きる。従って、得られたＮＴＣサーミスタ素子の抵抗ば
らつきやＢ定数のばらつきを低減することができる。
セラミックグリーンシートを第１，第２の内部電極材料
と共に積層し、一体焼成して得られた焼結体を用いる場
合には、セラミック粒子の粒径やポアの分布のばらつき
を低減することができ、かつ焼結体中のポアの面積を低
減することができる。すなわち、薄いセラミックグリー
ンシートを積層し、得られた積層体を焼成して素子厚み
の焼結体を得た場合には、厚い焼結体ブロックをスライ
シングしてセラミック・ウエーハを得る場合に比べて、
セラミック粒子の粒径及びポアの分布のばらつきを低減
することができ、かつ緻密な焼結体を得ることができ
る。また、本発明では、内部電極の間隔で抵抗値の設計
制御を行うので、サーミスタ素体の寸法ばらつきや外部
電極間の寸法ばらつきによる抵抗値への影響を小さくで
きる。従って、得られたＮＴＣサーミスタ素子の抵抗ば
らつきやＢ定数のばらつきを低減することができる。
【００１５】
【実施例の説明】図１、図３及び図４を参照して、本発
明の未だ公知ではない本発明の前提となったＮＴＣサー
ミスタ素子を説明する。ＮＴＣサーミスタ素子１１は、
サーミスタ素体１２の両端面１２ａ，１２ｂに第１，第
２の外部電極１３，１４を形成した構造を有する。サー
ミスタ素体１２内には、同一高さ位置に、すなわち同一
平面内に位置するように第１の内部電極１５及び第２の
内部電極１６が形成されている。第１の内部電極１５
は、第１の外部電極１３に接続されており、他方、第２
の内部電極１６は第２の外部電極１４に接続されてい
る。さらに、第１，第２の内部電極１５，１６は、その
先端１５ａ，１６ａが一定の距離を隔てて対向するよう
に配置されている。
明の未だ公知ではない本発明の前提となったＮＴＣサー
ミスタ素子を説明する。ＮＴＣサーミスタ素子１１は、
サーミスタ素体１２の両端面１２ａ，１２ｂに第１，第
２の外部電極１３，１４を形成した構造を有する。サー
ミスタ素体１２内には、同一高さ位置に、すなわち同一
平面内に位置するように第１の内部電極１５及び第２の
内部電極１６が形成されている。第１の内部電極１５
は、第１の外部電極１３に接続されており、他方、第２
の内部電極１６は第２の外部電極１４に接続されてい
る。さらに、第１，第２の内部電極１５，１６は、その
先端１５ａ，１６ａが一定の距離を隔てて対向するよう
に配置されている。
【００１６】第１，第２の内部電極１５，１６が上記の
ように設けられているので、第１，第２の内部電極１
５，１６の先端１５ａ，１６ａ間の距離を変更すること
により、ＮＴＣサーミスタ素子１１の抵抗値が変更され
得る。すなわち、この第１，第２の内部電極１５，１６
の先端１５ａ，１６ａ間の距離を変更させることによ
り、抵抗値を調整することができるため、素子厚みを変
化させることなく、ＮＴＣサーミスタ素子１１の抵抗値
を調整することができる。よって、十分な強度を持たせ
て抵抗値設計できるので、バレル研磨時や実装時に、サ
ーミスタ素体１２が割れたり、チッピングが発生したり
する事故を防止することができる。
ように設けられているので、第１，第２の内部電極１
５，１６の先端１５ａ，１６ａ間の距離を変更すること
により、ＮＴＣサーミスタ素子１１の抵抗値が変更され
得る。すなわち、この第１，第２の内部電極１５，１６
の先端１５ａ，１６ａ間の距離を変更させることによ
り、抵抗値を調整することができるため、素子厚みを変
化させることなく、ＮＴＣサーミスタ素子１１の抵抗値
を調整することができる。よって、十分な強度を持たせ
て抵抗値設計できるので、バレル研磨時や実装時に、サ
ーミスタ素体１２が割れたり、チッピングが発生したり
する事故を防止することができる。
【００１７】また、第１，第２の内部電極１５，１６の
先端１５ａ，１６ａ間の距離を変更することにより抵抗
値を変更することができるため、従来例に比べて、同一
抵抗値でありながら素子厚みを厚くすることができ、逆
に素子厚みを一定のままで広い抵抗値シリーズを作るこ
とができる。なお、第１，第２の内部電極１５，１６が
設けられたサーミスタ素体１２は、好ましくは、後述の
具体的な実験例のように複数枚のセラミックグリーンシ
ートを第１，第２の内部電極形成材料と共に積層して一
体焼成することにより得られる。この場合、複数枚のセ
ラミックグリーンシートを積層し、一体焼成して得られ
た焼結体では、従来の焼結体ブロックをスライシングし
てセラミック・ウエーハを得る方法に比べて、セラミッ
ク粒子の粒径及びポアの分布のばらつきが少なく、かつ
緻密なサーミスタ素体１２を得ることができる。従っ
て、抵抗ばらつきやＢ定数のばらつきを低減することが
できる。
先端１５ａ，１６ａ間の距離を変更することにより抵抗
値を変更することができるため、従来例に比べて、同一
抵抗値でありながら素子厚みを厚くすることができ、逆
に素子厚みを一定のままで広い抵抗値シリーズを作るこ
とができる。なお、第１，第２の内部電極１５，１６が
設けられたサーミスタ素体１２は、好ましくは、後述の
具体的な実験例のように複数枚のセラミックグリーンシ
ートを第１，第２の内部電極形成材料と共に積層して一
体焼成することにより得られる。この場合、複数枚のセ
ラミックグリーンシートを積層し、一体焼成して得られ
た焼結体では、従来の焼結体ブロックをスライシングし
てセラミック・ウエーハを得る方法に比べて、セラミッ
ク粒子の粒径及びポアの分布のばらつきが少なく、かつ
緻密なサーミスタ素体１２を得ることができる。従っ
て、抵抗ばらつきやＢ定数のばらつきを低減することが
できる。
【００１８】もっとも、サーミスタ素体１２を得るにあ
たっては、複数枚のセラミックグリーンシートを第１，
第２の内部電極材料と共に積層する必要は必ずしもな
く、２枚のセラミック焼結体を、第１，第２の内部電極
１５，１６を介して貼り合わせることにより構成しても
よい。また、図４から明らかなように、第１，第２の内
部電極１５，１６は、外部電極１３，１４と接続されて
いる端縁以外の端縁が、サーミスタ素体１２内に配置さ
れている。従って、第１，第２の内部電極１５，１６が
外部に露出していないため、耐環境特性、ひいてはライ
フ特性が高められる。もっとも、耐環境特性がそれほど
要求されない場合には、第１，第２の内部電極１５，１
６の外部電極と接続されている端縁以外の端縁がサーミ
スタ素体１２の外部に露出していてもよい。
たっては、複数枚のセラミックグリーンシートを第１，
第２の内部電極材料と共に積層する必要は必ずしもな
く、２枚のセラミック焼結体を、第１，第２の内部電極
１５，１６を介して貼り合わせることにより構成しても
よい。また、図４から明らかなように、第１，第２の内
部電極１５，１６は、外部電極１３，１４と接続されて
いる端縁以外の端縁が、サーミスタ素体１２内に配置さ
れている。従って、第１，第２の内部電極１５，１６が
外部に露出していないため、耐環境特性、ひいてはライ
フ特性が高められる。もっとも、耐環境特性がそれほど
要求されない場合には、第１，第２の内部電極１５，１
６の外部電極と接続されている端縁以外の端縁がサーミ
スタ素体１２の外部に露出していてもよい。
【００１９】次に、具体的な実験例につき説明する。Ｍ
ｎ3 Ｏ4 、ＮｉＯ及びＣｏ3 Ｏ4 を、重量比で４５：２
５：３０の割合で混合したものを原料として用意した。
この原料を１０００℃で２時間仮焼し、しかる後仮焼さ
れた原料をパルベライザーで粉砕した。次に、粉砕され
た仮焼原料に対して、有機バインダとしてポリビニルア
ルコールを１０〜２０重量％、可塑剤としてグリセリン
を０．５重量％及びポリビニル系の分散剤を１．０重量
％加え、１６時間混合した。得られた混合材料を、２５
０メッシュを通過させることにより粗粒を除去し、シー
ト成形用スラリーとした。得られたスラリーをドクター
ブレード法により成形し、厚み５０μｍのセラミックグ
リーンシートを作製した。このセラミックグリーンシー
トを、所定のサイズに打ち抜き、１枚の打ち抜かれたセ
ラミックグリーンシートの表面に図４に示した内部電極
１５，１６を形成するための導電ペーストを印刷した。
導電ペーストが印刷されたセラミックグリーンシートを
中心に、上下に、複数枚の上記セラミックグリーンシー
トを積層し、全体の厚みが１５５０μｍの積層体を得
た。次に、得られた積層体を厚み方向に圧着し、平面形
状が２．４ｍｍ×１．５ｍｍの矩形のチップサイズとな
るように切断した。得られた多数の積層チップを、１２
００℃の温度で２時間焼成し、しかる後バレル研磨し、
２．０×１．２５×厚み１．０ｍｍの寸法の図１に示し
たサーミスタ素体１２を得た。
ｎ3 Ｏ4 、ＮｉＯ及びＣｏ3 Ｏ4 を、重量比で４５：２
５：３０の割合で混合したものを原料として用意した。
この原料を１０００℃で２時間仮焼し、しかる後仮焼さ
れた原料をパルベライザーで粉砕した。次に、粉砕され
た仮焼原料に対して、有機バインダとしてポリビニルア
ルコールを１０〜２０重量％、可塑剤としてグリセリン
を０．５重量％及びポリビニル系の分散剤を１．０重量
％加え、１６時間混合した。得られた混合材料を、２５
０メッシュを通過させることにより粗粒を除去し、シー
ト成形用スラリーとした。得られたスラリーをドクター
ブレード法により成形し、厚み５０μｍのセラミックグ
リーンシートを作製した。このセラミックグリーンシー
トを、所定のサイズに打ち抜き、１枚の打ち抜かれたセ
ラミックグリーンシートの表面に図４に示した内部電極
１５，１６を形成するための導電ペーストを印刷した。
導電ペーストが印刷されたセラミックグリーンシートを
中心に、上下に、複数枚の上記セラミックグリーンシー
トを積層し、全体の厚みが１５５０μｍの積層体を得
た。次に、得られた積層体を厚み方向に圧着し、平面形
状が２．４ｍｍ×１．５ｍｍの矩形のチップサイズとな
るように切断した。得られた多数の積層チップを、１２
００℃の温度で２時間焼成し、しかる後バレル研磨し、
２．０×１．２５×厚み１．０ｍｍの寸法の図１に示し
たサーミスタ素体１２を得た。
【００２０】得られたサーミスタ素体１２の両端面にＡ
ｇペーストを塗布し、８５０℃の温度で１０分間焼き付
け、それによって第１，第２の外部電極１３，１４を形
成し、ＮＴＣサーミスタ素子１１を得た。なお、上述し
たＮＴＣサーミスタ素子１１として、第１，第２の内部
電極１５，１６の先端１５ａ，１６ａ間の距離が焼成後
において、０．３ｍｍ、０．４ｍｍ、０．５ｍｍ、１．
０ｍｍ及び１．４ｍｍになるように比抵抗ρ25 ＝５０
０Ωｃｍの材料を導電ペーストに印刷することにより、
５種類のＮＴＣサーミスタ素子を作製した。
ｇペーストを塗布し、８５０℃の温度で１０分間焼き付
け、それによって第１，第２の外部電極１３，１４を形
成し、ＮＴＣサーミスタ素子１１を得た。なお、上述し
たＮＴＣサーミスタ素子１１として、第１，第２の内部
電極１５，１６の先端１５ａ，１６ａ間の距離が焼成後
において、０．３ｍｍ、０．４ｍｍ、０．５ｍｍ、１．
０ｍｍ及び１．４ｍｍになるように比抵抗ρ25 ＝５０
０Ωｃｍの材料を導電ペーストに印刷することにより、
５種類のＮＴＣサーミスタ素子を作製した。
【００２１】上記のようにして得られた２．０×１．２
５×１．０ｍｍの寸法の５種類のＮＴＣサーミスタ素子
の２５℃における抵抗値及びＢ定数を測定した。結果
を、表２に、抵抗値及びＢ定数のばらつきと共に示す。
また、表２の結果を図５にグラフで示す。
５×１．０ｍｍの寸法の５種類のＮＴＣサーミスタ素子
の２５℃における抵抗値及びＢ定数を測定した。結果
を、表２に、抵抗値及びＢ定数のばらつきと共に示す。
また、表２の結果を図５にグラフで示す。
【００２２】
【表２】
【００２３】表２及び図５の結果から、第１，第２の内
部電極１５，１６の先端１５ａ，１６ａ間の距離が大き
くなる程抵抗値が増大するが、Ｂ定数はさほど変化せ
ず、かつ抵抗値のばらつき及びＢ定数のばらつきも小さ
くかつ安定していることがわかる。従って、内部電極１
５，１６の間の距離を変化させることにより、外径寸法
を変更することなく、種々の抵抗値のＮＴＣサーミスタ
素子の得られることがわかる。
部電極１５，１６の先端１５ａ，１６ａ間の距離が大き
くなる程抵抗値が増大するが、Ｂ定数はさほど変化せ
ず、かつ抵抗値のばらつき及びＢ定数のばらつきも小さ
くかつ安定していることがわかる。従って、内部電極１
５，１６の間の距離を変化させることにより、外径寸法
を変更することなく、種々の抵抗値のＮＴＣサーミスタ
素子の得られることがわかる。
【００２４】次に、第１，第２の内部電極１５，１６の
先端１５ａ，１６ａ間の距離を０．３ｍｍとし、外部電
極１３，１４のサーミスタ素体１２の側面へのかぶり深
さ（図１の距離ａ）を変化させた種々のＮＴＣサーミス
タ素子を作製し、その抵抗値を測定した。結果を図６及
び表３に示す。なお．比較のために、表１の２．０×
１．２５×１．０ｍｍの寸法の従来のＮＴＣサーミスタ
素子１を用意し、同様に外部電極のかぶり深さを変化さ
せ、抵抗値変化を調べた。結果を図６に併せて示す。
先端１５ａ，１６ａ間の距離を０．３ｍｍとし、外部電
極１３，１４のサーミスタ素体１２の側面へのかぶり深
さ（図１の距離ａ）を変化させた種々のＮＴＣサーミス
タ素子を作製し、その抵抗値を測定した。結果を図６及
び表３に示す。なお．比較のために、表１の２．０×
１．２５×１．０ｍｍの寸法の従来のＮＴＣサーミスタ
素子１を用意し、同様に外部電極のかぶり深さを変化さ
せ、抵抗値変化を調べた。結果を図６に併せて示す。
【００２５】
【表３】
【００２６】図６及び表３から明らかなように、ＮＴＣ
サーミスタ素子１１では、外部電極のかぶり深さａが変
化しても、抵抗値がほとんど変化しないことがわかる。
これに対して、従来例では、外部電極のかぶり深さａが
変化すると、抵抗値が大きく変化することがわかる。従
って、図６に示したように、このＮＴＣサーミスタ素子
１１では、抵抗値のばらつきの要因である外部電極のか
ぶり深さａを考慮せずとも、所望通りの抵抗値を有する
ＮＴＣサーミスタ素子を得ることができる。
サーミスタ素子１１では、外部電極のかぶり深さａが変
化しても、抵抗値がほとんど変化しないことがわかる。
これに対して、従来例では、外部電極のかぶり深さａが
変化すると、抵抗値が大きく変化することがわかる。従
って、図６に示したように、このＮＴＣサーミスタ素子
１１では、抵抗値のばらつきの要因である外部電極のか
ぶり深さａを考慮せずとも、所望通りの抵抗値を有する
ＮＴＣサーミスタ素子を得ることができる。
【００２７】次に、図１に示したＮＴＣサーミスタ素子
１１についてライフテストを行った。ライフテストとし
ては、１２０℃の温度でＮＴＣサーミスタ素子を放置す
る高温放置試験と、８０℃・相対湿度６５％の環境に長
時間放置する湿中放置試験とを採用し、素子の抵抗の変
化率を測定することによりライフ特性を評価した。ま
た、図２に示した従来のＮＴＣサーミスタ素子について
も、同様にライフ特性を評価した。結果を図７に示す。
１１についてライフテストを行った。ライフテストとし
ては、１２０℃の温度でＮＴＣサーミスタ素子を放置す
る高温放置試験と、８０℃・相対湿度６５％の環境に長
時間放置する湿中放置試験とを採用し、素子の抵抗の変
化率を測定することによりライフ特性を評価した。ま
た、図２に示した従来のＮＴＣサーミスタ素子について
も、同様にライフ特性を評価した。結果を図７に示す。
【００２８】図７から明らかなように、図１に示したＮ
ＴＣサーミスタ素子１１では、高温放置試験及び湿中放
置試験の何れにおいても、１０００時間を経過しても抵
抗変化率が非常に小さく、かつそのばらつきも小さく、
安定していることがわかる。これに比べて、従来例のＮ
ＴＣサーミスタ素子では、時間の経過と共に抵抗値の変
化率がかなり大きくなり、しかもばらつきも大きいこと
がわかる。
ＴＣサーミスタ素子１１では、高温放置試験及び湿中放
置試験の何れにおいても、１０００時間を経過しても抵
抗変化率が非常に小さく、かつそのばらつきも小さく、
安定していることがわかる。これに比べて、従来例のＮ
ＴＣサーミスタ素子では、時間の経過と共に抵抗値の変
化率がかなり大きくなり、しかもばらつきも大きいこと
がわかる。
【００２９】次に、第１，第２の内部電極１５，１６を
構成する導電性材料を、下記の表４に示すように、変更
し、第１，第２の内部電極間の距離を０．３ｍｍとし
た、上記と同一寸法のＮＴＣサーミスタ素子を作製し
た。得られた各ＮＴＣサーミスタ素子の２５℃における
抵抗値、Ｂ定数及びこれらのばらつきを下記の表４に併
せて示す。
構成する導電性材料を、下記の表４に示すように、変更
し、第１，第２の内部電極間の距離を０．３ｍｍとし
た、上記と同一寸法のＮＴＣサーミスタ素子を作製し
た。得られた各ＮＴＣサーミスタ素子の２５℃における
抵抗値、Ｂ定数及びこれらのばらつきを下記の表４に併
せて示す。
【００３０】
【表４】
【００３１】表４から明らかなように、内部電極を構成
する材料を変更したとしても、表２に示した結果と同様
に、抵抗値のばらつきが小さく、かつＢ定数のばらつき
も小さい信頼性に優れたＮＴＣサーミスタ素子を提供し
得ることがわかる。内部電極数を変更した場合の特性図
８（ａ）及び（ｂ）に示すように、第１，第２の内部電
極が複数形成されたＮＴＣサーミスタ素子２１，３１
を、図１に示したＮＴＣサーミスタ素子と同一材料を用
いて作製した。第１，第２の内部電極間の距離は０．５
ｍｍとし、図１に示した実施例のＮＴＣサーミスタ素子
１１、図８（ａ），（ｂ）に示した各ＮＴＣサーミスタ
素子の２５℃における抵抗値及びそのばらつきを測定し
た。結果を表５に示す。
する材料を変更したとしても、表２に示した結果と同様
に、抵抗値のばらつきが小さく、かつＢ定数のばらつき
も小さい信頼性に優れたＮＴＣサーミスタ素子を提供し
得ることがわかる。内部電極数を変更した場合の特性図
８（ａ）及び（ｂ）に示すように、第１，第２の内部電
極が複数形成されたＮＴＣサーミスタ素子２１，３１
を、図１に示したＮＴＣサーミスタ素子と同一材料を用
いて作製した。第１，第２の内部電極間の距離は０．５
ｍｍとし、図１に示した実施例のＮＴＣサーミスタ素子
１１、図８（ａ），（ｂ）に示した各ＮＴＣサーミスタ
素子の２５℃における抵抗値及びそのばらつきを測定し
た。結果を表５に示す。
【００３２】
【表５】
【００３３】表５から明らかなように、厚み方向に複数
の内部電極を形成したとしても、抵抗値のばらつきは非
常に小さいことがわかる。（実施例） 図４に示したように、ＮＴＣサーミスタでは、第１，第
２の内部電極１５，１６は同一の矩形形状に形成されて
いた。 これに対して、本発明に係るＮＴＣサーミスタ素
子は、第１，第２の内部電極１５，１６の先端に凹部が
設けられたことを特徴とする。 図９に、本発明の一実施
例に係るＮＴＣサーミスタ素子の内部電極構造を平面断
面図で示す。なお、本実施例のＮＴＣサーミスタ素子
は、内部電極の平面形状を除いては、図１に示したＮＴ
Ｃサーミスタ素子と同様である。従って、異なる部分に
ついては、前述したＮＴＣサーミスタ素子１１について
の説明を援用することにより省略する。 本実施例のＮＴ
Ｃサーミスタ素子では、図９に示すように、第１，第２
の内部電極１５，１６は、それぞれ、先端に形成された
凹部１５ｂ，１６ｂを有する。なお、第１，第２の内部
電極１５，１６のそれぞれの全体形状については、略矩
形以外の形状としてもよい。 本実施例では、上記凹部１
５ｂ，１６ｂが形成されているため、該凹部１５ｂ，１
６ｂの形状や寸法を制御することにより、ＮＴＣサーミ
スタ素子の抵抗値をより一層高精度に制御することがで
きる。 加えて、この内部電極１５，１６をセラミックグ
リーンシートと共に積層し、一体焼成することにより得
られたセラミック焼結体を用いてＮＴＣサーミスタ素子
を得る場合には、凹部１５ｂ，１６ｂが設けられている
分だけ、内部電極１５，１６の上下のセラミックグリー
ンシート層の密着強度が高められ、耐湿性に優れたＮＴ
Ｃサーミスタ素子を得ることができる。 図４に示したよ
うに、第１，第２の内部電極１５，１６は同一の矩形形
状に形成されていた。しかしながら、図９に示すよう
に、第１，第２の内部電極１５，１６は、それぞれ、凹
部１５ｂ，１６ｂを形成し、矩形以外の形状としてもよ
い。
の内部電極を形成したとしても、抵抗値のばらつきは非
常に小さいことがわかる。（実施例） 図４に示したように、ＮＴＣサーミスタでは、第１，第
２の内部電極１５，１６は同一の矩形形状に形成されて
いた。 これに対して、本発明に係るＮＴＣサーミスタ素
子は、第１，第２の内部電極１５，１６の先端に凹部が
設けられたことを特徴とする。 図９に、本発明の一実施
例に係るＮＴＣサーミスタ素子の内部電極構造を平面断
面図で示す。なお、本実施例のＮＴＣサーミスタ素子
は、内部電極の平面形状を除いては、図１に示したＮＴ
Ｃサーミスタ素子と同様である。従って、異なる部分に
ついては、前述したＮＴＣサーミスタ素子１１について
の説明を援用することにより省略する。 本実施例のＮＴ
Ｃサーミスタ素子では、図９に示すように、第１，第２
の内部電極１５，１６は、それぞれ、先端に形成された
凹部１５ｂ，１６ｂを有する。なお、第１，第２の内部
電極１５，１６のそれぞれの全体形状については、略矩
形以外の形状としてもよい。 本実施例では、上記凹部１
５ｂ，１６ｂが形成されているため、該凹部１５ｂ，１
６ｂの形状や寸法を制御することにより、ＮＴＣサーミ
スタ素子の抵抗値をより一層高精度に制御することがで
きる。 加えて、この内部電極１５，１６をセラミックグ
リーンシートと共に積層し、一体焼成することにより得
られたセラミック焼結体を用いてＮＴＣサーミスタ素子
を得る場合には、凹部１５ｂ，１６ｂが設けられている
分だけ、内部電極１５，１６の上下のセラミックグリー
ンシート層の密着強度が高められ、耐湿性に優れたＮＴ
Ｃサーミスタ素子を得ることができる。 図４に示したよ
うに、第１，第２の内部電極１５，１６は同一の矩形形
状に形成されていた。しかしながら、図９に示すよう
に、第１，第２の内部電極１５，１６は、それぞれ、凹
部１５ｂ，１６ｂを形成し、矩形以外の形状としてもよ
い。
【００３４】
【発明の効果】以上のように、本発明によれば、サーミ
スタ素体内に第１，第２の内部電極が、それぞれの先端
が所定距離を隔てて対向するように配置されているた
め、該第１，第２の内部電極間の距離を変更することに
より素子抵抗を調整することができる。従って、素子厚
みを変えることなく、ＮＴＣサーミスタ素子の抵抗値を
変更することができ、よって同一形状の素子でありなが
ら種々の抵抗値のＮＴＣサーミスタ素子を得ることがで
きるため、チップ部品として最適なＮＴＣサーミスタ素
子を提供することができる。
スタ素体内に第１，第２の内部電極が、それぞれの先端
が所定距離を隔てて対向するように配置されているた
め、該第１，第２の内部電極間の距離を変更することに
より素子抵抗を調整することができる。従って、素子厚
みを変えることなく、ＮＴＣサーミスタ素子の抵抗値を
変更することができ、よって同一形状の素子でありなが
ら種々の抵抗値のＮＴＣサーミスタ素子を得ることがで
きるため、チップ部品として最適なＮＴＣサーミスタ素
子を提供することができる。
【００３５】従来、上記抵抗値の調整は、素子の厚みを
変更することにより行っていた。従って、従来、素子の
厚みは０．５〜１．２５ｍｍの範囲に渡っており、その
ため薄いＮＴＣサーミスタ素子では基板に実装する際等
において割れが発生しがちであった。また、撓み試験に
おいて一定の強度に達しないこともあった。これに対し
て、本発明のＮＴＣサーミスタ素子では、上記のように
厚みを一定にすることができるため、抗折強度を一定に
保つことができ、上記のような実装の際の割れ等の事故
を防止することができる。
変更することにより行っていた。従って、従来、素子の
厚みは０．５〜１．２５ｍｍの範囲に渡っており、その
ため薄いＮＴＣサーミスタ素子では基板に実装する際等
において割れが発生しがちであった。また、撓み試験に
おいて一定の強度に達しないこともあった。これに対し
て、本発明のＮＴＣサーミスタ素子では、上記のように
厚みを一定にすることができるため、抗折強度を一定に
保つことができ、上記のような実装の際の割れ等の事故
を防止することができる。
【００３６】さらに、抵抗値が、第１，第２の内部電極
間の距離を調整することにより決定することができるた
め、抵抗値の設計が容易である。加えて、第１，第２の
内部電極の先端にそれぞれ凹部が形成されているため、
該凹部の形状や寸法を制御することにより、所望とする
抵抗値のＮＴＣサーミスタ素子を容易にかつ高精度に製
造することができる。さらに、内部電極は、導電ペース
トの印刷により高精度に形成することができ、この内部
電極の印刷精度により抵抗値が決定されることによって
も、所望の抵抗値のＮＴＣサーミスタ素子を高精度に得
ることができる。
間の距離を調整することにより決定することができるた
め、抵抗値の設計が容易である。加えて、第１，第２の
内部電極の先端にそれぞれ凹部が形成されているため、
該凹部の形状や寸法を制御することにより、所望とする
抵抗値のＮＴＣサーミスタ素子を容易にかつ高精度に製
造することができる。さらに、内部電極は、導電ペース
トの印刷により高精度に形成することができ、この内部
電極の印刷精度により抵抗値が決定されることによって
も、所望の抵抗値のＮＴＣサーミスタ素子を高精度に得
ることができる。
【００３７】また、内部電極間の距離や凹部の形状・寸
法を変更することにより、種々の抵抗値のＮＴＣサーミ
スタ素子を得ることができるため、少ない種類の材料を
用いても、広い範囲の抵抗値を有するＮＴＣサーミスタ
素子を設計することが可能となり、材料コストを低減す
ることも可能となる。また、第１，第２の内部電極の外
部電極と接続されていない端縁部分をサーミスタ素体内
に配置すれば、耐環境特性を高めることができ、それに
よって優れたライフ特性を示すＮＴＣサーミスタ素子を
提供することができる。
法を変更することにより、種々の抵抗値のＮＴＣサーミ
スタ素子を得ることができるため、少ない種類の材料を
用いても、広い範囲の抵抗値を有するＮＴＣサーミスタ
素子を設計することが可能となり、材料コストを低減す
ることも可能となる。また、第１，第２の内部電極の外
部電極と接続されていない端縁部分をサーミスタ素体内
に配置すれば、耐環境特性を高めることができ、それに
よって優れたライフ特性を示すＮＴＣサーミスタ素子を
提供することができる。
【００３８】さらに、第１，第２の内部電極に設けられ
たサーミスタ素体をセラミックグリーンシートを積層
し、第１，第２の内部電極材料と共に一体焼成してサー
ミスタ素体を構成すれば、従来の焼結体ブロックからス
ライシングしてセラミック・ウエーハを得る方法に比べ
て、セラミック粒子の粒径及びポアの分布のばらつきが
少なく、かつ緻密なセラミック・ウエーハを得ることが
できる。従って、抵抗値のばらつきやＢ定数のばらつき
の少ないＮＴＣサーミスタ素子を得ることができる。加
えて、第１，第２の内部電極に上記凹部が設けられてい
るため、第１，第２の内部電極の上下とセラミックグリ
ーンシートの密着強度が高められ、より一層耐湿性に優
れ、抵抗値のばらつきの少ないＮＴＣサーミスタを製造
することができる。
たサーミスタ素体をセラミックグリーンシートを積層
し、第１，第２の内部電極材料と共に一体焼成してサー
ミスタ素体を構成すれば、従来の焼結体ブロックからス
ライシングしてセラミック・ウエーハを得る方法に比べ
て、セラミック粒子の粒径及びポアの分布のばらつきが
少なく、かつ緻密なセラミック・ウエーハを得ることが
できる。従って、抵抗値のばらつきやＢ定数のばらつき
の少ないＮＴＣサーミスタ素子を得ることができる。加
えて、第１，第２の内部電極に上記凹部が設けられてい
るため、第１，第２の内部電極の上下とセラミックグリ
ーンシートの密着強度が高められ、より一層耐湿性に優
れ、抵抗値のばらつきの少ないＮＴＣサーミスタを製造
することができる。
【図１】本発明の前提となったＮＴＣサーミスタ素子を
示す断面図である。
示す断面図である。
【図２】従来のＮＴＣサーミスタ素子を示す斜視図であ
る。
る。
【図３】本発明の前提となったＮＴＣサーミスタ素子の
斜視図である。
斜視図である。
【図４】本発明の前提となったＮＴＣサーミスタ素子の
平面断面図である。
平面断面図である。
【図５】第１，第２の内部電極間の距離と抵抗値との関
係を示す図である。
係を示す図である。
【図６】外部電極のかぶり深さを変化させた場合の抵抗
値の変化を示す図である。
値の変化を示す図である。
【図７】高温放置試験及び湿中放置試験の結果を示す図
である。
である。
【図８】（ａ）及び（ｂ）は、それぞれ、第１，第２の
内部電極を複数とした例を示すＮＴＣサーミスタ素子の
各断面図である。
内部電極を複数とした例を示すＮＴＣサーミスタ素子の
各断面図である。
【図９】本発明の一実施例のＮＴＣサーミスタ素子の第
１，第２の内部電極を示す模式的平面図である。
１，第２の内部電極を示す模式的平面図である。
１１…ＮＴＣサーミスタ素子 １２…サーミスタ素体 １３…第１の外部電極 １４…第２の外部電極 １５…第１の内部電極 １６…第２の内部電極 １５ａ，１６ａ…第１，第２の内部電極の先端１５ｂ，１６ｂ…凹部
Claims (3)
- 【請求項１】 サーミスタ素体と、 前記サーミスタ素体の対向している外表面に形成された
第１，第２の外部電極と、 第１，第２の外部電極にそれぞれ接続されており、かつ
前記サーミスタ素体内に延ばされた第１，第２の内部電
極とを備え、 第１，第２の内部電極が、サーミスタ素体内の同一平面
上に形成されており、かつ互いの先端が所定距離を隔て
て対向されているＮＴＣサーミスタにおいて、 前記第１，第２の内部電極の先端に凹部が形成されてい
る ことを特徴とするＮＴＣサーミスタ素子。 - 【請求項２】 前記第１，第２の内部電極の第１または
第２の外部電極と接続されている端縁以外の残りの端縁
がサーミスタ素体内に配置されている請求項１に記載の
ＮＴＣサーミスタ素子。 - 【請求項３】 前記サーミスタ素体が、複数枚のセラミ
ックグリーンシートを第１，第２の内部電極材料と共に
積層し、第１，第２の内部電極材料と共に一体焼成する
ことにより得られたセラミック焼結体を用いて構成され
ている請求項１に記載のＮＴＣサーミスタ素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3046400A JP2833242B2 (ja) | 1991-03-12 | 1991-03-12 | Ｎｔｃサーミスタ素子 |
| US07/848,740 US5245309A (en) | 1991-03-12 | 1992-03-10 | Thermistor element |
| DE4207915A DE4207915C2 (de) | 1991-03-12 | 1992-03-12 | Thermistorelement mit inneren Elektroden |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3046400A JP2833242B2 (ja) | 1991-03-12 | 1991-03-12 | Ｎｔｃサーミスタ素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35343497A Division JP2840834B2 (ja) | 1997-12-22 | 1997-12-22 | Ｎｔｃサーミスタ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04283902A JPH04283902A (ja) | 1992-10-08 |
| JP2833242B2 true JP2833242B2 (ja) | 1998-12-09 |
Family
ID=12746107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3046400A Expired - Lifetime JP2833242B2 (ja) | 1991-03-12 | 1991-03-12 | Ｎｔｃサーミスタ素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5245309A (ja) |
| JP (1) | JP2833242B2 (ja) |
| DE (1) | DE4207915C2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0515405U (ja) * | 1991-07-31 | 1993-02-26 | テイーデイーケイ株式会社 | 積層型チツプサーミスタ |
| JP3327444B2 (ja) * | 1995-06-29 | 2002-09-24 | 株式会社村田製作所 | 正特性サーミスタ素子 |
| US5793276A (en) * | 1995-07-25 | 1998-08-11 | Tdk Corporation | Organic PTC thermistor |
| JP3340625B2 (ja) * | 1996-07-04 | 2002-11-05 | 株式会社村田製作所 | 表面実装型セラミック電子部品 |
| JP3892049B2 (ja) * | 1996-09-20 | 2007-03-14 | 松下電器産業株式会社 | Ｐｔｃサーミスタ |
| JP3594974B2 (ja) | 1996-12-26 | 2004-12-02 | 松下電器産業株式会社 | Ｐｔｃサーミスタおよびその製造方法 |
| JP3393524B2 (ja) * | 1997-03-04 | 2003-04-07 | 株式会社村田製作所 | Ｎｔｃサーミスタ素子 |
| JPH10335114A (ja) * | 1997-04-04 | 1998-12-18 | Murata Mfg Co Ltd | サーミスタ素子 |
| EP1020877B1 (en) * | 1997-07-07 | 2007-11-14 | Matsushita Electric Industrial Co., Ltd. | Ptc thermistor chip and method for manufacturing the same |
| JPH11204309A (ja) * | 1998-01-09 | 1999-07-30 | Tdk Corp | 積層型バリスタ |
| TW412755B (en) * | 1998-02-10 | 2000-11-21 | Murata Manufacturing Co | Resistor elements and methods of producing same |
| US6022749A (en) * | 1998-02-25 | 2000-02-08 | Advanced Micro Devices, Inc. | Using a superlattice to determine the temperature of a semiconductor fabrication process |
| EP1030316B1 (en) * | 1998-07-08 | 2007-05-02 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing chip ptc thermister |
| US20020125982A1 (en) * | 1998-07-28 | 2002-09-12 | Robert Swensen | Surface mount electrical device with multiple ptc elements |
| JP2000188205A (ja) * | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | チップ形ｐｔｃサ―ミスタ |
| JP3440883B2 (ja) * | 1999-06-10 | 2003-08-25 | 株式会社村田製作所 | チップ型負特性サーミスタ |
| DE19931056B4 (de) * | 1999-07-06 | 2005-05-19 | Epcos Ag | Vielschichtvaristor niedriger Kapazität |
| DE10045195B4 (de) * | 1999-09-22 | 2008-04-10 | Epcos Ag | Thermistor und Verfahren zu dessen Herstellung |
| CN1426588A (zh) * | 2000-04-25 | 2003-06-25 | 埃普科斯股份有限公司 | 电元件及其制造方法和应用 |
| JP2003133166A (ja) * | 2001-10-26 | 2003-05-09 | Murata Mfg Co Ltd | セラミック電子部品 |
| DE10159451A1 (de) * | 2001-12-04 | 2003-06-26 | Epcos Ag | Elektrisches Bauelement mit einem negativen Temperaturkoeffizienten |
| US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
| DE10202915A1 (de) * | 2002-01-25 | 2003-08-21 | Epcos Ag | Elektrokeramisches Bauelement mit Innenelektroden |
| JP4135651B2 (ja) * | 2003-03-26 | 2008-08-20 | 株式会社村田製作所 | 積層型正特性サーミスタ |
| DE102004037588A1 (de) * | 2004-08-03 | 2006-02-23 | Epcos Ag | Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements |
| DE102006017796A1 (de) * | 2006-04-18 | 2007-10-25 | Epcos Ag | Elektrisches Kaltleiter-Bauelement |
| US9786437B1 (en) | 2010-12-10 | 2017-10-10 | Presidio Components, Inc. | High voltage fringe-effect capacitor |
| EP3762951A4 (en) | 2018-03-05 | 2022-01-26 | AVX Corporation | CASCADING VARISTOR WITH IMPROVED ENERGY HANDLING CAPACITY |
| DE112019001177T5 (de) | 2018-03-06 | 2020-12-10 | Avx Corporation | Mehrschichtiger Keramikkondensator mit Ultrabreitbandleistungsfähigkeit |
| DE102018115513A1 (de) * | 2018-06-27 | 2020-01-02 | Tdk Electronics Ag | NTC-Masse, Thermistor und Verfahren zur Herstellung des Thermistors |
| US20220310290A1 (en) * | 2019-06-03 | 2022-09-29 | Tdk Electronics Ag | Component and use of a component |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1337929A (en) * | 1972-05-04 | 1973-11-21 | Standard Telephones Cables Ltd | Thermistors |
| JPS62137804A (ja) * | 1985-12-12 | 1987-06-20 | 株式会社村田製作所 | 負特性積層チップ型サーミスタ |
| US4912450A (en) * | 1986-09-20 | 1990-03-27 | Murata Manufacturing Co., Ltd. | Thermistor and method of producing the same |
| US4786888A (en) * | 1986-09-20 | 1988-11-22 | Murata Manufacturing Co., Ltd. | Thermistor and method of producing the same |
| JP2627972B2 (ja) * | 1990-09-21 | 1997-07-09 | 太陽誘電株式会社 | チップ型サーミスタ及びその製法 |
-
1991
- 1991-03-12 JP JP3046400A patent/JP2833242B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-10 US US07/848,740 patent/US5245309A/en not_active Expired - Lifetime
- 1992-03-12 DE DE4207915A patent/DE4207915C2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4207915C2 (de) | 1998-12-03 |
| US5245309A (en) | 1993-09-14 |
| JPH04283902A (ja) | 1992-10-08 |
| DE4207915A1 (de) | 1992-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833242B2 (ja) | Ｎｔｃサーミスタ素子 | |
| US8209828B2 (en) | Method for making a piezoceramic device | |
| CN102971808A (zh) | 片式热敏电阻及其制造方法 | |
| KR20100138931A (ko) | 압전/전왜 소자 및 그 제조 방법 | |
| JP2840834B2 (ja) | Ｎｔｃサーミスタ素子 | |
| KR100309597B1 (ko) | 바리스터의 내부전극을 제조하는 재료와 페이스트, 적층 바리스터 및 이 바리스터의 제조방법 | |
| JP2976244B2 (ja) | Ｎｔｃサーミスタ素子の製造方法 | |
| US20140125448A1 (en) | Chip thermistor | |
| JPH06124807A (ja) | 積層型チップ部品 | |
| US20060014038A1 (en) | Setter, method for manufacturing ceramic substrate, and ceramic substrate | |
| JP4622887B2 (ja) | セラミック焼成体の製造方法 | |
| JP3245933B2 (ja) | 抵抗体 | |
| JPH08255704A (ja) | チップサーミスタ及びその製造方法 | |
| JPH0628202B2 (ja) | 負特性サ−ミスタ | |
| JP2000277367A (ja) | 積層セラミックコンデンサ | |
| JPH01293502A (ja) | 正特性サーミスタ | |
| JP4505925B2 (ja) | チップ型サーミスタ素子 | |
| JP2003124006A (ja) | サーミスタ | |
| TW540070B (en) | Manufacturing method of thermistor element | |
| JP2003077706A (ja) | サーミスタの製造方法 | |
| JPH06310304A (ja) | Ｎｔｃサーミスタ | |
| JP3189419B2 (ja) | 抵抗体 | |
| JP3000661B2 (ja) | 傾斜機能型誘電体セラミックス | |
| JPH08250308A (ja) | 積層型チップサーミスタ及びその製造方法 | |
| JP5929998B2 (ja) | チップサーミスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |