JPH04283902A - Ntcサーミスタ素子 - Google Patents

Ntcサーミスタ素子

Info

Publication number
JPH04283902A
JPH04283902A JP3046400A JP4640091A JPH04283902A JP H04283902 A JPH04283902 A JP H04283902A JP 3046400 A JP3046400 A JP 3046400A JP 4640091 A JP4640091 A JP 4640091A JP H04283902 A JPH04283902 A JP H04283902A
Authority
JP
Japan
Prior art keywords
thermistor element
resistance value
ntc thermistor
internal electrodes
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3046400A
Other languages
English (en)
Other versions
JP2833242B2 (ja
Inventor
Masahiko Kawase
政彦 川瀬
Toshiharu Hirota
俊春 広田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP3046400A priority Critical patent/JP2833242B2/ja
Priority to US07/848,740 priority patent/US5245309A/en
Priority to DE4207915A priority patent/DE4207915C2/de
Publication of JPH04283902A publication Critical patent/JPH04283902A/ja
Application granted granted Critical
Publication of JP2833242B2 publication Critical patent/JP2833242B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413Terminals or electrodes formed on resistive elements having negative temperature coefficient

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、NTCサーミスタ素子
に関し、特に、面実装型チップ部品として好適に用いら
れ、かつ抵抗値及びB定数のばらつきの小さいNTCサ
ーミスタ素子を提供するものである。
【0002】
【従来の技術】面実装型のチップ部品として従来より用
いられているNTCサーミスタ素子の一例を図2に示す
。NTCサーミスタ素子1は、単板型のサーミスタ素体
2の両端面に電極3,4を形成した構造を有する。サー
ミスタ素体2としては、セラミック焼結体ブロックをス
ライシングして得られたセラミック・ウエーハを所定の
大きさに切断することにより得られたセラミック焼結体
が用いられている。
【0003】上記NTCサーミスタ素子1は、従来、以
下のようにして製造されていた。すなわち、まずサーミ
スタ素体2を形成するためのセラミック粉末を仮焼し、
仮焼原料を得る。次に、仮焼原料にバインダを混合し、
造粒する。造粒された原料を所定の大きさに成形して成
形体を得、該成形体を焼成し、厚み方向にスライシング
することにより、素子厚みに相当した厚みのセラミック
・ウエーハを得る。このセラミック・ウエーハを900
〜1100℃の温度でアニールした後、ダイシング・ソ
ーにより所定の大きさに切断し、バレル研磨を行った後
、両端面に外部電極3,4を形成する。外部電極3,4
の形成は、Agペーストのような導電ペーストを塗布し
、所定の温度で10分程度焼き付けることにより行われ
る。
【0004】
【発明が解決しようとする課題】上記のようにして得ら
れている従来のチップ型NTCサーミスタ素子は、現在
のところ十分に普及しているとは言えない。これは、下
記の表1に示すように、得られたNTCサーミスタ素子
1の抵抗値のばらつきが10数%と大きく、かつB定数
のばらつきも1.0〜2.0%程度と非常に大きいこと
によるものである。従って、抵抗値のばらつきやB定数
のばらつきの低減が望まれている。
【0005】
【表1】
【0006】他方、図2のNTCサーミスタ素子1では
、抵抗値の調整はセラミック素体2の厚みを変化させる
ことにより行っていた。すなわち、抵抗値が所望の抵抗
値からずれている場合は、サーミスタ素体2の厚み、具
体的には上記セラミック・ウエーハの厚みを研磨により
減らすことにより、あるいは、スライス厚みでウエハー
ハ厚みを変えることにより、抵抗値の調整を図っていた
。そのため、製造ロット間において素子厚みの変動がか
なり大きく、同じ抵抗値のNTCサーミスタ素子1であ
りながら、素子厚みの変動が大きくならざるを得なかっ
た。その結果、素子厚みが薄いNTCサーミスタ素子1
では、実際に使用する際に、チッピングや割れ等が発生
するという問題があった。
【0007】また、一連の抵抗値のNTCサーミスタ素
子は、複数種類の材料を用いて構成されている。従って
、一連の抵抗値のNTCサーミスタ素子厚みを一定にし
ようとすると、一の材料から一種類の抵抗値のNTCサ
ーミスタ素子しかとれず、原料種類は大幅に多くなる。 これを避けるために、素子厚みを変更することにより、
一の材料から複数種の抵抗値のNTCサーミスタ素子を
とっているが、これでは、同一シリーズでありながら素
子厚みは大きく変化し、0.5〜1.3mmに至る。
【0008】さらに、NTCサーミスタ素子1では、外
部電極3,4が表面に露出しているため、経時により特
性が変化し易く、ライフ特性が充分でないという問題も
あった。また、従来のNTCサーミスタ素子の抵抗値ば
らつきは、構造上、サーミスタ素体2の寸法ばらつきや
外部電極間の寸法ばらつきにより大きく影響されるため
、所望の抵抗値のNTCサーミスタ素子を得るためには
、かなりの精度が必要であった。
【0009】よって、本発明の目的は、抵抗値及びB定
数のばらつきが小さく、かつ素子厚みの変動が生じ難く
、かつライフ特性の優れたNTCサーミスタ素子を提供
することにある。
【0010】
【課題を解決するための手段】本発明のNTCサーミス
タ素子は、サーミスタ素体の対向している外表面に第1
,第2の外部電極が形成されており、第1の外部電極及
び第2の外部電極にそれぞれ接続された第1,第2の内
部電極とを備える。第1,第2の内部電極は、サーミス
タ素体内に延ばされており、かつサーミスタ素体内の同
一平面上に形成されており、さらに互いの先端が所定距
離を隔てて対向するように配置されている。
【0011】好ましくは、第1,第2の内部電極は、第
1または第2の外部電極と接続されている端縁以外の残
りの端縁がサーミスタ素体内に配置され、それによって
内部電極周囲が密閉されるため、耐環境特性、ひいては
ライフ特性が高められる。また、さらに好ましくは、上
記サーミスタ素体は、複数枚のセラミックグリーンシー
トを第1,第2の内部電極材料と共に積層し、一体焼成
して得られた積層型の焼結体を用いて構成される。
【0012】
【作用】本発明では、第1,第2の内部電極がサーミス
タ素体内に延ばされており、第1,第2の内部電極の先
端の対向距離を調整することにより、素子抵抗値を調整
することが可能とされている。従って、素子の厚みを変
更することなく、素子の抵抗を調整することができる。
【0013】また、第1,第2の内部電極間の距離を変
更することにより抵抗値を調整するものであるため、抵
抗値を高精度に調整することができる。さらに、第1,
第2の内部電極の外部電極との接続されている端縁以外
の端縁をサーミスタ素体内に配置した構造では、内部電
極が密閉されるため、耐環境特性、ひいてはライフ特性
が高められる。
【0014】さらに、サーミスタ素体として、複数枚の
セラミックグリーンシートを第1,第2の内部電極材料
と共に積層し、一体焼成して得られた焼結体を用いる場
合には、セラミック粒子の粒径やポアの分布のばらつき
を低減することができ、かつ焼結体中のポアの面積を低
減することができる。すなわち、薄いセラミックグリー
ンシートを積層し、得られた積層体を焼成して素子厚み
の焼結体を得た場合には、厚い焼結体ブロックをスライ
シングしてセラミック・ウエーハを得る場合に比べて、
セラミック粒子の粒径及びポアの分布のばらつきを低減
することができ、かつ緻密な焼結体を得ることができる
。また、本発明では、内部電極の間隔で抵抗値の設計制
御を行うので、サーミスタ素体の寸法ばらつきや外部電
極間の寸法ばらつきによる抵抗値への影響を小さくでき
る。従って、得られたNTCサーミスタ素子の抵抗ばら
つきやB定数のばらつきを低減することができる。
【0015】
【実施例の説明】図1、図3及び図4を参照して、本発
明の一実施例のNTCサーミスタ素子を説明する。NT
Cサーミスタ素子11は、サーミスタ素体12の両端面
12a,12bに第1,第2の外部電極13,14を形
成した構造を有する。サーミスタ素体12内には、同一
高さ位置に、すなわち同一平面内に位置するように第1
の内部電極15及び第2の内部電極16が形成されてい
る。第1の内部電極15は、第1の外部電極13に接続
されており、他方、第2の内部電極16は第2の外部電
極14に接続されている。さらに、第1,第2の内部電
極15,16は、その先端15a,16aが一定の距離
を隔てて対向するように配置されている。
【0016】第1,第2の内部電極15,16が上記の
ように設けられているので、第1,第2の内部電極15
,16の先端15a,16a間の距離を変更することに
より、NTCサーミスタ素子11の抵抗値が変更され得
る。すなわち、この第1,第2の内部電極15,16の
先端15a,16a間の距離を変更させることにより、
抵抗値を調整することができるため、素子厚みを変化さ
せることなく、NTCサーミスタ素子11の抵抗値を調
整することができる。よって、本実施例では、十分な強
度を持たせて抵抗値設計できるので、バレル研磨時や実
装時に、サーミスタ素体12が割れたり、チッピングが
発生したりする事故を防止することができる。
【0017】また、第1,第2の内部電極15,16の
先端15a,16a間の距離を変更することにより抵抗
値を変更することができるため、従来例に比べて、同一
抵抗値でありながら素子厚みを厚くすることができ、逆
に素子厚みを一定のままで広い抵抗値シリーズを作るこ
とができる。なお、第1,第2の内部電極15,16が
設けられたサーミスタ素体12は、好ましくは、後述の
具体的な実験例のように複数枚のセラミックグリーンシ
ートを第1,第2の内部電極形成材料と共に積層して一
体焼成することにより得られる。この場合、複数枚のセ
ラミックグリーンシートを積層し、一体焼成して得られ
た焼結体では、従来の焼結体ブロックをスライシングし
てセラミック・ウエーハを得る方法に比べて、セラミッ
ク粒子の粒径及びポアの分布のばらつきが少なく、かつ
緻密なサーミスタ素体12を得ることができる。従って
、抵抗ばらつきやB定数のばらつきを低減することがで
きる。
【0018】もっとも、サーミスタ素体12を得るにあ
たっては、複数枚のセラミックグリーンシートを第1,
第2の内部電極材料と共に積層する必要は必ずしもなく
、2枚のセラミック焼結体を、第1,第2の内部電極1
5,16を介して貼り合わせることにより構成してもよ
い。また、上記実施例では、図4から明らかなように、
第1,第2の内部電極15,16は、外部電極13,1
4と接続されている端縁以外の端縁が、サーミスタ素体
12内に配置されている。従って、第1,第2の内部電
極15,16が外部に露出していないため、耐環境特性
、ひいてはライフ特性が高められる。もっとも、耐環境
特性がそれほど要求されない場合には、第1,第2の内
部電極15,16の外部電極と接続されている端縁以外
の端縁がサーミスタ素体12の外部に露出していてもよ
い。
【0019】次に、具体的な実験例につき説明する。M
n3 O4 、NiO及びCo3 O4 を、重量比で
45:25:30の割合で混合したものを原料として用
意した。 この原料を1000℃で2時間仮焼し、しかる後仮焼さ
れた原料をパルベライザーで粉砕した。次に、粉砕され
た仮焼原料に対して、有機バインダとしてポリビニルア
ルコールを10〜20重量%、可塑剤としてグリセリン
を0.5重量%及びポリビニル系の分散剤を1.0重量
%加え、16時間混合した。得られた混合材料を、25
0メッシュを通過させることにより粗粒を除去し、シー
ト成形用スラリーとした。得られたスラリーをドクター
ブレード法により成形し、厚み50μmのセラミックグ
リーンシートを作製した。このセラミックグリーンシー
トを、所定のサイズに打ち抜き、1枚の打ち抜かれたセ
ラミックグリーンシートの表面に図4に示した内部電極
15,16を形成するための導電ペーストを印刷した。 導電ペーストが印刷されたセラミックグリーンシートを
中心に、上下に、複数枚の上記セラミックグリーンシー
トを積層し、全体の厚みが1550μmの積層体を得た
。次に、得られた積層体を厚み方向に圧着し、平面形状
が2.4mm×1.5mmの矩形のチップサイズとなる
ように切断した。得られた多数の積層チップを、120
0℃の温度で2時間焼成し、しかる後バレル研磨し、2
.0×1.25×厚み1.0mmの寸法の図1に示した
サーミスタ素体12を得た。
【0020】得られたサーミスタ素体12の両端面にA
gペーストを塗布し、850℃の温度で10分間焼き付
け、それによって第1,第2の外部電極13,14を形
成し、NTCサーミスタ素子11を得た。なお、上述し
たNTCサーミスタ素子11として、第1,第2の内部
電極15,16の先端15a,16a間の距離が焼成後
において、0.3mm、0.4mm、0.5mm、1.
0mm及び1.4mmになるように比抵抗ρ25  =
500Ωcmの材料を導電ペーストに印刷することによ
り、5種類のNTCサーミスタ素子を作製した。
【0021】上記のようにして得られた2.0×1.2
5×1.0mmの寸法の5種類のNTCサーミスタ素子
の25℃における抵抗値及びB定数を測定した。結果を
、表2に、抵抗値及びB定数のばらつきと共に示す。 また、表2の結果を図5にグラフで示す。
【0022】
【表2】
【0023】表2及び図5の結果から、第1,第2の内
部電極15,16の先端15a,16a間の距離が大き
くなる程抵抗値が増大するが、B定数はさほど変化せず
、かつ抵抗値のばらつき及びB定数のばらつきも小さく
かつ安定していることがわかる。従って、内部電極15
,16の間の距離を変化させることにより、外径寸法を
変更することなく、種々の抵抗値のNTCサーミスタ素
子の得られることがわかる。
【0024】次に、第1,第2の内部電極15,16の
先端15a,16a間の距離を0.3mmとし、外部電
極13,14のサーミスタ素体12の側面へのかぶり深
さ(図1の距離a)を変化させた種々のNTCサーミス
タ素子を作製し、その抵抗値を測定した。結果を図6及
び表3に示す。なお.比較のために、表1の2.0×1
.25×1.0mmの寸法の従来のNTCサーミスタ素
子1を用意し、同様に外部電極のかぶり深さを変化させ
、抵抗値変化を調べた。結果を図6に併せて示す。
【0025】
【表3】
【0026】図6及び表3から明らかなように、本実施
例のNTCサーミスタ素子では、外部電極のかぶり深さ
aが変化しても、抵抗値がほとんど変化しないことがわ
かる。これに対して、従来例では、外部電極のかぶり深
さaが変化すると、抵抗値が大きく変化することがわか
る。従って、本実施例のNTCサーミスタ素子では、抵
抗値のばらつきの要因である外部電極のかぶり深さaを
考慮せずとも、所望通りの抵抗値を有するNTCサーミ
スタ素子を得ることができる。
【0027】次に、上記実施例のNTCサーミスタ素子
についてライフテストを行った。ライフテストとしては
、120℃の温度でNTCサーミスタ素子を放置する高
温放置試験と、80℃・相対湿度65%の環境に長時間
放置する湿中放置試験とを採用し、素子の抵抗の変化率
を測定することによりライフ特性を評価した。また、図
2に示した従来のNTCサーミスタ素子についても、同
様にライフ特性を評価した。結果を図7に示す。
【0028】図7から明らかなように、本実施例のNT
Cサーミスタ素子では、高温放置試験及び湿中放置試験
の何れにおいても、1000時間を経過しても抵抗変化
率が非常に小さく、かつそのばらつきも小さく、安定し
ていることがわかる。これに比べて、従来例のNTCサ
ーミスタ素子では、時間の経過と共に抵抗値の変化率が
かなり大きくなり、しかもばらつきも大きいことがわか
る。
【0029】次に、第1,第2の内部電極15,16を
構成する導電性材料を、下記の表4に示すように、変更
し、第1,第2の内部電極間の距離を0.3mmとした
、上記と同一寸法のNTCサーミスタ素子を作製した。 得られた各NTCサーミスタ素子の25℃における抵抗
値、B定数及びこれらのばらつきを下記の表4に併せて
示す。
【0030】
【表4】
【0031】表4から明らかなように、内部電極を構成
する材料を変更したとしても、表2に示した結果と同様
に、抵抗値のばらつきが小さく、かつB定数のばらつき
も小さい信頼性に優れたNTCサーミスタ素子を提供し
得ることがわかる。 内部電極数を変更した場合の特性 図8(a)及び(b)に示すように、第1,第2の内部
電極が複数形成されたNTCサーミスタ素子21,31
を、図1に示したNTCサーミスタ素子と同一材料を用
いて作製した。第1,第2の内部電極間の距離は0.5
mmとし、図1に示した実施例のNTCサーミスタ素子
11、図8(a),(b)に示した各NTCサーミスタ
素子の25℃における抵抗値及びそのばらつきを測定し
た。結果を表5に示す。
【0032】
【表5】
【0033】表5から明らかなように、厚み方向に複数
の内部電極を形成したとしても、抵抗値のばらつきは非
常に小さいことがわかる。 その他の変形例 図4に示したように、第1,第2の内部電極15,16
は同一の矩形形状に形成されていた。しかしながら、図
9に示すように、第1,第2の内部電極15,16は、
それぞれ、凹部15b,16bを形成し、矩形以外の形
状としてもよい。また、図10に示すように、第1の内
部電極15と第2の内部電極16の幅方向寸法を異なら
せてもい。さらに、第1,第2の内部電極15,16の
長さ寸法を異ならせてもよい。
【0034】また、図11に示すように、一方の内部電
極15を、複数の電極部151〜153に分割してもよ
い。
【0035】
【発明の効果】以上のように、本発明によれば、サーミ
スタ素体内に第1,第2の内部電極が、それぞれの先端
が所定距離を隔てて対向するように配置されているため
、該第1,第2の内部電極間の距離を変更することによ
り素子抵抗を調整することができる。従って、素子厚み
を変えることなく、NTCサーミスタ素子の抵抗値を変
更することができ、よって同一形状の素子でありながら
種々の抵抗値のNTCサーミスタ素子を得ることができ
るため、チップ部品として最適なNTCサーミスタ素子
を提供することができる。
【0036】従来、上記抵抗値の調整は、素子の厚みを
変更することにより行っていた。従って、従来、素子の
厚みは0.5〜1.25mmの範囲に渡っており、その
ため薄いNTCサーミスタ素子では基板に実装する際等
において割れが発生しがちであった。また、撓み試験に
おいて一定の強度に達しないこともあった。これに対し
て、本発明のNTCサーミスタ素子では、上記のように
厚みを一定にすることができるため、抗折強度を一定に
保つことができ、上記のような実装の際の割れ等の事故
を防止することができる。
【0037】さらに、抵抗値が、第1,第2の内部電極
間の距離を調整することにより決定することができるた
め、抵抗値の設計が容易であり、かつ所望の抵抗値のN
TCサーミスタ素子を容易に製造することができる。さ
らに、内部電極は、導電ペーストの印刷により高精度に
形成することができ、この内部電極の印刷精度により抵
抗値が決定されるため、所望の抵抗値のNTCサーミス
タ素子を高精度に得ることができる。
【0038】また、内部電極間の距離を変更することに
より、種々の抵抗値のNTCサーミスタ素子を得ること
ができるため、少ない種類の材料を用いても、広い範囲
の抵抗値を有するNTCサーミスタ素子を設計すること
が可能となり、材料コストを低減することも可能となる
。また、第1,第2の内部電極の外部電極と接続されて
いない端縁部分をサーミスタ素体内に配置すれば、耐環
境特性を高めることができ、それによって優れたライフ
特性を示すNTCサーミスタ素子を提供することができ
る。
【0039】さらに、第1,第2の内部電極に設けられ
たサーミスタ素体をセラミックグリーンシートを積層し
、第1,第2の内部電極材料と共に一体焼成してサーミ
スタ素体を構成すれば、従来の焼結体ブロックからスラ
イシングしてセラミック・ウエーハを得る方法に比べて
、セラミック粒子の粒径及びポアの分布のばらつきが少
なく、かつ緻密なセラミック・ウエーハを得ることがで
きる。従って、抵抗値のばらつきやB定数のばらつきの
少ないNTCサーミスタ素子を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例のNTCサーミスタ素子を示
す断面図である。
【図2】従来のNTCサーミスタ素子を示す斜視図であ
る。
【図3】実施例のNTCサーミスタ素子の斜視図である
【図4】実施例のNTCサーミスタ素子の平面断面図で
ある。
【図5】第1,第2の内部電極間の距離と抵抗値との関
係を示す図である。
【図6】外部電極のかぶり深さを変化させた場合の抵抗
値の変化を示す図である。
【図7】高温放置試験及び湿中放置試験の結果を示す図
である。
【図8】(a)及び(b)は、それぞれ、第1,第2の
内部電極を複数とした例を示すNTCサーミスタ素子の
各断面図である。
【図9】第1,第2の内部電極の変形例を示す模式的平
面図である。
【図10】第1,第2の内部電極の他の変形例を示す模
式的平面図である。
【図11】第1の内部電極を複数の電極部に分割した例
を示す模式的平面図である。
【符号の説明】
11…NTCサーミスタ素子 12…サーミスタ素体 13…第1の外部電極 14…第2の外部電極 15…第1の内部電極 16…第2の内部電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  サーミスタ素体と、前記サーミスタ素
    体の対向している外表面に形成された第1,第2の外部
    電極と、第1,第2の外部電極にそれぞれ接続されてお
    り、かつ前記サーミスタ素体内に延ばされた第1,第2
    の内部電極とを備え、第1,第2の内部電極が、サーミ
    スタ素体内の同一平面上に形成されており、かつ互いの
    先端が所定距離を隔てて対向されていることを特徴とす
    るNTCサーミスタ素子。
  2. 【請求項2】  前記第1,第2の内部電極の第1また
    は第2の外部電極と接続されている端縁以外の残りの端
    縁がサーミスタ素体内に配置されている請求項1に記載
    のNTCサーミスタ素子。
  3. 【請求項3】  前記サーミスタ素体が、複数枚のセラ
    ミックグリーンシートを第1,第2の内部電極材料と共
    に積層し、第1,第2の内部電極材料と共に一体焼成す
    ることにより得られたセラミック焼結体を用いて構成さ
    れている請求項1に記載のNTCサーミスタ素子。
JP3046400A 1991-03-12 1991-03-12 Ntcサーミスタ素子 Expired - Lifetime JP2833242B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3046400A JP2833242B2 (ja) 1991-03-12 1991-03-12 Ntcサーミスタ素子
US07/848,740 US5245309A (en) 1991-03-12 1992-03-10 Thermistor element
DE4207915A DE4207915C2 (de) 1991-03-12 1992-03-12 Thermistorelement mit inneren Elektroden

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3046400A JP2833242B2 (ja) 1991-03-12 1991-03-12 Ntcサーミスタ素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP35343497A Division JP2840834B2 (ja) 1997-12-22 1997-12-22 Ntcサーミスタ素子

Publications (2)

Publication Number Publication Date
JPH04283902A true JPH04283902A (ja) 1992-10-08
JP2833242B2 JP2833242B2 (ja) 1998-12-09

Family

ID=12746107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3046400A Expired - Lifetime JP2833242B2 (ja) 1991-03-12 1991-03-12 Ntcサーミスタ素子

Country Status (3)

Country Link
US (1) US5245309A (ja)
JP (1) JP2833242B2 (ja)
DE (1) DE4207915C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515405U (ja) * 1991-07-31 1993-02-26 テイーデイーケイ株式会社 積層型チツプサーミスタ
JP2010258482A (ja) * 2001-12-04 2010-11-11 Epcos Ag 負の温度係数を有する電気デバイス

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3327444B2 (ja) * 1995-06-29 2002-09-24 株式会社村田製作所 正特性サーミスタ素子
US5793276A (en) * 1995-07-25 1998-08-11 Tdk Corporation Organic PTC thermistor
JP3340625B2 (ja) * 1996-07-04 2002-11-05 株式会社村田製作所 表面実装型セラミック電子部品
EP0952591B1 (en) * 1996-09-20 2005-02-16 Matsushita Electric Industrial Co., Ltd. Ptc thermistor
US6188308B1 (en) * 1996-12-26 2001-02-13 Matsushita Electric Industrial Co., Ltd. PTC thermistor and method for manufacturing the same
JP3393524B2 (ja) * 1997-03-04 2003-04-07 株式会社村田製作所 Ntcサーミスタ素子
JPH10335114A (ja) * 1997-04-04 1998-12-18 Murata Mfg Co Ltd サーミスタ素子
JP4238335B2 (ja) * 1997-07-07 2009-03-18 パナソニック株式会社 チップ型ptcサーミスタおよびその製造方法
JPH11204309A (ja) * 1998-01-09 1999-07-30 Tdk Corp 積層型バリスタ
TW412755B (en) * 1998-02-10 2000-11-21 Murata Manufacturing Co Resistor elements and methods of producing same
US6022749A (en) * 1998-02-25 2000-02-08 Advanced Micro Devices, Inc. Using a superlattice to determine the temperature of a semiconductor fabrication process
TW445462B (en) * 1998-07-08 2001-07-11 Matsushita Electric Ind Co Ltd Method of manufacturing chip PTC thermistor
US20020125982A1 (en) * 1998-07-28 2002-09-12 Robert Swensen Surface mount electrical device with multiple ptc elements
JP2000188205A (ja) * 1998-10-16 2000-07-04 Matsushita Electric Ind Co Ltd チップ形ptcサ―ミスタ
JP3440883B2 (ja) * 1999-06-10 2003-08-25 株式会社村田製作所 チップ型負特性サーミスタ
DE19931056B4 (de) * 1999-07-06 2005-05-19 Epcos Ag Vielschichtvaristor niedriger Kapazität
DE10045195B4 (de) * 1999-09-22 2008-04-10 Epcos Ag Thermistor und Verfahren zu dessen Herstellung
DE10120253A1 (de) * 2000-04-25 2001-11-29 Epcos Ag Elektrisches Bauelement, Verfahren zu dessen Herstellung und dessen Verwendung
JP2003133166A (ja) * 2001-10-26 2003-05-09 Murata Mfg Co Ltd セラミック電子部品
US6759940B2 (en) * 2002-01-10 2004-07-06 Lamina Ceramics, Inc. Temperature compensating device with integral sheet thermistors
DE10202915A1 (de) * 2002-01-25 2003-08-21 Epcos Ag Elektrokeramisches Bauelement mit Innenelektroden
JP4135651B2 (ja) * 2003-03-26 2008-08-20 株式会社村田製作所 積層型正特性サーミスタ
DE102004037588A1 (de) * 2004-08-03 2006-02-23 Epcos Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
DE102006017796A1 (de) * 2006-04-18 2007-10-25 Epcos Ag Elektrisches Kaltleiter-Bauelement
US9786437B1 (en) 2010-12-10 2017-10-10 Presidio Components, Inc. High voltage fringe-effect capacitor
JP7285852B2 (ja) 2018-03-05 2023-06-02 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション エネルギー処理能力の改善されたカスケードバリスタ
WO2019173302A1 (en) 2018-03-06 2019-09-12 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
DE102018115513A1 (de) 2018-06-27 2020-01-02 Tdk Electronics Ag NTC-Masse, Thermistor und Verfahren zur Herstellung des Thermistors
JP2022535818A (ja) * 2019-06-03 2022-08-10 テーデーカー エレクトロニクス アーゲー コンポーネント及びコンポーネントの使用方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1337929A (en) * 1972-05-04 1973-11-21 Standard Telephones Cables Ltd Thermistors
JPS62137804A (ja) * 1985-12-12 1987-06-20 株式会社村田製作所 負特性積層チップ型サーミスタ
US4786888A (en) * 1986-09-20 1988-11-22 Murata Manufacturing Co., Ltd. Thermistor and method of producing the same
US4912450A (en) * 1986-09-20 1990-03-27 Murata Manufacturing Co., Ltd. Thermistor and method of producing the same
JP2627972B2 (ja) * 1990-09-21 1997-07-09 太陽誘電株式会社 チップ型サーミスタ及びその製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515405U (ja) * 1991-07-31 1993-02-26 テイーデイーケイ株式会社 積層型チツプサーミスタ
JP2010258482A (ja) * 2001-12-04 2010-11-11 Epcos Ag 負の温度係数を有する電気デバイス

Also Published As

Publication number Publication date
DE4207915A1 (de) 1992-09-17
DE4207915C2 (de) 1998-12-03
JP2833242B2 (ja) 1998-12-09
US5245309A (en) 1993-09-14

Similar Documents

Publication Publication Date Title
JPH04283902A (ja) Ntcサーミスタ素子
KR100389274B1 (ko) 부온도계수의 저항을 갖는 반도체 세라믹 및 부온도계수서미스터
CN102971808A (zh) 片式热敏电阻及其制造方法
WO2006095597A1 (ja) 積層セラミック電子部品
KR100630417B1 (ko) 압전 자기 조성물과 이것을 이용한 적층 압전 디바이스 및그 제조 방법
JPH056807A (ja) チツプバリスタ
KR100309597B1 (ko) 바리스터의 내부전극을 제조하는 재료와 페이스트, 적층 바리스터 및 이 바리스터의 제조방법
JP2976244B2 (ja) Ntcサーミスタ素子の製造方法
JP2840834B2 (ja) Ntcサーミスタ素子
JPH06124807A (ja) 積層型チップ部品
JP3305272B2 (ja) 誘電体磁器材料
JPH10199709A (ja) 積層型バリスタ
JPH07335474A (ja) セラミックコンデンサの製造方法
JP2004319589A (ja) チップ型ntcサーミスタ素子及びその製造方法
JP3245933B2 (ja) 抵抗体
JPH04239187A (ja) 傾斜機能型圧電体
JP3189419B2 (ja) 抵抗体
JP3265667B2 (ja) チップサーミスタ
JP3245946B2 (ja) 抵抗体
JPH08255704A (ja) チップサーミスタ及びその製造方法
JPH01293502A (ja) 正特性サーミスタ
JPS6138603B2 (ja)
JP2001237105A (ja) チップ型サーミスタ素子
JPH05121207A (ja) 積層型バリスタ
JP4655053B2 (ja) サーミスタ素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071002

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091002

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101002

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101002

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111002

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111002

Year of fee payment: 13