JP3265667B2 - チップサーミスタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、サーミスタ素子に関
し、特に面実装型チップ部品として好適に用いることの
できるサーミスタ素子に関するものである。

【０００２】

【従来の技術】面実装型のチップ部品として従来より用
いられているサーミスタ素子は、焼成により形成したサ
ーミスタ素体の両端面に導電ペーストを塗布し、これを
焼き付けて外部電極を形成することによって製造してい
る。

【０００３】このようにして製造した従来のサーミスタ
素子では、セラミック素体の厚みを変化させることによ
り抵抗値の調整を行なう必要があった。このような厚み
の調整は、セラミック・ウエハーの厚みを研磨して減ら
したり、あるいはスライスしてウエハー厚みを変えるこ
とにより行なうが、製造ロット間において素子の厚みが
かなり大きく変動する。また、素子の厚みのばらつきに
より、抵抗値にばらつきを生じやすいという問題があっ
た。

【０００４】また、外部電極が表面に露出しているた
め、経時により特性が変化しやすく、ライフ特性が十分
でないという問題もあった。また、サーミスタ素体の寸
法のばらつき及び外部電極間の寸法のばらつきにより、
抵抗値が大きく影響されるため、従来より所望の抵抗値
を高い精度で実現することのできるサーミスタ素子が求
められている。

【０００５】

【発明が解決しようとする課題】このような従来の問題
点を解決する方法として、サーミスタ素体内に内部電極
を設けることが考えられる。内部電極を設けることによ
り、内部電極間の距離によって抵抗値が決定されるた
め、従来のようなセラミック素体の寸法のばらつき及び
外部電極間の距離のばらつきによる影響を少なくするこ
とができ、かつ外部環境からの影響も少なくすることが
できる。このため、高精度でかつ高信頼性を有するサー
ミスタ素子とすることができる。

【０００６】このような内部電極を有したサーミスタ素
体は、セラミックグリーンシートを内部電極材料と共に
積層し、これを焼成することにより製造することができ
る。図１２は、このようにしてサーミスタ素体内に内部
電極を形成したサーミスタ素子を示す断面図である。図
１２を参照して、サーミスタ素体１１内には、一対の内
部電極１４及び１５が設けられている。サーミスタ素体
１１の両端には、一対の外部電極１６及び１７が形成さ
れている。外部電極１６は内部電極１４とコンタクトし
ており、外部電極１７は内部電極１５とコンタクトして
いる。

【０００７】しかしながら、これらのサーミスタ素子
は、上述のように一体のセラミックグリーンシートに内
部電極材料を積層し、グリーンシートを重ね合わせてこ
れを焼成することにより内部電極を製造するものである
ため、内部電極として用いることのできる材料がある程
度限定されてしまう場合があった。このため、正特性
（ＰＴＣ）サーミスタのサーミスタ素体としてＰｂを含
む組成のものを用い、内部電極材料としてＡｇやＰｔ等
を用いる場合には、セラミック素体と内部電極との間で
オーミック接触を得ることができず、内部電極型のチッ
プＰＴＣサーミスタを製造することがでないという問題
があった。

【０００８】また、セラミック素体の組成によっては、
内部電極材料とセラミック素体の接触部分においてデラ
ミネーション（層剥離）が発生するという問題があっ
た。例えば、Ｐｂを含む組成のセラミック素体では、内
部電極とセラミック素体との間で大きなデラミネーショ
ンが発生するという問題があった。

【０００９】Ｐｂを含有させることにより、キュリー点
を上昇させることができるので、キュリー点の高いＰＴ
Ｃサーミスタを得る場合には、このようなＰｂを含む組
成を用いてＰＴＣサーミスタを製造する必要があった。

【００１０】本発明の目的は、このような従来の問題点
を解消し、内部電極材料に対しオーミック接触を得にく
い組成のサーミスタ素体を用いた内部電極型のチップサ
ーミスタを提供することにある。

【００１１】

【課題を解決するための手段】請求項１に記載の発明の
チップサーミスタは、サーミスタ素体の両端に一対の外
部電極を設け、該外部電極と電気的に接続された少なく
とも一対の内部電極をサーミスタ素体内に形成し、サー
ミスタ素体は第１の素体部を挟みその両側に第２の素体
部及び第３の素体部を設けることにより構成されてい
る。第１の素体部は外部電極を構成する内部電極材料に
対しオーミック接触を得にくいＰｂを含む組成からな
り、第２及び第３の素体部は、内部電極材料に対し第１
の素体部よりもオーミック接触を得やすいＰｂをほとん
ど含まない組成からなり、かつ内部電極の一方は第２の
素体部内に形成され、他方は第３の素体部に形成されて
いることを特徴としている。

【００１２】請求項２に記載の発明のチップサーミスタ
は、請求項１に記載の発明のチップサーミスタと同様
に、第１の素体部を挟みその両側に第２の素体部及び第
３の素体部を設けることによりサーミスタ素体が構成さ
れている。第１の素体部は内部電極を構成する内部電極
材料に対しオーミック接触を得にくいＰｂを含む組成か
らなり、第２及び第３の素体部は、内部電極材料に対し
第１の素体部よりもオーミック接触を得やすいＰｂをほ
とんど含まない組成から形成されている。本発明では、
一対の内部電極は共に第２の素体部内に形成され、第３
の素体部内には、外部電極とは電気的に接続されておら
ず、かつ一対の内部電極のそれぞれに対し対向する電極
面を有した中間電極部が設けられていることを特徴とさ
れている。

【００１３】請求項１及び２に記載の発明のチップサー
ミスタは、正特性サーミスタのみならず、負特性のサー
ミスタにも適用されるものである。請求項１及び２に記
載の発明において、内部電極材料としては、例えばＰ
ｔ、Ｎｉ、Ｐｄ−Ａｇ、Ｐｄ等を用いることができる。

【００１４】

【作用】請求項１及び２に記載の発明のチップサーミス
タでは、サーミスタ素体は、第１の素体部を挟みそれぞ
れの側に第２の素体部及び第３の素体部を設けることに
より構成されている。第１の素体部は、内部電極を構成
する内部電極材料に対しオーミック接触を得にくい組成
からなり、一方第２及び第３の素体部は内部電極材料に
対し第１の素体部よりもオーミック接触を得やすい組成
からなる。

【００１５】請求項１に記載の発明においては、内部電
極は、オーミック接触を得にくい組成からなる第１の素
体部に設けられるのではなく、この第１の素体部を挟み
その両側に設けられる第２及び第３の素体部内に設けら
れ、第１の素体部は、一対の内部電極間に挟まれた構造
となる。このため、内部電極との接触抵抗の大きいよう
な組成のセラミック素体であっても、内部電極型のチッ
プサーミスタとすることができる。また、内部電極材料
とデラミネーションを生じやすい組成のセラミック素体
であっても、これを第１の素体部とすることにより、内
部電極型のチップサーミスタとすることができる。

【００１６】請求項２に記載の発明においては、一対の
内部電極が共に第２の素体部内に形成され、第３の素体
部内には中間電極部が設けられている。この中間電極部
は、外部電極とは電気的に接続されておらず、一対の内
部電極のそれぞれに対し対向する電極面を有するよう設
けられている。このため、一方の内部電極と中間電極部
との間に挟まれる第１の素体部と、他方の内部電極と中
間電極部との間に挟まれる第１の素体部とが電気的に結
合される。この結果、第１の素体部に用いる材料の比抵
抗を小さくすることができ、抵抗値特性の精度及び信頼
性を高めることができる。また、請求項１に記載の発明
と同様に、内部電極材料との接触抵抗の大きい組成のセ
ラミック素体や内部電極材料とのデラミネーションを生
じやすい組成のセラミック素体であっても、これを第１
の素体部とすることにより、内部電極型のチップサーミ
スタとすることができる。

【００１７】

【実施例】図１は、請求項１に記載の発明に従い、第１
の素体部の両側に第２の素体部及び第３の素体部を設け
たセラミック素体を製造する際のグリーンシートの重ね
合わせ状態を示す斜視図である。図１を参照して、内部
電極材料に対しオーミック接触を得にくい組成、例えば
Ｐｂを含むＢａＴｉＯ₃ 等を主成分とする組成からなる
シートを重ね合わせ第１の素体部１とする。内部電極材
料に対しオーミック接触を得やすい組成、例えばＰｂを
含まないＢａＴｉＯ₃ を主成分とする組成のグリーンシ
ートを重ね合わせて第２の素体部２及び第３の素体部３
とする。第２の素体部２を構成するシートの下方のシー
トに、例えば、Ｐｔを主成分とする材料を用いて内部電
極４を形成するためのペーストを塗布する。同様に、第
３の素体部３の上方のシートの裏面にも、内部電極５と
なる導電性のペーストを塗布する。

【００１８】この状態で重ね合わせて圧着し、所定のサ
イズにカットした後焼成する。その後、バレルをかけ、
外部電極を塗布して焼き付けセラミック素子とする。そ
して、このセラミック素子の外部電極に対し、４００Ｖ
のパルス電圧を＋一方向にそれぞれ２回印加し、バリア
ブレイクすることによって電極−素子間のオーミック接
触を得る。

【００１９】図２は、このようにして作製されたチップ
サーミスタの一実施例を示す断面図である。また、図３
は、図２のＡ−Ａ線に沿う平面断面図である。図２及び
図３を参照して、サーミスタ素体８は、第１の素体部１
を挟み、その両側に第２の素体部２及び第３の素体部３
を設けることにより構成されている。図２においては、
第１の素体部と第２の素体部及び第３の素体部の境界を
点線で示している。

【００２０】第２の素体部２内には、内部電極４が設け
られており、第３の素体部３内には内部電極５が設けら
れている。サーミスタ素体８の両端面には、内部電極４
の端部と電気的に接続された外部電極６、及び内部電極
５の端部と電気的に接続された外部電極７がそれぞれ設
けられている。

【００２１】図２に示されるように、請求項１に記載の
発明に従えば、内部電極材料に対しオーミック接触を得
にくい組成からなる第１の素体部１内に内部電極を設け
ずとも、チップサーミスタ素子を構成することができ
る。このため、Ｐｂを含むようなＢａＴｉＯ₃ を主成分
とする組成であっても、内部電極型のチップサーミスタ
素子とすることができ、例えばキュリー点が１２０℃を
超える内部電極型チップサーミスタ素子を作製すること
ができ、高精度でかつ高信頼性を有するチップサーミス
タ素子とすることができる。

【００２２】以下、請求項１に記載の発明に従うＰＴＣ
サーミスタを作製する実施例について説明する。

【００２３】実施例１ ＢａＴｉＯ₃ ９９．９５ｍｏｌ％に半導体化剤としてＹ
₂ Ｏ₃ を０．０５ｍｏｌ％加え、さらに鉱化剤として、
ＳｉＯ₂ を０．３重量％、Ａｌ₂ Ｏ₃ を０．２重量％、
特性改善剤としてＭｎＯ₂ を０．２重量％加えて混合粉
砕し、仮焼した。次に、アクリル系有機バインダーを混
合し、スラリー状のセラミックス材料を作製した。この
スラリーを所定の均一の厚さのグリーンシートに成形
し、このシートを所定のサイズに打ち抜いた。このよう
にして得られたシートの一部に、Ｐｔを主成分とする材
料にワニスとバインダーを混合してペーストとし、この
ペーストを内部電極を形成する領域に塗布した。これら
のシートを第２の素体部及び第３の素体部を構成するシ
ートとして用いた。

【００２４】また、第１の素体部用のシートとして、Ｂ
ａＴｉＯ₃ ９４．９５ｍｏｌ％、Ｙ ₂ Ｏ₃ ０．０５ｍｏ
ｌ％、ＰｂＴｉＯ₃ ５．０ｍｏｌ％に、上記と同様の鉱
化剤及び特性改善剤を添加し、上記と同様の方法で所定
のサイズのシートを作製した。このシートを第１の素体
部を構成するシートとして、その両側に第２の素体部を
構成するシート及び第３の素体部を構成するシートを図
１に示すようにして積み重ねた。積み重ねたシートを圧
着し、その後所定のチップサイズ（２×１．２５ｍｍ）
にカットし、焼成温度１２００〜１３５０℃で２時間焼
成した。その後バレルにかけ、外部電極を塗布し、６５
０℃で１０分間焼き付けて外部電極を形成し、図２に示
すような構造のチップＰＴＣサーミスタを得た。そし
て、このチップＰＴＣサーミスタの外部電極に対し、４
００Ｖのパルス電圧を＋一方向にそれぞれ２回印加し、
バリアブレイクすることによって、電極−素子間のオー
ミック接触を得た。

【００２５】第１の素体部１並びに第２の素体部２及び
第３の素体部３を構成するシートの枚数を変化させるこ
とにより、図４〜図６に示すような構造１〜３のチップ
ＰＴＣサーミスタを上記の製造方法に準じて作製した。
図４に示す構造１のサーミスタは、第１の素体部１の厚
みが０．２ｍｍであり、第１の素体部１から内部電極４
及び内部電極５までの距離が０．３ｍｍとなるように作
製されている。また図５に示す構造２では、第１の素体
部１の厚みが０．４ｍｍであり、第１の素体部１から内
部電極４及び内部電極５までの距離がそれぞれ０．２ｍ
ｍとなるように作製されている。図６に示す構造３で
は、第１の素体部１の厚みが０．６ｍｍであり、第１の
素体部１から内部電極４及び内部電極５までの距離がそ
れぞれ０．１ｍｍとなるように作製されている。

【００２６】図７は、このような構造１〜３のチップＰ
ＴＣサーミスタのＰＴＣ特性を示す図である。図７から
明らかなように、本実施例で得られたサーミスタは、Ｐ
ｂを含む組成のキュリー点領域のチップＰＴＣサーミス
タであり、Ｐｂを含む組成の第１素体部の厚みを変える
ことにより種々のキュリー点を有するチップＰＴＣサー
ミスタを得ることができる。

【００２７】実施例２ 第１の素体部を構成するシートの組成をＢａＴｉＯ₃ ８
９．９５ｍｏｌ％、ＰｂＴｉＯ₃ １０ｍｏｌ％とし、そ
の他の成分は上記実施例１と同様にして、図４〜６に示
す構造１〜３のチップＰＴＣサーミスタを作製した。

【００２８】図８は、このようにして得られたサーミス
タのＰＴＣ特性を示す図である。図８から明らかなよう
に、さらにＰｂの含有量を増加させた組成のものを第１
の素体部として用いることにより、さらにキュリー点の
高いチップＰＴＣサーミスタを得ることができる。

【００２９】比較例 比較として、第１の素体部を構成する組成のシートのみ
でチップサーミスタを作製した。第１の素体部の組成と
しては、実施例１で用いたＰｂを含む組成のシートを用
いた。第２素体部及び第３素体部のシートに内部電極を
形成する代わりに、第１の素体部シートに内部電極とな
るペーストを塗布し、内部電極を形成させた。内部電極
間の距離は、図４〜６と同様に０．８ｍｍとなるように
形成した。この結果得られたチップは、室温抵抗値が得
られず、またＰＴＣ特性も得られなかった。

【００３０】図９は、請求項２に記載の発明に従い、第
１の素体部の両側に第２の素体部及び第３の素体部を設
けたセラミック素体を製造する際のグリーンシートの重
ね合わせ状態を示す斜視図である。図１に示すグリーン
シートと同様に、例えばＰｂを含むＢａＴｉＯ₃ 等を主
成分とする組成からなるシートを重ね合わせ第１の素体
部２１とし、例えば、Ｐｂを含まないＢａＴｉＯ₃ 等を
主成分とする組成のグリーンシートを重ね合わせて第２
の素体部２２及び第３の素体部２３とする。第２の素体
部２２を構成するシートの他方のシートに、例えばＰｔ
を主成分とする材料を用いて内部電極２４及び２５が所
定間隔を隔てて形成されるようにペーストを塗布する。
第３の素体部２３の上方のシートの裏面には、中間電極
部２６となるように導電ペーストを塗布する。この時、
中間電極部２６が内部電極２４及び２５とそれぞれ部分
的に重なり合い対向するように塗布し形成する。この状
態で重ね合わせて圧着し、所定のサイズにカットした後
焼成する。その後、バレルをかけ、外部電極を塗布して
焼付けセラミック素子とする。そして、このチップＰＴ
Ｃサーミスタの外部電極に対し、４００Ｖのパルス電圧
を＋一方向にそれぞれ２回印加し、バリアブレイクする
ことによって、電極−素子間のオーミック接触を得る。

【００３１】図１０は、このようにして作製したチップ
ＰＴＣサーミスタを示す断面図である。図１０に示す構
造のサーミスタは、第１素体部２１の厚みが０．４ｍｍ
であり、第１素体部２１から外部電極２４及び内部電極
２５までの距離が０．１ｍｍであり、第１素体部２１か
ら中間電極部２６までの距離が０．１ｍｍとなるように
作製せれている。

【００３２】第１の素体部２１、第２の素体部２２及び
第３の素体部２３を構成するシートは、実施例１と同様
にして作製し、図１０に示すような内部電極２４，２５
及び中間電極部２６の構造となるように形成する以外は
実施例１と同様にしてチップＰＴＣサーミスタを作製し
た。

【００３３】また比較として図１１に示すような構造の
チップＰＴＣサーミスタを作製した。これは、請求項１
に記載の発明に従う構造のものであり、第２の素体部２
２内には内部電極２５が設けられており、第３の素体部
２３内には内部電極２４が設けられている。第１の素体
部２１の厚みは、図１０に示すチップＰＴＣサーミスタ
と同様に０．４ｍｍであり、第１の素体部２１から内部
電極２４及び内部電極２５までの距離はそれぞれ０．１
ｍｍである。内部電極２４と内部電極２５との重なり面
積は、図１０における中間電極部２６と内部電極２４及
び内部電極２５との合計の重なり面積とほぼ同一になる
ように作製されている。また第１の素体部２１の組成
は、図１０に示す第１の素体部２１よりも材料比抵抗が
約４倍大きい組成となるように調整されている。

【００３４】図１０に示す請求項２に記載の発明に従う
チップＰＴＣサーミスタの抵抗値は４７０Ωであり、３
ＣＶの値は２０％であった。これに対し、比較の図１１
に示す値ＰＴＣサーミスタの抵抗値は４２０Ωであり、
３ＣＶの値は８０％であった。このように、請求項２に
記載の発明に従うことにより、第１の素体部に用いる組
成として、材料比抵抗の小さなものを用いることがで
き、この結果抵抗値のばらつきを抑制し、精度及び信頼
性の高いチップサーミスタとすることができる。

【００３５】以上の実施例では、ＰＴＣサーミスタを例
にして説明したが、請求項１及び２に記載の発明は負特
性（ＮＴＣ）サーミスタにも適用されるものである。

【００３６】

【発明の効果】以上のように、請求項１及び２に記載の
発明に従えば、内部電極との接触抵抗の大きい組成のセ
ラミックであっても内部電極型のチップサーミスタのセ
ラミックスとして用いることができる。また、内部電極
とデラミネーションを起こしやすいセラミックスであっ
ても、内部電極型のチップサーミスタのセラミックスと
して用いることができる。このため、種々のセラミック
材料を用いてサーミスタ素子を作製することができ、従
来よりも幅広い抵抗と特性をチップサーミスタに与える
ことができる。また、第１の素体部のセラミックに高耐
圧の組成のセラミックを用いることにより、チップサー
ミスタの高耐圧化を図ることができる。

【００３７】また、請求項２に記載の発明に従えば、第
１素体部の組成として材料比抵抗の小さいものを用いる
ことができ、チップサーミスタの抵抗値のばらつきを低
く抑制することができ、精度及び信頼性の高いチップサ
ーミスタとすることができる。

【図面の簡単な説明】

【図１】請求項１に記載の発明に従う実施例における積
層シートを示す斜視図。

【図２】請求項１に記載の発明に従う実施例のチップサ
ーミスタを示す断面図。

【図３】図２のＡ−Ａ線に沿う断面図。

【図４】請求項１に記載の発明に従う第１の実施例を示
す断面図。

【図５】請求項１に記載の発明に従う第２の実施例を示
す断面図。

【図６】請求項１に記載の発明に従う第３の実施例を示
す断面図。

【図７】図４〜図６に示す構造１〜３の実施例のサーミ
スタのＰＴＣ特性を示す図。

【図８】図４〜図６に示す構造１〜３の請求項１に記載
の発明に従う実施例のチップサーミスタのＰＴＣ特性を
示す図。

【図９】請求項２に記載の発明に従う実施例における積
層シートを示す斜視図。

【図１０】請求項２に記載の発明に従う実施例のチップ
サーミスタを示す断面図。

【図１１】請求項２に記載の発明に従う実施例と比較す
るための請求項１に記載の発明に従うチップサーミスタ
を示す断面図。

【図１２】内部電極を有した比較の構造のチップサーミ
スタを示す断面図。

【符号の説明】

１，２１…第１の素体部 ２，２２…第２の素体部 ３，２３…第３の素体部 ４，５，２４，２５…内部電極 ６，７…外部電極 ２６…中間電極部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−66906（ＪＰ，Ａ) 特開 昭58−48907（ＪＰ，Ａ) 特開 平２−189901（ＪＰ，Ａ) 特開 平１−96901（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01C 7/02 - 7/22

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 サーミスタ素体の両端に一対の外部電極
   を設け、該外部電極と電気的に接続された少なくとも一
   対の内部電極をサーミスタ素体内に形成したチップサー
   ミスタであって、 前記サーミスタ素体は、第１の素体部を挟みその両側に
   第２の素体部及び第３の素体部を設けることにより構成
   されており、 前記第１の素体部は、内部電極を構成する内部電極材料
   に対しオーミック接触を得にくいＰｂを含む組成からな
   り、前記第２及び第３の素体部は内部電極材料に対し前
   記第１の素体部よりもオーミック接触を得やすいＰｂを
   ほとんど含まない組成からなり、かつ前記内部電極の一
   方は第２の素体部内に形成され、他方は第３の素体部内
   に形成されていることを特徴とする、チップサーミス
   タ。
2. 【請求項２】 サーミスタ素体の両端に一対の外部電極
   を設け、該外部電極と電気的に接続された少なくとも一
   対の内部電極をサーミスタ素体内に形成したチップサー
   ミスタであって、 前記サーミスタ素体は、第１の素体部を挟みその両側に
   第２の素体部及び第３の素体部を設けることにより構成
   されており、 前記第１の素体部は、内部電極を構成する内部電極材料
   に対しオーミック接触を得にくいＰｂを含む組成からな
   り、前記第２及び第３の素体部は内部電極材料に対し前
   記第１の素体部よりもオーミック接触を得やすいＰｂを
   ほとんど含まない組成からなり、かつ前記一対の内部電
   極は共に第２の素体部内に形成され、第３の素体部内に
   は、前記外部電極とは電気的に接続されておらず、かつ
   前記一対の内部電極のそれぞれに対し、対向する電極面
   を有した中間電極部が設けられていることを特徴とす
   る、チップサーミスタ。