JPH0714702A - 正の抵抗温度特性を有する積層型半導体磁器 - Google Patents
正の抵抗温度特性を有する積層型半導体磁器Info
- Publication number
- JPH0714702A JPH0714702A JP752093A JP752093A JPH0714702A JP H0714702 A JPH0714702 A JP H0714702A JP 752093 A JP752093 A JP 752093A JP 752093 A JP752093 A JP 752093A JP H0714702 A JPH0714702 A JP H0714702A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor ceramic
- resistance
- laminated
- temperature
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 内部電極に卑金属を採用して低温再酸化処理
を行う際の再酸化を改善でき、ひいては抵抗値を小さく
できるとともに、抵抗温度係数を向上できる正の抵抗温
度特性を有する積層型半導体磁器を提供する。 【構成】 半導体セラミック層２と内部電極３とを交互
に積層し、該積層体を一体焼結して焼結体４を形成し、
これにより積層型半導体磁器１を構成する。そして半導
体セラミック層２をＢａＴｉＯ3 又はその固溶体を主成
分するセラミック材料で構成し、これに半導体化剤とし
て、希土類元素, あるいはＮｂ，Ｂｉ，Ｓｂ，Ｗ，Ｔａ
のうち少なくとも１種を0.005 〜１モル％添加する。
を行う際の再酸化を改善でき、ひいては抵抗値を小さく
できるとともに、抵抗温度係数を向上できる正の抵抗温
度特性を有する積層型半導体磁器を提供する。 【構成】 半導体セラミック層２と内部電極３とを交互
に積層し、該積層体を一体焼結して焼結体４を形成し、
これにより積層型半導体磁器１を構成する。そして半導
体セラミック層２をＢａＴｉＯ3 又はその固溶体を主成
分するセラミック材料で構成し、これに半導体化剤とし
て、希土類元素, あるいはＮｂ，Ｂｉ，Ｓｂ，Ｗ，Ｔａ
のうち少なくとも１種を0.005 〜１モル％添加する。
Description
【０００１】
【産業上の利用分野】この発明は、電気抵抗値が温度に
よって変化する正の抵抗温度特性を有する積層型半導体
磁器に関し、特に内部電極に卑金属を採用して低温再酸
化処理を行う際の抵抗温度係数を向上できるようにした
半導体セラミック層の構造に関する。
よって変化する正の抵抗温度特性を有する積層型半導体
磁器に関し、特に内部電極に卑金属を採用して低温再酸
化処理を行う際の抵抗温度係数を向上できるようにした
半導体セラミック層の構造に関する。
【０００２】
【従来の技術】正の抵抗温度特性を有するチタン酸バリ
ウム系半導体磁器は、キュリー点以上で抵抗値が急激に
増加する特性を有しており、例えば回路の過電流保護素
子として、あるいはテレビのブラウン管枠の消磁用素子
等として広く利用されている。また、上記半導体磁器に
おいては、消費電力をできるだけ抑えるために低抵抗化
の要望が強く、このような要望に対応するものとして、
従来、積層型半導体磁器が提案されている（例えば特開
昭55-88304号公報参照) 。この積層型半導体磁器は、半
導体セラミック層と内部電極を交互に積層してなる積層
体を一体焼結して焼結体を形成し、該焼結体の両端面に
上記内部電極の一端面が接続される外部電極を形成して
構成されている。この積層型半導体磁器によれば、内部
電極の電極面積を大幅に増やすことができることから、
低抵抗化を可能にできるとともに、大きな抵抗温度係数
が得られる。
ウム系半導体磁器は、キュリー点以上で抵抗値が急激に
増加する特性を有しており、例えば回路の過電流保護素
子として、あるいはテレビのブラウン管枠の消磁用素子
等として広く利用されている。また、上記半導体磁器に
おいては、消費電力をできるだけ抑えるために低抵抗化
の要望が強く、このような要望に対応するものとして、
従来、積層型半導体磁器が提案されている（例えば特開
昭55-88304号公報参照) 。この積層型半導体磁器は、半
導体セラミック層と内部電極を交互に積層してなる積層
体を一体焼結して焼結体を形成し、該焼結体の両端面に
上記内部電極の一端面が接続される外部電極を形成して
構成されている。この積層型半導体磁器によれば、内部
電極の電極面積を大幅に増やすことができることから、
低抵抗化を可能にできるとともに、大きな抵抗温度係数
が得られる。
【０００３】また、上記積層型半導体磁器を製造する場
合、従来、上記積層体を例えば1000℃以上の大気中にて
高温焼成して焼結体を得る。このため上記内部電極には
耐熱性, 耐酸化性に優れたＡｇ，Ｐｔ，Ｐｄ等の貴金属
が採用されている。
合、従来、上記積層体を例えば1000℃以上の大気中にて
高温焼成して焼結体を得る。このため上記内部電極には
耐熱性, 耐酸化性に優れたＡｇ，Ｐｔ，Ｐｄ等の貴金属
が採用されている。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の積層型半導体磁器では、内部電極に貴金属材料を採用
すると半導体セラミック層とのオーミック接触が得られ
難く、その結果抵抗値が増大するとともに、抵抗温度係
数が小さくなるという問題点がある。
の積層型半導体磁器では、内部電極に貴金属材料を採用
すると半導体セラミック層とのオーミック接触が得られ
難く、その結果抵抗値が増大するとともに、抵抗温度係
数が小さくなるという問題点がある。
【０００５】ここで、上記焼成温度に対する耐熱性を有
し、かつオーミック接触が得られるものとしてＮｉ，Ｃ
ｏ，Ｆｅなどの卑金属の採用が考えられる。これらの卑
金属を採用する場合、大気中にて焼成すると電極が酸化
されてしまうという問題がある。従って、この酸化を回
避するために、還元雰囲気中で一旦セラミック層とＮｉ
電極とを同時に焼成し、この後Ｎｉが酸化されない程度
の低温で再酸化処理を行う必要がある。ところが、この
再酸化処理温度が８００℃程度と低いため抵抗温度係数
の改善効果が得られないという問題が生じる。
し、かつオーミック接触が得られるものとしてＮｉ，Ｃ
ｏ，Ｆｅなどの卑金属の採用が考えられる。これらの卑
金属を採用する場合、大気中にて焼成すると電極が酸化
されてしまうという問題がある。従って、この酸化を回
避するために、還元雰囲気中で一旦セラミック層とＮｉ
電極とを同時に焼成し、この後Ｎｉが酸化されない程度
の低温で再酸化処理を行う必要がある。ところが、この
再酸化処理温度が８００℃程度と低いため抵抗温度係数
の改善効果が得られないという問題が生じる。
【０００６】本発明の目的は、内部電極に卑金属を採用
して低温再酸化処理を行う際の再酸化され易いことを改
善でき、ひいては抵抗値を低減できるとともに抵抗温度
係数を向上できる正の抵抗温度特性を有する積層型半導
体磁器を提供することにある。
して低温再酸化処理を行う際の再酸化され易いことを改
善でき、ひいては抵抗値を低減できるとともに抵抗温度
係数を向上できる正の抵抗温度特性を有する積層型半導
体磁器を提供することにある。
【０００７】
【課題を解決するための手段】本件発明者らは、低温再
酸化処理を行う際に十分再酸化されて、抵抗温度係数が
高くなる要因を検討し、半導体セラミック層を構成する
組成物に着目した。即ち、セラミック材料を構成する半
導体化剤の添加量が再酸化性に影響を与えていることが
判明し、さらに検討を重ねた結果上記半導体化剤の添加
量を規定することによって再酸化性を改善できることに
想到し、本発明を成したものである。
酸化処理を行う際に十分再酸化されて、抵抗温度係数が
高くなる要因を検討し、半導体セラミック層を構成する
組成物に着目した。即ち、セラミック材料を構成する半
導体化剤の添加量が再酸化性に影響を与えていることが
判明し、さらに検討を重ねた結果上記半導体化剤の添加
量を規定することによって再酸化性を改善できることに
想到し、本発明を成したものである。
【０００８】そこで本発明は、半導体セラミック層と内
部電極とを交互に積層し、該積層体を一体焼結してなる
積層型半導体磁器において、上記半導体セラミック層
が、ＢａＴｉＯ3 又はその固溶体を主成分とし、これに
半導体化剤として、希土類元素, あるいはＮｂ，Ｂｉ，
Ｓｂ，Ｗ，Ｔａのうち少なくとも１種を0.005 〜１モル
％添加して構成されていることを特徴としている。
部電極とを交互に積層し、該積層体を一体焼結してなる
積層型半導体磁器において、上記半導体セラミック層
が、ＢａＴｉＯ3 又はその固溶体を主成分とし、これに
半導体化剤として、希土類元素, あるいはＮｂ，Ｂｉ，
Ｓｂ，Ｗ，Ｔａのうち少なくとも１種を0.005 〜１モル
％添加して構成されていることを特徴としている。
【０００９】ここで、上記添加量を限定したのは、この
添加量を0.005 モル％以下にすると抵抗温度係数は向上
できるものの、抵抗値が大きくなるからであり、また１
モル％を越えると逆に抵抗値は小さくなるものの、抵抗
温度係数は低下するからである。
添加量を0.005 モル％以下にすると抵抗温度係数は向上
できるものの、抵抗値が大きくなるからであり、また１
モル％を越えると逆に抵抗値は小さくなるものの、抵抗
温度係数は低下するからである。
【００１０】
【作用】本発明に係る積層型半導体磁器によれば、Ｂａ
ＴｉＯ3 を主成分とするセラミック材料の半導体化剤の
添加量を上記範囲内に規制したので、還元焼成後に低温
の再酸化処理を行う際の、半導体セラミック層とＮｉ系
合金とのオーミック接触を改善でき、その結果抵抗値を
小さくできるとともに、抵抗温度係数を向上できる。
ＴｉＯ3 を主成分とするセラミック材料の半導体化剤の
添加量を上記範囲内に規制したので、還元焼成後に低温
の再酸化処理を行う際の、半導体セラミック層とＮｉ系
合金とのオーミック接触を改善でき、その結果抵抗値を
小さくできるとともに、抵抗温度係数を向上できる。
【００１１】
【実施例】以下、本発明の実施例を図について説明す
る。図１及び図２は本発明の一実施例による正の抵抗温
度特性を有する積層型半導体磁器を説明するための図で
ある。図において、１は本実施例の積層型半導体磁器で
あり、これはＢａＴｉＯ3 を主成分とする半導体セラミ
ック層２とＮｉ金属からなる内部電極３とを交互に積層
するとともに、これの上面，下面にダミー用セラミック
層６を重ねて積層体を形成し、該積層体を一体焼結して
焼結体４を形成して構成されている。この焼結体４は、
上記積層体を還元性雰囲気中にて高温焼成し、この後空
気中にて低温の再酸化処理を施すことによって形成され
たものである
る。図１及び図２は本発明の一実施例による正の抵抗温
度特性を有する積層型半導体磁器を説明するための図で
ある。図において、１は本実施例の積層型半導体磁器で
あり、これはＢａＴｉＯ3 を主成分とする半導体セラミ
ック層２とＮｉ金属からなる内部電極３とを交互に積層
するとともに、これの上面，下面にダミー用セラミック
層６を重ねて積層体を形成し、該積層体を一体焼結して
焼結体４を形成して構成されている。この焼結体４は、
上記積層体を還元性雰囲気中にて高温焼成し、この後空
気中にて低温の再酸化処理を施すことによって形成され
たものである
【００１２】上記焼結体４の左, 右端面４ａ，４ｂには
上記各内部電極３の一端面３ａのみが交互に露出してお
り、他の端面はセラミック層２の内側に位置して焼結体
４内に埋設されている。また、上記焼結体４の左, 右端
面４ａ，４ｂにはＡｇからなる外部電極５が被覆形成さ
れており、該外部電極５は上記内部電極３の一端面３ａ
に電気的に接続されている。
上記各内部電極３の一端面３ａのみが交互に露出してお
り、他の端面はセラミック層２の内側に位置して焼結体
４内に埋設されている。また、上記焼結体４の左, 右端
面４ａ，４ｂにはＡｇからなる外部電極５が被覆形成さ
れており、該外部電極５は上記内部電極３の一端面３ａ
に電気的に接続されている。
【００１３】そして、上記半導体セラミック層２は上記
ＢａＴｉＯ3 を主成分とし、これに半導体化剤を0.005
〜１モル％添加してなるセラミック材料により構成され
ており、上記半導体化剤には希土類元素, あるいはＮ
ｂ，Ｂｉ，Ｓｂ，Ｗ，Ｔａが採用されている。
ＢａＴｉＯ3 を主成分とし、これに半導体化剤を0.005
〜１モル％添加してなるセラミック材料により構成され
ており、上記半導体化剤には希土類元素, あるいはＮ
ｂ，Ｂｉ，Ｓｂ，Ｗ，Ｔａが採用されている。
【００１４】次に、上記積層型半導体磁器１の一製造方
法について説明する。まず、原料として、高純度のＢａ
ＣＯ3 ，ＴｉＯ2 ，ＣａＣＯ3 ，ＳｉＯ2 ，及び半導体
化剤としてＬａ2 Ｏ3 を準備し、これらの各原料を以下
の組成となように調合する。 （Ｂａ0.8-X Ｃａ0.2 ＬａX )1.005ＴｉＯ3 ＋0.0005ＭｎＯ2 ＋0.01ＳｉＯ2 Ｘ＝0.00005 〜0.01 上記原料を、純水，及びジルコニアボールとともにポリ
エチレン製ポット内に入れて５時間粉砕混合した後、乾
燥させて1150℃で２時間仮焼成する。
法について説明する。まず、原料として、高純度のＢａ
ＣＯ3 ，ＴｉＯ2 ，ＣａＣＯ3 ，ＳｉＯ2 ，及び半導体
化剤としてＬａ2 Ｏ3 を準備し、これらの各原料を以下
の組成となように調合する。 （Ｂａ0.8-X Ｃａ0.2 ＬａX )1.005ＴｉＯ3 ＋0.0005ＭｎＯ2 ＋0.01ＳｉＯ2 Ｘ＝0.00005 〜0.01 上記原料を、純水，及びジルコニアボールとともにポリ
エチレン製ポット内に入れて５時間粉砕混合した後、乾
燥させて1150℃で２時間仮焼成する。
【００１５】次いで、この仮焼成体を再度粉砕して仮焼
成粉を形成し、この仮焼成粉をポリエチレン製ポットに
入れ、これにジルコニアボール，可塑剤，溶液，有機バ
インダ及び分散剤を添加して16時間混合し、所定粘度の
スラリーを得る。このスラリーをドクターブレード法よ
り、厚さ100 μm のセラミックグリーンシートに形成
し、このグリーンシートを短冊状に打ち抜いて多数の半
導体セラミック層２，６を形成する。
成粉を形成し、この仮焼成粉をポリエチレン製ポットに
入れ、これにジルコニアボール，可塑剤，溶液，有機バ
インダ及び分散剤を添加して16時間混合し、所定粘度の
スラリーを得る。このスラリーをドクターブレード法よ
り、厚さ100 μm のセラミックグリーンシートに形成
し、このグリーンシートを短冊状に打ち抜いて多数の半
導体セラミック層２，６を形成する。
【００１６】次に、上記半導体セラミック層２の上面
に、Ｎｉ金属からなる電極ペーストをスクリーン印刷し
て内部電極３を形成する。この内部電極３はこれの一端
面３ａのみがセラミック層２の端縁まで延び、他の端面
は内側に位置するように形成する。
に、Ｎｉ金属からなる電極ペーストをスクリーン印刷し
て内部電極３を形成する。この内部電極３はこれの一端
面３ａのみがセラミック層２の端縁まで延び、他の端面
は内側に位置するように形成する。
【００１７】次いで、図２に示すように、上記セラミッ
ク層２と内部電極３とが交互に重なり、かつ該内部電極
３の一端面３ａがセラミック層２の左, 右端縁に交互に
露出するよう積層し、これの上面，下面にダミー用セラ
ミック層６を重ねる。これをプレスで積層方向に加圧，
圧着して積層体を形成し、該積層体をカッターで切断し
て縦2.3mm ×横2.0mm の寸法に仕上げる。これにより、
上記各内部電極３の一端面３ａのみが積層体の左, 右端
面に露出し、残りの端面は積層体内に封入されることと
なる。
ク層２と内部電極３とが交互に重なり、かつ該内部電極
３の一端面３ａがセラミック層２の左, 右端縁に交互に
露出するよう積層し、これの上面，下面にダミー用セラ
ミック層６を重ねる。これをプレスで積層方向に加圧，
圧着して積層体を形成し、該積層体をカッターで切断し
て縦2.3mm ×横2.0mm の寸法に仕上げる。これにより、
上記各内部電極３の一端面３ａのみが積層体の左, 右端
面に露出し、残りの端面は積層体内に封入されることと
なる。
【００１８】次に、上記積層体をＨ2 ／Ｎ2 ＝３％の還
元性雰囲気中にて1350℃で２時間加熱焼成した後、大気
中にて800 ℃で２時間焼成し、低温再酸化処理を施す。
これにより焼結体４を得る。最後に、この焼結体４の
左, 右端面４ａ，４ｂにＡｇペーストを塗布した後、焼
き付けて外部電極５を形成し、該外部電極５と上記内部
電極３の一端面３ａとを電気的に接続する。これにより
本実施例の積層型半導体磁器１が製造される。
元性雰囲気中にて1350℃で２時間加熱焼成した後、大気
中にて800 ℃で２時間焼成し、低温再酸化処理を施す。
これにより焼結体４を得る。最後に、この焼結体４の
左, 右端面４ａ，４ｂにＡｇペーストを塗布した後、焼
き付けて外部電極５を形成し、該外部電極５と上記内部
電極３の一端面３ａとを電気的に接続する。これにより
本実施例の積層型半導体磁器１が製造される。
【００１９】
【表１】
【００２０】表１は、本実施例の積層型半導体磁器１の
効果を確認するために行った特性試験の結果を示す。こ
の試験は、表に示すように、半導体化剤，Ｌａの添加量
を0.002 〜2.0 モル％の範囲で変化させて上述の実施例
方法により多数の試料を製造した。そして、この各試料
の常温(25 ℃) における抵抗値（Ω) 、及び25〜250℃
までの抵抗変化率（ρ250/ρ25）を測定して抵抗温度特
性を調べた。
効果を確認するために行った特性試験の結果を示す。こ
の試験は、表に示すように、半導体化剤，Ｌａの添加量
を0.002 〜2.0 モル％の範囲で変化させて上述の実施例
方法により多数の試料を製造した。そして、この各試料
の常温(25 ℃) における抵抗値（Ω) 、及び25〜250℃
までの抵抗変化率（ρ250/ρ25）を測定して抵抗温度特
性を調べた。
【００２１】表１からも明らかなように、半導体化剤の
添加量を0.002mol％とした試料の場合は、抵抗変化率は
860 と高いものの、室温抵抗値では1.8 Ωと低くなって
いる。また添加量を2.0 mol ％とした試料の場合は、抵
抗値は0.05Ωと低減できるものの、抵抗変化率では43と
低くなっている。これに対して半導体化剤を0.005 〜1.
0mol％とした本発明範囲内の各試料では、何れも室温抵
抗値は0.09〜0.9 Ωと１Ω以下となっており、しかも抵
抗変化率は120 〜710 と両方とも満足できる値が得られ
ている。
添加量を0.002mol％とした試料の場合は、抵抗変化率は
860 と高いものの、室温抵抗値では1.8 Ωと低くなって
いる。また添加量を2.0 mol ％とした試料の場合は、抵
抗値は0.05Ωと低減できるものの、抵抗変化率では43と
低くなっている。これに対して半導体化剤を0.005 〜1.
0mol％とした本発明範囲内の各試料では、何れも室温抵
抗値は0.09〜0.9 Ωと１Ω以下となっており、しかも抵
抗変化率は120 〜710 と両方とも満足できる値が得られ
ている。
【００２２】このように本実施例によれば、半導体化剤
の添加量を0.005 〜1.0 mol ％の範囲内とすることによ
って、低温再酸化処理を行ってもセラミック層とのオー
ミック接触を損なうことはないので、室温抵抗値を１Ω
以下に小さくできるとともに、抵抗温度係数を大幅に向
上できることがわかる。なお、上記実施例では半導体化
剤としてＬａを用いたが、本発明は他の希土類元素ある
いはＮｂ，Ｂｉ，Ｓｂ，Ｗ，Ｔａを用いてもよく、この
場合も上記実施例と同様の効果が得られる。
の添加量を0.005 〜1.0 mol ％の範囲内とすることによ
って、低温再酸化処理を行ってもセラミック層とのオー
ミック接触を損なうことはないので、室温抵抗値を１Ω
以下に小さくできるとともに、抵抗温度係数を大幅に向
上できることがわかる。なお、上記実施例では半導体化
剤としてＬａを用いたが、本発明は他の希土類元素ある
いはＮｂ，Ｂｉ，Ｓｂ，Ｗ，Ｔａを用いてもよく、この
場合も上記実施例と同様の効果が得られる。
【００２３】
【発明の効果】以上のように本発明に係る正の抵抗温度
特性を有する積層型半導体磁器によれば、ＢａＴｉＯ3
又はその固溶体からなる半導体セラミック層に、半導体
化剤として希土類元素，あるいはＮｂ，Ｂｉ，Ｓｂ，
Ｗ，Ｔａを0.005 〜１モル％添加したので、Ｎｉ金属を
採用して低温再酸化処理を行う際のオーミック接触を改
善でき、その結果抵抗値を小さくできるとともに、抵抗
温度係数を向上できる効果がある。
特性を有する積層型半導体磁器によれば、ＢａＴｉＯ3
又はその固溶体からなる半導体セラミック層に、半導体
化剤として希土類元素，あるいはＮｂ，Ｂｉ，Ｓｂ，
Ｗ，Ｔａを0.005 〜１モル％添加したので、Ｎｉ金属を
採用して低温再酸化処理を行う際のオーミック接触を改
善でき、その結果抵抗値を小さくできるとともに、抵抗
温度係数を向上できる効果がある。
【図１】本発明の一実施例による積層型半導体磁器を説
明するための断面図である。
明するための断面図である。
【図２】上記実施例の積層型半導体磁器の製造方法を説
明するための分解斜視図である。
明するための分解斜視図である。
１ 積層型半導体磁器 ２ 半導体セラミック層 ３ 内部電極 ４ 焼結体（積層体）
Claims (1)
- 【請求項１】 半導体セラミック層と内部電極とを交互
に積層し、該積層体を一体焼結してなる正の抵抗温度特
性を有する積層型半導体磁器において、上記半導体セラ
ミック層が、ＢａＴｉＯ3 又はその固溶体を主成分と
し、これに半導体化剤として、希土類元素, あるいはＮ
ｂ，Ｂｉ，Ｓｂ，Ｗ，Ｔａのうち少なくとも１種を0.00
5 〜１モル％添加して構成されていることを特徴とする
正の抵抗温度特性を有する積層型半導体磁器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP752093A JPH0714702A (ja) | 1993-01-20 | 1993-01-20 | 正の抵抗温度特性を有する積層型半導体磁器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP752093A JPH0714702A (ja) | 1993-01-20 | 1993-01-20 | 正の抵抗温度特性を有する積層型半導体磁器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714702A true JPH0714702A (ja) | 1995-01-17 |
Family
ID=11668056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP752093A Withdrawn JPH0714702A (ja) | 1993-01-20 | 1993-01-20 | 正の抵抗温度特性を有する積層型半導体磁器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714702A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366180B1 (ko) * | 1999-11-02 | 2002-12-31 | 가부시키가이샤 무라타 세이사쿠쇼 | 반도체 세라믹 재료, 세라믹 재료의 제조 공정 및 서미스터 |
| WO2007034831A1 (ja) * | 2005-09-20 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 積層型正特性サーミスタ |
| WO2007034830A1 (ja) * | 2005-09-20 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 積層型正特性サーミスタ |
| WO2011002021A1 (ja) | 2009-07-01 | 2011-01-06 | 株式会社村田製作所 | 半導体セラミックおよび正特性サーミスタ |
| CN109567984A (zh) * | 2018-10-31 | 2019-04-05 | 肇庆市华师大光电产业研究院 | 一种电子皮肤及其制备方法和应用 |
-
1993
- 1993-01-20 JP JP752093A patent/JPH0714702A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366180B1 (ko) * | 1999-11-02 | 2002-12-31 | 가부시키가이샤 무라타 세이사쿠쇼 | 반도체 세라믹 재료, 세라믹 재료의 제조 공정 및 서미스터 |
| US6984355B2 (en) * | 1999-11-02 | 2006-01-10 | Murata Manufacturing Co., Ltd. | Semiconducting ceramic material, process for producing the ceramic material, and thermistor |
| WO2007034831A1 (ja) * | 2005-09-20 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 積層型正特性サーミスタ |
| WO2007034830A1 (ja) * | 2005-09-20 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 積層型正特性サーミスタ |
| US7649437B2 (en) | 2005-09-20 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Multilayer positive temperature coefficient thermistor |
| US7679485B2 (en) | 2005-09-20 | 2010-03-16 | Murata Manufacturing Co., Ltd. | Multilayer positive temperature coefficient thermistor |
| WO2011002021A1 (ja) | 2009-07-01 | 2011-01-06 | 株式会社村田製作所 | 半導体セラミックおよび正特性サーミスタ |
| CN102471164A (zh) * | 2009-07-01 | 2012-05-23 | 株式会社村田制作所 | 半导体陶瓷以及正特性热敏电阻 |
| JPWO2011002021A1 (ja) * | 2009-07-01 | 2012-12-13 | 株式会社村田製作所 | 半導体セラミックおよび正特性サーミスタ |
| US8390421B2 (en) | 2009-07-01 | 2013-03-05 | Murata Manufacturing Co., Ltd. | Semiconductor ceramic and positive-coefficient characteristic thermistor |
| JP5510455B2 (ja) * | 2009-07-01 | 2014-06-04 | 株式会社村田製作所 | 半導体セラミックおよび正特性サーミスタ |
| CN109567984A (zh) * | 2018-10-31 | 2019-04-05 | 肇庆市华师大光电产业研究院 | 一种电子皮肤及其制备方法和应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101444678B1 (ko) | 적층형 ｐｔｃ 서미스터 및 이의 제조방법 | |
| JP4710096B2 (ja) | 積層型正特性サーミスタ | |
| JPH06302403A (ja) | 積層型半導体セラミック素子 | |
| JP3438736B2 (ja) | 積層型半導体磁器の製造方法 | |
| JP4780306B2 (ja) | 積層型サーミスタ及びその製造方法 | |
| JP3424742B2 (ja) | 正の抵抗温度特性を有する積層型半導体セラミック電子部品 | |
| JP3506056B2 (ja) | 正の抵抗温度特性を有する積層型半導体セラミック素子、および正の抵抗温度特性を有する積層型半導体セラミック素子の製造方法 | |
| JPH0684608A (ja) | セラミック素子 | |
| JP2009177017A (ja) | 積層型ｐｔｃサーミスタ及びその製造方法 | |
| JPH0714702A (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP4888264B2 (ja) | 積層型サーミスタ及びその製造方法 | |
| JP4710097B2 (ja) | 積層型正特性サーミスタ | |
| JP3498211B2 (ja) | 積層型半導体セラミック電子部品 | |
| JP2002043103A (ja) | 積層型半導体セラミック素子およびその製造方法 | |
| JP3240689B2 (ja) | 積層型半導体磁器組成物 | |
| JP4984958B2 (ja) | 積層型サーミスタおよびその製造方法 | |
| JP4144080B2 (ja) | 積層型半導体セラミック素子 | |
| JP3289354B2 (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP2875936B2 (ja) | 誘電体磁器及び磁器コンデンサ | |
| JPH06251903A (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JP2008205343A (ja) | 積層型サーミスタの製造方法 | |
| JP4292801B2 (ja) | 積層バリスタの製造方法 | |
| JPH05121204A (ja) | 積層型半導体セラミツク素子 | |
| JPH0547508A (ja) | 積層型半導体磁器及びその製造方法 | |
| JPH08222468A (ja) | セラミック素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |