JP4888264B2 - 積層型サーミスタ及びその製造方法 - Google Patents

Description

本発明は、内部電極にＮｉ系金属を用い、正の抵抗温度特性を有する積層型サーミスタに関する。

サーミスタとして、正の抵抗温度特性を有する、つまり温度の上昇に対して抵抗が増加するサーミスタがある。このサーミスタはＰＴＣ（Positive Temperature Coefficient）サーミスタと称される。ＰＴＣサーミスタは、チタン酸バリウム（ＢａＴｉＯ_３）を主成分とし微量の希土類元素等を添加して導電性をもたせた半導体磁器と電極とを備えて構成されており、例えば回路の過電流保護素子として、あるいは温度センサ等として広く利用されている。この半導体磁器としては、特許文献１に開示されたものが知られており、微量添加される希土類元素等は半導体化剤と称される。

近年、消費電力をできるだけ抑えるためにＰＴＣサーミスタの低抵抗化の要望が強い。抵抗は電極面積に反比例するため、電極面積が大きいほど抵抗を低減することができる。しかし、従来の単板型の半導体磁器では電極面積を大きくすることに限界があり、近年の低抵抗化には応えられない。このため、単板型に代わるものとして、積層型のＰＴＣサーミスタが提案されている（例えば特許文献１参照）。積層型ＰＴＣサーミスタは、半導体セラミック層と内部電極を交互に積層してなる積層体を一体焼成して得られた焼結体に外部電極を形成してなるもので、この積層型ＰＴＣサーミスタによれば、内部電極の電極面積を大幅に増やすことができ、それだけ低抵抗化を可能にでき、上述の要請に応えられる。

内部電極にはオーミック性、及び焼成時の耐熱性に優れた金属を採用する必要がある。このような金属として、純ＮｉあるいはＮｉ系合金（以下、両者を総称して「Ｎｉ系金属」という）が有効である。しかし、このＮｉ系金属を内部電極として採用する場合、通常の単板型と同様に大気中にて焼成すると電極が酸化されてしまうという問題がある。このため、Ｎｉ系金属の酸化を回避するために、還元雰囲気中で半導体セラミック層とＮｉ系金属からなる内部電極とを同時に焼成している。但し、焼成時の酸素分圧が低すぎるとＰＴＣサーミスタの粒界の吸着酸素が不足し、急激にＰＴＣ特性が劣化してしまう。このため、還元雰囲気中での焼成の後に、内部電極が酸化されない程度の低温で酸化処理を行うことにより、ＰＴＣ特性を改善することが行われている。例えば特許文献２では、その実施例において（Ｂａ_{０．９９８−ｘ}Ｃａ_ｘＬａ_{０．００２}）_ｍＴｉＯ_３＋ｙＭｎＯ_２＋０．０１ＳｉＯ_２、ｘ＝０．０２〜０．４５、ｙ＝０．００００２〜０．０１５、ｍ＝０．９８〜１．０６の組成を採用し、還元雰囲気中にて１３５０℃で２時間焼成した後、大気中にて８００℃で２時間加熱するという酸化処理を行っている。

特開平４−４２５０１号公報 特開平６−１５１１０３号公報

特許文献２に記載の積層型ＰＴＣサーミスタによれば、たしかに低抵抗化を図ることができる。しかしながら、特許文献２に記載の積層型ＰＴＣサーミスタは、後述するＰＴＣジャンプがたかだか２程度であり、さらにＰＴＣ特性を得ることが望まれる。

本発明は、このような技術的課題に基づいてなされたもので、低抵抗化を図りつつ酸化処理後のＰＴＣ特性を向上できる積層型ＰＴＣサーミスタ及びその製造方法を提供することを目的とする。

本発明者等は低抵抗化を図りつつ酸化処理後のＰＴＣ特性を向上させるために、組成面、製造条件の観点から様々な検討を行った。その結果、以下の２つの要素を満足することにより、本発明の目的を達成できることを知見した。
（１）ＰＴＣサーミスタの主成分をなすチタン酸バリウム（ＢａＴｉＯ_３）のＢａサイト及びＴｉサイトの各々を所定の半導体化剤で所定量だけ置換することにより、低抵抗率と高いＰＴＣ特性を兼備することができる。
（２）これまで単なる焼結助剤として考えられていたＳｉＯ_２は、Ｂａサイト／Ｔｉサイトのｍｏｌ比と相関があり、両者が特定の関係にあるときに、低抵抗率と高いＰＴＣ特性を兼備することができる。

本発明は以上の知見に基づくものであり、半導体セラミック層と内部電極とが交互に積層されるとともに、内部電極と電気的に接続された外部電極を有し、正の抵抗温度特性を有する積層型サーミスタであって、内部電極はＮｉ系金属から構成され、半導体セラミック層は、（Ｂａ_{１−ｗ−ｘ}Ｓｒ_ｗＲＥ_ｘ）_α（Ｔｉ_１−ｙＴＭ_ｙ）Ｏ_３＋βＳｉＯ_２＋ｚＭｎＯ…（１）で示される化合物を含む空隙率が５〜２５％の焼結体から構成される。ここで、ＲＥは、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ及びＥｒからなる群から選択される少なくとも１種の元素、ＴＭは、Ｖ、Ｎｂ及びＴａからなる群から選択される少なくとも１種の元素であるとともに、ｗ、ｘ、ｙ、ｚ、β（いずれもｍｏｌ）、及びα（Ｂａサイト／Ｔｉサイトのｍｏｌ比）は、以下を満足することを特徴とする。
０≦ｗ≦０．３
０．００１≦ｘ＋ｙ≦０．００５
０．２≦ｙ／（ｘ＋ｙ）≦０．８
０≦ｚ≦０．００１５
１．０２≦α≦１．０８
２．３５α−２．３７≦β≦２．３５α−２．３４

本発明の積層型サーミスタは、式（１）において、ｘ及びｙが以下を満足することが、低抵抗化を図りつつ酸化処理後のＰＴＣ特性を向上させる上で好ましい。
０．００２≦ｘ＋ｙ≦０．００５
０．３≦ｙ／（ｘ＋ｙ）≦０．７
また、本発明の積層型サーミスタにおいて、ＲＥがＹ及びＧｄの１種又は２種、ＴＭがＮｂである場合に、低抵抗化を図りつつ酸化処理後のＰＴＣ特性を向上させる上で好ましい。

さらに本発明において、式（１）において、ｗが以下を満足し、さらにまたｚが以下を満足することが、低抵抗化を図りつつ酸化処理後のＰＴＣ特性を向上させる上で好ましい。
０．０５≦ｗ≦０．３
０．０００２≦ｚ≦０．００１３

また本発明は、半導体セラミック層とＮｉ系金属から構成される内部電極とが交互に積層されるとともに、内部電極と電気的に接続された外部電極を有し、正の抵抗温度特性を有する積層型サーミスタの製造方法であって、原料粉末を１０００〜１１５０℃で仮焼して得られた仮焼粉とバインダとからなる半導体セラミック層形成用のシートを作製する工程と、半導体セラミック層形成用のシートと内部電極用材料とが交互に積層された積層体を得る工程と、積層体を還元雰囲気中、１１８０〜１２８０℃で焼結し、焼結体を得る工程と、焼結体を酸化雰囲気中、５００〜８５０℃で熱処理する工程と、を備え、半導体セラミック層は、一般式（Ｂａ_{１−ｗ−ｘ}Ｓｒ_ｗＲＥ_ｘ）_α（Ｔｉ_１−ｙＴＭ_ｙ）Ｏ_３＋βＳｉＯ_２＋ｚＭｎＯで示される化合物を含む焼結体から構成され、ＲＥは、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ及びＥｒからなる群から選択される少なくとも１種の元素、ＴＭは、Ｖ、Ｎｂ及びＴａからなる群から選択される少なくとも１種の元素であるとともに、ｗ、ｘ、ｙ、ｚ、β（いずれもｍｏｌ）、及びα（Ｂａサイト／Ｔｉサイトのｍｏｌ比）は、以下を満足し、焼結体の空隙率は５〜２５％であることを特徴とする積層型サーミスタの製造方法を提供する。
０≦ｗ≦０．３、
０．００１≦ｘ＋ｙ≦０．００５
０．２≦ｙ／（ｘ＋ｙ）≦０．８
０≦ｚ≦０．００１５
１．０２≦α≦１．０８
２．３５α−２．３７≦β≦２．３５α−２．３４

以上説明したように、本発明によれば、
（１）ＰＴＣサーミスタの主成分をなすチタン酸バリウム（ＢａＴｉＯ_３）のＢａサイト及びＴｉサイトの各々を所定の半導体化剤で所定量だけ置換すること、
（２）これまで単なる焼結助剤として考えられていたＳｉＯ_２と、Ｂａサイト／Ｔｉサイトのｍｏｌ比とを特定の関係とすること、
により、室温（２５℃）における抵抗率を１×１０^３Ωｃｍ以下、後述するＰＴＣジャンプを４以上とすることができる。

以下、実施の形態に基づいてこの発明を詳細に説明する。
図１は、本実施の形態における積層型サーミスタの構成を示す断面図である。
積層型サーミスタ１は直方体状のもので、半導体セラミック層２とＮｉ系金属からなる内部電極３とを交互に積層して積層体を形成し、この積層体を一体焼成して本体４が構成されている。この本体４は、上記積層体を還元雰囲気中にて高温焼成した後、低温の酸化処理を施すことによって形成されたものである。

本体４の左端面４ａ及び右端面４ｂには各内部電極３の一端面３ａのみが交互に露出しており、他の端面３ｂは半導体セラミック層２の内部に位置して本体４内に埋設されている。また、上記本体４の左端面４ａ及び右端面４ｂには外部電極５が形成されており、この外部電極５は内部電極３の一端面３ａと電気的に接続されている。例えばＡｇやＡｇ−Ｐｄ合金を焼付けて外部電極５とすることができる。

本発明において、半導体セラミック層２は下記の式（１）で示される化合物を含む焼結体から構成される。
（Ｂａ_{１−ｗ−ｘ}Ｓｒ_ｗＲＥ_ｘ）_α（Ｔｉ_１−ｙＴＭ_ｙ）Ｏ_３＋βＳｉＯ_２＋ｚＭｎＯ…（１）
式（１）において、ＲＥは、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ及びＥｒからなる群から選択される少なくとも１種の元素である。また、ＴＭは、Ｖ、Ｎｂ及びＴａからなる群から選択される少なくとも１種の元素である。

式（１）において、（Ｂａ_{１−ｗ−ｘ}Ｓｒ_ｗＲＥ_ｘ）_α（Ｔｉ_１−ｙＴＭ_ｙ）Ｏ_３の項は、チタン酸バリウム（ＢａＴｉＯ_３）のＢａサイトの一部をＳｒ、ＲＥで置換し、さらにＴｉサイトの一部をＴＭで置換することを示している。ただし、ＳｒによるＢａサイトの置換は任意である。本発明において、Ｂａサイトの一部をＲＥで置換し、かつＴｉサイトの一部をＴＭで置換することにより、低抵抗化を図りつつ酸化処理後に高いＰＴＣ特性を示すことができる。Ｂａサイトの一部をＲＥで置換し、またはＴｉサイトの一部をＴＭで置換しただけでは、この効果を得ることができない。なお、本発明において、低抵抗であるとは、２５℃における抵抗率Ｒ_２５℃（以下、室温抵抗率ということがある）が１×１０^３Ωｃｍ以下であることをいう。また、本発明において、高いＰＴＣ特性とは、以下の式（２）によるＰＴＣジャンプ（桁数）が４以上であることをいう。
ＰＴＣジャンプ＝Ｌｏｇ_１０（Ｒ_２５０℃／Ｒ_２５℃）…（２）
Ｒ_２５０℃：２５０℃における抵抗率
Ｒ_２５℃：２５℃における抵抗率

式（１）において、Ｂａサイトの一部をＳｒ、ＲＥで置換する量、さらにＴｉサイトの一部をＴＭで置換する量を示すｗ、ｘ及びｙは以下を満足する。
０≦ｗ≦０．３
０．００１≦ｘ＋ｙ≦０．００５
０．２≦ｙ／（ｘ＋ｙ）≦０．８

Ｓｒ置換量［ｗ］
Ｂａの一部をＳｒで置換することによりキュリー温度を変動させることができる。但し、ｘが増加するにつれてキュリー温度が低下し、ｘが０．３を超えるとキュリー温度と室温との差が小さくなるため、ｘの上限は０．３とする。なお、本発明においては、抵抗率がＲ_２５℃の２倍になる温度をキュリー温度と定義する。キュリー温度は、ＰＴＣサーミスタの用途に応じて調整する必要がある。例えば、電池パック内にＰＴＣサーミスタを入れて電池セルの温度を検出する場合があるが、電池パックに要求されるキュリー温度は８０〜９０℃である。よって、本発明のＰＴＣサーミスタを電池パック用に用いる場合には、ｗを０．０５≦ｗ≦０．０７５の範囲とすればよい。また後述する実施例で示すように、所定量のＳｒでＢａサイトの一部を置換することにより、Ｓｒで置換しない場合よりもＰＴＣ特性を向上させることができる。高いキュリー温度を得たい場合には、ｗは、０≦ｗ≦０．２５の範囲とすることが好ましく、さらには０．０５≦ｗ≦０．１５とすることが好ましい。ＰＴＣ特性を重視する場合には、ｗは、０．０５≦ｗ≦０．３の範囲とすることが好ましく、さらには０．１≦ｗ≦０．３とすることが好ましい。

ＲＥ、ＴＭ置換量［０．００１≦ｘ＋ｙ≦０．００５、０．２≦ｙ／（ｘ＋ｙ）≦０．８］ ＢａサイトのＲＥによる置換量及びＴｉサイトのＴＭによる置換量の合計を示すｘ＋ｙが少なくなると室温抵抗率が高く、かつＰＴＣジャンプが小さくなる傾向にある。また、ｘ＋ｙが多くなるとＰＴＣジャンプが小さくなる傾向がある。そこで本発明では、０．００１≦ｘ＋ｙ≦０．００５とする。好ましいｘ＋ｙは０．００２≦ｘ＋ｙ≦０．００５、さらに好ましいｘ＋ｙは０．００２≦ｘ＋ｙ≦０．００４である。

本発明において、ＢａサイトのＲＥによる置換量ｘ及びＴｉサイトのＴＭによる置換量ｙの合計ｘ＋ｙに対するｙの比率を示すｙ／（ｘ＋ｙ）の値が室温抵抗率及びＰＴＣ特性に影響を与える。ｙ／（ｘ＋ｙ）の値が小さくなるか、又は大きくなると、室温抵抗率が高くなるとともにＰＴＣジャンプが小さくなる傾向にある。そこで本発明は、０．２≦ｙ／（ｘ＋ｙ）≦０．８とする。好ましくは０．３≦ｙ／（ｘ＋ｙ）≦０．７、より好ましくは０．３５≦ｙ／（ｘ＋ｙ）≦０．６７である。

ＭｎＯ量［ｚ］
本発明において、ＭｎＯは、ＰＴＣ特性を向上させるのに有効である。ただし、ＭｎＯ量を示すｚが大きくなりすぎると室温抵抗率が高くなりすぎてＰＴＣ特性が得られず、温度の上昇に対して抵抗が減少するＮＴＣ（Negative Temperature Coefficient）特性を示す。そこで本発明は式（１）において、ＭｎＯ量を示すｚを０≦ｚ≦０．００１５とする。ｚは、０．０００２≦ｚ≦０．００１３の範囲とすることが好ましく、さらには０．０００５≦ｚ≦０．００１２とすることが好ましい。なお、半導体セラミック層がＭｎＯを含有する場合は、ＭｎＯを含有しない場合（ｚ＝０の場合）に比べて、ＰＴＣ特性が高くなる傾向にあるものの、条件によっては室温抵抗率が高くなる場合がある。

ＢａサイトとＴｉサイトとのｍｏｌ比［α］
ＢａサイトとＴｉサイトのｍｏｌ比を示すαが０．９９未満又はαが１．１を超えると、室温抵抗率が高くなり、ＰＴＣ特性が劣化してしまう。したがって、本発明のαは１．０２≦α≦１．０８の範囲とし、さらには１．０２≦α≦１．０５とすることが好ましい。

ＳｉＯ_２量［β］
ＳｉＯ_２は焼結助剤として機能するが、このＳｉＯ_２の量βは、ＢａサイトとＴｉサイトとのｍｏｌ比αと相関があり、両者が特定の関係にあるときに、低抵抗率と高いＰＴＣ特性を兼備することができる。そこで、本発明において、ＳｉＯ_２量βは、上述したαの数値範囲（１．０２≦α≦１．０８）内で、αの値に対して特定の関係を満たすようにする。すなわち、２．３５α−２．３７≦β≦２．３５α−２．３４に制御する。これにより、室温抵抗率及びＰＴＣ特性を積層型サーミスタ１として好ましい値とすることができる。なお、ＭｎＯの場合と同様、半導体セラミック層がＳｉＯ_２を含有する場合は、ＳｉＯ_２を含有しない場合（β＝０の場合）に比べて、ＰＴＣ特性が高くなるものの、条件によっては室温抵抗率が高くなる場合がある。したがって、本発明においては、ＰＴＣ特性及び室温抵抗率のいずれかを重視するかによって、ＭｎＯ及びＳｉＯ_２を添加するか否かを決定することもできる。

本発明による半導体セラミックス層２は焼結体で構成されるが、その空隙率は５〜２５％である。空隙率は室温抵抗率及びＰＴＣ特性と相関があり、空隙率が５％未満と低すぎるとＰＴＣ特性が劣化する。一方、空隙率が２５％を超えると、室温抵抗率が大きくなり、ＰＴＣ特性も劣化する。好ましい空隙率は１０〜２５％、さらに好ましくは１０〜２３％である。空隙率を変動させる要因として、組成及び還元焼成条件が挙げられる。組成が本発明の範囲内でも、還元焼成条件によっては、空隙率が５〜２５％の範囲以外の値になる場合もある。

＜積層型サーミスタの製造方法＞
上記した積層型サーミスタ１を作製するには、原料粉末を配合した後に仮焼し、得られた仮焼体を粉砕してスラリーを作製する。そして、そのスラリーを用いて半導体セラミック層用グリーンシートを作製した後、グリーンシートの上面に内部電極用ペーストを印刷して内部電極３を形成する。次いで、グリーンシートを積層して得られた積層体を焼結し、得られた本体４に対して酸化処理（熱処理）を施すのである。以下、各工程について詳述する。

主成分の原料粉末として、酸化物又は加熱により酸化物となる化合物を用いる。具体的にはＢａＣＯ_３、ＴｉＯ_２、ＳｒＣＯ_３、ＳｉＯ_２、Ｍｎ（ＮＯ_３）_２６Ｈ_２Ｏ、ＲＥの酸化物（例えばＹ_２Ｏ_３）、ＴＭの酸化物（例えば、Ｎｂ_２Ｏ_５）を用いることができる。なお、上述した原料粉末に限らず、２種以上の金属を含む複合酸化物の粉末を原料粉末としてもよい。各原料粉末の平均粒径は０．１〜３．０μｍの範囲で適宜選択すればよい。

原料粉末を上記式（１）の組成になるようにそれぞれ秤量した後、原料粉末を純水ならびに粉砕用ボールとともにナイロン製ポット内に入れて４〜８時間粉砕混合した後、乾燥させ混合粉末を得る。この混合粉末を仮成形し、１０００〜１１５０℃の範囲内で所定時間保持する仮焼を行う。このときの雰囲気はＮ_２又は大気とすればよい。仮焼の保持時間は０．５〜５時間の範囲で適宜選択すればよい。

次いで、この仮焼体を解砕して得た仮焼粉を純水ならびに粉砕用ボールとともにナイロン製ポットに入れ、これに溶剤、バインダ及び可塑剤を添加して１０〜２０時間混合し、所定粘度を有する半導体セラミック層用のスラリーを得る。この半導体セラミック層用スラリー中の溶剤、バインダ、可塑剤の含有量には制限はないが、例えば、溶剤の含有量は１０〜５０重量％、バインダの含有量は１〜１０重量％程度の範囲で設定することができる。また、スラリー中には、必要に応じて分散剤等を１０重量％以下の範囲で含有させることができる。

得られたスラリーを、ポリエステルフィルム等の上にドクターブレード法等で塗布、乾燥して、厚さ１０〜１００μｍのグリーンシートを作製する。このグリーンシートを短冊状に打ち抜いて多数の半導体セラミック層用グリーンシートを得た後、グリーンシートの上面に内部電極用ペーストをスクリーン印刷等で印刷して内部電極３を形成する。内部電極３はその一端面３ａのみがグリーンシートの端縁まで延びて、他の端面３ｂはグリーンシートの内側に位置するように形成する。なお、内部電極用ペーストは、Ｎｉ粉末又はＮｉ合金粉末と電気絶縁材（ワニス）を混合して調製することができる。Ｎｉ合金粉末としては、例えばＮｉ−Ｐｄ粉末を用いることができる。

次いで、半導体セラミック層２と内部電極３とが交互に重なり、かつ内部電極３の一端面３ａが半導体セラミック層２の左端縁、右端縁に交互に露出するようグリーンシートを積層し、その上面及び下面に内部電極３が形成されていない半導体セラミック層２を重ねる。これをプレスで積層方向に加圧、圧着する。圧着体をカッター等で所望のサイズに切断し、積層体とする。これにより、上記各内部電極３の一端面３ａのみが積層体の左端面又は右端面に露出し、残りの端面３ｂは積層体の内部に封入されることとなる。

積層体を大気中、４００〜６００℃で１〜２時間加熱保持してバインダを除去する。その後、還元雰囲気中、１１８０〜１２８０℃で０．５〜４時間積層体を焼結し、本体４を得る。還元雰囲気は例えば水素と窒素の混合雰囲気とすることができ、還元雰囲気中で焼結するのは、内部電極３としてのＮｉ系金属電極の酸化を防止するためである。

続いて、本体４に対して、酸化雰囲気中での酸化処理（熱処理）を施す。酸化処理の条件は内部電極３の酸化を防止しつつ、かつ半導体セラミック層２のＰＴＣ特性を改善することができるものとしなければならない。具体的には、本体４を、大気等の酸化雰囲気中において、５００〜８５０℃、好ましくは５５０〜６５０℃の温度で、０．５〜６時間、好ましくは０．４〜６時間、より好ましくは０．４〜３時間、加熱保持することにより、酸化処理を行うことができる。酸化処理温度が５００℃未満では、酸化処理が十分に進行しない傾向がある。また酸化処理温度が８５０℃を超えると、内部電極３が酸化してしまう傾向がある。酸化処理の際、酸素濃度を変動させることにより、室温抵抗率及びＰＴＣ特性を変動させることができる。酸素濃度は酸化処理温度及び酸化処理時間に応じて設定する必要があり、酸化処理温度が５５０〜６５０℃、酸化処理時間が２時間のときには酸素濃度は１０〜３０％程度とすればよく、酸化処理時間が２時間であっても酸化処理温度がより高温のときには酸素濃度は１．０％以下、さらには０．１〜０．５％程度とすることが好ましい。なお、酸化処理の温度及び時間は本体４の寸法に応じて適宜設定する必要がある。

酸化処理後の本体４の左端面４ａ及び右端面４ｂに外部電極用ペーストを塗布した後、大気中、５５０〜６５０℃で焼き付けて外部電極５を形成して外部電極５と内部電極３の一端面３ａとを電気的に接続することにより、図１に示した積層型サーミスタ１を得ることができる。外部電極用ペーストとしては、例えばＡｇペーストやＡｇ−Ｐｄペーストを用いることができる。

以下、本発明を具体的な実施例に基づいて説明する。
［実施例１］
ＢａＣＯ_３、ＴｉＯ_２、ＳｒＣＯ_３、ＲＥ酸化物、ＴＭ酸化物、ＳｉＯ_２及びＭｎ（ＮＯ_３）_２・６Ｈ_２Ｏを下記式（Ａ）の組成になるようにそれぞれ秤量した後、純水ならびに粉砕用ボールとともにナイロン製ポット内に入れて６時間混合した後、乾燥させ混合粉末を得た。なお、ＲＥ酸化物、ＴＭ酸化物は以下の通りである。また、下記組成の２．３５α−２．３９及び２．３５α−２．３２は、各々０．００７、０．０７７となり、β＝０．０５であるから、２．３５α−２．３９＜β＜２．３５α−２．３２を満足する。
（Ｂａ_{０．７７２}Ｓｒ_{０．２２３}ＲＥ_ｘ）_１．０２（Ｔｉ_１−ｙＴＭ_ｙ)Ｏ_３＋０．０５ＳｉＯ_２＋０．００１Ｍｎ ・・・（Ａ）
ＲＥ（ｘ）、ＴＭ（ｙ）：表１、表２
ＲＥ酸化物：Ｙ_２Ｏ_３、Ｇｄ_２Ｏ_３、Ｌａ_２Ｏ_３、Ｃｅ_２Ｏ_３、Ｐｒ_２Ｏ_３、Ｓｍ_２Ｏ_３、Ｄｙ_２Ｏ_３、Ｅｒ_２Ｏ_３、Ｎｄ_２Ｏ_３
ＴＭ酸化物：Ｎｂ_２Ｏ_５、Ｖ_２Ｏ_５、Ｔａ_２Ｏ_５

以上の混合粉末を仮成形し、１１５０℃で４時間保持する仮焼を行った。このときの雰囲気は大気中とした。次いで、この仮焼体を解砕して得た仮焼粉末（平均粒径１μｍ）を純水ならびに粉砕用ボールとともにナイロン製ポットに入れ、これに溶剤、バインダ及び可塑剤を添加して３本ロールにて２０時間混合し、半導体セラミック層形成用スラリーを得た。なお、溶剤、バインダ、可塑剤の配合比はそれぞれ以下の通りとした。
溶剤：粉末１００重量部に対して５０重量部配合した。
バインダ：粉末１００重量部に対して５重量部配合した。
可塑剤：粉末１００重量部に対して２．５重量部配合した。

得られた半導体セラミック層形成用スラリーをポリエステルフィルムの上にドクターブレード法で塗布、乾燥して厚さ８０μｍのグリーンシートを作製した。このグリーンシートを５０ｍｍ×５０ｍｍの寸法に打ち抜いて多数枚のセラミック層用グリーンシートを得た後、グリーンシートの上面に内部電極用ペーストをスクリーン印刷で印刷して内部電極を形成した。なお、内部電極用ペーストは、平均粒径０．２μｍのＮｉ粉末１００重量部に対して電気絶縁材としてのＢａＴｉＯ_３を１０重量部加え、混練して調製したものである。

内部電極の一端面がセラミック層の左端部、右端部に交互に露出するようグリーンシートを積層し、その上面及び下面に、内部電極が形成されていないグリーンシートを重ね、これをプレスで積層方向に加圧、圧着した。圧着体をカッターで切断し、２ｍｍ×１．２ｍｍ×１．２ｍｍの積層体を得た。

積層体を大気中、６００℃で２時間加熱保持してバインダを除去した後、還元雰囲気中、１２００℃で２時間、積層体を焼結し、焼結体を得た。還元雰囲気は水素と窒素の混合雰囲気とし、水素と窒素の比率は１：９９とした。

続いて焼結体を大気中、８００℃で２時間加熱保持することにより、酸化処理を行った。なお、酸素濃度は０．２％とした。酸化処理後の焼結体の左端面及び右端面にＡｇペーストを塗布した後、大気中６５０℃で焼き付けて外部電極を形成し、図１に示す構成の積層型サーミスタ１を得た。得られた積層型サーミスタ１について、２５〜２５０℃における抵抗率を測定し、かつＰＴＣジャンプを求めた。また、半導体セラミック層２の空隙率を測定した。その結果を表１、表２に示す。空隙率は、ポロシメータにより測定した。

表１、表２に示すように、ＲＥによるＢａサイトの置換又はＴＭによるＴｉサイトの置換のいずれか一方しか行っていない場合（Ｎｏ．１、１６、１７、２０、２３、２８、２９、３２の場合）には、ＰＴＣジャンプが４未満となるか、またはＲ_２５℃が１．０×１０^３Ωｃｍを超えることが確認された。

ｘ＋ｙ（ｍｏｌ）が０．００１未満であるＮｏ．２〜４、または０．００５を超えるＮｏ．１７〜２０では、ＰＴＣジャンプが４未満の特性となってしまった。これに対して、ｘ＋ｙが０．００１〜０．００５の範囲であるＮｏ．５、７〜１２、１４、１５では、Ｒ_２５℃が１．０×１０^３Ωｃｍ以下、かつＰＴＣジャンプが４以上の特性を得ることができた。また、ｘ＋ｙは０．００３近傍が最も好ましいことが確認された。

ｙ／（ｘ＋ｙ）についてみると、ｙ／（ｘ＋ｙ）が０．２未満又は０．８を超えるＮｏ．６、１３では、ＰＴＣジャンプが４未満の特性となってしまった。これに対して、ｙ／（ｘ＋ｙ）が０．２〜０．８の範囲内であるＮｏ．７〜１２、１４、１５では、Ｒ_２５℃が１．０×１０^３Ωｃｍ以下、かつＰＴＣジャンプが４以上の特性を得ることができた。

本発明において、本体の空隙率は５〜２５％である。空隙率はＲ_２５℃及びＰＴＣ特性と相関があり、空隙率が５％未満と低すぎるとＰＴＣ特性が劣化する。一方、空隙率が２５％を超えると、Ｒ_２５℃が大きくなり、ＰＴＣ特性も劣化する。例えば表１のＮｏ．２６の空隙率は２７％（２５％超の値）であり、Ｒ_２５℃が１．０×１０^３Ωｃｍより高くなっている。また、Ｎｏ．２７はＲ_２５℃が２．０×１０^１Ωｃｍと低く、ＰＴＣジャンプも０．１と低かった。

表２に示すように、ＲＥについては、Ｙ以外のＧｄ、Ｌａ、Ｃｅ、Ｐｒ、Ｓｍ、Ｄｙ、Ｅｒ及びＮｄ、また、ＴＭについてはＮｂ以外のＶ及びＴａであっても、ｘ＋ｙ及びｙ／（ｘ＋ｙ）が各々本発明の範囲にあると、Ｒ_２５℃が１．０×１０^３Ωｃｍ以下、かつＰＴＣジャンプが４以上の特性を得ることができた。表１、表２より、ＲＥとしてＹ及びＧｄの１種または２種、ＴＭとしてＮｂを選択した場合に、Ｒ_２５℃及びＰＴＣジャンプの特性が最も優れることがわかった。

［実施例１ａ］
次に半導体セラミック層の組成が下記式（Ｂ）の組成となるように原料粉末を秤量した以外は、試料Ｎｏ．１〜６２と同様にして、試料１ａ〜６２ａの積層型サーミスタをそれぞれ作製した。
（Ｂａ_{０．７７２}Ｓｒ_{０．２２３}ＲＥ_ｘ）_０．９９（Ｔｉ_１−ｙＴＭ_ｙ)Ｏ_３ ・・・（Ｂ）
ＲＥ（ｘ）、ＴＭ（ｙ）：表１ａ、表２ａ
ＲＥ酸化物：Ｙ_２Ｏ_３、Ｇｄ_２Ｏ_３、Ｌａ_２Ｏ_３、Ｃｅ_２Ｏ_３、Ｐｒ_２Ｏ_３、Ｓｍ_２Ｏ_３、Ｄｙ_２Ｏ_３、Ｅｒ_２Ｏ_３、Ｎｄ_２Ｏ_３
ＴＭ酸化物：Ｎｂ_２Ｏ_５、Ｖ_２Ｏ_５、Ｔａ_２Ｏ_５
なお、上記組成では、α＝０．９９であるから、２．３５α−２．３２は、０．００６５となり、ＳｉＯ_２の量を示すβは０であるから、上記組成式は、０≦β＜２．３５α−２．３２を満足する。なお、上記組成では、ＭｎＯの量を示すｚは０である。

得られた各積層型サーミスタについて、実施例１と同様に、２５〜２５０℃における抵抗率を測定し、かつＰＴＣジャンプを求め、また、焼結体の空隙率を測定した。その結果を表１ａ、表２ａに示す。

表１ａ、表２ａに示すように、原料粉末にＳｉＯ_２及びＭｎＯを含有させない場合であっても、半導体セラミック層が、（Ｂａ_{１−ｗ−ｘ}Ｓｒ_ｗＲＥ_ｘ）_α（Ｔｉ_１−ｙＴＭ_ｙ）Ｏ_３＋βＳｉＯ_２＋ｚＭｎＯ…（１）で示される化合物を含む空隙率が５〜２５％の焼結体から構成され、以下の条件を満たす試料においては、Ｒ_２５℃が１×１０^３［Ωｃｍ］以下で、かつＰＴＣジャンプが４以上であることが確認された。
０≦ｗ≦０．３
０．００１≦ｘ＋ｙ≦０．００５
０．２≦ｙ／（ｘ＋ｙ）≦０．８
０≦ｚ≦０．００１５
０．９９≦α＜１．０２の場合、０≦β＜２．３５α−２．３２

［実施例２］
下記式（Ｃ）の組成となるように原料粉末を秤量した以外は、実施例１と同様にして積層型サーミスタを作製した。
（Ｂａ_{０．７７２}Ｓｒ_{０．２２３}ＲＥ_ｘ）_α（Ｔｉ_１−ｙＴＭ_ｙ）Ｏ_３＋βＳｉＯ_２＋０．００１ＭｎＯ …（Ｃ）
ｘ＝０．００１５、ｙ＝０．００１５（ｘ＋ｙ＝０．００３０、ｙ／（ｘ＋ｙ）＝０．５）
得られた積層型サーミスタについて、実施例１と同様に、２５〜２５０℃における抵抗率を測定し、かつＰＴＣジャンプを求め、また、焼結体の空隙率を測定した。その結果を表３に示す。

表３に示すように、αを固定してβを変動させることにより、Ｒ_２５℃、ＰＴＣ特性及び空隙率が変動することが確認された。また、αに対してβが小さすぎても、また大きすぎても、室温抵抗率、ＰＴＣ特性が劣化してしまうことが確認された。例えばβの値が０．０５ｍｏｌと同一であるＮｏ．７２とＮｏ．７６とを比較すると、αが１．０２であるＮｏ．７２についてはＲ_２５℃が１．０×１０^３［Ωｃｍ］以下を示し、かつＰＴＣジャンプが４以上と高いＰＴＣ特性を示したのに対して、αが１．０４であるＮｏ．７６についてはＰＴＣジャンプが１と低かった。つまり、０．０５ｍｏｌというＳｉＯ_２添加量はαが１．０２の場合には適しているが、αが１．０４の場合には不適であることが確認された。同様に、βの値が０．２４ｍｏｌと同一であるＮｏ．８７とＮｏ．９０とを比較すると、αが１．１０であるＮｏ．９０についてはＲ_２５℃が低く、かつＰＴＣジャンプが４とＰＴＣ特性も高かったが、αが１．０８であるＮｏ．８７についてはＲ_２５℃が高く、ＰＴＣジャンプが１と低かった。

図２は、αが１．０２≦α≦１．１の範囲内であるＮｏ．７０〜９１のα及びβをプロットしたグラフである。図２中、Ｒ_２５℃が１×１０^３［Ωｃｍ］以下で、かつＰＴＣジャンプが４以上である試料は円（○）でプロットし、Ｒ_２５℃又はＰＴＣジャンプが上記範囲外のものをバツ（×）でプロットした。図２に示す結果から、１．０２≦α≦１．１において２．３５α−２．３９＜β＜２．３５α−２．３２を満足する試料Ｎｏ．７１〜７３，７７，７８，８１，８３〜８５，８９，９０においては、Ｒ_２５℃が１×１０^３［Ωｃｍ］以下で、かつＰＴＣジャンプが４以上であることが確認できた。また、図２及び表３に示す結果から、α及びβが、２．３５α−２．３７≦β≦２．３５α−２．３４を満足することによって、Ｒ_２５℃を更に低くし、かつＰＴＣジャンプを更に大きくできることが確認された。

図３は、αが０．９９≦α＜１．０２の範囲内であるＮｏ．１３１〜１４０のα及びβを、図２の場合と同様にプロットしたグラフである。図３に示す結果から、０．９９≦α＜１．０２において０≦β＜２．３５α−２．３２を満足する試料Ｎｏ．１３２，１３４，１３５，１３７〜１３９においては、Ｒ_２５℃が１×１０^３［Ωｃｍ］以下で、かつＰＴＣジャンプが４以上であることが確認できた。

上述のように、表３、図２、及び図３に示す結果から、βは単独で決定すべきではなく、αに応じて決定すべきであり、１．０２≦α≦１．１の場合、２．３５α−２．３９＜β＜２．３５α−２．３２、０．９９≦α＜１．０２である場合、０≦β＜２．３５α−２．３２、となるようにα及びβを制御することによって、Ｒ_２５℃が低く、且つＰＴＣ特性に優れた積層型サーミスタが得られることが確認された。

なお、表３に示すように、αが０．９９未満であるＮｏ．１３１では、ＰＴＣ特性が劣化してしまった。また、αが１．１０を超えるＮｏ．９４、９５においては、Ｒ_２５℃が高くなり、ＰＴＣ特性も劣化してしまった。したがって、αを０．９９≦α≦１．１の範囲とすることによって、これらの傾向を回避できることが確認された。また、Ｒ_２５℃を低下させ、且つ、ＰＴＣ特性を向上させるためには、αは１．０２≦α≦１．０８の範囲とすることが好ましく、１．０２≦α≦１．０５とすることがより好ましいことが確認された。

次に、表３のＮｏ．７２について、仮焼温度を表４に示すように変えた以外は、Ｎｏ．７２と同様にして積層型サーミスタを作製した。得られた積層型サーミスタについて、以上と同様にして、２５〜２５０℃における抵抗率を測定し、かつＰＴＣジャンプを求めた。その結果を表４に示す。

表４に示すように、仮焼温度を変えることにより、Ｒ_２５℃及びＰＴＣ特性が変動することがわかった。また、表４より、本発明の効果を享受するためには、仮焼温度を１０００〜１１５０℃とすることが好ましいことが確認された。

［実施例３］
下記式（Ｄ）の組成となるように原料粉末を秤量した以外は、実施例１と同様にして積層型サーミスタを作製した。ただし、ｗは表５に示す通りとした。得られた積層型サーミスタについて、実施例１と同様に、２５〜２５０℃における抵抗率を測定し、かつＰＴＣジャンプを求め、また、焼結体の空隙率を測定した。その結果を表５に示す。
（Ｂａ_{０．９９５−ｘ−ｗ}Ｓｒ_ｗＹ_ｘ）_１．０２（Ｔｉ_１−ｙＮｂ_ｙ）Ｏ_３＋０．０５ＳｉＯ_２＋０．００１ＭｎＯ ・・・（Ｄ）
ｘ＝０．００１５、ｙ＝０．００１５（ｘ＋ｙ＝０．００３０、ｙ／（ｘ＋ｙ）＝０．５）

表５に示すように、ＢａをＳｒで置換することによりキュリー温度及びＰＴＣ特性が変動することがわかった。また、ｗが多くなるにつれてＰＴＣ特性が向上するが、その一方でキュリー温度が低下してしまうため、ｗは０≦ｗ≦０．３、さらには０≦ｗ≦０．２５とすることが好ましいことが確認された。また、４を超えるＰＴＣジャンプを得たい場合には、ｗは、０．０５≦ｗ≦０．３の範囲とすることが好ましく、さらには０．１≦ｗ≦０．３とすることが好ましいことが確認された。

［実施例４］
下記式（Ｅ）の組成となるように原料粉末を秤量した以外は、実施例１と同様にして積層型サーミスタを作製した。ただし、ｚは表６に示す通りとした。得られた積層型サーミスタについて、実施例１と同様に、２５〜２５０℃における抵抗率を測定し、かつＰＴＣジャンプを求め、また、焼結体の空隙率を測定した。その結果を表６に示す。
（Ｂａ_{０．７７２}Ｓｒ_{０．２２３}Ｙ_ｘ）_１．０２（Ｔｉ_１−ｙＮｂ_ｙ）Ｏ_３＋０．０５ＳｉＯ_２＋ｚＭｎＯ …（Ｅ）
ｘ＝０．００１５、ｙ＝０．００１５（ｘ＋ｙ＝０．００３０、ｙ／（ｘ＋ｙ）＝０．５）

表６に示すように、ＭｎＯ量が０〜０．００２ｍｏｌの場合には４以上というＰＴＣジャンプを示したが、その量が０．１ｍｏｌになるとＰＴＣ特性が得られなくなった。また表６に示すように、ＭｎＯ量が０．００１ｍｏｌの場合にはＭｎＯ量が０ｍｏｌの場合と同等の２５℃における抵抗率Ｒ_２５℃を示すが、ＭｎＯ量が０．００２ｍｏｌの場合には２５℃における抵抗率Ｒ_２５℃が大幅に増加することが確認された。したがって、低いＲ_２５℃及び高いＰＴＣ特性を兼備するには、ＭｎＯ量、つまりｚは０≦ｚ≦０．００１５、さらには０．０００５≦ｚ≦０．００１とすることが好ましいことが確認された。

[実施例５]
下記式（Ｆ）の組成となるように原料粉末を秤量した以外は、実施例１と同様にして積層型サーミスタを作製した。ただし、還元焼成後の焼結体に表７に示す各条件で酸化処理を行った。得られた積層型サーミスタの端部にブラスト処理を施し、Ｎｉ内部電極を露出させた後、Ａｇペーストを塗布し、Ｎｉ内部電極の抵抗率（２５℃）を測定した。その結果を表７に示す。
（Ｂａ_{０．７７２}Ｓｒ_{０．２２３}Ｙ_ｘ）_１．０２（Ｔｉ_１−ｙＮｂ_ｙ）Ｏ_３＋０．０５ＳｉＯ_２＋０．００１ＭｎＯ ・・・（Ｆ）
ｘ＝０．００１５、ｙ＝０．００１５（ｘ＋ｙ＝０．００３０、ｙ／（ｘ＋ｙ）＝０．５）

表７に示すように、酸素濃度が０．２％、２．０％、２０．８％と高くなるにつれてＮｉ内部電極の抵抗率が上昇し、Ｎｉ内部電極の酸化が進むといえることが確認された。但し、酸化処理温度が５００℃又は６００℃の場合には酸素濃度が２０．８％と高くても、抵抗率の上昇を抑制することができた。よって、Ｎｉ内部電極の酸化を防止するには、酸化処理温度は５００〜６５０℃とすることが好ましく、５５０〜６００℃とすることがより好ましいことが確認できた。また、Ｎｉ内部電極の酸化防止かつＰＴＣ特性の改善効果が大きいという観点からは５５０〜６５０℃で酸化処理を行うことが好ましいことが確認された。

酸化処理温度が８００℃又は７００℃の場合、酸素濃度が０．２％から２．０％になると急激に抵抗が増大するため、酸素濃度は１．０％以下、さらには０．１〜０．５％とすることが好ましいことが確認された。

本実施の形態における、積層型サーミスタを説明するための断面図である。 試料Ｎｏ．７０〜９１のα及びβをプロットしたグラフである。 試料Ｎｏ．１３１〜１４０のα及びβをプロットしたグラフである。

符号の説明

１…積層型サーミスタ、２…半導体セラミック層、３…内部電極、４…本体、５…外部電極。

Claims (6)

1. 半導体セラミック層と内部電極とが交互に積層されるとともに、前記内部電極と電気的に接続された外部電極を有し、正の抵抗温度特性を有する積層型サーミスタであって、
   前記内部電極はＮｉ系金属から構成され、
   前記半導体セラミック層は、
   （Ｂａ_{１−ｗ−ｘ}Ｓｒ_ｗＲＥ_ｘ）_α（Ｔｉ_１−ｙＴＭ_ｙ）Ｏ_３＋βＳｉＯ_２＋ｚＭｎＯ…（１）で示される化合物を含む空隙率が５〜２５％の焼結体から構成され、
   前記式（１）において、
   前記ＲＥは、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ及びＥｒからなる群から選択される少なくとも１種の元素、
   前記ＴＭは、Ｖ、Ｎｂ及びＴａからなる群から選択される少なくとも１種の元素であり、
   ｗ、ｘ、ｙ、ｚ、β（いずれもｍｏｌ）、及びα（Ｂａサイト／Ｔｉサイトのｍｏｌ比）は、以下を満足することを特徴とする積層型サーミスタ。
   ０≦ｗ≦０．３
   ０．００１≦ｘ＋ｙ≦０．００５
   ０．２≦ｙ／（ｘ＋ｙ）≦０．８
   ０≦ｚ≦０．００１５
   １．０２≦α≦１．０８
   ２．３５α−２．３７≦β≦２．３５α−２．３４
2. 前記式（１）において、ｘ及びｙが以下を満足することを特徴とする請求項１に記載の積層型サーミスタ。
   ０．００２≦ｘ＋ｙ≦０．００５
   ０．３≦ｙ／（ｘ＋ｙ）≦０．７
3. 前記ＲＥがＹ及びＧｄの１種又は２種、前記ＴＭがＮｂであることを特徴とする請求項１又は２に記載の積層型サーミスタ。
4. 前記式（１）において、ｗが以下を満足することを特徴とする請求項１〜３のいずれかに記載の積層型サーミスタ。
   ０．０５≦ｗ≦０．３
5. 前記式（１）において、ｚが以下を満足することを特徴とする請求項１〜４のいずれかに記載の積層型サーミスタ。
   ０．０００２≦ｚ≦０．００１３
6. 半導体セラミック層とＮｉ系金属から構成される内部電極とが交互に積層されるとともに、前記内部電極と電気的に接続された外部電極を有し、正の抵抗温度特性を有する積層型サーミスタの製造方法であって、
   原料粉末を１０００〜１１５０℃で仮焼して得られた仮焼粉とバインダとからなる前記半導体セラミック層形成用のシートを作製する工程と、
   前記半導体セラミック層形成用のシートと前記内部電極用材料とが交互に積層された積層体を得る工程と、
   前記積層体を還元雰囲気中、１１８０〜１２８０℃で焼結し、焼結体を得る工程と、
   前記焼結体を酸化雰囲気中、５００〜８５０℃で熱処理する工程と、を備え、
   前記半導体セラミック層は、
   （Ｂａ_{１−ｗ−ｘ}Ｓｒ_ｗＲＥ_ｘ）_α（Ｔｉ_１−ｙＴＭ_ｙ）Ｏ_３＋βＳｉＯ_２＋ｚＭｎＯ…（１）で示される化合物を含む空隙率が５〜２５％の焼結体から構成され、
   前記式（１）において、
   前記ＲＥは、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｇｄ、Ｄｙ及びＥｒからなる群から選択される少なくとも１種の元素、
   前記ＴＭは、Ｖ、Ｎｂ及びＴａからなる群から選択される少なくとも１種の元素であり、
   ｗ、ｘ、ｙ、ｚ、β（いずれもｍｏｌ）、及びα（Ｂａサイト／Ｔｉサイトのｍｏｌ比）は、以下を満足することを特徴とする積層型サーミスタの製造方法。
   ０≦ｗ≦０．３
   ０．００１≦ｘ＋ｙ≦０．００５
   ０．２≦ｙ／（ｘ＋ｙ）≦０．８
   ０≦ｚ≦０．００１５
   １．０２≦α≦１．０８
   ２．３５α−２．３７≦β≦２．３５α−２．３４

Images