KR101333259B1 - 저항가변소자 및 그 제조 방법 - Google Patents

저항가변소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101333259B1
KR101333259B1 KR1020120053289A KR20120053289A KR101333259B1 KR 101333259 B1 KR101333259 B1 KR 101333259B1 KR 1020120053289 A KR1020120053289 A KR 1020120053289A KR 20120053289 A KR20120053289 A KR 20120053289A KR 101333259 B1 KR101333259 B1 KR 101333259B1
Authority
KR
South Korea
Prior art keywords
internal electrode
sheet
resistance variable
space portion
molded
Prior art date
Application number
KR1020120053289A
Other languages
English (en)
Inventor
박인길
노태형
박성철
송준백
김상태
Original Assignee
주식회사 이노칩테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노칩테크놀로지 filed Critical 주식회사 이노칩테크놀로지
Priority to KR1020120053289A priority Critical patent/KR101333259B1/ko
Application granted granted Critical
Publication of KR101333259B1 publication Critical patent/KR101333259B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06526—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 저항가변소자 및 그 제조방법에 관한 것으로, 상세하게는 공간부를 구비하고 제조 공정이 용이한 저항가변소자 및 그 제조방법에 관한 것이다. 본 발명의 실시 형태에 따른 저항가변소자는 반도성 특성을 가지는 복수개의 반도성 세라믹 시트와 상기 반도성 세라믹 시트들 사이에 형성된 내부전극을 구비하는 본체와, 상기 내부전극의 상기 본체의 내부에 마련되고, 상기 내부전극의 적어도 일부가 노출되는 비어있는 공간부를 포함한다.

Description

저항가변소자 및 그 제조 방법 {Variable Resistor Element And Fabrication Methods Thereof}
본 발명은 저항가변소자 및 그 제조 방법에 관한 것으로, 상세하게는 반도성 세라믹 시트가 적층되어 제조된 저항가변소자, 그의 제조 방법에 관한 것이다.
최근, 전자부품의 면 실장 대응의 요구가 강해지고, 적층형 저항가변소자의 일종인 PTC(Positive Temperature Coefficient) 서미스터도 예외없이 소형화 및 저 저항화가 요구되고 있다. 주성분으로 티탄산바륨(BaTiO3)을 포함하는 반도성 세라믹 소자인 PTC 서미스터는 저항-온도 특성, 전류-전압 특성(static characteristics), 및 전류-시간 특성(dynamic characteristics)의 3가지 기본 성질을 가진다.
PTC 서미스터는 낮은 온도에서는 비교적 작은 저항치를 갖지만 어떤 온도에 도달하면, 이 온도부터 갑자기 저항이 증가하며 그 증가 폭도 대단히 크다. 이때 물론 전류가 인가되어도 이 온도 이상에서는 전류가 흐르기 어렵게 된다. 이처럼 저항이 급변하는 온도를 큐리 온도 또는 큐리점(curie point)이라 하며 온도가 이를 넘어서면 정특성의 저항 급증 영역에 들어가게 된다. PTC 서미스터를 과전류 보호용으로 사용하기 위해서는 온도의 변화에 민감하게 저항이 증가 되어, 저항 증가에 의해 과전류를 차단시켜야 한다. 즉, 과전류에 의한 줄 열 발생 시 발열하여 큐리 온도를 넘어선 온도에서 저항이 급증하고, 전류의 흐름을 억제하는 과전류 차단 특성이 중요하다.
종래의 PTC 서미스터 소자는 내부에 내부전극이 형성되며, 과전류에 의한 줄 열 발생 시 내부에 교차하여 적층된 내부전극이 오버랩되는 영역에서 열이 집중되는데, 이 열이 소자를 따라 전도되어 열손실이 발생한다. 이러한 열손실의 발생에 의하여 과전류 차단 특성이 감소되고, 과전류 차단을 위한 스위칭 속도가 느려지는 문제점이 야기된다.
JP 2009-0007283 A1
본 발명은 열손실이 차단 또는 억제된 저항가변소자 및 그 제조 방법을 제공한다.
또한, 본 발명은 과전류에 의한 열손실을 차단 또는 억제시켜 과전류 차단 특성이 향상된 저항가변소자 및 그 제조 방법을 제공한다.
본 발명의 실시 형태에 따른 저항가변소자는 복수개의 세라믹 시트와 상기 세라믹 시트들 사이에 형성된 내부전극을 구비하는 본체와, 상기 본체의 내부이면서 상기 내부전극의 외측에 마련되고 비어있는 공간부와, 상기 내부전극과 연결되고 상기 본체의 외부면에 형성된 외부전극을 포함한다.
또한, 상기 공간부는 상기 내부전극의 최상측 및 최하측 중 적어도 일측에 형성되는 것을 포함한다.
또한, 상기 공간부는 상기 내부전극의 장변 방향 및 단변 방향 중 적어도 일변 방향으로 형성되는 것을 포함한다.
또한, 상기 공간부는 상기 내부전극의 상부 및 하부를 덮는 세라믹 시트에 각각 형성되는 것을 포함한다.
또한 상기 공간부는 상기 내부전극의 장변 방향으로 연장되고, 상기 세라믹 시트 복수개를 관통하여 연결되도록 형성되는 것을 포함한다.
또한, 상기 공간부는 상기 내부전극의 단변 방향으로 연장되고, 서로 다른 상기 세라믹 시트 층에서 마주 보고 형성되는 것을 포함한다.
또한, 상기 공간부는 복수개가 형성되며, 상기 본체 내부에서 상하 방향으로 서로 다른 면 또는 수평 방향으로 서로 다른 면에 위치하는 것을 포함한다.
또한, 상기 세라믹 시트 중 적어도 일부는 서미스터 특성을 가지는 것을 포함한다.
또한, 상기 내부전극은 다수의 기공을 가지는 저항가변소자.
또한, 상기 세라믹 시트 중 적어도 일부는 다수의 기공을 가지는 저항가변소자.
또한, 본 발명의 실시 형태는 복수개의 성형 시트를 마련하는 과정과, 상기 성형 시트 중 적어도 일부 시트에 비어 있는 공간부를 형성하는 과정과, 내부전극을 형성하는 과정과, 상기 성형 시트들을 적층 하여 성형체를 마련하는 과정과, 상기 성형체를 소결하여 소결체를 마련하는 과정을 포함한다.
또한, 상기 공간부는 상기 내부전극의 적어도 일부가 노출되도록 형성하는 것을 포함한다.
또한, 상기 내부전극의 상측 또는 하측 중 적어도 일측에 상기 공간부가 형성된 상기 성형 시트를 적층하여 상기 성형체를 형성하는 것을 포함한다.
또한, 상기 성형 시트의 적어도 일부에는 상기 공간부와 상기 내부전극을 함께 형성하는 것을 포함한다.
또한, 상기 공간부를 상기 성형 시트 내에 이격하여 각각 형성하고 이들 사이에 상기 내부전극을 형성하는 것을 포함한다.
또한, 상기 공간부를 상기 성형 시트의 일변 방향으로 형성하고, 상기 공간부와 이격하여 시트의 타변까지 연장되도록 내부전극을 형성하는 것을 포함한다.
또한, 상기 공간부 및 내부전극이 형성된 시트를 적층하여 상하 방향으로 연결되는 공간부를 형성하는 것을 포함한다.
또한, 상기 내부전극이 양측으로 교호로 노출되게 상기 성형 시트를 적층하여 상기 성형체를 형성하는 것을 포함한다.
또한, 상기 내부전극을 발포제를 함유하는 내부전극 페이스트를 이용하여 제작하는 것을 포함한다.
또한, 상기 성형 시트는 발포제를 함유하도록 제작하는 것을 포함한다.
또한, 상기 발포제는 유기성 물질인 것을 포함한다.
본 발명의 실시 형태에 따른 저항가변소자는 내부에 공간부를 마련하여, 과전류에 의해 열이 발생하는 경우 열전도에 의한 열손실을 차단할 수 있다. 즉, 공간부가 발생 된 열이 전도되어 손실되는 것을 차단 혹은 억제할 수 있다. 이에 열손실을 감소시켜 과전류 발생시 고저항 상태로 신속하게 전환시켜, 과전류 차단 기능을 향상시킨다. 또한, 열손실을 감소시켜 과전류 발생시 고저항 상태로 빠르게 전환되므로, 기존 구조보다 빠르게 과전류를 차단할 수 있다.
또한, 신속한 스위칭에 의한 과전류 차단에 의하여 저항가변소자와 연결된 전자회로 및 전자기기를 안정적으로 보호할 수 있다.
또한, 저항가변소자 제조시 적층 공정에서 성형 시트에 공간부를 형성한 후 함께 적층 하므로, 소자 제조 공정 수의 증가 없이 간단한 과정에 의해 소자를 제조할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 저항가변소자의 결합 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 저항가변소자의 분해 사시도이다.
도 3은 본 발명의 제 2 실시예에 따른 저항가변소자의 결합 단면도이다.
도 4는 본 발명의 제 2 실시예에 따른 저항가변소자의 분해 사시도이다.
도 5는 본 발명의 제 3 실시예에 따른 저항가변소자의 결합 단면도이다.
도 6은 본 발명의 제 3 실시예에 따른 저항가변소자의 분해 사시도이다.
도 7은 본 발명의 실시 방법에 따른 저항가변소자의 제조 방법을 도시한 공정 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 형태를 상세히 설명하기로 한다. 그러나 본 발명은 이하에 개시되는 실시 형태에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 실시 형태들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위해서 두께를 확대 표현하였으며 도면 부호는 동일한 요소를 지칭하도록 하였다.
우선, 본 발명 실시 형태의 저항가변소자는 복수개의 세라믹 시트와 세라믹 시트들 사이에 형성된 내부전극을 구비하는 본체, 본체의 내부이면서 내부전극의 외측에 마련되고 비어있는 공간부 및 내부전극과 연결되고 본체의 외부 면에 형성된 외부전극을 포함한다.
이때 공간부는 본체의 내부 어느 위치에라도 형성될 수 있으며, 내부전극보다는 외측으로 형성된다. 즉, 공간부는 본체 내에서 내부전극이 형성되어 있는 영역보다는 외측으로 형성되며, 특히 복수의 내부전극이 중첩되는 영역에 대응하도록 형성되는 것이 좋다. 예컨대, 내부전극은 반도성 세라믹 시트를 사이에 두고 좌우 방향으로 교호 배치되며, 본체의 양 측면에서 외부전극과 연결되므로, 상하 내부전극이 중첩되는 영역이 생기게 된다. 이처럼 내부전극이 중첩되는 영역의 상부, 하부 및 측면 중 적어도 일 영역에 공간부가 형성되는 것이 좋다. 이는 내부전극이 중첩되는 영역에 집중되는 열의 전도를 효율적으로 차단할 수 있기 때문이다. 또한, 공간부는 내부전극의 적어도 일부가 노출되도록 형성되어도 좋다. 즉, 내부전극와 인접하는 혹은 접촉하는 위치에 공간부를 형성하여, 내부전극이 비어있는 공간부에 노출되도록 할 수 있다. 이처럼 내부전극을 공간부에 노출시키므로, 내부전극 영역에 집중되는 열의 전도를 차단할 수 있다. 공간부는 본체 내에 비어있는 영역 혹은 공기나 가스가 존재할 수 있는 영역이므로, 소자 본체보다 열전도도가 작아서 소자에 발생된 열이 전도되어 손실되는 것을 방지할 수 있다.
하기에서는 본 발명의 여러 가지 실시예를 더욱 상세히 설명하기로 한다.
<제 1 실시예>
도 1은 본 발명의 제 1 실시예에 따른 저항가변소자의 결합 단면도이고, 도 2는 본 발명의 제 1 실시예에 따른 저항가변소자의 분해 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 저항가변소자(10)는 서미스터 특성을 나타내는 본체(100), 본체(100)의 외부 양 측면에 형성된 외부전극(200: 200a, 200b)을 포함한다.
본체(100)는 복수의 세라믹 시트(110, 140, 150)와 시트들 사이에 형성된 내부전극(120: 120a, 120b)을 구비한다. 즉, 본체(100)는 상부 및 하부에 커버 시트(140)가 위치하고, 커버 시트(140)와 인접하여 커버 시트(140)에서 본체 내부 방향으로 적어도 일 측에 공간부(130a)를 구비한 세라믹 시트(150)가 위치하며, 본체(100)의 내부 중심 영역에는 복수개의 반도성 세라믹 시트(110)와 이들 중 일부의 상면 혹은 하면 중 일면에 형성된 복수개의 제 1 및 제 2 내부전극(120: 120a, 120b)을 구비한다.
외부전극(200)은 본체(100)의 표면 중 내부전극이 노출된 양 측면에서 각각 본체의 내부전극과 연결된 제 1 외부전극(200a) 및 제 2 외부전극(200b)을 포함한다.
세라믹 시트(110, 140, 150)는 세라믹 시트(110)의 일면에 내부전극(120: 120a, 120b)이 형성된 반도성 세라믹 시트(110), 공간부(130a)가 구비된 세라믹 시트(150)와 후술 될 공간부가 형성되며 내부전극(120: 120a, 120b)이 형성되는 반도성 세라믹 시트를 포함한다. 또한, 세라믹 시트(110, 140, 150)는 본체(100)의 최상측 및 최하측에 위치하는 커버 시트(140)를 포함한다. 여기서 내부전극(120: 120a, 120b)이 형성되는 시트(110)는 서미스터 특성을 나타내는 반도성 세라믹 시트이다. 커버 시트(140) 및 공간부가 형성된 시트(150)로는 내부전극이 형성되는 시트와 동일한 반도성 세라믹 시트를 사용할 수도 있고, 서미스터 특성과 상관없이 절연성 세라믹 시트를 사용할 수도 있다. 내부전극(120: 120a, 120b)이 형성되는 시트와 다른 시트를 사용하는 경우, 본체가 소성 될 때 영향을 덜 줄 수 있도록 동일 주성분을 포함하는 것이 좋다.
반도성 세라믹 시트(110)는 주성분과 반도성 첨가제를 포함하고 서미스터 특성을 나타낸다. 예컨대, 반도성 세라믹 시트(110)는 티탄산바륨(BaTiO3)을 주성분으로 포함하며, 3족인 La3 +, Y3 +, Ce3 +, Gd3 +, Sm3 +, Dy3 + 등이나 5족인 Nb5 +, Ta5 + 등을 함유하는 반도성 첨가제 혹은 도너 첨가제를 첨가할 수 있다.
내부전극(120: 120a, 120b)은 반도성 세라믹 시트(110)의 장변 방향으로 연장 형성되고, 일단은 반도성 세라믹 시트(110)의 단변에서 외부로 노출되도록 위치하며 타단은 반도성 세라믹 시트(110)의 단변에서 안쪽 방향으로 이격되어 외부로 노출되지 않도록 형성된다. 또한, 내부전극은 교호로 배치되는 제 1 및 제 2 내부전극(120a, 120b)을 포함하며, 복수개의 반도성 세라믹 시트(110)의 마주보는 일측면 및 타측면 방향으로 교대로 노출되도록 복수개 형성된다.
내부전극(120: 120a, 120b)으로는 은(Ag), 팔라디움(Pd), 백금(Pt), Ag-Pd합금(Ag-Pd)등이 이용될 수 있으며 최근에는 경제성을 고려하여 니켈(Ni), 구리(Cu) 등이 적용된다. 이러한 내부전극(120: 120a, 120b)을 형성시 일반적으로 스크린 인쇄방법이 적용되며, 스크린 인쇄방법으로 내부전극(120: 120a, 120b)을 형성하기 위해 내부전극(120: 120a, 120b)은 페이스트(paste)의 형태가 적용된다. 또한, 내부전극(120: 120a, 120b) 페이스트에 니켈(Ni) 등 금속분말을 사용하는 경우, 금속 분말과 반도성 세라믹 시트는 근본적으로 이종 재료이므로 큰 소결 수축률 차이를 나타낸다. 소성 온도에 따른 반도성 세라믹 시트(110)와 내부전극(120: 120a, 120b)과의 수축률 차이가 크면 클수록 휨(bending)과 같은 변형, 전극의 박리, 크랙(crack)과 같은 내부 결함 발생률이 커지므로 수축률 차이의 최소화가 요구된다. 따라서 반도성 세라믹 시트(110)와 내부전극(120: 120a, 120b) 간의 소성 시 수축률 차이를 감소시키기 위해 내부전극(120: 120a, 120b) 페이스트(paste)는 주성분 금속 분말과 반도성 세라믹 시트(100)의 열 수축률과 수축률이 동일 또는 유사한 세라믹 공제분말을 포함하는 것이 좋다. 이때 세라믹 공제분말은 반도성 세라믹 시트와 동일한 조성 혹은 반도성 세라믹 시트의 주성분과 동일한 것으로 첨가하여, 공제 성분이 불순물로 작용하지 않게 하는 것이 좋다. 예컨대 반도성 세라믹 시트의 주성분이 티탄산바륨(BaTiO3)인 경우, 내부전극(120: 120a, 120b)은 티탄산바륨(BaTiO3)을 공제분말로 포함하는 것이 좋다. 이로부터 반도성 세라믹 시트(110)와 내부전극(120: 120a, 120b)을 결합한 이후 크랙 등 결함 발생 없이 동시에 소성을 수행할 수 있다. 또한, 적층된 반도성 세라믹 시트들(110)과 내부전극(120: 120a, 120b) 사이에 열 수축률 차이가 크지 않아, 반도성 세라믹 시트(110)와 내부전극(120: 120a, 120b) 사이의 수축률 차에 의한 내부응력이 감소하여 내부구조 결함도 감소시킬 수 있다.
공간부(130a)는 소자 본체(100)의 내부에 형성되며, 하나 이상 형성될 수 있다. 공간부(130a)는 복수개가 형성될 수 있고, 적어도 하나의 세라믹 시트(150)를 관통하는 홀로 형성된다. 본 실시예에서는 내부전극의 상측 및 하측의 적어도 일측에 관통홀이 형성된 세라믹 시트(150)를 위치시킴에 의하여 공간부가 형성된다. 예컨대, 내부전극이 형성된 시트(110)들의 최상측 및 최하측에 관통홀이 형성된 세라믹 시트를 각각 위치시킴에 의하여 두개의 공간부(130a)가 형성된다. 이러한 공간부(130a)는 좌우로 연장되는 내부전극(120)이 중첩되는 영역의 상부 또는 하부에 위치하는 것이 좋다. 또한, 내부전극(120)의 적어도 일부는 공간부(130a)에 노출되는 것이 좋다. 예컨대, 도 2에서 보여주듯이 내부전극(120) 상부면이 공간부(130a)로 노출된다. 공간부(130a)는 내부전극(120)이 중첩되는 영역을 커버할 수 있을 정도로 크게 형성될 수 있으며, 본체(100)의 형상이 유지되는 범위에서 충분히 크게 형성될 수 있다. 또한, 공간부(130a)는 내부전극(120a)들을 사이에 두고 상하 방향으로 마주 보고 상부 및 하부에 형성될 수 있고, 즉, 상하 방향으로 서로 다른 면에 위치할 수 있다. 상부 및 하부의 공간부는 동일한 크기 및 형상으로 형성될 수 있다. 물론 상부 및 하부의 공간부는 다른 크기 및 다른 형상으로 형성될 수도 있다. 하나의 공간부는 관통홀이 형성된 하나의 세라믹 시트를 이용하여 시트의 두께만큼의 높이로 형성할 수도 있고, 관통홀이 형성된 복수개의 세라믹 시트를 적층하여 높은 높이로 형성할 수도 있다. 한편, 공간부(130a)는 내부전극(120) 형상과 동일 혹은 유사한 사각형뿐만 아니라 원형, 타원형 등 다양한 형상으로 형성될 수 있다. 공간부(130a)는 비어 있는 공간을 의미하며, 공기 혹은 가스 등이 채워질 수 있다. 예컨대, 공기가 존재하는 공간부(130a)는 세라믹 시트보다 열전도율이 작다. 즉, 세라믹 시트를 매질로 전도되는 열전도보다 공기를 매질로 전도되는 열전도가 작아, 열전도를 억제 혹은 차단할 수 있다.
종래 저항가변소자에서는 과전류에 의한 줄열 발생시 내부전극이 오버랩되는 부위에서 주로 발생하는 줄열이 세라믹 재질을 통해 소자 상 하면으로 전달되어 외부로 손실되는 구조였다. 반면, 본 발명은 소자 본체 내부에 내부전극의 상측 및 하측에 공간부(130a)가 형성되므로, 과전류에 의하여 줄열이 발생하는 경우, 공간부(130a)가 열전도를 차단 혹은 억제하여 열손실을 감소시키게 되고, 고저항 상태에 빠르게 도달함으로서 신속하게 과전류를 차단하게 된다.
상기 설명 외에도 공간부(130a)는 본체 내의 다양한 위치에 다양한 방식으로 형성될 수 있다. 예컨대, 내부전극(120)이 형성된 반도성 세라믹 시트에 공간부가 형성될 수 있고, 저항가변소자의 기능이 허용하는 범위 내에서 내부전극(120)이 형성된 영역 일부에 마련 될 수도 있다. 또한, 공간부는 본체 내부의 복수의 반도성 세라믹 시트를 관통하는 구조로 형성될 수 있고, 서로 다른 반도성 세라믹 시트 층에서 수평 방향으로 마주보고 형성될 수도 있다. 이들과 관련해서는 후술한다.
외부전극(200)은 내부전극(120: 120a, 120b)에서부터 외측으로 오믹전극(210: 210a, 210b), 커버전극(220: 220a, 220b), 제 1 도금전극(230: 230a, 230b) 및 제 2 도금전극(240: 240a, 240b)을 포함한다. 오믹전극(210: 210a, 210b)은 내부전극(120: 120a, 120b)과 직접 연결되어 내부전극과 외부전극을 전기적으로 오믹접촉시키며, 주로 Ag-Zn 등의 물질로 이루어진다. 커버전극(220: 220a, 220b)은 오믹전극(210: 210a, 210b)을 도포하고 도금층 즉 도금전극과의 접촉성을 증진시키기 위한 것으로 Ag 등의 물질로 이루어진다. 제 1 도금전극(230: 230a, 230b) 및 제 2 도금전극(240: 240a, 240b)은 도금에 의하여 커버전극(220: 220a, 220b) 상에만 형성된다. 제 1 도금전극(230: 230a, 230b)으로는 주로 Ni을 사용하며 제 2 도금전극(240: 240a, 240b)으로는 Sn이 사용되며 전해 도금을 순차적으로 실시하여 도금층으로 형성된다.
<제 2 실시예>
도 3은 본 발명의 제 2 실시예에 따른 저항가변소자의 결합 단면도이고, 도 4는 본 발명의 제 2 실시예에 따른 저항가변소자의 분해 사시도이다.
도 3 및 도 4를 참조하면, 본 발명의 제 2 실시예에 따른 저항가변소자(10)는 상기 제 1 실시예에 따른 저항가변소자와 비교하면 공간부(130b)가 형성되는 구조가 상이하다. 이에 제 1 실시예와 중복되는 설명은 생략하고 공간부(130b)를 중심으로 설명한다.
공간부(130b)는 본체(100) 내부전극(120)의 측면에 형성된다. 즉, 공간부(130b)는 관통홀과 내부전극(120)이 형성된 반도성 세라믹 시트(110)를 위치시킴에 의하여 형성된다. 예컨대, 관통홀이 형성된 반도성 세라믹 시트(110)에 내부전극(120)을 형성한 후 이들 시트를 위치시킴에 의해 공간부(130b)가 형성된다. 또한, 내부전극(120)이 형성된 반도성 세라믹 시트(110)에 관통홀을 형성한 후 이들 시트를 위치시킴에 의해 공간부(130b)가 형성될 수 있다. 공간부(130b)는 좌우로 연장되는 내부전극(120)이 중첩되는 영역을 중심으로 내부전극(120)의 양장변 중 적어도 일장변 방향으로 위치하는 것이 좋다. 이때 공간부(130b)는 관통홀과 내부전극(120)이 형성된 시트를 복수개 적층하여 복수개의 반도성 세라믹 시트(110)를 관통하는 구조로 형성될 수도 있다. 즉, 공간부가 복수개의 시트를 관통하여 상하 방향으로 연결될 수 있다. 또한, 복수개의 반도성 세라믹 시트 중 일부 시트를 관통하는 구조로 형성될 수도 있다. 또한, 내부전극(120)이 적어도 일부는 공간부(130b)에 노출되는 것이 좋다. 예컨대, 내부전극(120)의 장변 방향 변이 공간부에 노출된다. 예시된 도 3 및 도 4에서는 내부전극(120)을 사이에 두고 내부전극(120)의 장변 양측 공간부가 형성된 것을 나타내었으나, 공간부는 내부전극(120)의 측면 방향 어디로든 배치를 변경할 수 있다. 공간부(130b)가 저항가변소자의 기능이 허용하는 범위 내에서 내부전극(120)이 형성된 영역 일부에 마련 될 수도 있다.
<제 3 실시예>
도 5는 본 발명의 제 3 실시예에 따른 저항가변소자의 결합 단면도이고,
도 6은 본 발명의 제 3 실시예에 따른 저항가변소자의 분해 사시도이다.
도 6 및 도 7을 참조하면, 본 발명의 제 1 실시예에 따른 저항가변소자(10)는 상기 제 1 실시예에 따른 저항가변소자와 비교하면 공간부(130c)가 형성되는 구조가 상이하다. 이에 제 1 실시예과 중복되는 설명은 생략하고 공간부(130c)를 중심으로 설명한다.
공간부(130c)는 본체(100) 내부에서 내부 전극(120)의 단변 방향 측면에 형성된다. 즉, 공간부(130c)는 좌우로 연장되는 내부전극(120)이 중첩되는 영역을 중심으로 내부전극(120)의 양단변 중 적어도 일단변에 위치하는 것이 좋다. 예컨대, 공간부(130c)는 서로 다른 반도성 세라믹 시트(110) 층에서 수평 방향으로 마주 보고 형성된다. 또한, 본체 내부의 복수의 반도성 세라믹 시트(110)에 형성될 수도 있다. 또한, 이들 시트 중 일부에 서로 다른 시트 층에서 서로 마주 보며 형성될 수도 있다. 또한, 내부전극(120)이 적어도 일부는 공간부(130b)에 노출되는 것이 좋다. 예컨대, 내부전극(120)의 상면 일부가 공간부(130c)로 노출될 수 있다. 저항가변소자의 기능이 허용하는 범위 내에서 내부전극(120)이 형성된 영역 일부에 공간부(130c)가 마련 될 수도 있다.
상기에서는 몇가지 실시예를 예시하여 공간부를 구비한 저항가변소자를 설명하였으나, 실시예들은 단독 혹은 서로 다양한 방식으로 조합되어 구현될 수 있다.
<제 4 실시예>
본 발명의 제 4 실시예에 따른 저항가변소자는 상기 실시예를 따른 저항가변소자와 대비하면 본체의 세라믹 시트 및 내부전극 중 적어도 일부가 다수의 기공을 가지며 형성되는 구조이다. 이에 중복되는 설명은 생략하고 본체의 세라믹 시트 및 내부전극이 다수의 기공을 가지며 형성되는 것을 중심으로 설명한다.
본체를 구성하는 세라믹 시트는 다수의 기공을 가지는 구조로 형성될 수 있다. 발포제를 성형 시트의 세라믹 함량에 대비 0.5 내지 3wt% 범위로 함유하도록 성형 시트를 제조함으로써 다수의 기공을 가지는 구조의 세라믹 시트가 형성된다. 발포제 함량이 0.5wt% 이하 함유되면 세라믹 시트의 기공 형성이 미비하며, 발포제 함량이 3wt% 이상 함유되면 저항가변소자의 상온 비저항이 높아지게 된다. 따라서 발포제를 성형 시트의 세라믹 함량에 대비 0.5 내지 3wt% 범위로 함유하도록 성형 시트를 제조하는 것이 바람직하다.
또한, 내부전극도 다수의 기공을 가지는 구조로 형성될 수 있다. 발포제를 내부전극의 금속분말 대비 2.5 내지 10wt% 범위로 함유하도록 내부전극 페이스트를 제조함으로써 다수의 기공을 가지는 구조의 내부전극이 형성된다. 발포제 함량이 2.5wt% 이하 함유되면 내부전극의 기공 형성이 미비하며, 발포제 함량이 10wt% 이상 함유되면 저항가변소자의 상온 비저항이 높아지게 된다. 따라서 발포제를 내부전극의 금속분말 대비 2.5 내지 10wt% 범위로 함유하도록 내부전극 페이스트를 제조하는 것이 바람직하다.
여기서 발포제는 유기물 발포제를 이용하여 저항가변소자 세라믹 시트와 내부전극에 기공을 균일하게 형성함으로써 낮은 비저항 특성을 제공할 수 있다. 즉, 저항가변소자의 탈지공정에서 잔류 탄화물 없이 완전히 연소되는 유기물 발포제를 사용하여 탄소가 잔류하지 않도록 한다. 잔류 탄화물 없이 기공이 형성된 저항가변소자를 제조하여, 저항가변소자는 낮은 비저항 특성을 유지할 수 있다.
저항가변소자의 세라믹 시트 및 내부전극 중 적어도 일부에 다수의 기공을 마련하여, 과전류 차단 특성을 향상시킬 수 있다. 즉, 저항가변소자의 일종인 PTC 서미스터는 내부전극의 산화를 방지하기 위해 환원분위기에서 소성을 실시하는데, 이로인해 산소빈자리가 생긴다. 이 경우 큐리 온도에서 저항이 급격하게 증가하는 점프특성이 상실되기 때문에 점프특성을 구현하기 위하여 산화처리 공정을 실시한다. 이러한 산화처리 공정을 통해 산소가스가 결정입계(Grain Boundary)에 흡착되어 입계저항이 증가하게 된다. 여기서 온도가 증가함에 따라 입내저항은 크게 변화하지 않지만 입계저항은 급격하게 증가하여 PTC 서미스터는 온도 상승에 대하여 저항값이 증가하는 점프특성이 구현된다. 이때 내부전극 및 세라믹 시트 중 적어도 일부에 균일하게 형성된 다수의 기공들이 산화처리 공정 시 표면에서 내부까지 산소가스가 효과적으로 침투할 수 있도록 통로 역할을 한다. 이처럼 원활한 산화처리에 의해 향상된 점프특성을 구현하게 되고, 과전류 차단특성을 향상시키게 된다.
본체에 형성되는 다수의 기공은 상기 실시예 1 내지 3의 다양한 구조에 적용될 수 있다.
하기에서는 저항가변소자를 제조하는 제조 방법을 상세히 설명한다. 상기에서는 단일 저항가변소자의 구조를 중심으로 설명하였으나, 저항가변소자는 공정 편리 및 생산성을 향상을 위해 복수의 칩을 함께 생산하는 방식으로 제조된다.
도 7은 본 발명의 실시 방법에 따른 저항가변소자의 제조 방법을 도시한 공정 순서도이다. 도 7을 참조하여 제조 과정을 상세히 설명한다.
우선, 각종 성형 시트를 준비한다(도 7의 S100). 반도성 세라믹 성형 시트는공업용으로 시판되는 BaTiO3 분말에 반도성 첨가제 등을 첨가하여 원하는 조성으로 조절하고, 물 또는 알코올 등을 용매로 소정 시간(24시간) 볼밀하여 혼합 및 건조한 후 900~1200℃ 범위에서 하소(Calcination) 하여 제조되는 원료분말을 사용한다. 다만, 경우에 따라서 하소 공정을 생략하거나 하소공정 이후에 추가로 첨가제를 첨가할 수도 있다. Sr 등의 큐리 온도 제어용 첨가제와 도너(Donor) 기능을 하는 반도성 첨가제는 BaTiO3 분말과 함께 하소하여 치환형 고용체 형태로 만들어 사용하는 것이 바람직하며, 억셉터(Acceptor) 기능을 하는 Mn과 소결조제는 입계(Grain boundary) 특성과 관계된 첨가제로 하소 이후에 첨가하는 것이 바람직하다. 따라서 억셉터나 소결조제가 없는 단순한 조성물의 경우에는 하소 공정을 생략하여도 무방하다. 반면 복잡한 조성물의 경우는 균질한 혼합과 고용체 형성을 위해 복수의 하소 공정을 실시할 수도 있다. 다음으로, 성형 시트 제작을 위해 상기 준비된 원료분말에 대하여 적정 함량의 바인더 예컨대 PVB 바인더를 칭량하여 용매(예: 톨루엔/알코올계 용매)에 용해시켜 투입한 후, 볼밀로 약 24시간 동안 밀링 혼합하여 슬러리를 제조한다. 이러한 슬러리를 닥터 블레이드 등의 방법으로 원하는 두께의 반도성 세라믹 성형 시트(Green sheet)로 제조한다.
커버 성형 시트는 상기 반도성 세라믹 성형 시트와 같은 조성을 이용하는 경우와 다른 조성을 이용하는 경우가 있다, 예컨대, 절연체 커버 성형 시트를 이용하는 경우가 있을 수 있다. 전자의 경우 상기의 반도성 세라믹 성형 시트 준비 방법과 동일한 방법으로 준비된다. 다만, 절연체 커버 성형 시트는 반도체 세라믹 성형 시트의 주성분과 동일 주성분을 가지나, 구체적인 조성이 상이하다. 즉, BaTiO3의 조성 성분비를 제어하거나 반도성 첨가제를 첨가하지 않는 원료분말을 사용하여 절연체 커버 성형 시트를 제조한다. 이때, 각종 성형 시트 중 적어도 일부에 다수의 기공을 형성하기 위해서 발포제를 각종 성형 시트의 세라믹 함량에 대비 0.5 내지 3wt% 범위로 함유하도록 성형 시트를 제조할 수 있다.
공간부는 저항가변소자의 기능이 허락하는 범위 내에서 상기 성형 시트들 중 일부에 형성되며 적어도 하나 이상의 공간부가 형성된다. 또한, 공간부는 상기 설명한 실시예의 구조에 따라 반도성 세라믹 성형 시트에 형성할 수도 있고, 커버 성형 시트와 동일한 시트에 형성할 수 있다(도 7의 S110).
상기 제 1실시예의 구조에 따른 공간부는 커버 성형 시트와 동일한 시트에 형성된다. 즉, 공간부는 본체 내부의 내부전극이 형성되는 반도성 세라믹 성형 시트와 본체 최상부와 최하부에 위치한 커버시트를 제외한 커버 성형 시트와 동일한 시트에 형성된다. 공간부는 성형 시트에 단위소자별로 복수개 형성된다. 공간부는 성형 시트의 일부 영역을 제거하여 시트를 관통하는 홀로 형성한다.
제 2실시예와 제 3실시예의 구조에 따른 공간부는 본체 내부의 내부전극이 형성되는 반도성 세라믹 성형 시트 중 일부에 형성한다. 또한, 반대로 공간부가 형성된 반도성 세라믹 성형 시트에 내부전극을 형성할 수 있다. 여기서 공간부는 반도성 세라믹 성형 시트가 허용하는 범위 내에서 하나 또는 다수가 형성된다. 또한, 내부전극의 영역을 일부 포함하여 형성될 수 있다.
제 2실시예의 공간부는 내부전극이 형성된 반도성 세라믹 성형 시트 내에서 내부전극의 장변방향으로 형성된다. 즉, 공간부는 반도성 세라믹 성형 시트 내에 이격하여 각각 형성하고 이들 사이에 내부전극이 형성된다.
제 3실시예의 구조에 따른 공간부는 내부전극이 형성된 반도성 세라믹 성형 시트 내에서 내부전극의 단변방향으로 형성된다. 즉, 공간부는 반도성 세라믹 성형 시트의 일변방향으로 형성된다. 이때 내부전극은 공간부와 이격하여 반도성 세라믹 성형 시트의 타변까지 연장되도록 형성된다. 관통홀은 펀칭, 음각 등의 방법으로 제조된다.
도전성 페이스트를 준비한다. 예를 들어, 도전성 페이스트 성분으로 공업용으로 시판되는 금속분말 35 내지 55 wt%, BaTiO3 공제분말 5 내지 15 wt%, 유기비히클 40 내지 60 wt%를 혼합한 후 여과 및 기포를 제거하여 내부전극용 페이스트를 제조한다. 이때 금속분말로 니켈이 사용될 수 있다. 또한 시판되는 도전성 페이스트를 사용할 수도 있다. 이때, 내부전극 중 적어도 일부에 다수의 기공을 형성하기 위해서 발포제를 내부전극의 금속분말 대비 2.5 내지 10wt% 범위로 함유하도록 도전성 페이스트를 제조할 수 있다.
제조된 반도성 세라믹 성형 시트 위에 내부전극 패턴 스크린을 이용하여 스크린 프린팅 방법으로 내부전극 패턴을 인쇄한다. 이때, 내부전극은 상술한 도전성 페이스트를 이용하여 시트 위에 교호로 인쇄한다. 또한, 내부전극패턴은 반도성 세라믹 성형 시트 상에 복수개가 형성되며, 이후 수행된 절단 공정에 의하여 각각의 소자(단일 소자)로 분리될 영역에 맞추어 반복적으로 형성된다(도7의 S120).
준비된 각종 성형 시트들을 이용하여 성형체를 제조한다(도 7의 S130). 성형체는 복수개의 커버 성형 시트와 반도성 성형 시트를 적층하고 압착하여 제조한다.
제 1실시예의 구조에 따른 성형체는 우선, 복수개의 내부전극이 형성된 반도성 세라믹 성형 시트를 교호로 배치되게 적층하고, 이들 시트의 상부 및 하부에 공간부가 형성된 성형 시트를 적층하고, 최상부 및 최하부에 커버 성형 시트를 적층하고 압착하여 제조한다.
제 2실시예와 제 3실시예의 구조에 따른 성형체는 우선, 복수개의 내부전극과 공간부가 함께 형성된 반도성 세라믹 성형 시트를 내부전극이 양측으로 교호로 노출되게 적층하고, 이들 시트의 상부 및 하부에 커버 성형 시트를 적층하고 압착하여 제조한다. 이때, 커버 성형 시트와 반도성 세라믹 성형 시트 사이에 관통홀이 형성된 성형 시트가 더 개재될 수 있다. 또한, 원하는 공간부의 형태 및 구조에따라 적층 순서가 조절된다.
그 후, 성형체를 절단한다. 즉, 원하는 단위 칩 크기인 개별 단위 소자로 만들기 위해 성형체들을 단위 소자 형태(예 육면체 형상)의 성형체가 되도록 절단한다.
복수개로 절단된 단위 소자 형태의 성형체의 노출된 육면 중 내부전극이 노출된 노출면을 제외한 모든 면에 절연 처리를 한다. 예컨대, 절연체 커버 성형 시트 사용한 성형체의 경우, 내부전극이 노출된 노출면과 절연체 커버 성형 시트의 노출면을 제외한 모든 면에 절연 처리를 한다. 한편, 상기의 반도성 세라믹 성형 시트와 조성이 동일한 커버 성형 시트를 사용한 성형체의 경우, 내부전극이 노출된 노출면을 제외한 모든 면에 절연 처리를 한다. 절연 처리는 예컨대, 절연층을 피복하는 방법으로 수행될 수 있다.
절연체 층이 피복된 성형체들을 탈지한다. 이는 단위 소자 형태의 성형체에 있는 유기물을 태워버리기 위한 과정이다. 여기서 탈지 과정은 대기 혹은 산소 분위기에서 300 내지 400도 범위에서 처리될 수 있다. 이때, 다수의 기공을 형성하는 경우의 성형체들을 탈지할 경우, 발포제로 유기성 물질을 사용하여, 탈지 과정에서 잔류 탄화물이 남지 않고 발포제가 완전히 제거될 수 있다.
그 후 성형체들을 소성 혹은 소결한다(도 7의 S140). 즉, 고온에서 열처리하는 소결이 진행된다. 소결은 환원분위기에서 1000 내지 1300도 범위에서 실시될 수 있고, 예컨대 1300도에서 소결한다.
또한, 소결처리가 완료되면, 성형체는 소결체가 되며, 내부전극 노출면을 제외한 모든 면에서 반도성 세라믹 시트 적층물과 절연체 층이 단단히 결합된 소결 소체가 된다.
이후, 점프 특성을 부여하기 위해 대기 혹은 산소 분위기에서 500 내지 700도 범위의 온도로 1시간 이상 열처리를 통해 산화처리를 한다(도 7의 S150). 열처리 온도가 증가할수록 재 산화에 유리하지만 내부전극이 산화에 의한 특성 열화가 발생하기 때문에 적정 온도범위 안에서 실시하는 것이 좋다. 이때, 다수의 기공을 형성한 소결체의 경우 소결체에 형성된 다수의 기공에 의해 산화처리가 효율적으로 수핸되어, 상기 기술된 바와 같이 저항가변소자의 점프특성을 향상시킬 수 있다.
이후, 절연체가 형성되지 않은 면에 외부전극이 형성된다(도 7의 S160).
상기 소결 소체의 내부전극(120)이 노출된 양 측면에 각각 제 1 및 제 2 외부전극(200a, 200b)이 연결 형성된다. 내부전극(120: 120a, 120b) 노출면에 직접 접촉되는 오믹 전극(210: 210a, 210b)을 형성한다. 이어서, 커버 전극(220: 220a, 220b)을 형성한다. 다음으로, 커버 전극(220: 220a, 220b) 상에 전해 도금하여 제 1 및 제 2 도금 전극(230 및 240)을 형성한다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예, 변형 예, 실시 방법 및 변형 방법들을 설명하였으나, 본 발명은 상기 실시 예, 변형 예, 실시 방법 및 변형 방법들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 실시 예 및 변형 예들 간의 다양한 조합이 가능하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 저항가변소자 100: 본체
110: 반도성 세라믹 시트 120: 내부전극
120a: 제 1 내부전극 120b: 제 2 내부전극
130a: 공간부 130b: 공간부
130c: 공간부 200: 외부전극
140: 커버 시트 150: 반도성 세라믹 시트
200a: 제 1 외부전극 200b: 제 2 외부전극
210a: 오믹 전극 210b: 오믹 전극
220a: 커버 전극 220b: 커버 전극
230a: 제 1 도금 전극 230b: 제 1 도금 전극
240a: 제 2 도금 전극 240b: 제 2 도금 전극

Claims (21)

  1. 복수개의 세라믹 시트와 상기 세라믹 시트들 사이에 형성된 내부전극을 구비하는 본체;
    상기 본체의 내부이면서 상기 내부전극의 외측에 마련되고 비어있는 공간부; 및
    상기 내부전극과 연결되고 상기 본체의 외부면에 형성된 외부전극;을 포함하고,
    상기 내부전극은 다수의 기공을 가지는 저항가변소자.
  2. 청구항 1에 있어서,
    상기 공간부는 상기 내부전극의 최상측 및 최하측 중 적어도 일측에 형성되는 저항가변소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 공간부는 상기 내부전극의 장변 방향 및 단변 방향 중 적어도 일변 방향으로 형성되는 저항가변소자.
  4. 청구항 2에 있어서,
    상기 공간부는 상기 내부전극의 상부 및 하부를 덮는 세라믹 시트에 각각 형성되는 저항가변소자.
  5. 청구항 3에 있어서,
    상기 공간부는 상기 내부전극의 장변 방향으로 연장되고, 상기 세라믹 시트 복수개를 관통하여 연결되도록 형성되는 저항가변소자.
  6. 청구항 3에 있어서,
    상기 공간부는 상기 내부전극의 단변 방향으로 연장되고, 서로 다른 상기 세라믹 시트 층에서 마주 보고 형성되는 저항가변소자.
  7. 청구항 3에 있어서,
    상기 공간부는 복수개가 형성되며, 상기 본체 내부에서 상하 방향으로 서로 다른 면 또는 수평 방향으로 서로 다른 면에 위치하는 저항가변소자.
  8. 청구항 1에 있어서,
    상기 세라믹 시트 중 적어도 일부는 서미스터 특성을 가지는 저항가변소자.
  9. 삭제
  10. 청구항 1에 있어서,
    상기 세라믹 시트 중 적어도 일부는 다수의 기공을 가지는 저항가변소자.
  11. 복수개의 성형 시트를 마련하는 과정;
    상기 성형 시트 중 적어도 일부 시트에 비어 있는 공간부를 형성하는 과정;
    내부전극을 형성하는 과정;
    상기 성형 시트들을 적층 하여 성형체를 마련하는 과정; 및
    상기 성형체를 소결하여 소결체를 마련하는 과정을 포함하고,
    상기 내부전극은 발포제를 함유하는 내부전극 페이스트를 이용하여 형성하여 다수의 기공을 가지는 저항가변소자의 제조 방법.
  12. 청구항 11에 있어서,
    상기 공간부는 상기 내부전극의 적어도 일부가 노출되도록 형성하는 저항가변소자의 제조 방법.
  13. 청구항 12에 있어서,
    상기 내부전극의 상측 또는 하측 중 적어도 일측에 상기 공간부가 형성된 상기 성형 시트를 적층하여 상기 성형체를 형성하는 저항가변소자의 제조 방법.
  14. 청구항 11에 있어서,
    상기 성형 시트의 적어도 일부에는 상기 공간부와 상기 내부전극을 함께 형성하는 저항가변소자의 제조 방법.
  15. 청구항 14에 있어서,
    상기 공간부를 상기 성형 시트 내에 이격하여 각각 형성하고 이들 사이에 상기 내부전극을 형성하는 저항가변소자의 제조 방법.
  16. 청구항 14에 있어서,
    상기 공간부를 상기 성형 시트의 일변 방향으로 형성하고, 상기 공간부와 이격하여 시트의 타변까지 연장되도록 내부전극을 형성하는 저항가변소자의 제조 방법.
  17. 청구항 15에 있어서,
    상기 공간부 및 내부전극이 형성된 시트를 적층하여 상하 방향으로 연결되는 공간부를 형성하는 저항가변소자의 제조 방법.
  18. 청구항 13 또는 청구항 15 또는 청구항 16에 있어서,
    상기 내부전극이 양측으로 교호로 노출되게 상기 성형 시트를 적층하여 상기 성형체를 형성하는 저항가변소자의 제조 방법.
  19. 삭제
  20. 청구항 11에 있어서,
    상기 성형 시트는 발포제를 함유하도록 제작하는 저항가변소자의 제조방법.
  21. 청구항 20에 있어서,
    상기 발포제는 유기성 물질인 저항가변소자의 제조방법.
KR1020120053289A 2012-05-18 2012-05-18 저항가변소자 및 그 제조 방법 KR101333259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120053289A KR101333259B1 (ko) 2012-05-18 2012-05-18 저항가변소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120053289A KR101333259B1 (ko) 2012-05-18 2012-05-18 저항가변소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101333259B1 true KR101333259B1 (ko) 2013-11-26

Family

ID=49858527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053289A KR101333259B1 (ko) 2012-05-18 2012-05-18 저항가변소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101333259B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193042A (ja) * 2006-07-28 2008-08-21 Tdk Corp 積層型サーミスタ及びその製造方法
WO2010044438A1 (ja) * 2008-10-15 2010-04-22 株式会社村田製作所 熱センサ、非接触温度計装置、及び非接触温度測定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193042A (ja) * 2006-07-28 2008-08-21 Tdk Corp 積層型サーミスタ及びその製造方法
WO2010044438A1 (ja) * 2008-10-15 2010-04-22 株式会社村田製作所 熱センサ、非接触温度計装置、及び非接触温度測定方法

Similar Documents

Publication Publication Date Title
KR102038758B1 (ko) 세라믹 다층 부품 및 세라믹 다층 부품의 제조 방법
US7271369B2 (en) Multilayer positive temperature coefficient device and method of making the same
EP2942788B1 (en) Voltage nonlinear resistive element and method for manufacturing the same
US9299487B2 (en) Laminated coil component and method for manufacturing same
JP2004521508A (ja) 電気的多層コンポーネントおよびその製造方法
JP4682214B2 (ja) セラミック素子及びその製造方法
JP2007115601A (ja) チップ型ヒューズ素子及びその製造方法
JP5830715B2 (ja) 積層バリスタ及びその製造方法
JP4907138B2 (ja) チップ型ｎｔｃ素子
KR101333259B1 (ko) 저항가변소자 및 그 제조 방법
EP2942789B1 (en) Voltage nonlinear resistive element and method for manufacturing the same
JPH01293503A (ja) 正の抵抗温度特性を有する半導体磁器
TWI226646B (en) Ceramic several-layer-component and its production method
JP2016054225A (ja) 負特性サーミスタ用半導体セラミック組成物および負特性サーミスタ
CN107240466A (zh) 电压非线性电阻元件及其制法
KR101321814B1 (ko) 저항가변소자 및 그 제조방법
JP2689756B2 (ja) 急変サーミスタおよびその製造方法
JP2004521510A (ja) セラミックの多層デバイス及びその製造方法
KR101333258B1 (ko) 저항 가변 소자 및 그 제조방법
JP2005303160A (ja) 積層型半導体セラミック電子部品
KR100340130B1 (ko) 정 온도 계수 서미스터와 배리스터 복합소자 및 그 제조방법
KR102224461B1 (ko) 열전소자 및 이를 포함하는 열전모듈, 열전환장치
KR100319572B1 (ko) 적층형 정특성 서미스터 제조 방법
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP4292801B2 (ja) 積層バリスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191121

Year of fee payment: 7