JP2689756B2 - 急変サーミスタおよびその製造方法 - Google Patents
急変サーミスタおよびその製造方法Info
- Publication number
- JP2689756B2 JP2689756B2 JP3088345A JP8834591A JP2689756B2 JP 2689756 B2 JP2689756 B2 JP 2689756B2 JP 3088345 A JP3088345 A JP 3088345A JP 8834591 A JP8834591 A JP 8834591A JP 2689756 B2 JP2689756 B2 JP 2689756B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sudden change
- internal electrode
- semiconductor ceramic
- thermistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ある温度で急激に電
気抵抗が変化する急変サーミスタおよびその製造方法に
関する。
気抵抗が変化する急変サーミスタおよびその製造方法に
関する。
【０００２】
【従来の技術】急変サーミスタ（ＣＴＲ）は、ある温度
域で温度上昇に伴って電気抵抗が急激に低下する半導体
素子である。現在実用化されている急変サーミスタはＶ
Ｏ2 を基本組成としており、ＶＯ2 の結晶構造が７０℃
付近で半導体←→金属の転移を利用したものである。
域で温度上昇に伴って電気抵抗が急激に低下する半導体
素子である。現在実用化されている急変サーミスタはＶ
Ｏ2 を基本組成としており、ＶＯ2 の結晶構造が７０℃
付近で半導体←→金属の転移を利用したものである。
【０００３】通常、急変サーミスタはＶ2 Ｏ5 にＢ，Ｓ
ｉ，Ｐ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｌａ，Ｐｂなどの酸
化物の１〜２種を混合し、還元性雰囲気中で８００〜９
００℃で熱処理してから粉砕し、ビード形に形成した
後、１０００℃の還元性雰囲気中で焼成し、その後急冷
することにより製造されている。
ｉ，Ｐ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｌａ，Ｐｂなどの酸
化物の１〜２種を混合し、還元性雰囲気中で８００〜９
００℃で熱処理してから粉砕し、ビード形に形成した
後、１０００℃の還元性雰囲気中で焼成し、その後急冷
することにより製造されている。
【０００４】
【発明が解決しようとする課題】従来の急変サーミスタ
は、その急変抵抗特性が製造工程に大きく依存してお
り、良好な急変特性を得るためにはきめ細かな製造条件
を設定する必要があった。
は、その急変抵抗特性が製造工程に大きく依存してお
り、良好な急変特性を得るためにはきめ細かな製造条件
を設定する必要があった。
【０００５】特に急冷工程は、還元性雰囲気処理工程と
同様に最も急変特性に影響を与える工程であり、良好な
特性を得るためには９００℃以上で急冷処理しなければ
ならない。このため、均質に冷却しにくいディスク型な
ど大型の急変サーミスタでは良好な急変特性を得るのが
困難であり、ビード型や薄膜型などの小型の素子が主流
となっている。しかしこのような小型の素子では許容電
流値が数十ｍＡ以下と限られており、さらに使用域にお
ける抵抗値の選択自由度も低い。このため、例えば突入
電流抑制素子用途など幅広い需要に応えていくことがで
きなかった。
同様に最も急変特性に影響を与える工程であり、良好な
特性を得るためには９００℃以上で急冷処理しなければ
ならない。このため、均質に冷却しにくいディスク型な
ど大型の急変サーミスタでは良好な急変特性を得るのが
困難であり、ビード型や薄膜型などの小型の素子が主流
となっている。しかしこのような小型の素子では許容電
流値が数十ｍＡ以下と限られており、さらに使用域にお
ける抵抗値の選択自由度も低い。このため、例えば突入
電流抑制素子用途など幅広い需要に応えていくことがで
きなかった。
【０００６】この発明の目的は、許容電流値が高く、し
かも抵抗値の選択自由度の高い急変サーミスタおよびそ
の製造方法を提供することにある。
かも抵抗値の選択自由度の高い急変サーミスタおよびそ
の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】許容電流値を高めるため
には素子全体を大型化してしかも急冷処理を確実に行わ
なければならない。発明者等は薄層セラミック板を急冷
処理してそれぞれ急変サーミスタ特性を有する複数の半
導体セラミック板を構成し、これらを積層化することに
よって上記欠点のない急変サーミスタが得られることを
見出した。
には素子全体を大型化してしかも急冷処理を確実に行わ
なければならない。発明者等は薄層セラミック板を急冷
処理してそれぞれ急変サーミスタ特性を有する複数の半
導体セラミック板を構成し、これらを積層化することに
よって上記欠点のない急変サーミスタが得られることを
見出した。
【０００８】この発明の急変サーミスタは、急変サーミ
スタ特性を有する複数の薄層半導体セラミック板間に内
部電極層が形成され、該薄層半導体セラミック板間の内
部電極層形成領域外に絶縁性樹脂層が形成され、前記積
層体の端面に前記内部電極層に電気的に接続された外部
電極が形成されていることを特徴とする。
スタ特性を有する複数の薄層半導体セラミック板間に内
部電極層が形成され、該薄層半導体セラミック板間の内
部電極層形成領域外に絶縁性樹脂層が形成され、前記積
層体の端面に前記内部電極層に電気的に接続された外部
電極が形成されていることを特徴とする。
【０００９】また、この発明の急変サーミスタの製造方
法は、急変サーミスタ特性を有する複数の薄層半導体セ
ラミック板を内部電極層を介して積層し、該薄層半導体
セラミック板間の前記内部電極層形成領域外に空隙層を
形成し、この空隙層に絶縁性樹脂を注入して硬化させた
後、該積層体の端面に前記内部電極層に電気的に接続し
た外部電極を形成することを特徴とする。
法は、急変サーミスタ特性を有する複数の薄層半導体セ
ラミック板を内部電極層を介して積層し、該薄層半導体
セラミック板間の前記内部電極層形成領域外に空隙層を
形成し、この空隙層に絶縁性樹脂を注入して硬化させた
後、該積層体の端面に前記内部電極層に電気的に接続し
た外部電極を形成することを特徴とする。
【００１０】
【作用】この発明の急変サーミスタは、急変サーミスタ
特性を有する複数の薄層半導体セラミック板間に内部電
極層が形成され、該薄層半導体セラミック板間の内部電
極層形成領域外に絶縁性樹脂層が形成され、前記積層体
の端面に前記内部電極層に電気的に接続された外部電極
が形成されている。この構造により、急変サーミスタ特
性を有する複数の半導体セラミック板が内部電極層およ
び樹脂層を介して積層一体化されるとともに、内部電極
および外部電極を介して電気的に接続される。このよう
に急変サーミスタ特性を有する複数の半導体セラミック
板を積層したことにより、全体の容量が大きくなり許容
電流値が高まる。また、半導体セラミック板の厚さやそ
の積層枚数などによって広範囲にわたって所望の抵抗値
が得られる。
特性を有する複数の薄層半導体セラミック板間に内部電
極層が形成され、該薄層半導体セラミック板間の内部電
極層形成領域外に絶縁性樹脂層が形成され、前記積層体
の端面に前記内部電極層に電気的に接続された外部電極
が形成されている。この構造により、急変サーミスタ特
性を有する複数の半導体セラミック板が内部電極層およ
び樹脂層を介して積層一体化されるとともに、内部電極
および外部電極を介して電気的に接続される。このよう
に急変サーミスタ特性を有する複数の半導体セラミック
板を積層したことにより、全体の容量が大きくなり許容
電流値が高まる。また、半導体セラミック板の厚さやそ
の積層枚数などによって広範囲にわたって所望の抵抗値
が得られる。
【００１１】また、この発明の急変サーミスタの製造方
法では、急変サーミスタ特性を有する複数の薄層半導体
セラミック板が内部電極層を介して積層され、該薄層半
導体セラミック板間の前記内部電極層形成領域外に空隙
層が形成された後、その空隙層に絶縁性樹脂が注入され
る。そして、積層体の端面に内部電極層に電気的に接続
される外部電極が形成される。このことによりそれぞれ
急変サーミスタ特性を有する複数の半導体セラミック板
間に内部電極層と絶縁性樹脂層とが介在した急変サーミ
スタが得られる。
法では、急変サーミスタ特性を有する複数の薄層半導体
セラミック板が内部電極層を介して積層され、該薄層半
導体セラミック板間の前記内部電極層形成領域外に空隙
層が形成された後、その空隙層に絶縁性樹脂が注入され
る。そして、積層体の端面に内部電極層に電気的に接続
される外部電極が形成される。このことによりそれぞれ
急変サーミスタ特性を有する複数の半導体セラミック板
間に内部電極層と絶縁性樹脂層とが介在した急変サーミ
スタが得られる。
【００１２】なお、内部電極形成領域外に予め例えばカ
ーボンペーストなどのように焼付けによって消失する材
料を導電ぺーストとともに形成することによって、半導
体セラミック板の積層焼付け時に内部電極形成領域外に
空隙層を形成することができる。また、その空隙層に対
して真空脱気および加圧含浸によって絶縁性樹脂を注入
することができる。
ーボンペーストなどのように焼付けによって消失する材
料を導電ぺーストとともに形成することによって、半導
体セラミック板の積層焼付け時に内部電極形成領域外に
空隙層を形成することができる。また、その空隙層に対
して真空脱気および加圧含浸によって絶縁性樹脂を注入
することができる。
【００１３】
【実施例】この発明の実施例である急変サーミスタおよ
びその製造方法について製造工程順に説明する。
びその製造方法について製造工程順に説明する。
【００１４】先ず、Ｖ2 Ｏ5 ，Ｐ2 Ｏ5 ，ＢａＯを目的
とする量だけ秤量し、均一に混合する。この混合粉を加
熱溶融してガラス状にした後、還元性雰囲気で熱処理し
て粉砕し、原料粉末を作成する。この原料粉末に酢酸ビ
ニル系バインダ、分散剤および可塑材を加え、ドクター
ブレード法でグリーンシートを作成する。
とする量だけ秤量し、均一に混合する。この混合粉を加
熱溶融してガラス状にした後、還元性雰囲気で熱処理し
て粉砕し、原料粉末を作成する。この原料粉末に酢酸ビ
ニル系バインダ、分散剤および可塑材を加え、ドクター
ブレード法でグリーンシートを作成する。
【００１５】上記グリーンシートを５０．０×２０．０
ｍｍサイズにカットした後、シート厚みが０．３ｍｍに
なるように積み重ね熱圧着を行う。そして、積み重ねた
圧着シートを７．０×６．３ｍｍにカットする。
ｍｍサイズにカットした後、シート厚みが０．３ｍｍに
なるように積み重ね熱圧着を行う。そして、積み重ねた
圧着シートを７．０×６．３ｍｍにカットする。
【００１６】カットした圧着シートを１０００℃で５分
間焼成した後、炉中から取り出して急冷する。これによ
り、ＶＯ2 とＰおよびＢａの酸化物とが複合した急変サ
ーミスタ特性を有する半導体セラミック板を得る。
間焼成した後、炉中から取り出して急冷する。これによ
り、ＶＯ2 とＰおよびＢａの酸化物とが複合した急変サ
ーミスタ特性を有する半導体セラミック板を得る。
【００１７】次に、半導体セラミック板に電極層形成用
の導電ペーストと空隙層形成用のカーボンペーストをそ
れぞれ印刷する。図１は導電ペーストとカーボンペース
トをそれぞれ印刷した半導体セラミック板の積層前の状
態を示す斜視図である。図１において１ａ〜１ｅはそれ
ぞれ急変サーミスタ特性を有する半導体セラミック板、
２ａ〜２ｄは導電ペースト、３ａ〜３ｄはカーボンペー
ストである。ここで導電ペーストとしては、Ａｇ、オー
ミック成分、ワニス、フリットおよび溶剤を混練してペ
ースト状にしたものを用いる。また、カーボンペースト
としては、カーボン粉末、ワニスおよび溶剤を混練して
ペースト状にしたものを用いる。
の導電ペーストと空隙層形成用のカーボンペーストをそ
れぞれ印刷する。図１は導電ペーストとカーボンペース
トをそれぞれ印刷した半導体セラミック板の積層前の状
態を示す斜視図である。図１において１ａ〜１ｅはそれ
ぞれ急変サーミスタ特性を有する半導体セラミック板、
２ａ〜２ｄは導電ペースト、３ａ〜３ｄはカーボンペー
ストである。ここで導電ペーストとしては、Ａｇ、オー
ミック成分、ワニス、フリットおよび溶剤を混練してペ
ースト状にしたものを用いる。また、カーボンペースト
としては、カーボン粉末、ワニスおよび溶剤を混練して
ペースト状にしたものを用いる。
【００１８】このように導電ペーストおよびカーボンペ
ーストを印刷した半導体セラミック板を図２のように積
層する。その後、焼付けを行って２ａ〜２ｄをそれぞれ
Ａｇ電極層とする。一方、３ａ〜３ｄのカーボンペース
トを焼付けによって燃焼消失させ、図３のように空隙層
とする。
ーストを印刷した半導体セラミック板を図２のように積
層する。その後、焼付けを行って２ａ〜２ｄをそれぞれ
Ａｇ電極層とする。一方、３ａ〜３ｄのカーボンペース
トを焼付けによって燃焼消失させ、図３のように空隙層
とする。
【００１９】次に、ポリスチレン系またはエポキシ系な
どの樹脂溶液に積層体を浸漬し、真空脱気して加圧含浸
させる。その後、樹脂含浸させた積層体を加熱乾燥また
は自然乾燥させて樹脂を硬化させる。その後、余分な樹
脂を除去して図４に示すように樹脂層４ａ〜４ｄを形成
する。
どの樹脂溶液に積層体を浸漬し、真空脱気して加圧含浸
させる。その後、樹脂含浸させた積層体を加熱乾燥また
は自然乾燥させて樹脂を硬化させる。その後、余分な樹
脂を除去して図４に示すように樹脂層４ａ〜４ｄを形成
する。
【００２０】その後、図５および図６に示すように、積
層体の両端部に外部電極５，５を形成して内部電極２ａ
〜２ｄとの電気的接合をとる。
層体の両端部に外部電極５，５を形成して内部電極２ａ
〜２ｄとの電気的接合をとる。
【００２１】なお、図１〜図５では説明上半導体セラミ
ック板の層数を少なく表したが、急変サーミスタ特性を
有する半導体セラミック板を５０層として寸法が５．８
×５．０×１５．０ｍｍの急変サーミスタを作成し、そ
の特性を測定したところ、抵抗値が０．１ｋΩで電流許
容値が１Ａであった。
ック板の層数を少なく表したが、急変サーミスタ特性を
有する半導体セラミック板を５０層として寸法が５．８
×５．０×１５．０ｍｍの急変サーミスタを作成し、そ
の特性を測定したところ、抵抗値が０．１ｋΩで電流許
容値が１Ａであった。
【００２２】
【発明の効果】この発明によれば、急変サーミスタを構
成する積層体のうち各半導体セラミック板は小型の薄板
状であるため、容易に急冷処理を行うことができ、良好
な急変サーミスタ特性が得られる。そして、この急変サ
ーミスタ特性を有する半導体セラミック板を多数積層化
したことにより、全体の容量が大きくなり、許容電流値
の高い急変サーミスタが得られる。また、半導体セラミ
ック板の組成を変えることなく、各半導体セラミック板
の寸法および積層数によって抵抗値を広範囲にわたって
設定できるようになる。このため、例えば突入電流抑制
素子などにも適用できるようになる。
成する積層体のうち各半導体セラミック板は小型の薄板
状であるため、容易に急冷処理を行うことができ、良好
な急変サーミスタ特性が得られる。そして、この急変サ
ーミスタ特性を有する半導体セラミック板を多数積層化
したことにより、全体の容量が大きくなり、許容電流値
の高い急変サーミスタが得られる。また、半導体セラミ
ック板の組成を変えることなく、各半導体セラミック板
の寸法および積層数によって抵抗値を広範囲にわたって
設定できるようになる。このため、例えば突入電流抑制
素子などにも適用できるようになる。
【００２３】
【図１】急変サーミスタの製造途中の状態を示す斜視図
である。
である。
【図２】焼付け前の積層体の断面図である。
【図３】焼付け後の積層体の断面図である。
【図４】樹脂注入後の積層体の断面図である。
【図５】外部電極形成後の断面図である。
【図６】完成した急変サーミスタの斜視図である。
１ａ〜１ｅ−半導体セラミック板 ２ａ〜２ｄ−導電ペーストおよび焼付け後の内部電極 ３ａ〜３ｄ−カーボンペースト ４ａ〜４ｄ−絶縁性樹脂層 ５−外部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂部 行雄 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 平１−186601（ＪＰ，Ａ) 特開 昭60−253201（ＪＰ，Ａ) 特開 平３−76202（ＪＰ，Ａ) 特開 昭64−65825（ＪＰ，Ａ) 特開 昭59−144115（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 急変サーミスタ特性を有する複数の薄層
半導体セラミック板間に内部電極層が形成され、該薄層
半導体セラミック板間の内部電極層形成領域外に絶縁性
樹脂層が形成され、前記積層体の端面に前記内部電極層
に電気的に接続された外部電極が形成されていることを
特徴とする急変サーミスタ。 - 【請求項２】 急変サーミスタ特性を有する複数の薄層
半導体セラミック板を内部電極層を介して積層し、該薄
層半導体セラミック板間の前記内部電極層形成領域外に
空隙層を形成し、この空隙層に絶縁性樹脂を注入して硬
化させた後、該積層体の端面に前記内部電極層に電気的
に接続した外部電極を形成する急変サーミスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3088345A JP2689756B2 (ja) | 1991-04-19 | 1991-04-19 | 急変サーミスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3088345A JP2689756B2 (ja) | 1991-04-19 | 1991-04-19 | 急変サーミスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04320301A JPH04320301A (ja) | 1992-11-11 |
| JP2689756B2 true JP2689756B2 (ja) | 1997-12-10 |
Family
ID=13940258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3088345A Expired - Fee Related JP2689756B2 (ja) | 1991-04-19 | 1991-04-19 | 急変サーミスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689756B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
| US6720859B2 (en) * | 2002-01-10 | 2004-04-13 | Lamina Ceramics, Inc. | Temperature compensating device with embedded columnar thermistors |
| WO2016152990A1 (ja) * | 2015-03-25 | 2016-09-29 | 京セラ株式会社 | 電子部品 |
| JP7130955B2 (ja) * | 2017-12-26 | 2022-09-06 | 株式会社村田製作所 | 三次元配線基板の製造方法および三次元配線基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253201A (ja) * | 1984-05-30 | 1985-12-13 | 株式会社日立製作所 | 感温抵抗材料 |
| JPH01186601A (ja) * | 1988-01-14 | 1989-07-26 | Murata Mfg Co Ltd | Ｖ↓２ｏ↓３系セラミクス抵抗体素子 |
-
1991
- 1991-04-19 JP JP3088345A patent/JP2689756B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04320301A (ja) | 1992-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04333295A (ja) | 電歪効果素子およびその製造方法 | |
| JP4428852B2 (ja) | 積層型電子部品およびその製法 | |
| JP2689756B2 (ja) | 急変サーミスタおよびその製造方法 | |
| JP5079394B2 (ja) | 静電気保護素子とその製造方法 | |
| JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
| JP2779896B2 (ja) | 積層電子部品の製造方法 | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JP3039005B2 (ja) | チップバリスタ | |
| JP3538032B2 (ja) | 電圧非直線性抵抗体磁器組成物及び電圧非直線性抵抗体 | |
| JPH05226154A (ja) | 積層セラミックインダクタとその製造方法 | |
| JP3246229B2 (ja) | チップ状電子部品およびその製造方法 | |
| JPH01186601A (ja) | Ｖ↓２ｏ↓３系セラミクス抵抗体素子 | |
| JPH01233702A (ja) | Ｖ↓２ｏ↓３系セラミクス抵抗体素子 | |
| JP2621681B2 (ja) | 積層型バリスタ | |
| KR100319572B1 (ko) | 적층형 정특성 서미스터 제조 방법 | |
| JP2002110451A (ja) | 積層型電子部品およびその製法 | |
| JPH01194479A (ja) | 積層熱電素子およびその製造方法 | |
| JP3245933B2 (ja) | 抵抗体 | |
| JP2869897B2 (ja) | バリスタ | |
| JPS58163102A (ja) | 磁器コンデンサの内部電極用導電性ペ−スト | |
| JP2000150293A (ja) | 積層セラミックコンデンサ | |
| JPH05152103A (ja) | サーミスタ素子の製造方法 | |
| JPS60154581A (ja) | 積層圧電体およびその製造方法 | |
| KR101333258B1 (ko) | 저항 가변 소자 및 그 제조방법 | |
| KR100340130B1 (ko) | 정 온도 계수 서미스터와 배리스터 복합소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |