JPH01233702A - Ｖ↓２ｏ↓３系セラミクス抵抗体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、Ｖ、Ｏ３を主成分とするセラミクスからなる
ＰＴＣ抵抗体素子に関し、特にヒステリシス、クランク
の発生を抑制することに−より、大電流、大電力用の制
限素子として採用できるようにした■、０．系抵抗体素
子に関する。

〔従来の技術〕

一般に、ＰＴＣ抵抗体素子に採用される■、０゜系半導
体セラミクスは、ある所定の温度で導体から絶縁体へ移
行する、いわゆるモット転移を利用したものである。こ
のｖｔ　Ｏ！系低抵抗体素子、ｐ　ａ　Ｔ　ｉ　Ｏｓ系
に比べＰＴＣ特性の変化率が２ケタ程度低いものの、比
抵抗が約１０−’Ωｅ１ｍと小さいことから電流密度が
大きく、大電流、大電力用の過電流保護素子としての利
用が期待されている。

〔発明が解決しようとする問題点〕

しかしながら、上記従来のＶ２Ｏ３系抵抗体素子を単板
状に焼結成形、して、ＰＴＣ特性を測定すると温度上昇
時の往路と温度下降時の復路とでは別の抵抗特性曲線を
描くという履歴現象、いわゆるヒステリシスが大きいと
いう問題点がある。このヒステリシスは過電流状態の温
度上昇時における基準抵抗値を示す温度と、解除冷却さ
れて上記基準抵抗値に戻った時の温度との差である。例
えば、第３図のヒステリシス特性図に示すように、温度
上昇中のＰＴＣカーブａの抵抗の対数値のｌ／２を半値
抵抗Ｃ（基準抵抗値）として、温度上昇時の該半値抵抗
Ｃを示す温度に対して、冷却時のＰＴＣカーブｂで同値
抵抗Ｃとなる温度は約３０℃も低くなり、このように従
来の■２０．系抵抗体素子のヒステリシスは最大で２０
〜３Ｇ℃にも達する。

また、上記従来のＶ２Ｃ，系抵抗体素子は、自己発熱に
よって急激に温度上昇した場合、素子内の温度分布が不
均一となり、その温度差からクランクが発生し易く、耐
熱衝撃性が低いという問題点もある。このことから、上
記従来のＶｔ　Ｏａ系低抵抗体素子大電流、大電力用の
制限素子として採用するには、実用上の制約が大きく、
適用範囲が狭いという問題点がある。

本発明の目的は、上記ヒステリシス及び熱衝撃によるク
ラックの発生を抑制することにより、過電流保護素子と
して採用できるＶｔ０ｚ系セラミクス抵抗体素子を提供
することにある。

〔問題点を解決するための手段〕

ここで、本件発明者らは、■、０．系セラミクス層と内
部電極とを交互に積層し、この積層体を一体焼結してな
る抵抗体素子を開発した。この積層化したＶ２Ｏ３系抵
抗体素子によれば、各内部電極を通して熱拡散性を向上
でき、さらに内部電極面積の増大により電界を分散でき
るという２つの効果が得られることから、上記抵抗体素
子の温度の上昇、下降を均一にでき、ヒステリシス、耐
熱衝撃性を向上できる。

ところで、上記セラミクス層を積層する構造の抵抗体素
子では、各セラミクス層の厚さによっては部品が大型化
するおそれがあることから、各層の厚さをできるだけ薄
くすることが大型化を防止するうえで存利であると考え
られる。しかしこの場合、従来の材質１粒径のＶ２Ｃ，
系セラミクス粉を用いて各セラミクス層を極端に薄くす
るとヒステリシス抑制効果が低下することが判明した。

本件発明者らがこの原因について検討したところ、各セ
ラミクス層の厚さを極端に薄くすると、厚み方向の粒子
数が不足し、これによりヒステリシス特性等に悪影響を
与えていることを見出した。なお、従来の単板からなる
Ｖ２Ｏ３系抵抗体素子においては、単板の厚さが充分に
厚く、これに使用されるセラミクスの粒径はこの厚さに
対して一般的に無視できるほど小さいため、上記粒径が
問題になることはなかった。

そこで、本件発明者らが上記セラミクスの粒径について
着目し、種々実験を行ったところ、セラミクスの平均粒
径は、各セラミクス層の厚さの約１７８以下でないと満
足できる特性が得られない、またセラミクスの粒径が大
きいほどセット転移時の熱応力が大きくなり、その結果
クランクを発生し易く、かつヒステリシスを増大させる
という結果を得た。この実験から、上記セラミクスの粒
径を規定してやれば、実用上支障のない大きさの積層型
抵抗体素子が得られる程度に各セラミクス層厚さを薄ク
シても特性に悪影響を与えることのない粒子数を確保で
きるとともに、セット転移時の応力を緩和でき、その結
果ヒステリシス５耐熱衝撃性を向上して、大電力用の制
限素子として利用できることに想到し、本発明を成した
ものである。

そこで本発明は、■、０．系セラミクスからなる抵抗体
素子において、上記セラミクスの平均粒径が３μｍ以下
であることを特徴としている。

ここで、本発明の抵抗体素子は、セラミクス層と内部電
極とを交互に積層してなる積層型に採用するのが望まし
い。この積層型の場合は各セラミクス層の厚さが薄いの
で、粒子径を３μ麟以下とすることによる効果が大きい
からである。

また、本発明のｖ、０３系のセラミクスとしては、（Ｖ
＋−＋＋　Ｃｒｔ　）ｘｏａ　　（ここで０≦Ｘ≦０．
２）に、Ｓｂ、Ｂｉ、Ｐｂのうち少なくとも１種を０．
０５〜２．０重量％含有してなる組成から構成するのが
望ましい。

上記Ｓｂ、Ｂｉ、Ｐｂの少なくとも１種を０．０５重景
％以上添加することにより、モット転移が得られ、かつ
ヒステリシスを抑制でき、ＰＴＣ抵抗素子として利用で
きる。一方、これらを２，０重量％以上添加すると、粉
末の焼結性が必要以上に高くなり、微細粒子が凝結して
上述の平均粒径３μｍの実現が困難となる。

〔作用〕

本発明に係るＶ２Ｃ，系セラミクス抵抗体素子によれば
、セラミクスの平均粒径を３μｍ以下としたので、各セ
ラミクス層の厚さを実用上支障のない厚さ、例えば２４
μ圀まで薄クシても必要な厚さ方向の粒子数を確保でき
ることから、満足できるＰＴＣ特性を得られる。また、
粒子径を小さくしたので、セラミクス層の厚さ方向の粒
子密度を向上でき、それだけモソト転移時の熱応力が緩
和されることとなり、クランクの発生を防止して耐熱衝
撃性を向上でき、かつ熱応力緩和が一様に進み易くなる
ことから、温度変化を均一にしてヒステリシスを大幅に
小さくでき、その結果大電流。

大電力用の制限素子として利用できる。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図及び第２図は本発明の一実施例によるＶ！０、系
セラミクス抵抗体素子を示す図である。

図において、１は本実施例の積層化した■□０゜系セラ
ミクス抵抗体素子であり、これの外形は、幅５．６　Ｍ
、高さ５．０鶴、長さ２．０ｍ程度の直方体状のもので
ある。この抵抗体素子ｌは、ｖ２０３を主成分とするセ
ラミクス層２とタングステン（Ｗ）からなる内部電極３
とを交互に積層して、一体焼結された焼結体４の両側面
４ａ、４ｂにＣＵからなる外部電極５を被覆形成して構
成されている。なお、上記焼結体４の上、下面部分はダ
ミーとしてのセラミクス５１１６で覆われている。

また、上記各内部電極３の端面部３ａは、焼結体４の一
側面４ａと他側面４ｂとに交互に導出されており、これ
以外の部分は上記焼結体４内に埋設されている。これに
より、上記各内部電極３は外部電極５に接続されている
。

次に本実施例のｖ２０．系セラミクス抵抗体素子１の製
造方法について説明する。

■　まず、Ｖ！　Ｏｓ　９９＋ｉｏＪ％＋　Ｃｒｔ　０
３　１ｍ。

１％に、Ｓｂｚ　Ｏｘ　、Ｂ　ｉｔ　０３　、Ｐｂ３０
ａ　の１種以上を配合し、これにトルエンを溶媒として
添加し、ボールミルで約２４時間粉砕する。

■　次に、上記セラミクス粉末を脱溶媒、乾燥後、Ａｒ
−Ｈ１雰囲気中にて１０００℃で４時間仮焼する。そし
て、この仮焼したセラミクス粉末体を再びトルエンを添
加してボールミルで約１２時間粉砕し、これにアクリル
系有機バインダーを混合してさらに１２時間混合し、ス
ラリー状のセラミクス材料を生成する。

■　上記セラミクス材料をドクターブレード法によって
、所定の均一厚さのグリーンシートに成形した後、乾燥
させて矩形状にカッティングする。

■　そして、上記各グリーンシートの上面にペースト状
のＷ電極を所定のパターン形状（後述の切断時に、第２
図に示すように、電極の一辺部分３ａのみが外縁まで延
び、他の辺部分は内方に位置する形状）にスクリーン印
刷して多数の内部電極３を形成した後、該各自部電極３
が各グリーンシートを挟んで対向するように積層しく第
２図参照）、さらにこの積層されたシートの上、下にダ
ミーとしてのセラミクスシートを重ねて積層体を成形す
る０次に、この積層体をプレスによって積層方向に圧着
した後、所定寸法に切断する。するとこれにより、内部
電極３は、該積層体の両側面に位置する部分３ａのみが
外方に露出し、残りの部分は上記各シート内に埋設され
、一体化されることとなる。

■　次に、上記所定寸法に切断された積層体を、Ｎ、雰
囲気中で１３００〜１５００℃で３時間加熱し、焼結体
４を生成する。しかる後、内部電極３の露出面にペース
ト状のＣｕ膜を塗布した後、焼き付けて外部電極５を成
形する。これにより本実施例のＶ２Ｏ３系セラミクス抵
抗体素子ｌが製造される。

次に本実施例の作用効果について説明する。

本実施例のＶ！　Ｏ，系セラミクス抵抗体素子ｌによれ
ば、セラミクスの平均粒径を３μｍ以下としたので、各
セラミクス層を実用上支障のない大きさの抵抗体素子１
が得られる厚さ（例えば２４μ■）に薄層化しながら必
要な層厚方向の粒子数を確保でき、ヒステリシス特性を
向上させることができる。また、粒径を３μｍ以下にす
ることにより、モット転移時の熱応力が緩和されるので
、クラックの発生を防止でき、それだけ耐熱衝撃性を向
上できる。しかも、応力緩和が一様に進み易くなること
から、温度上昇時、下降時のヒステリシスを大幅に小さ
くでき、その結果大電流、大電力用の制限素子として利
用できる。

また、本実施例では、セラミクス層２と内部電極３とを
交互に積層して、焼結体４の内部に熱伝導性の良いＷ型
内部電極３を多数、均一に介在させたので、焼結体４の
中心部、外部とも略同時に自己発熱を起こすことから、
該焼結体４の温度は内部、外部とも略均−に上昇するこ
とになり、従って冷却時においても温度は内部、外部と
も略均−に下降することになる。その結果、従来の抵抗
体素子に生じていた中心部と外部との急激な温度差を解
消でき、この点からもクラックの発生を回避でき、ヒス
テリシスを抑制できる。

表は、本実施例によるＶ２Ｏ３系セラミクス抵抗体素子
のヒステリシス抑制効果を確認するための実験結果を示
すものである。

この実験では、本実施例により製造された抵抗体素子の
成分を、表の隘１〜１１に示すものとし、それぞれの比
抵抗、ＰＴＣ倍率、ヒステリシスを測定した。ここで、
比抵抗は、積層体の各内部電極間距離、及び該電極面積
から割り出した数値である。

表からも明らかなように、セラミクスの平均粒径が３μ
ｍを越えると（隘４〜６．１０）、ヒステリシスは温度
差が２５〜３０℃となっており、はとんど抑制効果が得
られていない。これに対して、３μｍ以下の場合は（階
１〜３．７〜９．１１）、温度差が５〜１０℃と大幅に
小さくなっていることがわかる。１ｌｈ４，５．１０に
おいて平均粒径が３ｐｍ以上となっているのは、Ｓｂｚ
　Ｏｓ　、Ｐｂ＊　０４の添加量が２．０％を越えてい
ることから、焼結時に微小粒子同士が結合して成長した
ためであり、その結果ヒステリシスが悪化したものと考
えられる。一方、Ｂｔｚｏｉの添加量が０．０２％（１
ｌｈ６）と少ない場合も、ヒステリシスが大きくなって
おり、このことから、■、０．系セラミクス粉末に、Ｓ
ｂ、Ｂｉ、Ｐｂのうち少なくとも１種を０．０５〜２．
０％範囲内で添加することが望ましい。

なお、上記実施例では、グリーンシートに電極を形成し
たものを積層するようにしたが、本発明の抵抗体素子は
この方法に限られるものではない。

例えばフィルム上にペースト状のセラミクスをスクリー
ン印刷法により形成し、これの上に電極をスクリーン印
刷し、これを順次繰り返して積層体を形成してもよい。

〔発明の効果〕

以上のように本発明に係るＶｚＯ＋系セラミクス抵抗体
素子によれば、セラミクスを３μｍ以下としたので、セ
ラミクス層の薄層化ができるとともに、熱衝撃性に優れ
、かつヒステリシスを抑制できるから、大電力用の制限
素子として利用できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるＶ、○、系セラミクス
抵抗体素子を説明するための断面正面図、第２図はその
内部電極が形成されたセラミクス層の積層状態を示す分
解斜視図、第３回は従来の■、Ｏ１系抵抗体素子のヒス
テリシス特性を示す図である。 特許出願人　　株式会社　村田製作所 代理人　　　　弁理士　下　市　　努

Claims (1)

【特許請求の範囲】
1. （１）　所定の温度で導体から絶縁体に転移する抵抗特
   性を有するＶ＿２Ｏ＿３系セラミクスからなる抵抗体素
   子において、上記セラミクスの平均粒径が３μｍ以下で
   あることを特徴とするＶ＿２Ｏ＿３系セラミクス抵抗体
   素子。