JPH11273914A - 積層型バリスタ - Google Patents
積層型バリスタInfo
- Publication number
- JPH11273914A JPH11273914A JP10078894A JP7889498A JPH11273914A JP H11273914 A JPH11273914 A JP H11273914A JP 10078894 A JP10078894 A JP 10078894A JP 7889498 A JP7889498 A JP 7889498A JP H11273914 A JPH11273914 A JP H11273914A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- electrodes
- electrode
- voltage
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
- H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of oxides
- H01C17/06546—Oxides of zinc or cadmium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
- H01C17/283—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/285—Precursor compositions therefor, e.g. pastes, inks, glass frits applied to zinc or cadmium oxide resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 小型でサージ耐量の大きい積層型バリスタを
得る。 【解決手段】 バリスタ電極３〜６を表面に設けたバリ
スタシート２を積み重ねて一体的に焼成し、焼結積層体
１０とする。バリスタ電極３〜６の間隔をＴ、最外層に
位置したバリスタ電極３，６と焼結積層体１０の表面と
の間隔をＴｙ、バリスタ電極３〜６のエッジ３ｂ〜６ｂ
と外部電極１１，１２との間隔をＴｘとすると、積層型
バリスタ１は以下の（Ａ）〜（Ｃ）の三つの条件のいず
れか一つを満足するように設定されている。 条件（Ａ） １．５≦（Ｔｘ／Ｔ）≦３．０ 条件（Ｂ） （Ｔｙ／Ｔ）≧１．０ 条件（Ｃ） １．５≦（Ｔｘ／Ｔ）≦３．０ 及び
（Ｔｙ／Ｔ）≧１．０
得る。 【解決手段】 バリスタ電極３〜６を表面に設けたバリ
スタシート２を積み重ねて一体的に焼成し、焼結積層体
１０とする。バリスタ電極３〜６の間隔をＴ、最外層に
位置したバリスタ電極３，６と焼結積層体１０の表面と
の間隔をＴｙ、バリスタ電極３〜６のエッジ３ｂ〜６ｂ
と外部電極１１，１２との間隔をＴｘとすると、積層型
バリスタ１は以下の（Ａ）〜（Ｃ）の三つの条件のいず
れか一つを満足するように設定されている。 条件（Ａ） １．５≦（Ｔｘ／Ｔ）≦３．０ 条件（Ｂ） （Ｔｙ／Ｔ）≧１．０ 条件（Ｃ） １．５≦（Ｔｘ／Ｔ）≦３．０ 及び
（Ｔｙ／Ｔ）≧１．０
Description
【０００１】
【発明の属する技術分野】本発明は、積層型バリスタ、
特に、電子機器をサージ（異常電圧）から保護するため
に使用される積層型バリスタに関する。
特に、電子機器をサージ（異常電圧）から保護するため
に使用される積層型バリスタに関する。
【０００２】
【従来の技術】近年、電子機器の小型化や信号処理の高
速化により、電子部品の表面実装化や高周波化が進んで
いる。ノイズ吸収部品である非直線抵抗体部品もその例
外ではなく、酸化亜鉛（ＺｎＯ）やチタン酸ストロンチ
ウム（ＳｒＴｉＯ3）を主成分とした表面実装タイプの
バリスタが登場している。
速化により、電子部品の表面実装化や高周波化が進んで
いる。ノイズ吸収部品である非直線抵抗体部品もその例
外ではなく、酸化亜鉛（ＺｎＯ）やチタン酸ストロンチ
ウム（ＳｒＴｉＯ3）を主成分とした表面実装タイプの
バリスタが登場している。
【０００３】
【発明が解決しようとする課題】ところで、バリスタの
小型化、低背化を図る方法の一つとして、複数のバリス
タ材料層と複数の内部電極を積み重ねて積層化する方法
が提案されている。しかしながら、従来、１００Ｖ以上
のバリスタ電圧を必要とするバリスタの場合には、バリ
スタ材料層と内部電極の積み重ね方向の内部電極間隔の
寸法を大きな値にしなければならず、積層化が困難であ
った。
小型化、低背化を図る方法の一つとして、複数のバリス
タ材料層と複数の内部電極を積み重ねて積層化する方法
が提案されている。しかしながら、従来、１００Ｖ以上
のバリスタ電圧を必要とするバリスタの場合には、バリ
スタ材料層と内部電極の積み重ね方向の内部電極間隔の
寸法を大きな値にしなければならず、積層化が困難であ
った。
【０００４】しかしながら、近年のバリスタ材料層の改
良等により、内部電極間隔の単位厚み当たりのバリスタ
電圧が上昇し、バリスタ電圧に関しては積層化が可能な
状態になってきた。ところが、バリスタ電圧が上昇する
とサージ耐量が急激に低下するという新たな問題が発生
し、このため、積層型バリスタのサイズを小さくするこ
とができず、単板型バリスタと同等のサイズのものしか
できなかった。
良等により、内部電極間隔の単位厚み当たりのバリスタ
電圧が上昇し、バリスタ電圧に関しては積層化が可能な
状態になってきた。ところが、バリスタ電圧が上昇する
とサージ耐量が急激に低下するという新たな問題が発生
し、このため、積層型バリスタのサイズを小さくするこ
とができず、単板型バリスタと同等のサイズのものしか
できなかった。
【０００５】そこで、本発明の目的は、小型でサージ耐
量の大きい積層型バリスタを提供することにある。
量の大きい積層型バリスタを提供することにある。
【０００６】
【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る積層型バリスタは、複数のバリスタ材
料層と複数の内部電極を積み重ねて構成した焼結積層体
を有し、前記バリスタ材料層と前記内部電極の積み重ね
方向の前記内部電極間隔をＴ、前記積み重ね方向に対し
て直交する方向の前記内部電極のエッジと前記焼結積層
体の端部に設けられた外部電極との間隔をＴｘとしたと
き、ＴｘはＴの１．５〜３．０倍であることを特徴とす
る。また、前記バリスタ材料層と前記内部電極の積み重
ね方向において、最外層に位置した前記内部電極と前記
焼結積層体の表面との間隔をＴｙとしたとき、ＴｙはＴ
の１．０倍以上であることを特徴とする。あるいは、Ｔ
ｘがＴの１．５〜３．０倍で、かつ、ＴｙがＴの１．０
倍以上であることを特徴とする。ここに、積層型バリス
タのバリスタ電圧は、例えば１００Ｖ以上である。
め、本発明に係る積層型バリスタは、複数のバリスタ材
料層と複数の内部電極を積み重ねて構成した焼結積層体
を有し、前記バリスタ材料層と前記内部電極の積み重ね
方向の前記内部電極間隔をＴ、前記積み重ね方向に対し
て直交する方向の前記内部電極のエッジと前記焼結積層
体の端部に設けられた外部電極との間隔をＴｘとしたと
き、ＴｘはＴの１．５〜３．０倍であることを特徴とす
る。また、前記バリスタ材料層と前記内部電極の積み重
ね方向において、最外層に位置した前記内部電極と前記
焼結積層体の表面との間隔をＴｙとしたとき、ＴｙはＴ
の１．０倍以上であることを特徴とする。あるいは、Ｔ
ｘがＴの１．５〜３．０倍で、かつ、ＴｙがＴの１．０
倍以上であることを特徴とする。ここに、積層型バリス
タのバリスタ電圧は、例えば１００Ｖ以上である。
【０００７】
【作用】以上の構成により、高電圧のバリスタ電圧を確
保した状態で大きなサージ耐量が得られると共に、サー
ジ耐量が略一定に維持される。
保した状態で大きなサージ耐量が得られると共に、サー
ジ耐量が略一定に維持される。
【０００８】
【発明の実施の形態】以下、本発明に係る積層型バリス
タの実施形態について添付図面を参照して説明する。各
実施形態は、バリスタ電圧が１００Ｖ以上の積層型バリ
スタを例にして説明する。バリスタ電圧が１００Ｖ未満
の場合には、本願発明の作用効果が顕著に表れないから
である。
タの実施形態について添付図面を参照して説明する。各
実施形態は、バリスタ電圧が１００Ｖ以上の積層型バリ
スタを例にして説明する。バリスタ電圧が１００Ｖ未満
の場合には、本願発明の作用効果が顕著に表れないから
である。
【０００９】［第１実施形態、図１〜図７］図１に示す
ように、積層型バリスタ１は、バリスタ電極３〜６をそ
れぞれ表面に設けたバリスタシート２と、予め導体を表
面に設けない保護用バリスタシート２等で構成されてい
る。
ように、積層型バリスタ１は、バリスタ電極３〜６をそ
れぞれ表面に設けたバリスタシート２と、予め導体を表
面に設けない保護用バリスタシート２等で構成されてい
る。
【００１０】バリスタシート２は、酸化亜鉛（ＺｎＯ）
やチタン酸ストロンチウム（ＳｒＴｉＯ3）等を主成分
とした半導体材料からなる。第１実施形態の場合、バリ
スタシート２は以下に詳説する方法で成形した。ＺｎＯ
を１００としたとき、Ｂｉ2Ｏ3を１．０ｍｏｌ％、Ｍｎ
Ｏを０．５ｍｏｌ％、ＣｏＯを０．５ｍｏｌ％、ＳｉＯ
2を１．０ｍｏｌ％、Ｂ2Ｏ3を０．１ｍｏｌ％、Ｓｂ2Ｏ
3を０．５ｍｏｌ％、Ａｌ2Ｏ3を１００ｐｐｍ配合し、
ボールミルで２０時間混合、粉砕した。次に、このスラ
リー状の原料を脱水し、乾燥した後、メッシュが６０＃
のふるいで造粒した。この粉体を７５０℃の温度で２時
間仮焼し、できた仮焼物を粗粉砕した後、ボールミルで
再び混合、粉砕した。このスラリー状の原料を脱水し、
乾燥して粉体を得た。このＺｎＯを主成分とした粉体に
溶剤とバインダと分散剤を加え、厚さ５０μｍのバリス
タグリーンシートを成形した。
やチタン酸ストロンチウム（ＳｒＴｉＯ3）等を主成分
とした半導体材料からなる。第１実施形態の場合、バリ
スタシート２は以下に詳説する方法で成形した。ＺｎＯ
を１００としたとき、Ｂｉ2Ｏ3を１．０ｍｏｌ％、Ｍｎ
Ｏを０．５ｍｏｌ％、ＣｏＯを０．５ｍｏｌ％、ＳｉＯ
2を１．０ｍｏｌ％、Ｂ2Ｏ3を０．１ｍｏｌ％、Ｓｂ2Ｏ
3を０．５ｍｏｌ％、Ａｌ2Ｏ3を１００ｐｐｍ配合し、
ボールミルで２０時間混合、粉砕した。次に、このスラ
リー状の原料を脱水し、乾燥した後、メッシュが６０＃
のふるいで造粒した。この粉体を７５０℃の温度で２時
間仮焼し、できた仮焼物を粗粉砕した後、ボールミルで
再び混合、粉砕した。このスラリー状の原料を脱水し、
乾燥して粉体を得た。このＺｎＯを主成分とした粉体に
溶剤とバインダと分散剤を加え、厚さ５０μｍのバリス
タグリーンシートを成形した。
【００１１】バリスタ電極３，５は、バリスタシート２
の表面に広面積に形成され、その引出し部３ａ，５ａは
バリスタシート２の左辺に露出している。バリスタ電極
４，６は、バリスタシート２の表面に広面積に形成さ
れ、その引出し部４ａ，６ａはバリスタシート２の右辺
に露出している。バリスタ電極３〜６はバリスタシート
２を間に挟んで対向する。バリスタ電極３〜６は、Ａ
ｇ，Ｃｕ，Ｎｉ，Ｃｒ，Ｐｄ，Ｐｔ及びその合金等から
なり、スパッタリング法、真空蒸着法、あるいは印刷法
等の方法にて形成される。第１実施形態では、バリスタ
電極３〜６をＰｔペーストを用いてスクリーン印刷法で
形成した。
の表面に広面積に形成され、その引出し部３ａ，５ａは
バリスタシート２の左辺に露出している。バリスタ電極
４，６は、バリスタシート２の表面に広面積に形成さ
れ、その引出し部４ａ，６ａはバリスタシート２の右辺
に露出している。バリスタ電極３〜６はバリスタシート
２を間に挟んで対向する。バリスタ電極３〜６は、Ａ
ｇ，Ｃｕ，Ｎｉ，Ｃｒ，Ｐｄ，Ｐｔ及びその合金等から
なり、スパッタリング法、真空蒸着法、あるいは印刷法
等の方法にて形成される。第１実施形態では、バリスタ
電極３〜６をＰｔペーストを用いてスクリーン印刷法で
形成した。
【００１２】各シート２は積み重ねられ、５００℃の温
度で樹脂分を分解、飛散させた後、９００℃の温度で３
時間焼成され、図２に示すような焼結積層体１０とされ
る。焼結積層体１０の左右両端部には、それぞれ外部電
極１１，１２が設けられている。外部電極１１，１２は
Ａｇ，Ｎｉ，Ａｇ−Ｐｄ等からなり、スパッタリング法
や塗布焼付け法等の方法にて形成される。外部電極１１
にはバリスタ電極３，５の引出し部３ａ，５ａが電気的
に接続され、外部電極１２にはバリスタ電極４，６の引
出し部４ａ，６ａが電気的に接続されている。
度で樹脂分を分解、飛散させた後、９００℃の温度で３
時間焼成され、図２に示すような焼結積層体１０とされ
る。焼結積層体１０の左右両端部には、それぞれ外部電
極１１，１２が設けられている。外部電極１１，１２は
Ａｇ，Ｎｉ，Ａｇ−Ｐｄ等からなり、スパッタリング法
や塗布焼付け法等の方法にて形成される。外部電極１１
にはバリスタ電極３，５の引出し部３ａ，５ａが電気的
に接続され、外部電極１２にはバリスタ電極４，６の引
出し部４ａ，６ａが電気的に接続されている。
【００１３】以上の構成からなる積層型バリスタ１にお
いて、図３に示すように、バリスタシート２の積み重ね
方向のバリスタ電極３〜６相互の間隔をＴ、最外層に位
置したバリスタ電極３と焼結積層体１０の上面との間隔
をＴｙ、同様に、最外層に位置したバリスタ電極６と焼
結積層体１０の下面との間隔をＴｙとする。さらに、バ
リスタシート２の積み重ね方向に対して直交する方向の
バリスタ電極３，５のエッジ３ｂ，５ｂと焼結積層体１
０の右側端部に設けられた外部電極１２との間隔をＴ
ｘ、同様にバリスタ電極４，６のエッジ４ｂ，６ｂと焼
結積層体１０の左側端部に設けられた外部電極１１との
間隔をＴｘとすると、バリスタ１は以下の（Ａ）〜
（Ｃ）の三つの条件のいずれか一つを満足するように設
定されている。
いて、図３に示すように、バリスタシート２の積み重ね
方向のバリスタ電極３〜６相互の間隔をＴ、最外層に位
置したバリスタ電極３と焼結積層体１０の上面との間隔
をＴｙ、同様に、最外層に位置したバリスタ電極６と焼
結積層体１０の下面との間隔をＴｙとする。さらに、バ
リスタシート２の積み重ね方向に対して直交する方向の
バリスタ電極３，５のエッジ３ｂ，５ｂと焼結積層体１
０の右側端部に設けられた外部電極１２との間隔をＴ
ｘ、同様にバリスタ電極４，６のエッジ４ｂ，６ｂと焼
結積層体１０の左側端部に設けられた外部電極１１との
間隔をＴｘとすると、バリスタ１は以下の（Ａ）〜
（Ｃ）の三つの条件のいずれか一つを満足するように設
定されている。
【００１４】 条件（Ａ） １．５≦（Ｔｘ／Ｔ）≦３．０ 条件（Ｂ） （Ｔｙ／Ｔ）≧１．０ 条件（Ｃ） １．５≦（Ｔｘ／Ｔ）≦３．０ 及び
（Ｔｙ／Ｔ）≧１．０
（Ｔｙ／Ｔ）≧１．０
【００１５】ここに、間隔Ｔｘが、外部電極１２の折り
返し部分とバリスタ電極３，５のエッジ３ｂ，５ｂとの
間隔Ｔｘ’（図４参照）より大きい場合には、間隔Ｔｘ
として間隔Ｔｘ’が採用される。間隔Ｔｘが、外部電極
１１の折り返し部分とバリスタ電極４，６のエッジ４
ｂ，６ｂとの間隔Ｔｘ’より大きい場合も同様である。
返し部分とバリスタ電極３，５のエッジ３ｂ，５ｂとの
間隔Ｔｘ’（図４参照）より大きい場合には、間隔Ｔｘ
として間隔Ｔｘ’が採用される。間隔Ｔｘが、外部電極
１１の折り返し部分とバリスタ電極４，６のエッジ４
ｂ，６ｂとの間隔Ｔｘ’より大きい場合も同様である。
【００１６】まず、バリスタ１が条件（Ａ）を満足して
いる場合について説明する。条件（Ａ）は、バリスタ電
極３〜６のエッジ３ｂ〜６ｂと外部電極１１，１２との
間隔Ｔｘが、バリスタ電極３〜６の間隔Ｔの１．５〜
３．０倍であることを意味している。図５は、積層型バ
リスタ１のバリスタ電極３〜６間隔Ｔを一定にして、バ
リスタ電極３〜６のエッジ３ｂ〜６ｂと外部電極１１，
１２との間隔Ｔｘを種々変更させることより、Ｔｘ／Ｔ
の値が異なるバリスタ１を作成し、そのＴｘ／Ｔに対す
るサージ耐量の関係を調べた結果を示すグラフである。
いる場合について説明する。条件（Ａ）は、バリスタ電
極３〜６のエッジ３ｂ〜６ｂと外部電極１１，１２との
間隔Ｔｘが、バリスタ電極３〜６の間隔Ｔの１．５〜
３．０倍であることを意味している。図５は、積層型バ
リスタ１のバリスタ電極３〜６間隔Ｔを一定にして、バ
リスタ電極３〜６のエッジ３ｂ〜６ｂと外部電極１１，
１２との間隔Ｔｘを種々変更させることより、Ｔｘ／Ｔ
の値が異なるバリスタ１を作成し、そのＴｘ／Ｔに対す
るサージ耐量の関係を調べた結果を示すグラフである。
【００１７】グラフより、Ｔｘ／Ｔが１．５〜３．０の
場合には、大きなサージ耐量が得られることがわかる。
ところが、Ｔｘ／Ｔが１．５より小さい場合には、急速
にサージ耐量が低下し、バリスタ１の最大サージ耐量の
１０％以下となる。この原因として、（１）バリスタ１
を製造する際の焼成工程において、焼結積層体１０の表
面部のみがガス雰囲気等に晒され、焼結積層体１０の表
面部の特性がバリスタ電極３〜６が配設されている焼結
積層体１０の内部と若干異なること、（２）さらに、各
バリスタシート２の接合部（界面部）に発生する内部欠
陥等が考えられる。
場合には、大きなサージ耐量が得られることがわかる。
ところが、Ｔｘ／Ｔが１．５より小さい場合には、急速
にサージ耐量が低下し、バリスタ１の最大サージ耐量の
１０％以下となる。この原因として、（１）バリスタ１
を製造する際の焼成工程において、焼結積層体１０の表
面部のみがガス雰囲気等に晒され、焼結積層体１０の表
面部の特性がバリスタ電極３〜６が配設されている焼結
積層体１０の内部と若干異なること、（２）さらに、各
バリスタシート２の接合部（界面部）に発生する内部欠
陥等が考えられる。
【００１８】そして、Ｔｘ／Ｔが大きくなる（つまり、
間隔Ｔｘが長くなる）につれて、バリスタ電極３〜６の
面積に関わらず、サージ耐量は低下してくる。これは、
バリスタ電極３〜６の抵抗成分による発熱や外部電極１
１，１２の放熱性により、間隔Ｔｘが長くなるほどバリ
スタ１内部に熱がこもり、熱応力が生じるためであると
考えられる。そして、Ｔｘ／Ｔが３．０を越えると、サ
ージ耐量低下が顕著になり、実用上問題となる。
間隔Ｔｘが長くなる）につれて、バリスタ電極３〜６の
面積に関わらず、サージ耐量は低下してくる。これは、
バリスタ電極３〜６の抵抗成分による発熱や外部電極１
１，１２の放熱性により、間隔Ｔｘが長くなるほどバリ
スタ１内部に熱がこもり、熱応力が生じるためであると
考えられる。そして、Ｔｘ／Ｔが３．０を越えると、サ
ージ耐量低下が顕著になり、実用上問題となる。
【００１９】次に、バリスタ１が条件（Ｂ）を満足して
いる場合について説明する。条件（Ｂ）は、最外層に位
置したバリスタ電極３，６と焼結積層体１０の表面との
間隔Ｔｙが、バリスタ電極３〜６の間隔の１．０倍以上
であることを意味している。図６は、積層型バリスタ１
のバリスタ電極３〜６の間隔Ｔを一定にして、バリスタ
電極３，６と焼結積層体１０の表面との間隔Ｔｙを種々
変更させることにより、Ｔｙ／Ｔの値が異なるバリスタ
１を作成し、そのＴｙ／Ｔに対するサージ耐量の関係を
調べた結果を示すグラフである。グラフより、Ｔｙ／Ｔ
が１．０以上の場合には、大きなサージ耐量が得られる
ことがわかる。ところが、Ｔｙ／Ｔが１．０より小さい
場合には、サージ耐量が低下し、バリスタ１の最大サー
ジ耐量の１０％以下となる。この原因として、バリスタ
１を製造する際の焼成工程において、焼結積層体１０の
表面部のみがガス雰囲気等に晒され、焼結積層体１０の
表面部の特性がバリスタ電極３〜６が配設されている焼
結積層体１０の内部と若干異なること等が考えられる。
いる場合について説明する。条件（Ｂ）は、最外層に位
置したバリスタ電極３，６と焼結積層体１０の表面との
間隔Ｔｙが、バリスタ電極３〜６の間隔の１．０倍以上
であることを意味している。図６は、積層型バリスタ１
のバリスタ電極３〜６の間隔Ｔを一定にして、バリスタ
電極３，６と焼結積層体１０の表面との間隔Ｔｙを種々
変更させることにより、Ｔｙ／Ｔの値が異なるバリスタ
１を作成し、そのＴｙ／Ｔに対するサージ耐量の関係を
調べた結果を示すグラフである。グラフより、Ｔｙ／Ｔ
が１．０以上の場合には、大きなサージ耐量が得られる
ことがわかる。ところが、Ｔｙ／Ｔが１．０より小さい
場合には、サージ耐量が低下し、バリスタ１の最大サー
ジ耐量の１０％以下となる。この原因として、バリスタ
１を製造する際の焼成工程において、焼結積層体１０の
表面部のみがガス雰囲気等に晒され、焼結積層体１０の
表面部の特性がバリスタ電極３〜６が配設されている焼
結積層体１０の内部と若干異なること等が考えられる。
【００２０】さらに、条件（Ｃ）は、前記条件（Ａ）と
条件（Ｂ）の両方を満足する場合である。図７は、Ｔｘ
／Ｔ＝２，Ｔｙ／Ｔ＝２としたときの、積層型バリスタ
１のバリスタ電圧（Ｖ１ｍＡ）と破壊電圧の関係を調べ
た結果を示すグラフである。
条件（Ｂ）の両方を満足する場合である。図７は、Ｔｘ
／Ｔ＝２，Ｔｙ／Ｔ＝２としたときの、積層型バリスタ
１のバリスタ電圧（Ｖ１ｍＡ）と破壊電圧の関係を調べ
た結果を示すグラフである。
【００２１】積層型バリスタ１は、これらの条件
（Ａ），（Ｂ），（Ｃ）のいずれか一つを満足すること
により、高電圧のバリスタ電圧特性を確保した状態で大
きなサージ耐量が得られると共に、サージ耐量が略一定
に維持され、サージ耐量のばらつきを抑えることができ
る。
（Ａ），（Ｂ），（Ｃ）のいずれか一つを満足すること
により、高電圧のバリスタ電圧特性を確保した状態で大
きなサージ耐量が得られると共に、サージ耐量が略一定
に維持され、サージ耐量のばらつきを抑えることができ
る。
【００２２】なお、図５、図６及び図７は、以下の手順
及び方法で測定した結果を示したものである。まず、バ
リスタ１に１ｍＡの電流と１０ｍＡの電流を流し、それ
ぞれの電流値でのバリスタ１の外部電極１１，１２間の
電圧を測定し、この測定値に基づいてバリスタ電圧（Ｖ
１ｍＡ）を導出した。次に、サージを５分間隔で２回印
加し、１分間放置した後、前述の方法でバリスタ電圧
（Ｖ１ｍＡ）を導出する。サージはバリスタ１が破壊さ
れるまで、徐々に電圧がアップされる。サージによって
バリスタ１が破壊されると、その破壊時点でのサージ電
流と破壊電圧が測定される。次に、破壊されたバリスタ
１を垂直断面研磨した後、研磨されたバリスタ１の垂直
断面を金属顕微鏡等を用いて観察し、間隔Ｔｘ，Ｔｙ，
Ｔの精密な寸法を測定した。こうして測定された結果か
ら図５〜図７に示したグラフが得られる。
及び方法で測定した結果を示したものである。まず、バ
リスタ１に１ｍＡの電流と１０ｍＡの電流を流し、それ
ぞれの電流値でのバリスタ１の外部電極１１，１２間の
電圧を測定し、この測定値に基づいてバリスタ電圧（Ｖ
１ｍＡ）を導出した。次に、サージを５分間隔で２回印
加し、１分間放置した後、前述の方法でバリスタ電圧
（Ｖ１ｍＡ）を導出する。サージはバリスタ１が破壊さ
れるまで、徐々に電圧がアップされる。サージによって
バリスタ１が破壊されると、その破壊時点でのサージ電
流と破壊電圧が測定される。次に、破壊されたバリスタ
１を垂直断面研磨した後、研磨されたバリスタ１の垂直
断面を金属顕微鏡等を用いて観察し、間隔Ｔｘ，Ｔｙ，
Ｔの精密な寸法を測定した。こうして測定された結果か
ら図５〜図７に示したグラフが得られる。
【００２３】［第２実施形態、図８〜図１０］図８に示
すように、積層型バリスタ２１は、バリスタ電極２３，
２４をそれぞれ表面に設けたバリスタシート２２と、フ
ロート電極２７を表面に設けたバリスタシート２２と、
予め導体を表面に設けない保護用バリスタシート２２等
で構成されている。
すように、積層型バリスタ２１は、バリスタ電極２３，
２４をそれぞれ表面に設けたバリスタシート２２と、フ
ロート電極２７を表面に設けたバリスタシート２２と、
予め導体を表面に設けない保護用バリスタシート２２等
で構成されている。
【００２４】バリスタ電極２３，２４は、それぞれバリ
スタシート２２の表面の左寄りの位置及び右寄りの位置
に設けられている。バリスタ電極２３の引出し部２３ａ
はバリスタシート２２の左辺に露出し、バリスタ電極２
４の引出し部２４ａはバリスタシート２２の右辺に露出
している。フロート電極２７はバリスタシート２２の表
面に広面積に形成されている。バリスタ電極２３，２４
とフロート電極２７はバリスタシート２２を間に挟んで
対向している。
スタシート２２の表面の左寄りの位置及び右寄りの位置
に設けられている。バリスタ電極２３の引出し部２３ａ
はバリスタシート２２の左辺に露出し、バリスタ電極２
４の引出し部２４ａはバリスタシート２２の右辺に露出
している。フロート電極２７はバリスタシート２２の表
面に広面積に形成されている。バリスタ電極２３，２４
とフロート電極２７はバリスタシート２２を間に挟んで
対向している。
【００２５】各シート２２は積み重ねられた後、一体的
に焼成され、図９に示すような焼結積層体３０とされ
る。焼結積層体３０の左右両端部には、それぞれ外部電
極３１，３２が設けられている。外部電極３１にはバリ
スタ電極２３の引出し部２３ａが電気的に接続され、外
部電極３２にはバリスタ電極２４の引出し部２４ａが電
気的に接続されている。フロート電極２７は外部電極３
１，３２のいずれにも接続されておらず、電気的に独立
している。
に焼成され、図９に示すような焼結積層体３０とされ
る。焼結積層体３０の左右両端部には、それぞれ外部電
極３１，３２が設けられている。外部電極３１にはバリ
スタ電極２３の引出し部２３ａが電気的に接続され、外
部電極３２にはバリスタ電極２４の引出し部２４ａが電
気的に接続されている。フロート電極２７は外部電極３
１，３２のいずれにも接続されておらず、電気的に独立
している。
【００２６】以上の構成からなる積層型バリスタ２１に
おいて、図１０に示すように、シート２２の積み重ね方
向のバリスタ電極２３，２４とフロート電極２７の間隔
をＴ、最外層に位置したバリスタ電極２３，２４と焼結
積層体３０の上面（あるいは下面）との間隔をＴｙ、シ
ート２２の積み重ね方向に対して直交する方向のフロー
ト電極２７のエッジ２７ａ，２７ｂと外部電極１１，１
２との間隔をＴｘとすると、バリスタ２１は以下の
（Ａ）〜（Ｃ）の三つの条件のいずれか一つを満足する
ように設定されている。
おいて、図１０に示すように、シート２２の積み重ね方
向のバリスタ電極２３，２４とフロート電極２７の間隔
をＴ、最外層に位置したバリスタ電極２３，２４と焼結
積層体３０の上面（あるいは下面）との間隔をＴｙ、シ
ート２２の積み重ね方向に対して直交する方向のフロー
ト電極２７のエッジ２７ａ，２７ｂと外部電極１１，１
２との間隔をＴｘとすると、バリスタ２１は以下の
（Ａ）〜（Ｃ）の三つの条件のいずれか一つを満足する
ように設定されている。
【００２７】 条件（Ａ） １．５≦（Ｔｘ／Ｔ）≦３．０ 条件（Ｂ） （Ｔｙ／Ｔ）≧１．０ 条件（Ｃ） １．５≦（Ｔｘ／Ｔ）≦３．０ 及び
（Ｔｙ／Ｔ）≧１．０
（Ｔｙ／Ｔ）≧１．０
【００２８】そして、バリスタ２１は、これらの条件
（Ａ），（Ｂ），（Ｃ）のいずれか一つを満足すること
により、高電圧のバリスタ電圧を確保した状態で大きな
サージ耐量が得られると共に、サージ耐量が略一定に維
持され、サージ耐量のばらつきを抑えることができる。
（Ａ），（Ｂ），（Ｃ）のいずれか一つを満足すること
により、高電圧のバリスタ電圧を確保した状態で大きな
サージ耐量が得られると共に、サージ耐量が略一定に維
持され、サージ耐量のばらつきを抑えることができる。
【００２９】［他の実施形態］なお、本発明に係る積層
型バリスタは前記実施形態に限定するものではなく、そ
の要旨の範囲内で種々に変更することができる。積層型
バリスタを製造する場合、バリスタ電極を表面に設けた
バリスタシート等を積み重ねた後、一体的に焼成する工
法に必ずしも限定されない。バリスタシートは予め焼成
されたものを用いてもよい。また、以下に説明する工法
によって積層型バリスタを製造してもよい。すなわち、
印刷等の手段によりペースト状のバリスタ材料にてバリ
スタ材料層を形成した後、そのバリスタ材料層の表面に
ペースト状の導電性材料を塗布してバリスタ電極を形成
する。次に、ペースト状のバリスタ材料を前記バリスタ
電極の上から塗布してバリスタ電極が内蔵されたバリス
タ材料層とする。同様にして、順に重ね塗りをしなが
ら、積層構造を有するバリスタが得られる。
型バリスタは前記実施形態に限定するものではなく、そ
の要旨の範囲内で種々に変更することができる。積層型
バリスタを製造する場合、バリスタ電極を表面に設けた
バリスタシート等を積み重ねた後、一体的に焼成する工
法に必ずしも限定されない。バリスタシートは予め焼成
されたものを用いてもよい。また、以下に説明する工法
によって積層型バリスタを製造してもよい。すなわち、
印刷等の手段によりペースト状のバリスタ材料にてバリ
スタ材料層を形成した後、そのバリスタ材料層の表面に
ペースト状の導電性材料を塗布してバリスタ電極を形成
する。次に、ペースト状のバリスタ材料を前記バリスタ
電極の上から塗布してバリスタ電極が内蔵されたバリス
タ材料層とする。同様にして、順に重ね塗りをしなが
ら、積層構造を有するバリスタが得られる。
【００３０】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、内部電極のエッジと外部電極との間隔Ｔｘを、
内部電極間隔Ｔの１．５〜３．０倍に設定したので、高
電圧のバリスタ電圧を確保した状態で大きなサージ耐量
を得ることができ、従来の単板型バリスタと比較して小
型化を図ることができる。さらに、最外層に位置した内
部電極と焼結積層体表面との間隔Ｔｙを、内部電極間隔
Ｔの１．０倍以上に設定することにより、サージ耐量が
略一定に保持され、サージ耐量のばらつきが少なく、安
定した積層型バリスタを得ることができる。従って、Ｔ
ｘをＴの１．５〜３．０倍で、かつ、ＴｙをＴの１．０
倍以上に設定することにより、大きなサージ耐量が安定
して得られる積層型バリスタとなる。特に、バリスタ電
圧が１００Ｖ以上の積層型バリスタの場合には、前記効
果が顕著に表われる。
よれば、内部電極のエッジと外部電極との間隔Ｔｘを、
内部電極間隔Ｔの１．５〜３．０倍に設定したので、高
電圧のバリスタ電圧を確保した状態で大きなサージ耐量
を得ることができ、従来の単板型バリスタと比較して小
型化を図ることができる。さらに、最外層に位置した内
部電極と焼結積層体表面との間隔Ｔｙを、内部電極間隔
Ｔの１．０倍以上に設定することにより、サージ耐量が
略一定に保持され、サージ耐量のばらつきが少なく、安
定した積層型バリスタを得ることができる。従って、Ｔ
ｘをＴの１．５〜３．０倍で、かつ、ＴｙをＴの１．０
倍以上に設定することにより、大きなサージ耐量が安定
して得られる積層型バリスタとなる。特に、バリスタ電
圧が１００Ｖ以上の積層型バリスタの場合には、前記効
果が顕著に表われる。
【図１】本発明に係る積層型バリスタの第１実施形態を
示す分解斜視図。
示す分解斜視図。
【図２】図１に示した積層型バリスタの外観斜視図。
【図３】図２に示した積層型バリスタの垂直断面模式
図。
図。
【図４】図２に示した積層型バリスタの水平断面模式
図。
図。
【図５】Ｔｘ／Ｔに対するサージ耐量の関係を示すグラ
フ。
フ。
【図６】Ｔｙ／Ｔに対するサージ耐量の関係を示すグラ
フ。
フ。
【図７】バリスタ電圧に対する破壊電圧の関係を示すグ
ラフ。
ラフ。
【図８】本発明に係る積層型バリスタの第２実施形態を
示す分解斜視図。
示す分解斜視図。
【図９】図８に示した積層型バリスタの外観斜視図。
【図１０】図９に示した積層型バリスタの垂直断面模式
図。
図。
１，２１…積層型バリスタ ２，２２…バリスタシート ３〜６，２３，２４…バリスタ電極 １０，３０…焼結積層体 １１，１２，３１，３２…外部電極 ２７…フロート電極 Ｔ…内部電極間隔 Ｔｘ，Ｔｘ’…内部電極のエッジと外部電極との間隔 Ｔｙ…最外層に位置した内部電極と焼結積層体表面との
間隔
間隔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽田野 研次郎 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (4)
- 【請求項１】 複数のバリスタ材料層と複数の内部電極
を積み重ねて構成した焼結積層体を有し、前記バリスタ
材料層と前記内部電極の積み重ね方向の前記内部電極間
隔をＴ、前記積み重ね方向に対して直交する方向の前記
内部電極のエッジと前記焼結積層体の端部に設けられた
外部電極との間隔をＴｘとしたとき、ＴｘはＴの１．５
〜３．０倍であることを特徴とする積層型バリスタ。 - 【請求項２】 複数のバリスタ材料層と複数の内部電極
を積み重ねて構成した焼結積層体を有し、前記バリスタ
材料層と前記内部電極の積み重ね方向において、前記内
部電極間隔をＴ、最外層に位置した前記内部電極と前記
焼結積層体表面との間隔をＴｙとしたとき、ＴｙはＴの
１．０倍以上であることを特徴とする積層型バリスタ。 - 【請求項３】 複数のバリスタ材料層と複数の内部電極
を積み重ねて構成した焼結積層体を有し、前記バリスタ
材料層と前記内部電極の積み重ね方向の前記内部電極間
隔をＴ、前記積み重ね方向に対して直交する方向の前記
内部電極のエッジと前記焼結積層体の端部に設けられた
外部電極との間隔をＴｘとしたとき、ＴｘはＴの１．５
〜３．０倍であり、かつ、前記バリスタ材料層と前記内
部電極の積み重ね方向において、最外層に位置した前記
内部電極と前記焼結積層体表面との間隔をＴｙとしたと
き、ＴｙはＴの１．０倍以上であることを特徴とする積
層型バリスタ。 - 【請求項４】 バリスタ電圧が１００Ｖ以上であること
を特徴とする請求項１、請求項２又は請求項３記載の積
層型バリスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10078894A JPH11273914A (ja) | 1998-03-26 | 1998-03-26 | 積層型バリスタ |
| DE19912851A DE19912851A1 (de) | 1998-03-26 | 1999-03-22 | Monolithischer Varistor |
| KR1019990010008A KR100307802B1 (ko) | 1998-03-26 | 1999-03-24 | 모놀리식 바리스터 |
| US09/276,149 US6184769B1 (en) | 1998-03-26 | 1999-03-26 | Monolithic varistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10078894A JPH11273914A (ja) | 1998-03-26 | 1998-03-26 | 積層型バリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11273914A true JPH11273914A (ja) | 1999-10-08 |
Family
ID=13674529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10078894A Pending JPH11273914A (ja) | 1998-03-26 | 1998-03-26 | 積層型バリスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6184769B1 (ja) |
| JP (1) | JPH11273914A (ja) |
| KR (1) | KR100307802B1 (ja) |
| DE (1) | DE19912851A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| JP2000188205A (ja) * | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | チップ形ｐｔｃサ―ミスタ |
| DE19931056B4 (de) * | 1999-07-06 | 2005-05-19 | Epcos Ag | Vielschichtvaristor niedriger Kapazität |
| US6717506B2 (en) * | 2000-11-02 | 2004-04-06 | Murata Manufacturing Co., Ltd. | Chip-type resistor element |
| DE10202915A1 (de) * | 2002-01-25 | 2003-08-21 | Epcos Ag | Elektrokeramisches Bauelement mit Innenelektroden |
| US20050212648A1 (en) * | 2004-03-23 | 2005-09-29 | Inpaq Technology Co., Ltd. | Low-capacitance laminate varistor |
| JP2008537843A (ja) | 2005-03-01 | 2008-09-25 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で重なり合った調整器 |
| US20070128822A1 (en) * | 2005-10-19 | 2007-06-07 | Littlefuse, Inc. | Varistor and production method |
| JP4600309B2 (ja) * | 2006-02-13 | 2010-12-15 | Ｔｄｋ株式会社 | バリスタ及び発光装置 |
| US7696856B2 (en) * | 2006-03-20 | 2010-04-13 | Tdk Corporation | Varistor element |
| CN101506912B (zh) * | 2006-09-19 | 2011-10-12 | 东莞令特电子有限公司 | 包括钝化层的变阻器的制造 |
| JP4492737B2 (ja) * | 2008-06-16 | 2010-06-30 | 株式会社村田製作所 | 電子部品 |
| JP2010073759A (ja) * | 2008-09-16 | 2010-04-02 | Tdk Corp | 積層型チップバリスタ及び電子部品 |
| DE102010044856A1 (de) | 2010-09-09 | 2012-03-15 | Epcos Ag | Widerstandsbauelement und Verfahren zur Herstellung eines Widerstandsbauelements |
| DE102013102686A1 (de) * | 2013-03-15 | 2014-09-18 | Epcos Ag | Elektronisches Bauelement |
| US10096408B2 (en) * | 2015-06-26 | 2018-10-09 | Tdk Corporation | Voltage nonlinear resistor ceramic and electronic component |
| TWI667667B (zh) * | 2016-09-26 | 2019-08-01 | 立昌先進科技股份有限公司 | 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件 |
| KR102499735B1 (ko) * | 2017-12-01 | 2023-02-15 | 교세라 에이브이엑스 컴포넌츠 코포레이션 | 낮은 종횡비 배리스터 |
| MX2020008622A (es) | 2018-03-05 | 2021-01-15 | Kyocera Avx Components Corp | Varistor en cascada con mejores capacidades de manejo de energia. |
| US10748681B2 (en) * | 2018-07-18 | 2020-08-18 | Hubbell Incorporated | Voltage-dependent resistor device for protecting a plurality of conductors against a power surge |
| US20240105366A1 (en) * | 2019-11-08 | 2024-03-28 | Tdk Electronics Ag | Varistor |
| JP7322793B2 (ja) * | 2020-04-16 | 2023-08-08 | Tdk株式会社 | チップバリスタの製造方法及びチップバリスタ |
| JP7235028B2 (ja) * | 2020-11-26 | 2023-03-08 | Tdk株式会社 | 積層チップバリスタ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823921B2 (ja) * | 1978-02-10 | 1983-05-18 | 日本電気株式会社 | 電圧非直線抵抗器 |
| EP0189087B1 (de) * | 1985-01-17 | 1988-06-22 | Siemens Aktiengesellschaft | Spannungsabhängiger elektrischer Widerstand (Varistor) |
| JP2800896B2 (ja) * | 1987-09-07 | 1998-09-21 | 株式会社村田製作所 | 電圧非直線抵抗体 |
| US5075665A (en) * | 1988-09-08 | 1991-12-24 | Murata Manufacturing Co., Ltd. | Laminated varistor |
| JP2556151B2 (ja) * | 1989-11-21 | 1996-11-20 | 株式会社村田製作所 | 積層型バリスタ |
| JPH03183829A (ja) * | 1989-12-12 | 1991-08-09 | Toto Ltd | オゾン脱臭装置付便器 |
| GB2242067B (en) * | 1990-03-16 | 1994-05-04 | Ecco Ltd | Varistor configurations |
| JP3039005B2 (ja) * | 1991-07-17 | 2000-05-08 | 株式会社村田製作所 | チップバリスタ |
-
1998
- 1998-03-26 JP JP10078894A patent/JPH11273914A/ja active Pending
-
1999
- 1999-03-22 DE DE19912851A patent/DE19912851A1/de not_active Ceased
- 1999-03-24 KR KR1019990010008A patent/KR100307802B1/ko not_active IP Right Cessation
- 1999-03-26 US US09/276,149 patent/US6184769B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19912851A1 (de) | 1999-10-07 |
| KR100307802B1 (ko) | 2001-09-26 |
| US6184769B1 (en) | 2001-02-06 |
| KR19990078204A (ko) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11273914A (ja) | 積層型バリスタ | |
| US6147587A (en) | Laminated-type varistor | |
| JP6870803B2 (ja) | 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ | |
| JP3064659B2 (ja) | 積層型セラミック素子の製造方法 | |
| JP3945010B2 (ja) | 積層型バリスタおよびその製造方法 | |
| JP2001185436A (ja) | 積層セラミックコンデンサ | |
| JP3832071B2 (ja) | 積層バリスタ | |
| JP3319471B2 (ja) | 正特性サーミスタ用積層型半導体磁器及びその製造方法 | |
| JPH05226116A (ja) | 積層型バリスタ | |
| JPH10229004A (ja) | チップ型バリスタ | |
| JP3317246B2 (ja) | 複合セラミック及び複合セラミック素子 | |
| JPH0214501A (ja) | 電圧非直線抵抗器 | |
| JPS62282411A (ja) | 電圧依存性非直線抵抗器 | |
| JP2004006519A (ja) | 多端子バリスタ | |
| JP2666605B2 (ja) | 積層型バリスタ | |
| JP3039005B2 (ja) | チップバリスタ | |
| JP2870317B2 (ja) | セラミック磁器素子の製造方法 | |
| JP2985444B2 (ja) | 積層型バリスタ | |
| KR20010062320A (ko) | 모놀리식 반도체 세라믹 전자부품 | |
| JP3064676B2 (ja) | 積層セラミック磁器素子 | |
| JP3000662B2 (ja) | 積層バリスタ | |
| JPS62282409A (ja) | 電圧依存性非直線抵抗器 | |
| JP2644731B2 (ja) | 電圧依存性非直線抵抗器の製造方法 | |
| JPH07220908A (ja) | 積層型電圧非直線抵抗器 | |
| JP2001110607A (ja) | 積層型バリスタの製造方法 |