KR102499735B1 - 낮은 종횡비 배리스터 - Google Patents

Abstract

낮은 종횡비 배리스터가 개시된다. 배리스터는 폭방향으로 오프셋된 제1 및 제2 대향 측면 및 길이방향으로 오프셋된 제1 및 제2 대향 단부면을 형성하는 직사각형 형태를 갖는다. 배리스터는 길이방향의 전극 길이와 폭방향의 전극 폭을 갖는 제1 전극을 포함하는 제1 전극층을 포함할 수 있다. 배리스터는 길이방향의 전극 길이와 폭방향의 전극 폭을 갖는 제2 전극을 포함하는 제2 전극층을 또한 포함할 수 있다. 배리스터는 제1 및 제2 대향 단부면과 각각 인접하여 연결된 제1 및 제2 단자를 또한 포함할 수 있다. 제1 전극 또는 제2 전극 중 적어도 하나는 약 1 미만의 전극 종횡비를 가질 수 있다.

Description

낮은 종횡비 배리스터

관련 출원에 대한 상호 참조

본 출원은 출원일이 2017년 12월 1일인 미국 가특허출원 제62/593,340호의 출원 혜택을 주장하며, 그 내용 전체가 본원에 참조로 포함되어 있다.

본 발명은 일반적으로 회로 보드에 장착되도록 구성된 전자 부품, 특히 배리스터 및 배리스터 어레이에 관한 것이다.

다층 세라믹 커패시터 또는 배리스터와 같은 다층 세라믹 장치는 전형적으로 복수의 적층된 유전체-전극 층으로 구성된다. 제조하는 동안, 층들은 종종 프레싱되고 수직으로 적층된 구조로 형성될 수 있다. 다층 세라믹 장치는 어레이에 단일 전극 또는 다중 전극을 포함할 수 있다.

배리스터는 전압 의존형 비선형 저항기이며 서지 흡수 전극, 어레스터 및 전압 안정기로서 사용되었다. 배리스터는 예를 들어 민감한 전자 부품과 병렬로 연결될 수 있다. 배리스터의 비선형 저항 응답은 종종 클램프 전압으로 알려진 파라미터에 의해 특징지어진다. 배리스터의 클램프 전압보다 낮은 인가 전압의 경우, 배리스터는 일반적으로 매우 높은 저항을 가지며 따라서 개방 회로와 유사하게 작동한다. 그러나, 배리스터가 배리스터의 클램프 전압보다 큰 전압에 노출될 때, 배리스터가 단락 회로와 더욱 유사하게 작용하도록 배리스터의 저항은 감소되고, 배리스터를 통한 더 많은 전류의 흐름을 허용한다. 이러한 비선형 응답은 민감한 전자 부품을 보호하기 위해 민감한 전자 부품으로부터 전류 서지를 전환시키는 데 사용될 수 있다.

한동안 다양한 전자 부품의 설계는 소형화에 대한 일반적인 산업 동향에 의해 주도되어 왔다. 전자 부품의 소형화로 인해 작동 전류가 감소하고 전류 서지에 대한 내구성이 저하되었다. 따라서, 클램프 전압이 낮은 소형 배리스터 어레이가 바람직하다.

본 발명의 일 실시예에 따라, 폭방향으로 오프셋된 제1 및 제2 대향 측면 및 길이방향으로 오프셋된 제1 및 제2 대향 단부면을 형성하는 직사각형 형태를 갖는 배리스터가 개시된다. 배리스터는 제1 대향 단부면에 인접한 제1 단자 및 길이방향의 전극 길이와 폭방향의 전극 폭을 갖는 제1 전극을 포함하는 제1 전극층을 포함한다. 제1 전극은 제1 전극의 전극 폭을 따라 제1 단자와 연결된다. 배리스터는 또한 제2 대향 단부면에 인접한 제2 단자 및 길이방향의 전극 길이와 폭방향의 전극 폭을 갖는 제2 전극을 포함하는 제2 전극층을 포함한다. 제2 전극은 제2 전극의 전극 폭을 따라 제2 단자와 연결된다. 제1 전극 또는 제2 전극 중 적어도 하나는 약 1 미만의 전극 종횡비(aspect ratio)를 가질 수 있다.

본 발명의 다른 실시예에 따라, 폭방향으로 오프셋된 제1 및 제2 대향 측면 및 길이방향으로 오프셋된 제1 및 제2 대향 단부면을 형성하는 직사각형 형태를 갖는 배리스터가 제공된다. 배리스터는 제1 대향 단부면에 인접한 제1 단자 및 제1 전극을 포함하는 제1 전극층을 포함한다. 제1 전극은 제1 단자와 연결된다. 배리스터는 제2 대향 단부면에 인접한 제2 단자 및 제2 전극을 포함하는 제2 전극층을 포함한다. 제2 전극은 제2 단자와 연결된다. 제2 전극은 중첩 영역을 따라 제1 전극과 중첩한다. 중첩 영역은 약 1 미만의 중첩 종횡비를 갖는다.

본 발명의 다른 실시예에 따라, 폭방향으로 오프셋된 제1 및 제2 대향 측면 및 길이방향으로 오프셋된 제1 및 제2 대향 단부면을 형성하는 직사각형 형태를 갖는 배리스터 어레이가 제공된다. 배리스터 어레이는 제1 대향 단부면과 결합된 제1 단자 및 제1 전극 세트를 포함하는 제1 전극층을 포함한다. 제1 전극 세트 각각은 제1 단자와 연결되고, 각각 길이방향의 전극 길이 및 폭방향의 전극 폭을 갖는다. 배리스터 어레이는 제2 대향 단부면과 결합된 제2 단자 및 제2 전극 세트를 포함하는 제2 전극층을 포함한다. 제2 전극 세트 각각은 제2 단자와 연결되며 길이방향의 전극 길이 및 폭방향의 전극 폭을 갖는다. 제2 세트의 전극 또는 제1 세트의 전극 중 적어도 하나의 전극은 약 1 미만의 전극 종횡비를 갖는다.

당해 기술 분야의 통상의 기술자를 대상으로 하는 최선의 모드를 포함하는, 본 발명 주제의 실시할 수 있는 모든 내용이 첨부된 도면을 참조하여 본원 명세서에 제시된다.
도 1a는 본 발명의 양태에 따른 배리스터의 일 실시예의 단면도이다.
도 1b는 도 1a의 배리스터의 층의 평면도이다.
도 1c는 단자없이 도시된 도 1a의 배리스터의 사시도이다.
도 1d는 단자와 함께 도시된 도 1a의 배리스터의 사시도이다.
도 2a는 본 발명의 양태에 따른 배리스터의 T-전극 실시예의 단면도이다.
도 2b는 도 2a의 배리스터의 층의 평면도이다.
도 2c는 단자없이 도시된 도 2a의 배리스터의 사시도이다.
도 2d는 단자와 함께 도시된 도 2a의 배리스터의 사시도이다.
도 3a는 도 1a 내지 도 1d에 도시된 실시예에 따른 한 쌍의 유전체 층 사이의 중첩 영역을 도시한 도면이다.
도 3b는 도 2a 내지 도 2d에 도시된 실시예에 따른 한 쌍의 유전체 층 사이의 중첩 영역을 도시한 도면이다.
도 4는 도 1a 내지 도 1d에 도시된 실시예에 따른 복수의 유전체-전극 층의 제조를 위한 패널 레이아웃을 도시한 도면이다.
도 5는 도 2a 내지 도 2d에 도시된 실시예에 따른 복수의 유전체-전극 층의 제조를 위한 패널 레이아웃을 도시한 도면이다.
도 6은 본 발명의 양태에 따른 배리스터 어레이를 도시한 도면이다.
도 7은 본 발명의 양태에 따른 배리스터의 클램프 전압을 테스트 하기 위해 사용된 예시적인 전류 파형을 도시한 도면이다.
도 8은 본 발명의 양태에 따른 배리스터의 클램프 전압의 예시적인 테스트 동안 전류 및 전압을 도시한 도면이다.
본 명세서 및 첨부 도면 전체에 걸쳐 참조 문자들의 반복적인 사용은 본 발명 주제의 동일하거나 유사한 특징, 전극 또는 단계를 나타내도록 의도한 것이다.

본 발명의 개시 내용은 단지 예시적인 실시예들의 설명이며, 본 발명 주제의 보다 넓은 양태들을 제한하도록 의도하는 것이 아니며, 보다 넓은 양태들은 예시적인 구성에서 구현된다는 것이 당업자에게 이해되어야 한다.

개괄적으로, 본 발명은 클램프 전압이 감소된 배리스터 및 배리스터 어레이에 관한 것이다. 일반적으로, 배리스터의 능동 저항을 감소시키면 클램프 전압이 감소될 수 있다. 예를 들어 배리스터를 형성하는 데 사용되는 재료의 특성, 배리스터 및 배리스터 전극의 치수를 포함한 많은 인자들이 배리스터의 능동 저항에 기여할 수 있다.

배리스터는 복수의 교류 유전체 층을 포함할 수 있고, 각 층은 전극을 포함할 수 있다. 유전체 층들은 함께 프레싱되고 단일 구조를 형성하도록 소결될 수 있다. 유전체 층들은 예를 들어 티탄산 바륨, 산화 아연 또는 임의의 다른 적합한 유전체 재료와 같은 임의의 적합한 유전체 재료를 포함할 수 있다. 예를 들어, 유전체 재료의 전압-의존 저항을 생성하거나 또는 향상시키는 다양한 첨가제가 유전체 재료에 포함될 수 있다. 예를 들어, 일부 실시예에서, 첨가제는 코발트, 비스무트, 망간 또는 이들의 조합의 산화물을 포함할 수 있다. 일부 실시예에서, 첨가제는 갈륨, 알루미늄, 안티몬, 크롬, 티타늄, 납, 바륨, 니켈, 바나듐, 주석 또는 이들의 조합의 산화물을 포함할 수 있다. 유전체 재료는 약 0.5 몰% 내지 약 3 몰%, 일부 실시예에서는 약 1 몰% 내지 약 2 몰% 범위의 첨가제(들)로 도핑될 수 있다. 유전체 재료의 평균 입자 크기(grain size)는 유전체 재료의 비선형 특성에 기여할 수 있다. 일부 실시예에서, 평균 입자 크기는 약 10 미크론 내지 100 미크론, 일부 실시예에서 약 20 미크론 내지 80 미크론의 범위일 수 있다. 배리스터는 또한 2개의 단자를 포함할 수 있고, 각각의 전극은 각각의 단자와 연결될 수 있다. 전극은 전극의 길이를 따라 및/또는 전극과 단자 사이의 연결부에서 저항을 제공할 수 있다.

채용된 특정 형태에 관계없이, 본 발명자들은 전극의 종횡비 및/또는 전체 치수에 대한 선택적인 제어를 통해, 감소된 클램프 전압을 나타내는 배리스터가 달성될 수 있음을 알아내었다. 예를 들어, 일부 실시예들에서, 적어도 하나의 전극은 전극의 길이를 전극의 폭으로 나눈 것으로 정의되는 종횡비를 가질 수 있다. 일부 실시예에서, 적어도 하나의 전극의 전극 종횡비는 1 미만일 수 있다. 예를 들어, 일부 실시예에서, 전극 종횡비는 약 0.05 초과 및 1 미만일 수 있고, 일부 실시예에서 약 0.1 초과 및 약 0.9 미만일 수 있고, 일부 실시예에서 약 0.2 초과 및 약 0.8 미만일 수 있고, 일부 실시예에서 약 0.3 초과 및 약 0.7 미만일 수 있다.

일부 실시예에서, 전극은 길이방향 및 폭방향으로 중첩되거나 끼워질 수 있다. 전극들 사이의 중첩 영역의 크기와 형상은 또한 능동 저항, 및 배리스터의 클램프 전압에 영향을 줄 수 있다. 중첩 영역은 중첩 영역의 길이를 중첩 영역의 폭으로 나눈 것으로 정의되는 중첩 종횡비를 가질 수 있다. 일부 실시예에서, 중첩 종횡비는 1 미만일 수 있다. 예를 들어, 일부 실시예에서, 중첩 종횡비는 약 0.05 초과 및 1 미만일 수 있고, 일부 실시예에서 약 0.1 초과 및 약 0.9 미만일 수 있다. 일부 실시예는 약 0.2 초과 및 약 0.8 미만일 수 있고, 일부 실시예에서 약 0.3 초과 및 약 0.7 미만일 수 있다.

본 발명의 양태에 따라, 일부 실시예에서, 배리스터 또는 배리스터 어레이는 배리스터 또는 배리스터 어레이의 길이를 배리스터 또는 배리스터 어레이의 폭으로 나눈 것으로 정의되는 전체 종횡비를 가질 수 있다. 일부 실시예에서, 전체 종횡비는 1 미만일 수 있다. 예를 들어, 일부 실시예에서, 전체 종횡비는 약 0.05 초과 및 1 미만일 수 있고, 일부 실시예에서 약 0.1 초과 및 약 0.9 미만일 수 있고, 일부 실시예에서 약 0.2 초과 및 약 0.8 미만일 수 있고, 일부 실시예에서 약 0.3 초과 및 약 0.7 미만일 수 있다.

일부 실시예에서, 본 발명의 양태에 따른 배리스터 또는 배리스터 어레이는 약 40 볼트 미만의 클램프 전압을 가질 수 있다. 예를 들어, 일부 실시예에서, 배리스터(10)는 약 1 볼트 내지 약 24 볼트 범위의 클램프 전압을 가질 수 있고, 일부 실시예에서 약 2 볼트 내지 약 12 볼트 범위의 클램프 전압을 가질 수 있고, 일부 실시예에서 약 3 볼트 내지 약 8 볼트범위의 클램프 전압을 가질 수 있고, 일부 실시예들에서 약 4 볼트 내지 약 6 볼트 범위의 클램프 전압을 가질 수 있다.

이제 도면을 참조하여, 본 발명의 예시적인 실시예가 이제 상세하게 논의될 것이다. 도 1a 내지 도 1d는 본 발명의 양태에 따른 배리스터(10)의 일 실시예를 도시한다. 도 1a는 배리스터(10)의 일 실시예의 다양한 층들을 도시하는 개략적인 단면도이다. 일 실시예에서, 배리스터(10)는 전술한 바와 같이 예를 들어, 세라믹 유전체 재료로 만들어진 복수의 전체적으로 평면의 유전체 층들을 포함할 수 있다.

도 1a를 참조하면, 배리스터(10)는 교번하는 제1 전극층(12) 및 제2 전극층(14)을 포함할 수 있다. 각각의 제1 전극층(12)은 제1 단자(17)와 연결된 제1 전극(16)을 포함 할 수 있고, 각각의 제2 전극층(14)은 제2 단자(19)와 연결된 제2 전극(18)을 포함할 수 있다. 전극(16, 18)들은 팔라듐, 은, 백금, 구리와 같은 전도체, 또는 유전체 층 상에 인쇄될 수 있는 다른 적절한 전도체로 형성될 수 있다.

배리스터(10)는 또한 상부 유전체 층(20) 및 하부 유전체 층(22)을 포함할 수 있다. 일부 실시예에서, 하나 이상의 상부 및 하부 유전체 층(20, 22)이 더미 전극(24)을 포함할 수 있다. 배리스터(10)는 단일의 상부 유전체 층(20) 및 단일의 하부 유전체 층(22)을 갖는 것으로 도시되어 있지만, 본 발명의 범위를 벗어나지 않고 임의의 적절한 수의 상부 또는 하부 유전체 층(20, 22)이 사용될 수 있음을 이해해야 한다. 또한, 일부 실시예에서, 상부 및 하부 유전체 층(20, 22)은 임의의 더미 전극(24) 또는 임의의 전극을 포함하지 않을 수 있다.

본 발명은 임의의 특정 개수의 유전체-전극 층으로 제한되지 않는다는 것을 또한 이해해야 한다. 예를 들어, 일부 실시예에서, 배리스터(10)는 2개 이상의 유전체-전극 층, 4개 이상의 유전체-전극 층, 8개 이상의 유전체-전극 층, 10개 이상의 유전체-전극 층, 20개 이상의 유전체-전극 층, 30개 이상의 유전체-전극 층, 또는 임의의 적절한 수의 유전체-전극 층을 포함할 수 있다.

도 1c 및 도 1d를 참조하면, 배리스터(10)는 제1 대향 단부면(26)을 가질 수 있다. 비록 도 1c 및 도 1d에 도시되지 않았지만, 배리스터(10)는 제1 대향 단부면(26)에 대향하고 길이방향(34)으로 오프셋된 제2 대향 단부면(27)을 포함할 수 있음을 이해해야 한다. 배리스터(10)는 또한 제1 대향 측면(28)을 가질 수 있으며, 비록 도 1c 및 도 1d에 도시되지 않았지만 배리스터는 제1 대향 측면(28)에 대향하고 폭방향(30)으로 오프셋된 제2 대향 측면(29)을 포함할 수 있음을 이해해야 한다.

도 1b는 배리스터(10)의 제1 전극층(12)을 도시한다. 일부 실시예에서, 층(12, 14) 및 전극(16, 18)은 각각 전체적으로 직사각형 형상을 가질 수 있다. 각각의 전극(16, 18)은 길이방향(34)의 길이(36) 및 폭방향(30)의 폭(38)을 가질 수 있다.

도 1c는 단자 없이 배리스터(10)를 도시한다. 전술한 바와 같이, 일부 실시예에서 배리스터(10)의 상부 층(22)은 더미 전극(24)을 포함할 수 있다. 제1 전극(16)의 에지는 제1 대향 단부면(26)까지 연장될 수 있다. 도 1d를 참조하면, 배리스터(10)는 배리스터(10)의 내부 전극(16, 18)을 인쇄 회로 기판에 연결하기 위한 종단 구조를 포함할 수 있다. 종단 구조는 제1 단자(17) 및 제2 단자(19)를 포함할 수 있다. 제1 및 제2 단자(17, 19)는 백금, 구리, 팔라듐, 은 또는 다른 적합한 전도체 재료의 금속화 층을 포함할 수 있다. 스퍼터링과 같은 전형적인 처리 기술에 의해 적용된 크롬/니켈 층에 후속해서 은/납 층이 종단 구조를 위한 외부 전도성 층으로서 사용될 수 있다.

도 1d에 도시된 바와 같이, 제1 단자(17)는 제1 전극(16)과 전기적으로 연결되도록 배리스터(10)의 제1 대향 단부면(26)에 배치될 수 있다. 제1 전극(16)은 배리스터(10)의 제1 대향 단부면(26)까지 연장되고 제1 단자(17)와 연결될 수 있다. 또한, 제2 단자(19)가 배리스터의 제2 대향 단부면(27)에 배치될 수 있고, 제2 전극(18)은 배리스터(10)의 제2 대향 단부면(27)까지 연장되고 제2 단자(19)와 연결될 수 있다.

전술한 바와 같이, 상부 유전체 층(20) 및/또는 하부 유전체 층(22)은 더미 전극(24)을 포함할 수 있다. 일부 실시예에서, 더미 전극(24)은 단자(17, 19)와의 전기적 연결을 향상시킬 수 있다. 예를 들어, 더미 전극(24)이 단자(17, 19)의 일부를 형성하고 각각의 단자(17, 19)가 배리스터(10)의 각각의 단부를 감싸도록 단자 재료가 제1 및 제2 대향 단부면(26, 27)을 따라 증착될 수 있다. 일부 실시예에서, 단자(17, 19)가 배리스터(10)의 각각의 단부를 감싸도록 단자(17, 19)가 더미 전극(24)의 상부에 증착되거나 또는 형성될 수 있다. 그러나 다른 실시예에서, 배리스터(10)는 더미 전극(24)을 포함하지 않을 수 있고, 단자(17, 19)가 배리스터(10)의 상부 및 하부 표면을 따라 배치되지 않을 수 있다. 예를 들어, 일부 실시예에서, 단자는 제1 및 제2 대향 단부면(26, 27)에만 배치될 수 있다.

도 1d를 참조하면, 배리스터(10)는 길이방향(34)으로의 전체 길이(40) 및 폭방향(30)으로의 전체 폭(42)을 가질 수 있다. 전체 길이(40) 및/또는 전체 폭(42)은 단자(17, 19)를 포함할 수 있다.

도 2a 내지 도 2d를 참조하면, 다른 실시예에서, 전극(16, 18) 중 적어도 하나는 T-전극으로 구성될 수 있다. 이 실시예는 그 외에는 일반적으로 도 1a 내지 도 1d에 도시된 실시예와 유사하게 구성될 수 있다. T-전극은 2개의 대향 측면 에지 및 단부 에지를 갖는 돌출부(54)를 가질 수 있다. T-전극은 하나 이상의 숄더부(56)를 또한 가질 수 있다. 도 2a 내지 도 2d를 참조하면, 제1 단자(17)는 배리스터(10)의 제1 대향 측면(28) 또는 제2 대향 측면(29) 중 적어도 하나를 따라 제1 전극(16)과 연결될 수 있다.

본 발명의 양태에 따라, T-전극 구성은 전극(16, 18)과 단자(17, 19) 사이에 향상된 전기적 연결을 제공할 수 있는데, 이는 능동 저항을 낮추고 및 클램프 전압을 낮출 수 있게 한다. 도 2b 및 도 2c에 도시된 바와 같이, 이 실시예에서, 전극(16)은 제1 대향 측면(28) 또는 제2 대향 측면(29) 중 적어도 하나까지 연장될 수 있다. 예를 들어, 숄더부(56)들 중 하나는 제1 대향 측면(28)과 교차할 수 있고, 숄더부(56)들 중 다른 하나는 제2 대향 측면(29)과 교차할 수 있다. 각각의 숄더부(56)는 숄더부(56)가 제1 및 제2 대향 측면(28, 29) 중 하나를 따라 연장하는 측면 길이(58)를 형성할 수 있다. 도 2d에 도시된 바와 같이, 일부 실시예에서, 단자(17, 19)가 측면(28, 29)을 따라 각각의 전극(16, 18)과 전기적으로 연결되도록 단자(17, 19)는 제1 대향 측면(28) 및/또는 제2 대향 측면(29)의 일부를 따라 형성될 수 있다. 일부 실시예에서, T-전극의 측면 길이(58)로 나눈 배리스터(10)의 전체 길이(40)의 측면 길이 비율은 약 2.5 내지 약 10의 범위일 수 있고, 일부 실시예에서 약 3 내지 약 10의 범위일 수 있고, 일부 실시예에서 약 4 내지 약 10의 범위일 수 있고, 일부 실시예에서 약 5 내지 약 10의 범위일 수 있다.

전극(16, 18)은 도 1a 및 2a에 도시된 바와 같이 중첩하거나 또는 끼워질 수 있다. 이를 잘 설명하기 위해, 도 3a 및 도 3b는 제2 유전체 층(14)에 적층된 제1 유전체 층(12)을 도시한다. 도 3a는 도 1a 내지 도 1d에 도시된 직사각형 전극 형태를 도시한다. 도 3a 및 도 3b에서, 중첩 영역(60)이 제1 전극(16)의 크로스 해칭 패턴과 제2 전극(18)의 크로스 해칭 패턴의 조합으로 도시하는 바와 같이 제1 전극층(12)은 부분적으로 투명한 것으로 도시되어 있다. 중첩 영역은 폭방향(30)으로의 폭(62) 및 길이방향(34)으로의 길이(64)를 가질 수 있다.

일반적으로, 저항이 낮은 배리스터는 낮은 클램프 전압을 제공한다. 배리스터(10)의 다양한 구성 요소의 기하학적 형태 및 재료 특성과 같은 많은 인자들이 배리스터의 능동 저항에 기여할 수 있다. 예를 들어, 전극(16, 18)은 전극(16, 18)의 길이를 따라 저항을 제공할 수 있다. 마찬가지로 전극(16, 18)과 단자(17, 19) 사이의 연결이 저항을 제공할 수 있다. 일부 실시예들에서, 적어도 하나의 전극(12)은 길이(36)를 폭(38)으로 나눈 것으로 정의되는 전극 종횡비를 가질 수 있다. 앞서 논의된 바와 같이, 일부 실시예들에서, 전극 종횡비는 약 1 미만일 수 있다.

전극(16, 18)들 사이의 중첩 영역(60)의 형상이 또한 배리스터(10)의 능동 저항 및 클램프 전압에 영향을 줄 수 있다. 일부 실시예에서, 중첩 영역(60)은 중첩 길이(64)를 중첩 폭(62)으로 나눈 것으로 정의되는 중첩 종횡비를 가질 수 있다. 전술한 바와 같이, 일부 실시예에서, 중첩 영역 종횡비는 약 1 미만일 수 있다.

배리스터(10)의 전체 형상이 또한 배리스터(10)의 능동 저항 및 클램프 전압에 영향을 줄 수 있다. 배리스터(10)는 배리스터(10)의 전체 길이(40)를 배리스터(10)의 전체 폭(42)으로 나눈 것으로 정의되는 전체 종횡비를 가질 수 있다. 앞서 논의된 바와 같이, 일부 실시예에서, 전체 종횡비는 약 1 미만일 수 있다.

도 4는 도 1 및 도 2에 도시된 배리스터(10)의 실시예에 따른 복수의 유전체-전극 층(12, 14)의 제조를 위한 패널 레이아웃(66)을 도시한다. 전극(16, 18)은 임의의 적합한 인쇄 기술을 사용하여 유전체 재료의 시트에 인쇄될 수 있다. 예를 들어, 전극 잉크를 사용한 실크 스크린 인쇄가 사용될 수 있다. 개별적인 유전체-전극 층(12, 14)은 배리스터(10)를 형성하도록 적층, 다이싱, 프레싱 및/또는 소결될 수 있다. 예를 들어, 절단기는 하나 이상의 종방향 절단 라인(68) 및 하나 이상의 횡방향 절단 라인(70)을 따라 적층 시트를 다이싱하도록 구성될 수 있다.

도 5는 도 2a 내지 도 2d에 도시된 배리스터(10)의 실시예에 따른 복수의 유전체-전극 층(12, 14)의 제조를 위한 패널 레이아웃(66)을 도시한다. 전술한 인쇄 및 절단 기술이 사용될 수 있다. 전술한 바와 같이, 적층 시트는 하나 이상의 종 방향 라인(68) 및 하나 이상의 횡방향 라인(68)을 따라 절단될 수 있다.

비록 도 4 및 도 5는 3 x 2 전극 배열로 6개의 전극(16, 17)을 갖는 패널 레이아웃(66)을 도시하고 있지만, 다른 실시예에서, 패널 레이아웃(66)은 다른 수 및 배열의 전극을 포함할 수 있다. 예를 들어 일부 실시예에서, 패널 레이아웃(66)은 2 내지 1,000개의 전극을 포함할 수 있고, 일부 실시예에서 10 내지 100개의 전극을 포함할 수 있고, 일부 실시예에서 20 내지 50개의 전극을 포함할 수 있다. 그러나, 임의의 적절한 수의 전극이 패널 레이아웃(66)에 인쇄될 수 있다.

도 6을 참조하면, 일부 실시예에서, 배리스터 어레이(100)는 복수의 배리스터를 포함하여 형성될 수 있다. 일 실시예에서, 배리스터 어레이(100)는 3개의 배리스터를 포함할 수 있다. 배리스터 어레이(100)는 4 쌍의 교번 층(12, 14)을 포함 할 수 있고, 각 층(12, 14)은 각각의 배리스터를 위해 3개의 전극(16, 18)을 제공할 수 있다. 도 6에 도시된 배리스터 어레이(10)는 도 1a 내지 도 1d에 도시된 바와 같은 직사각형 전극(16, 18) 및/또는 도 2a 내지 도 2d에 도시된 바와 같은 T-전극을 포함할 수 있다. 배리스터 어레이(100)는 도 1 내지 도 4에 도시된 단일 배리스터 실시예에 대해 설명된 것과 유사한 방식으로 제조될 수 있다. 예를 들어, 전극 잉크가(예를 들어, 실크 스크린을 사용하여) 적층 시트에 인쇄될 수 있다. 일부 실시예에서, 도 4 및/또는 도 5에 도시된 패널 레이아웃(66)이 사용될 수 있다. 전술한 바와 같이, 개별 유전체-전극 층(12, 14)은 배리스터 어레이(100)를 형성하기 위하여 적층, 다이싱, 프레싱 및/또는 소결될 수 있다.

배리스터 어레이(100)는 길이방향(34)으로의 전체 길이(102) 및 폭방향(30)으로의 전체 폭(104)을 가질 수 있다. 배리스터 어레이(100)는 전체 폭(104)을 전체 길이(102)로 나눈 것으로 정의되는 전체 종횡비를 가질 수 있다. 일부 실시예에서, 전체 종횡비는 약 1 미만일 수 있다.

전압 과도 또는 전압 서지가 발생할 때, 둘 이상의 전극(16, 18) 사이에 전류가 흐를 수 있다. 이는 회로 보드의 하나 이상의 다른 구성 요소로 전류가 흐르는 것을 방지하여, 회로 보드의 다른 구성 요소가 손상되는 것을 방지할 수 있다. 본 명세서에 설명된 배리스터(10) 및/또는 배리스터 어레이(100)는 자동차 응용에 특히 적합할 수 있다. 다른 응용에는 차동 모드 및 공통 모드 과도 전압 서지 보호를 위한 서지 보호가 포함될 수 있다.

본 발명은 다음의 예를 참조하여 더 잘 이해될 수 있다.

예

당해 기술 분야에 알려져 있는 바와 같이, 전자 장치의 케이스 크기는 4 자리 코드 (예를 들어, XXYY)로 표현될 수 있으며, 여기에서 처음 2 자리 (XX)는 밀리미터(또는 1000분 1 인치) 단위인 장치의 길이이고 마지막 2 자리 (YY)는 밀리미터(또는 1000분 1 인치) 단위인 장치의 폭이다. 예를 들어, 일반적인 메트릭 케이스 크기는 2012, 1608, 0603을 포함할 수 있다. 본 발명의 양태에 따라, "역 기하학(reverse geometry)" 배리스터가 제공될 수 있다. 예를 들어, 역 기하학 1220 메트릭 케이스 크기 배리스터가 제공될 수 있다(길이 12mm 및 폭 20mm를 갖고 있음). 역 기하학 1220 메트릭 케이스 크기 배리스터는 전형적인 2012 메트릭 케이스 크기 배리스터(길이 20mm 및 폭 12mm를 갖고 있음)와 비교하여 "반대"일 수 있다. 예를 들어 역 기하학 1220 메트릭 케이스 크기 배리스터는 일반적으로 직사각형 전극을 가질 수 있다. 이러한 역 기하학 배리스터는 약 0.78의 전극 종횡비를 가질 수 있다. 일부 실시예에서, 역 기하학 1220 메트릭 케이스 크기 배리스터는 T-전극들을 포함할 수 있다. 이러한 역 기하학 배리스터는 약 0.49의 전극 종횡비를 가질 수 있다. 전술한 역 기하 구조(1220) 배리스터 각각은 약 0.48의 중첩 종횡비 및 약 0.67의 전체 종횡비를 가질 수 있다.

본 발명의 양태에 따른 역 기하학 배리스터의 다른 예들은 역 기하학 0816 배리스터 및 역 기하학 0603 배리스터를 포함할 수 있다. 이들 배리스터 각각은 직사각형 전극 및/또는 T-전극으로 구성될 수 있다.

시험 방법

다음 섹션에서는 다양한 배리스터 특성을 결정하기 위해 배리스터를 테스트하는 예시적인 방법들을 제공한다.

배리스터의 클램프 전압은 Keithley 2400 시리즈 SMU(Source Measure Unit), 예를 들어 Keithley 2410-C SMU를 사용하여 측정할 수 있다. 배리스터는 예를 들어 ANSI 표준 C62.1에 따라 8/20 ㎲ 전류파를 받게 될 수 있다. 전류파는 1mA의 피크 전류값을 가질 수 있다. 아래에서 보다 상세히 설명되는 바와 같이, 피크 전류값은 배리스터가 전압을 "클램프"하도록 선택될 수 있다. 예시적인 전류파가 도 7에 도시되어 있다. 전류[수직 축(202)]가 시간[수평 축(204)]에 대해 표시되어 있다. 전류는 피크 전류값(206)으로 증가한 다음 감쇠할 수 있다. "상승" 기간(수직 점선(206)으로 도시됨)은 전류 펄스의 개시(t = 0에서)로부터 전류가 피크 전류값(206)의 90%(수평 점선(208)으로 도시됨)에 도달할 때까지 일 수 있다. "상승" 시간은 8 ㎲일 수 있다. "감쇠 시간"(수직 점선(210)으로 도시됨)은 전류 펄스의 개시(t = 0에서)로부터 피크 전류값(206)의 50%(수평 점선(212)로 도시됨)까지 일 수 있다. "감쇠 시간"은 20 ㎲일 수 있다. 클램프 전압은 전류파 동안 배리스터를 가로지르는 전체의 최대 전압으로 측정되었다.

도 8을 참조하면, 배리스터를 가로질러 전압[수평 축(302)]이 배리스터를 통한 전류[수직 축(304)]에 대해 표시되어 있다. 도 8에 도시된 바와 같이. 일단 전압이 항복 전압(306)을 초과하면, 배리스터를 통한 추가적인 전류 흐름은 배리스터를 가로질러 전압을 크게 증가시키지 않는다. 다시 말해, 배리스터는 대략 클램프 전압(308)에서 전압을 "클램프" 한다. 따라서, 클램프 전압(308)은 전류파 동안 배리스터를 가로질러 측정된 최대 전압으로서 정확하게 측정될 수 있다. 이것은 피크 전류값(310)이 배리스터를 손상시키기에 크지 않은 한은 사실이다.

본 발명의 이들 및 다른 개량 및 변형은 본 발명의 사상 및 범위를 벗어나지 않고 당업자에 의해 실시될 수 있다. 또한, 다양한 실시예의 양태는 전체적으로 또는 부분적으로 교환될 수 있음을 이해해야 한다. 또한, 당업자는 전술한 설명이 단지 예일 뿐이며, 첨부된 청구 범위에 추가로 기술된 본 발명을 제한하려는 것이 아님을 이해할 것이다.

Claims (20)

1. 폭방향으로 오프셋된 제1 및 제2 대향 측면 및 길이방향으로 오프셋된 제1 및 제2 대향 단부면을 형성하는 직사각형 형태를 갖는 배리스터로서, 상기 배리스터는,
   제1 대향 단부면에 인접한 제1 단자;
   길이방향으로의 전극 길이와 폭방향으로의 전극 폭을 갖는 제1 전극을 포함하는 제1 전극층;
   제2 대향 단부면에 인접한 제2 단자; 및
   길이방향으로의 전극 길이와 폭방향으로의 전극 폭을 갖는 제2 전극을 포함하는 제2 전극층을 포함하며, 제1 전극은 상기 제1 전극의 전극 폭을 따라 상기 제1 단자와 연결되고, 제2 전극은 상기 제2 전극의 전극 폭을 따라 상기 제2 단자와 연결되며;
   제1 전극 또는 제2 전극 중 적어도 하나는 1 미만의 전극 종횡비를 갖고 있고;
   배리스터의 클램프 전압은 1 볼트 내지 12 볼트인 것을 특징으로 하는 배리스터.
2. 삭제
3. 제1항에 있어서,
   제1 전극은 폭방향 및 길이방향으로 제2 전극과 중첩하여 상기 폭방향으로의 중첩 폭과 상기 길이방향으로의 중첩 길이를 갖는 중첩 영역을 형성하고;
   중첩 영역은 1 미만의 중첩 종횡비를 갖는 것을 특징으로 하는 배리스터.
4. 제1항에 있어서,
   제1 대향 단부면과 제2 대향 단부면 사이의 길이방향으로의 전체 길이와 제1 대향 측면과 제2 대향 측면 사이의 폭방향으로의 전체 폭; 및
   1 미만의 전체 종횡비를 또한 포함하는 것을 특징으로 하는 배리스터.
5. 제1항에 있어서,
   제1 전극 또는 제2 전극 중 적어도 하나는 T-전극인 것을 특징으로 하는 배리스터.
6. 제5항에 있어서,
   제1 전극은 T-전극이고, 제1 단자는 배리스터의 제1 대향 측면 또는 제2 대향 측면 중 적어도 하나를 따라 제1 전극과 연결되는 것을 특징으로 하는 배리스터.
7. 제5항에 있어서,
   제1 전극 또는 제2 전극 중 적어도 하나는 제1 대향 측면 또는 제2 대향 측면 중 적어도 하나와 교차하는 것을 특징으로 하는 배리스터.
8. 폭방향으로 오프셋된 제1 및 제2 대향 측면 및 길이방향으로 오프셋된 제1 및 제2 대향 단부면을 형성하는 직사각형 형태를 갖는 배리스터로서, 상기 배리스터는,
   제1 대향 단부면에 인접한 제1 단자;
   제1 전극을 포함하는 제1 전극층;
   제2 대향 단부면에 인접한 제2 단자; 및
   제2 전극을 포함하는 제2 전극층을 포함하며, 상기 제1 전극은 제1 단자와 연결되고, 상기 제2 전극은 제2 단자와 연결되며;
   제2 전극은 폭방향으로 중첩 폭 및 길이방향으로 중첩 길이를 갖는 중첩 영역을 따라 제1 전극과 중첩하고;
   중첩 영역은 1 미만의 중첩 종횡비를 갖고 있고;
   배리스터의 클램프 전압은 1 볼트 내지 12 볼트인 것을 특징으로 하는 배리스터.
9. 제8항에 있어서,
   제1 대향 단부면과 제2 대향 단부면 사이의 길이방향으로의 전체 길이와 제1 대향 측면과 제2 대향 측면 사이의 폭방향으로의 전체 폭; 및
   1 미만의 전체 종횡비를 또한 포함하는 것을 특징으로 하는 배리스터.
10. 삭제
11. 제8항에 있어서,
    제1 전극 또는 제2 전극 중 적어도 하나는 T-전극인 것을 특징으로 하는 배리스터.
12. 제11항에 있어서,
    제1 전극은 T-전극이고, 제1 단자는 배리스터의 제1 대향 측면 또는 제2 대향 측면 중 적어도 하나를 따라 제1 전극과 연결되는 것을 특징으로 하는 배리스터.
13. 제11항에 있어서,
    제1 전극 또는 제2 전극 중 적어도 하나는 제1 대향 측면 또는 제2 대향 측면 중 적어도 하나와 교차하는 것을 특징으로 하는 배리스터.
14. 폭방향으로 오프셋된 제1 및 제2 대향 측면 및 길이방향으로 오프셋된 제1 및 제2 대향 단부면을 형성하는 직사각형 형태를 갖는 배리스터 어레이로서, 상기 배리스터 어레이는,
    제1 대향 단부면과 결합된 제1 단자;
    제1 전극 세트를 포함하는 제1 전극층;
    제2 대향 단부면과 결합된 제2 단자; 및
    제2 전극 세트를 포함하는 제2 전극층을 포함하며, 상기 제1 전극 세트 각각은 제1 단자와 연결되고 길이방향의 전극 길이 및 폭방향의 전극 폭을 갖고 있고, 상기 제2 전극 세트 각각은 제2 단자와 연결되고 길이방향의 전극 길이 및 폭방향의 전극 폭을 갖고 있으며;
    제1 세트의 전극 또는 제2 세트의 전극 중 적어도 하나의 전극은 1 미만의 전극 종횡비를 갖고 있고;
    배리스터 어레이의 제1 단자와 제2 단자 사이의 클램프 전압은 1 볼트 내지 12 볼트인 것을 특징으로 하는 배리스터 어레이.
15. 제14항에 있어서,
    제1 전극 세트의 전극 중 적어도 하나는 제2 전극 세트의 전극 중 적어도 하나와 길이방향 및 폭방향으로 중첩하여 폭방향으로 중첩 폭 및 길이방향으로 중첩 길이를 갖는 중첩 영역을 형성하고;
    중첩 영역은 1 미만의 중첩 종횡비를 갖는 것을 특징으로 하는 배리스터 어레이.
16. 제14항에 있어서,
    제1 대향 단부면과 제2 대향 단부면 사이의 길이방향으로의 전체 길이와 제1 대향 측면과 제2 대향 측면 사이의 폭방향으로의 전체 폭; 및
    1 미만의 전체 종횡비를 또한 포함하는 것을 특징으로 하는 배리스터 어레이.
17. 제14항에 있어서,
    제1 전극 세트 또는 제2 전극 세트 중 적어도 하나는 T-전극인 것을 특징으로 하는 배리스터 어레이.
18. 제17항에 있어서,
    제1 전극은 T-전극이고, 제1 단자는 배리스터의 제1 대향 측면 또는 제2 대향 측면 중 적어도 하나를 따라 제1 전극과 연결되는 것을 특징으로 하는 배리스터 어레이.
19. 제17항에 있어서,
    제1 전극 세트 또는 제2 전극 세트 중 적어도 하나는 제1 대향 측면 또는 제2 대향 측면 중 적어도 하나와 교차하는 것을 특징으로 하는 배리스터 어레이.
20. 삭제

Images