KR100848192B1 - 칩 소자 - Google Patents

칩 소자 Download PDF

Info

Publication number
KR100848192B1
KR100848192B1 KR1020060115055A KR20060115055A KR100848192B1 KR 100848192 B1 KR100848192 B1 KR 100848192B1 KR 1020060115055 A KR1020060115055 A KR 1020060115055A KR 20060115055 A KR20060115055 A KR 20060115055A KR 100848192 B1 KR100848192 B1 KR 100848192B1
Authority
KR
South Korea
Prior art keywords
electrode pattern
internal electrode
sheet
terminal
sheet layer
Prior art date
Application number
KR1020060115055A
Other languages
English (en)
Other versions
KR20080045856A (ko
Inventor
이재욱
류재수
황윤호
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020060115055A priority Critical patent/KR100848192B1/ko
Publication of KR20080045856A publication Critical patent/KR20080045856A/ko
Application granted granted Critical
Publication of KR100848192B1 publication Critical patent/KR100848192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

고속 데이터 전송을 행하는 데이터 라인간의 신호 간섭을 제거하고 전원 라인 및 데이터 라인을 통해 유입되거나 내부에서 발생된 ESD 또는 서지를 제거할 수 있도록 한 어레이 구조를 갖는 칩 소자를 제시한다. 횡방향 제 1면의 중앙에 전원 단자가 형성되고, 상기 제 1면에 반대되는 제 2면의 중앙에 접지 단자가 형성되며, 상기 전원 단자 및 접지 단자를 중심으로 데이터 입출력 단자가 좌우 대칭되게 상기 제 1면 및 제 2면에 형성된 소체를 포함하고, 소체는, 상기 데이터 입출력 단자에 연결되는 내부 전극 패턴이 상기 접지 단자에 연결되는 내부 전극 패턴을 중심으로 상호 반대되게 배치된 제 1시트층; 및 상기 전원 단자에 연결되는 내부 전극 패턴과 상기 접지 단자에 연결되는 내부 전극 패턴이 상호 대향되게 배치된 제 2시트층을 구비하며, 상기 제 2시트층에서의 정전용량이 상기 제 1시트층에서의 정전용량에 비해 크다.

Description

칩 소자{Chip device}
도 1은 종래의 차동 회로를 설명하기 위한 도면이다.
도 2는 본 발명에 따른 칩 소자의 외관 사시도이다.
도 3은 본 발명의 제 1실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이다.
도 4는 도 3의 A-A선의 단면도이다.
도 5는 본 발명의 제 2실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이다.
도 6은 도 5의 A-A선의 단면도이다.
도 7은 도 5의 변형예이다.
도 8은 본 발명의 제 3실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이다.
도 9는 본 발명의 제 4실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이다.
도 10은 본 발명의 제 5실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
30, 70, 90, 170, 220, 300 : 소체
32 : 제 1외부 단자 34 : 제 2외부 단자
36 : 제 3외부 단자 38 : 제 4외부 단자
40 : 제 5외부 단자 42 : 제 6외부 단자
본 발명은 어레이 구조의 칩 소자에 관한 것으로, 보다 상세하게는 HDTV, HDMI(High-Definition Multimedia Interface), DVI(Digital Visual Interface), USB 등과 같이 고속 데이터 전송을 행하는 회로에서의 ESD 또는 서지를 제거하도록 한 칩 소자에 관한 것이다.
통상적으로, 이동통신 단말기, HDTV, HDMI, DVI, USB 등은 차동 회로를 이용하여 소오스와 부하 사이의 신호 전송을 행한다.
도 1에서와 같이, 이동통신 단말기, HDTV, HDMI, DVI, USB 등에 갖추어진 소오스(source)(10)(입력수단이라고도 할 수 있음)와 부하(load)(20)(출력수단이라고도 할 수 있음)는 디퍼런셜 타입(Differential Type : 포지티브(positive) 단자 및 네가티브(negative) 단자가 모두 있는 타입)의 차동 회로를 구비한다. 즉, 소오스(10)와 부하(20)는 차동 회로를 갖추고서 고속의 데이터 신호 전송을 행한다. 소오스(10)와 부하(20)는 각각 전원 단자(Vcc), 데이터 단자(D+, D_), 접지 단자(GND)를 갖춘다.
이러한 이동통신 단말기, HDTV, HDMI, DVI, USB 등에 채용된 차동 회로는 일반 회로에 비해 전송 속도가 빠른 고속 전송에 주로 채용된다.
3.3V 또는 12V 등의 전류 전압이 공급되는 전원 라인(11)은 소오스(10)와 부 하(20)의 전원 단자(Vcc)간에 연결된다. 데이터를 전달하는 데이터 라인(12, 13)은 소오스(10)와 부하(20)의 데이터 단자(D+, D+; D_, D_)간에 연결된다.
전원 라인(11)을 통해 유입되는 ESD 또는 서지로부터 소오스(10) 및 부하(20)를 보호하기 위해서는 대략 200pF 정도의 고용량의 바리스터 및 고가의 TVS(Transient Voltage Suppression) 다이오드를 설치시킨다.
고용량의 바리스터는 전원 라인(11)에 적합하다. 차동 데이터가 전송되는 데이터 라인(12, 13)에 고용량의 바리스터를 사용하게 되면 해당 라인(12, 13)의 신호가 지연 또는 왜곡되어 디지털 신호를 잃어 버리게 된다. 예를 들어, USB 1.1은 10pF ~ 30pF, USB 2.0은 1.1pF 이하, HDMI는 3.3pF 이하의 저용량값을 갖는 바리스터가 적합하다.
따라서, 외부에서 인입되거나 내부에서 발생된 ESD 또는 서지로부터 소오스(10)와 부하(20)를 보호하기 위해, 전원 라인(11)에는 고용량의 바리스터 및 고가의 TVS 다이오드를 설치하고, 데이터 라인(12, 13)에는 저용량의 바리스터 및 고가의 TVS 다이오드를 설치한다. 도 1에서 미설명 부호 14는 접지 라인이다.
이와 같이 종래에는, 전원 라인(11)에는 개별 소자의 형태의 고용량의 바리스터 및 고가의 TVS 다이오드를 설치하고 각각의 데이터 라인(12, 13)에는 개별 소자 형태의 바리스터 및 고가의 TVS 다이오드를 연결시켜야 ESD 또는 서지 성분을 제거할 수 있었다. 이 경우, 많은 수의 개별 소자(즉, 고용량 바리스터, 저용량 바 리스터, 고가의 TVS 다이오드)를 라인에 설치해야 되는 비용적인 부담 뿐만 아니라 회로 설계 면적 역시 커진다는 문제점이 있다.
그리고, 데이터 라인(12, 13)의 길이가 길어질 경우에는 데이터 라인(12)과 데이터 라인(13)간에 신호 간섭(cross talk)이 발생되는 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 고속 데이터 전송을 행하는 데이터 라인간의 신호 간섭을 제거하고 전원 라인 및 데이터 라인을 통해 유입되거나 내부에서 발생된 ESD 또는 서지를 제거할 수 있도록 한 어레이 구조를 갖는 칩 소자를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 칩 소자는, 횡방향 제 1면의 중앙에 전원 단자가 형성되고, 상기 제 1면에 반대되는 제 2면의 중앙에 접지 단자가 형성되며, 상기 전원 단자 및 접지 단자를 중심으로 데이터 입출력 단자가 좌우 대칭되게 상기 제 1면 및 제 2면에 형성된 소체를 포함하고,
상기 소체는, 상기 데이터 입출력 단자에 연결되는 내부 전극 패턴이 상기 접지 단자에 연결되는 내부 전극 패턴을 중심으로 상호 반대되게 배치된 제 1시트층; 및 상기 전원 단자에 연결되는 내부 전극 패턴과 상기 접지 단자에 연결되는 내부 전극 패턴이 상호 대향되게 배치된 제 2시트층을 구비하며,
상기 제 2시트층에서의 정전용량이 상기 제 1시트층에서의 정전용량에 비해 큰 것을 특징으로 한다.
상기 제 2시트층의 내부 전극 패턴이 상기 제 1시트층의 내부 전극 패턴의 면적에 비해 넓은 면적을 갖는다.
상기 제 2시트층의 내부 전극 패턴이 형성된 시트의 유전율이 상기 제 1시트층의 내부 전극 패턴이 형성된 시트의 유전율에 비해 높다.
상기 제 1시트층은 상기 제 1면의 데이터 입출력 단자에 연결되는 제 1내부 전극 패턴이 형성된 제 1시트, 상기 제 2면의 데이터 입출력 단자에 연결되는 제 2내부 전극 패턴이 형성된 제 2시트, 및 상기 접지 단자에 연결되는 제 3내부 전극 패턴이 형성된 제 3시트를 포함하고, 상기 제 3시트를 중심으로 상기 제 1시트가 상기 제 2시트와 반대의 위치에 적층된다.
상기 제 2시트층은 상기 전원 단자에 연결되는 제 4내부 전극 패턴이 형성된 제 4시트, 및 상기 접지 단자에 연결되는 제 5내부 전극 패턴이 형성된 제 5시트를 포함하고, 상기 제 4 및 제 5시트는 상기 제 4 및 제 5내부 전극 패턴이 상호 마주보게 적층된다.
상기 제 1시트층과 제 2시트층 사이에는 더미 시트층이 형성된다.
본 발명의 다른 실시예에 따른 칩 소자는, 횡방향 제 1면의 중앙에 전원 단자가 형성되고, 상기 제 1면에 반대되는 제 2면의 중앙에 접지 단자가 형성되며, 상기 전원 단자 및 접지 단자를 중심으로 데이터 입출력 단자가 좌우 대칭되게 상기 제 1면 및 제 2면에 형성된 소체를 포함하고,
상기 소체는, 상기 데이터 입출력 단자에 연결되는 제 1내부 전극 패턴이 형성된 제 1시트, 상기 전원 단자에 연결되고 상기 제 1내부 전극 패턴을 교차하는 방향으로 형성되되 상기 제 1내부 전극 패턴의 면적에 비해 넓은 면적을 갖는 제 2내부 전극 패턴이 형성된 제 2시트, 및 상기 접지 단자에 연결되고 상기 제 1내부 전극 패턴을 교차하는 방향으로 형성되되 상기 제 2내부 전극 패턴과 동일한 면적을 갖는 제 3내부 전극 패턴이 형성된 제 3시트를 포함하고,
상기 제 3시트를 중심으로 상기 제 1시트가 상기 제 2시트와 반대의 위치에 적층된다.
상기 제 2내부 전극 패턴과 제 3내부 전극 패턴간의 중첩 영역에서 형성되는 정전용량이 상기 제 1내부 전극 패턴과 제 3내부 전극 패턴간의 중첩 영역에서 형성되는 정전용량에 비해 크다.
본 발명의 또 다른 실시예에 따른 칩 소자는, 횡방향 제 1면의 중앙에 전원 단자가 형성되고, 상기 제 1면에 반대되는 제 2면의 중앙에 접지 단자가 형성되며, 상기 전원 단자 및 접지 단자를 중심으로 데이터 입출력 단자가 좌우 대칭되게 상기 제 1면 및 제 2면에 형성된 소체를 포함하고,
상기 소체는, 상기 접지 단자에 연결되는 제 1내부 전극 패턴, 상기 데이터 입출력 단자에 연결되되 상기 제 1내부 전극 패턴을 중심으로 각각 상부 및 하부에서 상기 제 1내부 전극 패턴에 교차되게 배치된 제 2 및 제 3내부 전극 패턴, 상기 전원 단자에 연결되고 상기 제 1내부 전극 패턴에 교차되게 형성되고 유전체부에 둘러싸여 인접한 제 2 또는 제 3내부 전극 패턴과 이격된 제 4내부 전극 패턴을 포함하는 시트층으로 구성된다.
상기 제4내부 전극 패턴은 상기 제 2 또는 제 3내부 전극 패턴과 함께 동일 시트에 형성된다.
본 발명의 또 다른 실시예에 따른 칩 소자는, 횡방향 제 1면의 중앙에 전원 단자가 형성되고, 상기 제 1면에 반대되는 제 2면의 중앙에 접지 단자가 형성되며, 상기 전원 단자 및 접지 단자를 중심으로 데이터 입출력 단자가 좌우 대칭되게 상기 제 1면 및 제 2면에 형성된 소체를 포함하고,
상기 소체는, 상기 제 1면의 데이터 입출력 단자에 연결되고 상기 제 2면측으로 소정 길이 연장된 제 1내부 전극 패턴, 상기 제 2면의 데이터 입출력 단자에 연결되고 상기 제 1면측으로 소정 길이 연장된 제 2내부 전극 패턴, 상기 접지 단자에 연결되고 상기 제 1 및 제 2내부 전극 패턴 사이에서 제 1 및 제 2내부 전극 패턴을 교차하는 방향으로 형성된 제 3내부 전극 패턴, 상기 전원 단자에 연결되고 상기 제 2면측으로 소정 길이 연장된 제 4내부 전극 패턴, 상기 접지 단자에 연결되고 상기 제 1면측으로 소정 길이 연장된 보조 내부 전극 패턴을 포함하는 시트층으로 구성되고,
상기 제 4내부 전극 패턴과 상기 보조 내부 전극 패턴은 상호 교번되게 다수회 배치된다.
이하, 첨부된 도면을 참조하여 본 발명의 칩 소자에 대하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 칩 소자의 외관 사시도이다. 제 1외부 단자(32)와 제 2외부 단자(34)가 소체(30)의 횡방향 일측에 서로 이격되게 형성된다. 제 3외부 단자(36)와 제 4외부 단자(38)가 소체(30)의 횡방향 타측(즉, 제 1 및 제 2외부 단자(32, 34)의 반대편)에 서로 이격되게 형성된다.
제 5외부 단자(40)가 소체(30)의 횡방향 일측에 형성되되, 제 1외부 단자(32)와 제 2외부 단자(34) 사이에서 그 제 1 및 제 2외부 단자(32, 34)와 이격되게 형성된다. 제 6외부 단자(42)가 소체(30)의 횡방향 타측에 형성되되, 제 3외부 단자(36)와 제 4외부 단자(38) 사이에서 그 제 3 및 제 4외부 단자(36, 38)와 이격되게 형성된다. 그 제 1 내지 제 6외부 단자(32, 34, 36, 38, 40, 42)의 일단은 소체(30)의 상면으로 소정치 연장된다.
여기서, 제 1 내지 제 4외부 단자(32, 34, 36, 38)는 데이터 입출력 단자가 되고, 제 5외부 단자(40)는 전원 단자가 되며, 제 6외부 단자(40, 42)는 접지 단자가 된다. 예를 들어, 제 1외부 단자(32)를 도 1의 소오스(10)의 데이터 단자(데이터 입출력 단자)(D+)측에 연결시키고 제 2외부 단자(34)를 도 1의 소오스(10)의 데이터 단자(데이터 입출력 단자)(D_)측에 연결시키며 제 3외부 단자(36)를 도 1의 부하(20)의 데이터 단자(D+)측에 연결시키고 제 4외부 단자(38)를 도 1의 부하(20)의 데이터 단자(D_)측에 연결시키며 제 5외부 단자(40)를 도 1의 전원 라인(11)에 연결시키고 제 6외부 단자(42)를 도 1의 접지 라인(14)에 연결시킬 수 있다. 이러한 경우에는 도 1의 데이터 라인(12)과 데이터 라인(13)이 서로 인접해 있는 것이 아니라 접지 라인(14)을 사이에 두고 서로 대칭되게 형성된 것으로 한다. 물론, 제 1 및 제 2외부 단자(32, 34)를 부하(20)의 데이터 단자(D+, D_)에 연결시키고 제 3 및 제 4외부 단자(36, 38)를 소오스(10)의 데이터 단자(D+, D_)에 연결시켜도 된다. 상황에 따라서는 제 1 및 제 3외부 단자(32, 36)가 데이터 단자(D_)에 연결되고 제 2 및 제 4외부 단자(34, 38)가 데이터 단자(D+)에 연결될 수도 있다.
도 2의 제 5외부 단자(40)와 제 6외부 단자(42)의 연결 위치가 바뀌어도 무방하다. 즉, 제 5외부 단자(40)가 접지 라인(14)에 연결되고 제 6외부 단자(42)가 전원 라인(11)에 연결되는 것으로 하여도 무방하다.
도 2에서는 제 5 및 제 6외부 단자(40, 42)를 중심으로 좌측 및 우측에 각각 하나씩의 데이터 입출력용 외부 단자를 형성시켰으나, 그 데이터 입출력용 외부 단자의 수는 더 늘려도 무방하다. 그 데이터 입출력용 외부 단자의 수를 더 늘렸을 경우 그에 상응한 외부 단자와 내부 전극 패턴의 형태 및 시트 제조 공정 등은 당업자라면 이하의 설명으로 충분히 이해가능하다.
(제 1실시예)
도 3은 본 발명의 제 1실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이고, 도 4는 도 3의 A-A선의 단면도이다. 여기서, 칩 소자를 제조하는 방식은 여러 가지가 있을 수 있겠는데, 이하에서는 그 다양한 방식들중에서 채택가능한 어느 한 가지 방식에 대해 설명한다. 따라서, 칩 소자의 제조 공정이 이하의 설명으로 한정되지 않음은 당연하다.
먼저, 칩 소자용 성형 시트를 제조해야 하는데, 성형 시트를 바리스터 시트 또는 캐패시터 시트로 제조할 지에 따라 바리스터 조성의 분말을 사용하거나 캐패시터 조성의 분말을 사용하여 제조한다. 이하에서는 성형 시트를 바리스터 조성의 분말을 사용하는 것으로 하고서 설명한다.
예를 들어, 공업용으로 시판하고 있는 바리스터 소자의 원료 분말을 이용하거나 ZnO 분말에 Bi2O3, CoO, MnO 등의 첨가제를 넣은 원하는 조성에 물 또는 알코올 등을 용매로 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 성형 시트를 준비하기 위해 상기 준비된 바리스터용 분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한 후 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한다. 상기에서 예시된 수치들은 하나의 예일 뿐 제조환경 및 필요에 따라 달라질 수 있다. 이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 두께의 성형 시트를 제조한다. 이때 캐패시터 소자용 조성의 원료 분말, PTC(positive temperature coefficient) 서미스터 소자용 조성의 원료 분말, 또는 NTC(negative temperature coefficient) 서미스터 소자용 조성의 원료 분말도 상기와 같은 방법으로 원하는 두께의 성형 시트로 제조할 수 있다.
제조된 성형 시트 위에 스크린 프린팅 등의 후막 제조법 혹은 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등의 박막제조법으로 Ag, Pt, Pd 등의 도전성 페이스트를 형성시켜 내부 전극 패턴이 형성된 도 3의 (a)의 시트들을 제조한다. 제 1시트(50)에는 소정 형상(예컨대, 일자 형상)의 제 1 및 제 2내부 전극 패턴(50a, 50b)이 횡방향 일측 단부에서 타측 단부측으로 소정 길이로 연장된다. 제 2시트(52)에는 소정 형상(예컨대, 일자 형상)의 제 3 및 제 4내부 전극 패턴(52a, 52b)이 횡방향 타측(즉, 횡방향 일측과 반대되는 측) 단부에서 일측 단부측으로 소정 길이로 연장된다. 제 3시트(54)에는 제 1 내지 제 4내부 전극 패턴(50a, 50b, 52a, 52b)과 교차하는 방향으로 양 대향 단부에 근접하게 소정 형상(예컨대, "T"자 형상)의 제 5내부 전극 패턴(54a)이 형성된다. 제 5내부 전극 패턴(54a)을 제 1공통 접지 패턴이라고도 한다. 제 5내부 전극 패턴(54a)의 일부가 해당 시트(54)의 횡방향의 어느 일측 중앙 단부에까지 형성된다. 제 4시트(56)에는 소정 형상(예컨대, "ㅗ"자 형상)의 제 6내부 전극 패턴(56a)이 형성된다. 제 6내부 전극 패턴(56a)의 일부가 해당 시트(56)의 횡방향 어느 일측 중앙 단부에까지 형성된다. 제 6내부 전극 패턴(56a)은 제 5내부 전극 패턴(54a)을 뒤집은 형상이지만 제 5내부 전극 패턴(54a)의 사이즈에 비해 크다. 제 5시트(58)에는 소정 형상(예컨대, "T"자 형상)의 제 7내부 전극 패턴(58a)이 형성된다. 제 7내부 전극 패턴(58a)을 제 2공통 접지 패턴이라고도 한다. 제 7내부 전극 패턴(58a)은 제 6내부 전극 패턴(56a)과 함께 높은 정전용량을 얻기 위한 것으로서, 제 6내부 전극 패턴(56a)의 사이즈와 동일한 사이즈(즉, 대향 면적이 동일)로 형성된다.
제 5내부 전극 패턴(54a)과 제 7내부 전극 패턴(58a)을 편의상 제 1 및 제 2공통 접지 패턴으로 분류한 것이지, 무조건 그러하다는 것은 아니고 그 제 5내부 전극 패턴(54a)과 제 7내부 전극 패턴(58a)은 동일한 외부 단자(42)에 접속되므로 공통 접지 패턴이라고 할 수도 있다.
이후, 제 2시트(52)를 최하층으로 하여 그 위에 제 3시트(54)를 적층하고 나서 그 위에 제 1시트(50)를 적층하고 그 위에 제 5시트(58)를 적층하고 나서 그 위에 제 4시트(56)를 적층한 후에 그 위에 커버 시트(62)를 적층한다. 여기서, 제 1 내지 제 3시트(50, 52, 54)의 적층으로 된 제 1시트층의 패턴 중첩 영역에서는 낮은 정전용량(예컨대, 대략 30pF 이하)을 얻고, 제 4 및 제 5시트(56, 58)의 적층으로 된 제 2시트층의 패턴 중첩 영역에서는 높은 정전용량(예컨대, 200pF 정도)을 얻게 된다. 추가적으로, 제 1시트층과 제 2시트층 사이에 다수의 더미 시트(60a ~ 60n)로 된 더미 시트층(60)을 개재시킨다. 더미 시트층(60)을 포함시킬 경우에는 제 1시트(50) 위에 더미 시트층(60)을 적층하고 나서 제 5시트(58)를 적층하면 된다. 더미 시트층(60)은 제 1시트층과 제 2시트층간의 상호 간섭을 방지한다. 그 이후에, 이를 압착하고 나서 절단, 베이크 아웃, 소성 공정을 순차적으로 실시하여 원하는 소체(70; 도 3의 (b)참조)를 형성한다. 통상적으로, 바리스터 또는 캐패시터의 정전용량은 내부 전극 패턴의 면적에 비례하고 대향된 내부 전극 패턴 간의 거리에 반비례하며 시트 재료의 고유 유전율에 비례한다. 따라서, 원하는 낮은 정전용량(저정전용량) 및 높은 정전용량(고정전용량)을 각각 얻기 위해서 그에 상응한 조정(즉, 패턴의 면적, 패턴 간의 거리, 시트 재료의 고유 유전율 선정)이 미리 이루어진 것으로 한다. 이는 이하의 다른 실시예에서도 마찬가지이다. 이러한 패턴의 면적, 패턴 간의 거리, 시트 재료의 고유 유전율 선정 등의 조정은 당업자라면 쉽게 행할 수 있는 내용이라서 별도로 설명하지 않는다. 본 발명은 단일의 칩 소자에 저정전용량 및 고정전용량을 각기 형성할 수 있는 구성에 주안점을 둔 것이므로 그에 대한 설명에 집중한다.
통상적인 터미네이션 시스템을 이용하여, 소체(70) 내부에 형성된 내부 전극 패턴(50a, 50b, 52a, 52b, 54a, 56a, 58a)과 연결되는 제 1 내지 제 6외부 단자를 소체(70)의 측면부에 형성한다(도 3의 (c)참조). 제 1외부 단자(32)는 소체(70)의 횡방향 일측면부의 좌측에 형성되되 해당 부위로 노출된 제 1내부 전극 패턴(50a)과 연결되고 일단이 소체(70)의 상면으로 연장된다. 제 2외부 단자(34)는 소체(70)의 횡방향 일측면부의 우측에 형성되되 해당 부위로 노출된 제 2내부 전극 패턴(50b)과 연결되고 일단이 소체(70)의 상면으로 연장된다. 제 3외부 단자(36)는 소체(70)의 횡방향 타측면부(즉, 횡방향 일측면부와 반대되는 부분)의 좌측에 형성되되 해당 부위로 노출된 제 3내부 전극 패턴(52a)과 연결되고 일단이 소체(70)의 상면으로 연장된다. 제 4외부 단자(38)는 소체(70)의 횡방향 타측면부의 우측에 형성되되 해당 부위로 노출된 제 4내부 전극 패턴(52b)과 연결되고 일단이 소체(70)의 상면으로 연장된다. 제 5외부 단자(40)는 소체(70)의 횡방향 일측면부의 중앙에 형성되되 해당 부위로 노출된 제 6내부 전극 패턴(56a)과 연결되고 일단이 소체(70)의 상면으로 연장된다. 제 6외부 단자(42)는 소체(70)의 횡방향 타측면부의 중앙에 형성되되 해당 부위로 노출된 제 5내부 전극 패턴(54a) 및 제 7내부 전극 패턴(58a)과 연결되고 일단이 소체(70)의 상면으로 연장된다. 여기서, 제 1외부 단자(32)와 제 2외부 단자(34) 및 제 5외부 단자(40)가 동시에 터미네이션되고, 제 3외부 단자(36)와 제 4외부 단자(38) 및 제 6외부 단자(42)가 동시에 터미네이션된다. 이러한 터미네이션 동작은 기존의 터미네이션 시스템의 구조중 일부분을 약간만 변형시키면 충분히 가능하다. 외부 단자 형성을 위한 터미네이션 공정이 기존에 비해 훨씬 간단해지게 된다. 다시 말해서, 예를 들어 종래의 어레이 구조의 칩 소자는 접지용 외부 단자가 칩 소자의 종방향의 양측면부에 형성되기 때문에 제 1 및 제 2외부 단자(32, 34)를 터미네이션하고 나서 제 3 및 제 4외부 단자(36, 38)를 터미네이션한 후에 종방향의 양측면부의 접지 단자인 외부 단자를 터미네이션하였으나, 제 1실시예에서는 제 1 및 제 2외부 단자(32, 34)와 제 5외부 단자(40)를 동시에 터미네이션하고 나서 제 3 및 제 4외부 단자(36, 38)와 제 6외부 단자(42)를 동시에 터미네이션하면 되므로 터미네이션 공정이 훨씬 쉬워진다.
이어, 제 1 내지 제 6외부 단자(32, 34, 36, 38, 40, 42)를 세라믹 재질의 소체(70)와 결합시키기 위해 대략 500℃ 내지 850℃ 정도의 온도에서 열처리를 행한다.
이와 같이 하면 제 1실시예의 칩 소자가 완성된다. 제 1내부 전극 패턴(50a)과 제 5내부 전극 패턴(54a)간의 중첩 영역에서 저정전용량(예컨대, 대략 30pF 이하)의 캐패시턴스가 형성되고, 제 2내부 전극 패턴(50b)과 제 5내부 전극 패턴(54a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성되며, 제 3내부 전극 패턴(52a)과 제 5내부 전극 패턴(54a)간의 중첩 영역에서 저정전용량의 캐패시턴스 가 형성되고, 제 4내부 전극 패턴(52b)과 제 5내부 전극 패턴(54a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성된다. 제 6내부 전극 패턴(56a)과 제 7내부 전극 패턴(58a)간의 중첩 영역에서 고정전용량(예컨대, 대략 200pF 정도)의 캐패시턴스가 형성된다.
도 1의 데이터 라인(12, 13)이 접지 라인(14)을 중심으로 서로 대칭되게 형성된 것으로 가정한다. 그리고, 제 1외부 단자(32)를 도 1의 소오스(10)의 데이터 단자(D+)측에 연결시키고 제 2외부 단자(34)를 도 1의 소오스(10)의 데이터 단자(D_)측에 연결시키며 제 3외부 단자(36)를 도 1의 부하(20)의 데이터 단자(D+)측에 연결시키고 제 4외부 단자(38)를 도 1의 부하(20)의 데이터 단자(D_)측에 연결시키며 제 5외부 단자(40)를 도 1의 전원 라인(11)에 연결시키고 제 6외부 단자(42)를 도 1의 접지 라인(14)에 연결시킨 것으로 한다. 소오스(10) 또는 부하(20)의 전원 단자(Vcc)로 유입되는 ESD 또는 서지는 고정전용량을 갖는 바리스터로 동작하게 되는 제 6내부 전극 패턴(56a)과 제 7내부 전극 패턴(58a)에 의해 신속하게 제거된다. 소오스(10) 또는 부하(20)의 데이터 단자(D+, D_)로 유입되는 ESD 또는 서지는 유입되는 위치에 따라 저정전용량을 갖는 바리스터로 동작하게 되는 제 1내부 전극 패턴(50a)과 제 5내부 전극 패턴(54a), 제 2내부 전극 패턴(50b)과 제 5내부 전극 패턴(54a), 제 3내부 전극 패턴(52a)과 제 5내부 전극 패턴(54a), 제 4내부 전극 패턴(52b)과 제 5내부 전극 패턴(54a)에 의해 신속하게 제거된다.
제 1실시예에 의하면, 두 개의 데이터 라인에 유입되거나 내부에서 발생된 ESD 또는 서지를 신속하게 제거해 줄 뿐만 아니라 전원 라인으로 유입되는 ESD 또는 서지 역시 신속하게 제거해 준다.
두 개의 데이터 라인에 연결되는 외부 단자 사이에 접지용 외부 단자를 형성시킴으로써 두 개의 데이터 라인간의 신호 간섭을 최소화할 수 있다.
접지를 중심으로 대칭된 어레이 구조를 갖게 됨으로써 제조공정을 보다 단순화하게 된다. 즉, 접지 전극이 칩 소자의 양측면에 있는 기존의 경우와 비교하여 볼 때 터미네이션 공정이 보다 단순화된다. 다시 말해서, 예를 들어 종래에는 제 1 및 제 2외부 단자를 터미네이션하고 나서 제 3 및 제 4외부 단자를 터미네이션한 후에 접지 단자인 양측면의 외부 단자를 각각 터미네이션하였으나, 제 1실시예에서는 제 1 및 제 2외부 단자와 제 5외부 단자를 동시에 터미네이션하고 나서 제 3 및 제 4외부 단자와 제 6외부 단자를 동시에 터미네이션하면 된다.
종래에는 ESD 또는 서지를 제거하기 위해 각각의 데이터 라인 및 전원 라인에 바리스터 및 고가의 TVS 다이오드를 개별적으로 설치하여야 했지만, 제 1실시예에서는 어레이 구조의 단일화된 칩 소자 한 개를 설치하면 되므로 종래에 비해 부품수를 줄일 수 있어서 PCB의 회로설계를 더욱 간단하게 할 수 있게 해 준다.
제 1실시예의 적층 타입의 칩 소자는 고가의 TVS 다이오드에 비해 제조 비용이 저렴할 뿐만 아니라 세라믹 제조공정을 취하므로 보다 작은 사이즈로의 구현이 가능하다. 칩 소자의 측면부에 외부 단자를 형성하여 볼(ball) 형상의 접속단자(외부단자)를 갖는 BGA타입의 TVS 다이오드에 비해 높은 부착 강도를 가지며 리드 와이어 타입의 TVS 다이오드에 비해서는 적은 면적에서의 사용이 가능하다.
상술한 제 1실시예는 고정전용량을 얻기 위해 해당 시트층의 내부 전극 패턴의 면적을 크게 하였고 고정전용량을 얻을 수 있는 시트층과 저정전용량을 얻을 수 있는 시트층간에 더미 시트층을 개재시켜 층간 신호 간섭을 줄임으로써 정확한 정전용량을 유지할 수 있게 하였다.
특히, 제 1실시예는 저정전용량의 바리스터와 고정전용량의 바리스터의 기능을 한 개의 칩으로 구현시켰으므로, PCB 면적 및 공간 활용의 제한을 최소화하고 적용 부분의 회로를 단순화할 수 있다.
(제 2실시예)
도 5는 본 발명의 제 2실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이고, 도 6은 도 5의 A-A선의 단면도이다.
먼저, 칩 소자용 성형 시트를 제조해야 하는데, 성형 시트 제조에 관련된 설명은 상술한 제 1실시예에서의 설명으로 대체한다.
제조된 성형 시트 위에 스크린 프린팅 등의 후막 제조법 혹은 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등의 박막제조법으로 Ag, Pt, Pd 등의 도전성 페이스트를 형성시켜 내부 전극 패턴이 형성된 도 5의 (a)의 시트들을 제조한다. 제 1시트(80)에는 소정 형상(예컨대, 일자 형상)의 제 1 및 제 2내부 전극 패턴(80a, 80b)이 횡방향 일측 단부에서 타측 단부측으로 소정 길이로 연장된다. 그 제 1시트(80)에는 소정 형상(예컨대, 일자 형상)의 제 3 및 제 4내부 전극 패턴(80c, 80d)이 횡방향 타측(즉, 횡방향 일측과 반대되는 측) 단부에서 일측 단부 측으로 소정 길이로 연장된다. 제 1내부 전극 패턴(80a)과 제 3내부 전극 패턴(80c)의 끝단이 서로 이격된 채로 대향되고, 제 2내부 전극 패턴(80b)과 제 4내부 전극 패턴(80d)의 끝단이 서로 이격된 채로 대향된다. 제 2시트(82)에는 제 1 내지 제 4내부 전극 패턴(80a, 80b, 80c, 80d)과 교차하는 방향으로 양 대향 단부에 근접하게 소정 형상(예컨대, "ㅗ"자 형상)의 제 5내부 전극 패턴(82a)이 형성된다. 제 5내부 전극 패턴(82a)의 일부가 해당 시트(82)의 횡방향의 어느 일측 중앙 단부에까지 형성된다. 제 3시트(84)에는 제 1 내지 제 4내부 전극 패턴(80a, 80b, 80c, 80d)과 교차하는 방향으로 양 대향 단부에 근접하게 소정 형상(예컨대, "T"자 형상)의 제 6내부 전극 패턴(84a)이 형성된다. 제 6내부 전극 패턴(84a)의 일부가 해당 시트(84)의 횡방향 어느 일측 중앙 단부에까지 형성된다. 제 6내부 전극 패턴(84a)을 공통 접지 패턴이라고도 한다. 제 5내부 전극 패턴(82a)과 제 6내부 전극 패턴(84a)간의 중첩 영역에서 높은 정전용량을 얻고, 제 1 내지 제 4내부 전극 패턴(80a, 80b, 80c, 80d)과 제 6내부 전극 패턴(84a)간의 중첩 영역에서 낮은 정전용량을 얻게 된다. 따라서, 제 5내부 전극 패턴(82a)과 제 6내부 전극 패턴(84a)간의 대향 면적이 제 1 내지 제 4내부 전극 패턴(80a, 80b, 80c, 80d)과 제 6내부 전극 패턴(84a)간의 대향 면적에 비해 상대적으로 넓다.
이후, 제 1시트(80)를 최하층으로 하여 그 위에 제 3시트(84)를 적층하고 나서 그 위에 제 2시트(82)를 적층한 후에 그 위에 커버 시트(86)를 적층한다.
그 이후에, 이를 압착하고 나서 절단, 베이크 아웃, 소성 공정을 순차적으로 실시하여 원하는 소체(90; 도 5의 (b)참조)를 형성한다.
통상적인 터미네이션 시스템을 이용하여, 소체(90) 내부에 형성된 내부 전극 패턴(80a, 80b, 80c, 80d, 82a, 84a)과 연결되는 제 1 내지 제 6외부 단자를 소체(90)의 측면부에 형성한다(도 5의 (c)참조). 제 1외부 단자(32)는 소체(90)의 횡방향 일측면부의 좌측에 형성되되 해당 부위로 노출된 제 1내부 전극 패턴(80a)과 연결되고 일단이 소체(90)의 상면으로 연장된다. 제 2외부 단자(34)는 소체(90)의 횡방향 일측면부의 우측에 형성되되 해당 부위로 노출된 제 2내부 전극 패턴(80b)과 연결되고 일단이 소체(90)의 상면으로 연장된다. 제 3외부 단자(36)는 소체(90)의 횡방향 타측면부(즉, 횡방향 일측면부와 반대되는 부분)의 좌측에 형성되되 해당 부위로 노출된 제 3내부 전극 패턴(80c)과 연결되고 일단이 소체(90)의 상면으로 연장된다. 제 4외부 단자(38)는 소체(90)의 횡방향 타측면부의 우측에 형성되되 해당 부위로 노출된 제 4내부 전극 패턴(80d)과 연결되고 일단이 소체(90)의 상면으로 연장된다. 제 5외부 단자(40)는 소체(90)의 횡방향 일측면부의 중앙에 형성되되 해당 부위로 노출된 제 5내부 전극 패턴(82a)과 연결되고 일단이 소체(90)의 상면으로 연장된다. 제 6외부 단자(42)는 소체(90)의 횡방향 타측면부의 중앙에 형성되되 해당 부위로 노출된 제 6내부 전극 패턴(84a)과 연결되고 일단이 소체(90)의 상면으로 연장된다. 여기서, 제 1외부 단자(32)와 제 2외부 단자(34) 및 제 5외부 단자(40)가 동시에 터미네이션되고, 제 3외부 단자(36)와 제 4외부 단자(38) 및 제 6외부 단자(42)가 동시에 터미네이션된다. 이러한 터미네이션 동작은 기존의 터미네이션 시스템의 구조중 일부분을 약간만 변형시키면 충분히 가능하다. 이러한 터미네이션 동작에 따른 이점은 상술한 제 1실시예와 동일하다.
이어, 제 1 내지 제 6외부 단자(32, 34, 36, 38, 40, 42)를 세라믹 재질의 소체(90)와 결합시키기 위해 대략 500℃ 내지 850℃ 정도의 온도에서 열처리를 행한다.
이와 같이 하면 제 2실시예의 칩 소자가 완성된다. 제 1내부 전극 패턴(80a)과 제 6내부 전극 패턴(84a)간의 중첩 영역에서 저정전용량(예컨대, 대략 30pF 이하)의 캐패시턴스가 형성되고, 제 2내부 전극 패턴(80b)과 제 6내부 전극 패턴(84a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성되며, 제 3내부 전극 패턴(80c)과 제 6내부 전극 패턴(84a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성되고, 제 4내부 전극 패턴(80d)과 제 6내부 전극 패턴(84a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성된다. 제 5내부 전극 패턴(82a)과 제 6내부 전극 패턴(84a)간의 중첩 영역에서 고정전용량(예컨대, 대략 200pF 정도)의 캐패시턴스가 형성된다.
도 1의 데이터 라인(12, 13)이 접지 라인(14)을 중심으로 서로 대칭되게 형성된 것으로 가정한다. 그리고, 제 1외부 단자(32)를 도 1의 소오스(10)의 데이터 단자(D+)측에 연결시키고 제 2외부 단자(34)를 도 1의 소오스(10)의 데이터 단자(D_)측에 연결시키며 제 3외부 단자(36)를 도 1의 부하(20)의 데이터 단자(D+)측에 연결시키고 제 4외부 단자(38)를 도 1의 부하(20)의 데이터 단자(D_)측에 연결시키며 제 5외부 단자(40)를 도 1의 전원 라인(11)에 연결시키고 제 6외부 단자(42)를 도 1의 접지 라인(14)에 연결시킨 것으로 한다. 소오스(10) 또는 부 하(20)의 전원 단자(Vcc)로 유입되는 ESD 또는 서지는 고정전용량을 갖는 바리스터로 동작하게 되는 제 5내부 전극 패턴(82a)과 제 6내부 전극 패턴(84a)에 의해 신속하게 제거된다. 소오스(10) 또는 부하(20)의 데이터 단자(D+, D_)로 유입되는 ESD 또는 서지는 유입되는 위치에 따라 저정전용량을 갖는 바리스터로 동작하게 되는 제 1내부 전극 패턴(58a)과 제 6내부 전극 패턴(84a), 제 2내부 전극 패턴(80b)과 제 6내부 전극 패턴(84a), 제 3내부 전극 패턴(80c)과 제 6내부 전극 패턴(84a), 제 4내부 전극 패턴(80d)과 제 6내부 전극 패턴(84a)에 의해 신속하게 제거된다.
이러한 제 2실시예에 의하면 상술한 제 1실시예에서의 효과와 동일한 효과를 얻게 된다.
특히, 제 2실시예에서는 소체를 구성하는 시트의 수를 제 1실시예의 경우보다 적게 하면서도 고정전용량 및 저정전용량을 모두 얻을 수 있는 구조를 취하였으므로, 제 1실시예의 칩 소자에 비해 보다 작은 사이즈가 된다.
도 7은 도 5의 변형예이다. 도 5와 비교하여 보면, 제 1시트(80)에 형성된 내부 전극 패턴의 형상에서 차이날 뿐 나머지 부분은 동일하다. 도 5에서는 제 1시트(80)에 4개의 내부 전극 패턴을 형성시켰다.
그런데, 도 7에서는 제 1시트(80)에 2개의 내부 전극 패턴(80e, 80f)을 형성시켰다. 즉, 제 1시트(80)의 상면 좌측부에 종방향으로 제 1내부 전극 패턴(80e)을 형성시키고, 제 1시트(80)의 상면 우측부에 종방향으로 제 2내부 전극 패턴(80f)을 형성시켰다. 제 1내부 전극 패턴(80e)의 일단은 소체(90)의 횡방향 일측면의 제 1외부 단자(32)와 접속되고 제 1내부 전극 패턴(80e)의 타단은 소체(90)의 횡방향 타측면의 제 3외부 단자(36)와 접속된다. 제 2내부 전극 패턴(80f)의 일단은 소체(90)의 횡방향 일측면의 제 2외부 단자(34)와 접속되고 제 2내부 전극 패턴(80f)의 타단은 소체(90)의 횡방향 타측면의 제 4외부 단자(38)와 접속된다.
도 7과 같이 변형시킨 내부 전극 패턴을 갖는 시트를 이용하여 제조된 칩 소자는 피드스루(feedthrough) 형태의 바리스터(또는 캐패시터)를 형성함을 알 수 있다.
이와 같이, 제 2실시예의 칩 소자는 바리스터 재료의 특성을 이용하면 피드스루 형태의 필터로의 변환이 얼마든지 가능하다. 피드스루 형태로 할 경우에는 회로의 일부분을 절단하여 그 위에 바로 적용할 수 있으므로 배선상 추가 라인을 구성하지 않아도 된다. 부품과 부품 사이의 추가 라인을 구성하지 않아도 되므로, 추가 라인 구성시 배선의 길이가 길어져서 추가적으로 발생될 수 있는 기생 성분 발생을 방지하게 된다.
상술한 변형예에 의해서도 제 2실시예에서와 같은 효과를 얻게 된다.
(제 3실시예)
도 8은 본 발명의 제 3실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이다.
먼저, 칩 소자용 성형 시트를 제조해야 하는데, 성형 시트 제조에 관련된 설 명은 상술한 제 1실시예에서의 설명으로 대체한다.
제조된 성형 시트 위에 스크린 프린팅 등의 후막 제조법 혹은 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등의 박막제조법으로 Ag, Pt, Pd 등의 도전성 페이스트를 형성시켜 내부 전극 패턴이 형성된 도 8의 (a)의 시트들을 제조한다. 제 1시트(100)에는 소정 형상(예컨대, 일자 형상)의 제 1 및 제 2내부 전극 패턴(100a, 100b)이 횡방향 일측 단부에서 타측 단부측으로 소정 길이로 연장된다. 제 2시트(110)에는 소정 형상(예컨대, 일자 형상)의 제 3 및 제 4내부 전극 패턴(110a, 110b)이 횡방향 타측(즉, 횡방향 일측과 반대되는 측) 단부에서 일측 단부측으로 소정 길이로 연장된다. 제 3시트(120)에는 소정 형상(예컨대, 일자 형상)의 제 5내부 전극 패턴(120a)이 횡방향 일측 중앙 단부에서 타측 중앙 단부측으로 소정 길이로 연장된다. 제 4시트(130)에는 제 1 내지 제 4내부 전극 패턴(100a, 100b, 110a, 110b)과 교차하는 방향으로 양 대향 단부에 근접하게 소정 형상(예컨대, "T"자 형상)의 제 6내부 전극 패턴(130a)이 형성된다. 제 6내부 전극 패턴(130a)을 제 1공통 접지 패턴이라고도 한다. 제 6내부 전극 패턴(130a)의 일부가 해당 시트(130)의 횡방향의 어느 일측 중앙 단부에까지 형성된다. 제 5시트(140)에는 소정 형상(예컨대, 일자 형상)의 제 7내부 전극 패턴(140a)이 횡방향 타측 중앙 단부에서 일측 중앙 단부측으로 소정 길이로 형성된다. 제 7내부 전극 패턴(140a)을 제 2공통 접지 패턴이라고도 한다. 제 3 및 제 5시트(120, 140)는 다른 시트들에 비해 높은 유전율 재료로 제조된다. 즉, 제 5내부 전극 패턴(120a)과 제 7내부 전극 패턴(140a)에 의해 높은 정전용량(예컨대, 대략 200pF 정도)을 얻기 위해 상 기 제 3 및 제 5시트(120, 140)를 유전율이 높은 재료로 제조한다. 예를 들어, 제 3 및 제 5시트(120, 140)를 ZnO, Bi계의 바리스터 또는 BaTiO3 등의 재질로 제조할 수 있다. 제 3 및 제 5시트(120, 140)의 두께는 대략 수ｕm~수십ｕm 정도이다. 그리고, 제 3 및 제 5시트(120, 140)의 형성되는 내부 전극 패턴(120a, 140a)이 해당 시트에서 차지하는 면적 비율은 대략 최대 40% 정도이다.
제 6내부 전극 패턴(130a)과 제 7내부 전극 패턴(140a)을 편의상 제 1 및 제 2공통 접지 패턴으로 분류한 것이지, 무조건 그러하다는 것은 아니고 그 제 6내부 전극 패턴(130a)과 제 7내부 전극 패턴(140a)은 동일한 외부 단자(42)에 접속되므로 공통 접지 패턴이라고 할 수도 있다.
이후, 제 2시트(110)를 최하층으로 하여 그 위에 제 4시트(130)를 적층하고 나서 그 위에 제 1시트(100)를 적층하고 그 위에 제 5시트(140)를 적층하고 나서 그 위에 제 3시트(120)를 적층한 후에 커버 시트(150)를 적층한다. 여기서, 제 4시트(130)를 중심으로 제 1시트(100)와 제 2시트(110)가 상호 반대되게 적층되어 있는 제 1시트층의 패턴 중첩 영역에서는 낮은 정전용량(예컨대, 대략 30pF 이하)을 얻고, 제 3시트(120)와 제 5시트(140)의 적층으로 된 제 2시트층의 패턴 중첩 영역에서는 높은 정전용량(예컨대, 대략 200pF 정도)을 얻게 된다. 추가적으로, 제 1시트층과 제 2시트층 사이에 다수의 더미 시트(160a ~ 160n)로 된 더미 시트층(160)을 개재시킨다. 더미 시트층(160)을 포함시킬 경우에는 제 1시트(100) 위에 더미 시트층(160)을 적층하고 나서 그 위에 제 5시트(140)를 적층하면 된다. 더미 시트 층(160)은 제 1시트층과 제 2시트층간의 상호 간섭을 방지한다. 그 이후에, 이를 압착하고 나서 절단, 베이크 아웃, 소성 공정을 순차적으로 실시하여 원하는 소체(170; 도 8의 (b)참조)를 형성한다.
통상적인 터미네이션 시스템을 이용하여, 소체(170) 내부에 형성된 내부 전극 패턴(100a, 100b, 110a, 110b, 120a, 130a, 140a)과 연결되는 제 1 내지 제 6외부 단자를 소체(170)의 측면부에 형성한다(도 8의 (c)참조). 제 1외부 단자(32)는 소체(170)의 횡방향 일측면부의 좌측에 형성되되 해당 부위로 노출된 제 1내부 전극 패턴(100a)과 연결되고 일단이 소체(170)의 상면으로 연장된다. 제 2외부 단자(34)는 소체(170)의 횡방향 일측면부의 우측에 형성되되 해당 부위로 노출된 제 2내부 전극 패턴(100b)과 연결되고 일단이 소체(170)의 상면으로 연장된다. 제 3외부 단자(36)는 소체(170)의 횡방향 타측면부(즉, 횡방향 일측면부와 반대되는 부분)의 좌측에 형성되되 해당 부위로 노출된 제 3내부 전극 패턴(110a)과 연결되고 일단이 소체(170)의 상면으로 연장된다. 제 4외부 단자(38)는 소체(170)의 횡방향 타측면부의 우측에 형성되되 해당 부위로 노출된 제 4내부 전극 패턴(110b)과 연결되고 일단이 소체(170)의 상면으로 연장된다. 제 5외부 단자(40)는 소체(170)의 횡방향 일측면부의 중앙에 형성되되 해당 부위로 노출된 제 5내부 전극 패턴(120a)과 연결되고 일단이 소체(170)의 상면으로 연장된다. 제 6외부 단자(42)는 소체(170)의 횡방향 타측면부의 중앙에 형성되되 해당 부위로 노출된 제 6내부 전극 패턴(130a) 및 제 7내부 전극 패턴(140a)과 연결되고 일단이 소체(170)의 상면으로 연장된다. 여기서, 제 1외부 단자(32)와 제 2외부 단자(34) 및 제 5외부 단자(40) 가 동시에 터미네이션되고, 제 3외부 단자(36)와 제 4외부 단자(38) 및 제 6외부 단자(42)가 동시에 터미네이션된다. 이러한 터미네이션 동작은 기존의 터미네이션 시스템의 구조중 일부분을 약간만 변형시키면 충분히 가능하다. 이러한 터미네이션 동작에 따른 이점은 상술한 실시예와 동일하다.
이어, 제 1 내지 제 6외부 단자(32, 34, 36, 38, 40, 42)를 세라믹 재질의 소체(170)와 결합시키기 위해 대략 500℃ 내지 850℃ 정도의 온도에서 열처리를 행한다.
이와 같이 하면 제 3실시예의 칩 소자가 완성된다. 제 1내부 전극 패턴(100a)과 제 6내부 전극 패턴(130a)간의 중첩 영역에서 저정전용량(예컨대, 대략 30pF 이하)의 캐패시턴스가 형성되고, 제 2내부 전극 패턴(100b)과 제 6내부 전극 패턴(130a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성되며, 제 3내부 전극 패턴(110a)과 제 6내부 전극 패턴(130a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성되고, 제 4내부 전극 패턴(110b)과 제 6내부 전극 패턴(130a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성된다. 제 5내부 전극 패턴(120a)과 제 7내부 전극 패턴(140a)간의 중첩 영역에서 고정전용량(예컨대, 대략 200pF 정도)의 캐패시턴스가 형성된다.
도 1의 데이터 라인(12, 13)이 접지 라인(14)을 중심으로 서로 대칭되게 형성된 것으로 가정한다. 그리고, 제 1외부 단자(32)를 도 1의 소오스(10)의 데이터 단자(D+)측에 연결시키고 제 2외부 단자(34)를 도 1의 소오스(10)의 데이터 단 자(D_)측에 연결시키며 제 3외부 단자(36)를 도 1의 부하(20)의 데이터 단자(D+)측에 연결시키고 제 4외부 단자(38)를 도 1의 부하(20)의 데이터 단자(D_)측에 연결시키며 제 5외부 단자(40)를 도 1의 전원 라인(11)에 연결시키고 제 6외부 단자(42)를 도 1의 접지 라인(14)에 연결시킨 것으로 한다. 소오스(10) 또는 부하(20)의 전원 단자(Vcc)로 유입되는 ESD 또는 서지는 고정전용량을 갖는 바리스터로 동작하게 되는 제 5내부 전극 패턴(120a)과 제 7내부 전극 패턴(140a)에 의해 신속하게 제거된다. 소오스(10) 또는 부하(20)의 데이터 단자(D+, D_)로 유입되는ESD 또는 서지는 유입되는 위치에 따라 저정전용량을 갖는 바리스터로 동작하게 되는 제 1내부 전극 패턴(100a)과 제 6내부 전극 패턴(130a), 제 2내부 전극 패턴(100b)과 제 6내부 전극 패턴(130a), 제 3내부 전극 패턴(110a)과 제 6내부 전극 패턴(130a), 제 4내부 전극 패턴(110b)과 제 6내부 전극 패턴(130a)에 의해 신속하게 제거된다.
상술한 제 3실시예는 고정전용량을 얻기 위해 제 3시트(120) 및 제 5시트(140)를 고유전율 재료로 제조하였고, 고정전용량을 얻을 수 있는 시트층과 저정전용량을 얻을 수 있는 시트층간에 더미 시트층을 개재시켜 층간 신호 간섭을 줄임으로써 정확한 정전용량을 유지할 수 있게 하였다.
이러한 제 3실시예에 의하면 상술한 제 1실시예에서의 효과와 동일한 효과를 얻게 된다.
(제 4실시예)
도 9는 본 발명의 제 4실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이다.
먼저, 칩 소자용 성형 시트를 제조해야 하는데, 성형 시트 제조에 관련된 설명은 상술한 제 1실시예에서의 설명으로 대체한다.
제조된 성형 시트 위에 스크린 프린팅 등의 후막 제조법 혹은 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등의 박막제조법으로 Ag, Pt, Pd 등의 도전성 페이스트를 형성시켜 내부 전극 패턴이 형성된 도 9의 (a)의 시트들을 제조한다. 제 1시트(180)에는 소정 형상(예컨대, 일자 형상)의 제 1 및 제 2내부 전극 패턴(180a, 180b)이 횡방향 일측 단부에서 타측 단부측으로 소정 길이로 연장된다. 제 2시트(190)에는 소정 형상(예컨대, 일자 형상)의 제 3 및 제 4내부 전극 패턴(190a, 190b)이 횡방향 타측(즉, 횡방향 일측과 반대되는 측) 단부에서 일측 단부측으로 소정 길이로 연장된다. 그 제 2시트(190)에는 제 3 및 제 4내부 전극 패턴(190a, 190b) 사이에서 그 제 3 및 제 4내부 전극 패턴(190a, 190b)의 형성 방향과 반대 방향으로 제 5내부 전극 패턴(192)이 형성된다. 제 5내부 전극 패턴(192)의 주변에는 정전용량을 높혀 주기 위해 해당 시트(190)의 유전율보다 높은 유전율을 갖는 유전체부(194)가 형성된다. 유전체부(194)는 유전율 600 정도의 바리스터의 5V 정도의 항복전압(breakdown voltage)을 갖는 두께에서 제 3시트(300)의 제 6내부 전극 패턴(200a)과의 겹친 면적이 1mm의 폭과 길이를 갖는다고 설정하였을 경우 대략 200p 정도의 유전율을 갖는다. 유전체부(194)는 인쇄방식으로 해당 시 트(190)에 형성된다.
제 3시트(200)에는 제 1 내지 제 5내부 전극 패턴(180a, 180b, 190a, 190b, 192)과 교차하는 방향으로 양 대향 단부에 근접하게 소정 형상(예컨대, "T"자 형상)의 제 6내부 전극 패턴(200a)이 형성된다. 제 6내부 전극 패턴(200a)의 일부가 해당 시트(200)의 횡방향의 어느 일측 중앙 단부에까지 형성된다. 제 6내부 전극 패턴(200a)을 공통 접지 패턴이라고도 한다. 물론, 제 1시트(180)의 제 1 및 제 2내부 전극 패턴(180a, 180b) 사이에 상기 제 5내부 전극 패턴(192) 및 유전체부(194)를 형성시켜도 된다. 즉, 그 제 5내부 전극 패턴(192) 및 유전체부(194)는 제 1시트(180)와 제 2시트(190)중 어느 하나에 형성되거나 두 시트에 모두 형성되어도 무방하다.
이후, 제 1시트(180)를 최하층으로 하여 그 위에 제 3시트(200)를 적층하고 나서 그 위에 제 2시트(190)를 적층한 후에 그 위에 커버 시트(210)를 적층한다.
그 이후에, 이를 압착하고 나서 절단, 베이크 아웃, 소성 공정을 순차적으로 실시하여 원하는 소체(220; 도 9의 (b)참조)를 형성한다.
통상적인 터미네이션 시스템을 이용하여, 소체(220) 내부에 형성된 내부 전극 패턴(180a, 180b, 190a, 190b, 192, 200a)과 연결되는 제 1 내지 제 6외부 단자를 소체(220)의 측면부에 형성한다(도 9의 (c)참조). 제 1외부 단자(32)는 소체(220)의 횡방향 일측면부의 좌측에 형성되되 해당 부위로 노출된 제 1내부 전극 패턴(180a)과 연결되고 일단이 소체(220)의 상면으로 연장된다. 제 2외부 단자(34)는 소체(220)의 횡방향 일측면부의 우측에 형성되되 해당 부위로 노출된 제 2내부 전극 패턴(180b)과 연결되고 일단이 소체(220)의 상면으로 연장된다. 제 3외부 단자(36)는 소체(220)의 횡방향 타측면부(즉, 횡방향 일측면부와 반대되는 부분)의 좌측에 형성되되 해당 부위로 노출된 제 3내부 전극 패턴(190a)과 연결되고 일단이 소체(220)의 상면으로 연장된다. 제 4외부 단자(38)는 소체(220)의 횡방향 타측면부의 우측에 형성되되 해당 부위로 노출된 제 4내부 전극 패턴(190b)과 연결되고 일단이 소체(220)의 상면으로 연장된다. 제 5외부 단자(40)는 소체(220)의 횡방향 일측면부의 중앙에 형성되되 해당 부위로 노출된 제 5내부 전극 패턴(192)과 연결되고 일단이 소체(220)의 상면으로 연장된다. 제 6외부 단자(42)는 소체(220)의 횡방향 타측면부의 중앙에 형성되되 해당 부위로 노출된 제 6내부 전극 패턴(200a)과 연결되고 일단이 소체(220)의 상면으로 연장된다. 여기서, 제 1외부 단자(32)와 제 2외부 단자(34) 및 제 5외부 단자(40)가 동시에 터미네이션되고, 제 3외부 단자(36)와 제 4외부 단자(38) 및 제 6외부 단자(42)가 동시에 터미네이션된다. 이러한 터미네이션 동작은 기존의 터미네이션 시스템의 구조중 일부분을 약간만 변형시키면 충분히 가능하다. 이러한 터미네이션 동작에 따른 이점은 상술한 실시예와 동일하다.
이어, 제 1 내지 제 6외부 단자(32, 34, 36, 38, 40, 42)를 세라믹 재질의 소체(220)와 결합시키기 위해 대략 500℃ 내지 850℃ 정도의 온도에서 열처리를 행한다.
이와 같이 하면 제 4실시예의 칩 소자가 완성된다. 제 1내부 전극 패턴(180a)과 제 6내부 전극 패턴(200a)간의 중첩 영역에서 저정전용량(예컨대, 대략 30pF 이하)의 캐패시턴스가 형성되고, 제 2내부 전극 패턴(180b)과 제 6내부 전극 패턴(200a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성되며, 제 3내부 전극 패턴(190a)과 제 6내부 전극 패턴(200a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성되고, 제 4내부 전극 패턴(190b)과 제 6내부 전극 패턴(200a)간의 중첩 영역에서 저정전용량의 캐패시턴스가 형성된다. 제 5내부 전극 패턴(192)과 제 6내부 전극 패턴(200a)간의 중첩 영역에서 고정전용량(예컨대, 대략 200pF 정도)의 캐패시턴스가 형성된다.
도 1의 데이터 라인(12, 13)이 접지 라인(14)을 중심으로 서로 대칭되게 형성된 것으로 가정한다. 그리고, 제 1외부 단자(32)를 도 1의 소오스(10)의 데이터 단자(D+)측에 연결시키고 제 2외부 단자(34)를 도 1의 소오스(10)의 데이터 단자(D_)측에 연결시키며 제 3외부 단자(36)를 도 1의 부하(20)의 데이터 단자(D+)측에 연결시키고 제 4외부 단자(38)를 도 1의 부하(20)의 데이터 단자(D_)측에 연결시키며 제 5외부 단자(40)를 도 1의 전원 라인(11)에 연결시키고 제 6외부 단자(42)를 도 1의 접지 라인(14)에 연결시킨 것으로 한다. 소오스(10) 또는 부하(20)의 전원 단자(Vcc)로 유입되는 ESD 또는 서지는 고정전용량을 갖는 바리스터로 동작하게 되는 제 5내부 전극 패턴(192)과 제 6내부 전극 패턴(200a)에 의해 신속하게 제거된다. 소오스(10) 또는 부하(20)의 데이터 단자(D+, D_)로 유입되는 ESD 또는 서지는 유입되는 위치에 따라 저정전용량을 갖는 바리스터로 동작하게 되는 제 1내부 전극 패턴(180a)과 제 6내부 전극 패턴(200a), 제 2내부 전극 패턴(180b) 과 제 6내부 전극 패턴(200a), 제 3내부 전극 패턴(190a)과 제 6내부 전극 패턴(200a), 제 4내부 전극 패턴(190b)과 제 6내부 전극 패턴(200a)에 의해 신속하게 제거된다.
이러한 제 4실시예에 의하면 상술한 제 1실시예에서의 효과와 동일한 효과를 얻게 된다.
특히, 제 4실시예에서는 소체를 구성하는 시트의 수를 제 1실시예의 경우보다 적게 하면서도 고정전용량 및 저정전용량을 모두 얻을 수 있는 구조를 취하였으므로, 제 1실시예의 칩 소자에 비해 보다 작은 사이즈가 될 수 있다.
(제 5실시예)
도 10은 본 발명의 제 5실시예에 따른 칩 소자의 내부 전극 패턴의 형상 및 제조과정을 설명하기 위한 도면이다.
먼저, 칩 소자용 성형 시트를 제조해야 하는데, 성형 시트 제조에 관련된 설명은 상술한 제 1실시예에서의 설명으로 대체한다.
제조된 성형 시트 위에 스크린 프린팅 등의 후막 제조법 혹은 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등의 박막제조법으로 Ag, Pt, Pd 등의 도전성 페이스트를 형성시켜 내부 전극 패턴이 형성된 도 10의 (a)의 시트들을 제조한다. 제 1시트(230)에는 소정 형상(예컨대, 일자 형상)의 제 1 및 제 2내부 전극 패턴(230a, 230b)이 횡방향 일측 단부에서 타측 단부측으로 소정 길이로 연장된다. 그 제 1시트(230)에는 소정 형상(예컨대, 일자 형상)의 제 5내부 전극 패턴(232)이 제 1 및 제 2내부 전극 패턴(230a, 230b) 사이에서 제 1 및 제 2내부 전극 패턴(230a, 230b)과 동일한 방향으로 형성된다. 제 2시트(240)에는 소정 형상(예컨대, 일자 형상)의 제 3 및 제 4내부 전극 패턴(240a, 240b)이 횡방향 타측(즉, 횡방향 일측과 반대되는 측) 단부에서 일측 단부측으로 소정 길이로 연장된다. 제 2시트(240)에는 상기 제 5내부 전극 패턴(232)과 동일한 위치 및 동일한 형상을 갖는 제 5내부 전극 패턴(242)이 형성된다. 제 3시트(250)에는 제 1 내지 제 5내부 전극 패턴(230a, 230b, 240a, 240b, 232, 242)과 교차하는 방향으로 양 대향 단부에 근접하게 소정 형상(예컨대, "T"자 형상)의 제 6내부 전극 패턴(250a)이 형성된다. 제 6내부 전극 패턴(250a)을 공통 접지 패턴이라고도 한다. 제 6내부 전극 패턴(250a)의 일부가 해당 시트(250)의 횡방향의 어느 일측 중앙 단부에까지 형성된다. 제 4시트(260)에는 보조 내부 전극 패턴(260a)이 제 1시트(230)의 제 5내부 전극 패턴(232)과 반대되는 위치(즉, 횡방향 타측 중앙부)에서 그 제 5내부 전극 패턴(232)과 반대되는 방향(즉, 횡방향 일측 중앙부)으로 소정 길이로 형성된다. 제 5시트(270)에는 제 5내부 전극 패턴(270a)이 제 1시트(230)의 제 5내부 전극 패턴(232)과 동일한 위치와 형상으로 형성된다. 제 6시트(280)에는 보조 내부 전극 패턴(280a)이 상기 보조 내부 전극 패턴(260a)과 동일한 위치와 형상으로 형성된다. 여기서, 보조 내부 전극 패턴(260a, 280a)은 보조 공통 접지 패턴이라고도 한다.
이후, 제 2시트(240)를 최하층으로 하여 그 위에 제 3시트(250)를 적층하고 나서 그 위에 제 1시트(230)를 적층한 후에 그 위에 제 6시트(280)를 적층하고 나 서 그 위에 제 5시트(270)를 적층하고 나서 그 위에 제 4시트(260)를 적층한 후에 그 위에 커버 시트(290)를 적층한다. 여기서, 제 1시트(230) 위에 적층되는 시트의 수는 얻고자 하는 정전용량에 따라 달라지게 된다. 즉, 패턴이 교번되게 적층된 시트의 수가 많을수록 높은 정전용량을 얻을 수 있다.
그 이후에, 이를 압착하고 나서 절단, 베이크 아웃, 소성 공정을 순차적으로 실시하여 원하는 소체(220; 도 10의 (b)참조)를 형성한다.
이어, 통상적인 터미네이션 시스템을 이용하여, 소체(300) 내부에 형성된 내부 전극 패턴(230a, 230b, 232, 240a, 240b, 242, 250a, 260a, 270a, 280a)과 연결되는 제 1 내지 제 6외부 단자를 소체(300)의 측면부에 형성한다(도 10의 (c)참조). 제 1외부 단자(32)는 소체(300)의 횡방향 일측면부의 좌측에 형성되되 해당 부위로 노출된 제 1내부 전극 패턴(230a)과 연결되고 일단이 소체(300)의 상면으로 연장된다. 제 2외부 단자(34)는 소체(300)의 횡방향 일측면부의 우측에 형성되되 해당 부위로 노출된 제 2내부 전극 패턴(230b)과 연결되고 일단이 소체(300)의 상면으로 연장된다. 제 3외부 단자(36)는 소체(300)의 횡방향 타측면부(즉, 횡방향 일측면부와 반대되는 부분)의 좌측에 형성되되 해당 부위로 노출된 제 3내부 전극 패턴(240a)과 연결되고 일단이 소체(300)의 상면으로 연장된다. 제 4외부 단자(38)는 소체(300)의 횡방향 타측면부의 우측에 형성되되 해당 부위로 노출된 제 4내부 전극 패턴(240b)과 연결되고 일단이 소체(300)의 상면으로 연장된다. 제 5외부 단자(40)는 소체(300)의 횡방향 일측면부의 중앙에 형성되되 해당 부위로 노출된 제 5내부 전극 패턴(232, 242, 270a)과 연결되고 일단이 소체(300)의 상면으로 연장된 다. 제 6외부 단자(42)는 소체(300)의 횡방향 타측면부의 중앙에 형성되되 해당 부위로 노출된 제 6내부 전극 패턴(250a)과 보조 전극 패턴(260a, 280a)과 연결되고 일단이 소체(300)의 상면으로 연장된다. 여기서, 제 1외부 단자(32)와 제 2외부 단자(34) 및 제 5외부 단자(40)가 동시에 터미네이션되고, 제 3외부 단자(36)와 제 4외부 단자(38) 및 제 6외부 단자(42)가 동시에 터미네이션된다. 이러한 터미네이션 동작은 기존의 터미네이션 시스템의 구조중 일부분을 약간만 변형시키면 충분히 가능하다. 이러한 터미네이션 동작에 따른 이점은 상술한 실시예와 동일하다.
이어, 제 1 내지 제 6외부 단자(32, 34, 36, 38, 40, 42)를 세라믹 재질의 소체(300)와 결합시키기 위해 대략 500℃ 내지 850℃ 정도의 온도에서 열처리를 행한다.
이와 같이 하면 제 5실시예의 칩 소자가 완성된다. 제 1내부 전극 패턴(230a)과 제 6내부 전극 패턴(250a)간의 중첩 영역에서 저정전용량(예컨대, 대략 30pF 이하)의 캐패시턴스가 형성되고, 제 2내부 전극 패턴(230b)과 제 6내부 전극 패턴(250a)간의 중첩 영역에서 저정전용량(예컨대, 대략 30pF 이하)의 캐패시턴스가 형성되며, 제 3내부 전극 패턴(240a)과 제 6내부 전극 패턴(250a)간의 중첩 영역에서 저정전용량(예컨대, 대략 30pF 이하)의 캐패시턴스가 형성되고, 제 4내부 전극 패턴(240b)과 제 6내부 전극 패턴(250a)간의 중첩 영역에서 저정전용량(예컨대, 대략 30pF 이하)의 캐패시턴스가 형성된다. 제 5내부 전극 패턴(232, 242)과 제 6내부 전극 패턴(250a)간의 중첩 영역, 제 5내부 전극 패턴(232)과 보조 내부 전극 패턴(280a)간의 중첩 영역, 보조 내부 전극 패턴(280a)과 제 5내부 전극 패 턴(270a)간의 중첩 영역, 및 제 5내부 전극 패턴(270a)과 보조 내부 전극 패턴(260a)간의 중첩 영역에서의 캐패시턴스의 합이 고정전용량(예컨대, 대략 200pF 정도)의 캐패시턴스로 된다.
도 1의 데이터 라인(12, 13)이 접지 라인(14)을 중심으로 서로 대칭되게 형성된 것으로 가정한다. 그리고, 제 1외부 단자(32)를 도 1의 소오스(10)의 데이터 단자(D+)측에 연결시키고 제 2외부 단자(34)를 도 1의 소오스(10)의 데이터 단자(D_)측에 연결시키며 제 3외부 단자(36)를 도 1의 부하(20)의 데이터 단자(D+)측에 연결시키고 제 4외부 단자(38)를 도 1의 부하(20)의 데이터 단자(D_)측에 연결시키며 제 5외부 단자(40)를 도 1의 전원 라인(11)에 연결시키고 제 6외부 단자(42)를 도 1의 접지 라인(14)에 연결시킨 것으로 한다. 소오스(10) 또는 부하(20)의 전원 단자(Vcc)로 유입되는 ESD 또는 서지는 고정전용량을 갖는 바리스터로 동작하게 되는 패턴들(260a, 270a, 280a, 232, 250a, 242)에 의해 신속하게 제거된다. 소오스(10) 또는 부하(20)의 데이터 단자(D+, D_)로 유입되는 ESD 또는 서지는 유입되는 위치에 따라 저정전용량을 갖는 바리스터로 동작하게 되는 제 1내부 전극 패턴(230a)과 제 6내부 전극 패턴(250a), 제 2내부 전극 패턴(230b)과 제 6내부 전극 패턴(250a), 제 3내부 전극 패턴(240a)과 제 6내부 전극 패턴(250a), 제 4내부 전극 패턴(240b)과 제 6내부 전극 패턴(250a)에 의해 신속하게 제거된다.
제 1실시예에서는 고정전용량을 얻기 위해 패턴의 면적을 크게 하였으나, 제 5실시예에서는 대향되는 패턴의 수를 증가시킨 구성이다.
이러한 제 5실시예에 의하면 상술한 제 1실시예에서의 효과와 동일한 효과를 얻게 된다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
이상 상세히 설명한 바와 같이 본 발명에 따르면, 저정전용량의 바리스터와 고정전용량의 바리스터의 기능을 한 개의 칩으로 구현시켰으므로, PCB 면적 및 공간 활용의 제한을 최소화하고 적용 부분의 회로를 단순화할 수 있다.
두 개의 데이터 라인에 유입되거나 내부에서 발생된 ESD 또는 서지를 저정전용량의 바리스터 구성에서 신속하게 제거해 줄 뿐만 아니라 전원 라인으로 유입되는 ESD 또는 서지 역시 고정전용량의 바리스터 구성에서 신속하게 제거해 준다.
두 개의 데이터 라인에 연결되는 외부 단자 사이에 접지용 외부 단자를 형성시킴으로써 두 개의 데이터 라인간의 신호 간섭을 최소화할 수 있다.
접지를 중심으로 대칭된 어레이 구조를 갖게 됨으로써 제조공정을 보다 단순화하게 된다. 즉, 접지 전극이 칩 소자의 양측면에 있는 기존의 경우와 비교하여 볼 때 터미네이션 공정이 보다 단순화된다. 다시 말해서, 예를 들어 종래에는 제 1 및 제 2외부 단자를 터미네이션하고 나서 제 3 및 제 4외부 단자를 터미네이션한 후에 접지 단자인 양측면의 외부 단자를 각각 터미네이션하였으나, 제 1실시예에서 는 제 1 및 제 2외부 단자와 제 5외부 단자를 동시에 터미네이션하고 나서 제 3 및 제 4외부 단자와 제 6외부 단자를 동시에 터미네이션하면 된다.
종래에는 ESD 또는 서지를 제거하기 위해 각각의 데이터 라인 및 전원 라인에 바리스터 및 고가의 TVS 다이오드를 개별적으로 설치하여야 했지만, 어레이 구조의 단일화된 칩 소자 한 개를 설치하면 되므로 종래에 비해 부품수를 줄일 수 있어서 PCB의 회로설계를 더욱 간단하게 할 수 있게 해 준다.
본 발명에 의한 칩 소자는 고가의 TVS 다이오드에 비해 제조 비용이 저렴할 뿐만 아니라 세라믹 제조공정을 취하므로 보다 작은 사이즈로의 구현이 가능하다. 다시 말해서, 칩 소자의 측면부에 외부 단자를 형성하여 볼 형상의 접속단자(외부단자)를 갖는 BGA타입의 TVS 다이오드에 비해 높은 부착 강도를 가지며 리드 와이어 타입의 TVS 다이오드에 비해서는 적은 면적에서의 사용이 가능하다.

Claims (11)

  1. 횡방향의 제 1면의 중앙에 전원 단자가 형성되고, 상기 제 1면에 반대되는 횡방향의 제 2면의 중앙에 접지 단자가 형성되며, 상기 전원 단자 및 상기 접지 단자를 중심으로 데이터 입출력 단자가 좌우 대칭되게 상기 제 1면 및 상기 제 2면에 형성된 소체를 포함하고,
    상기 소체는, 상기 데이터 입출력 단자에 연결되는 내부 전극 패턴이 상기 접지 단자에 연결되는 내부 전극 패턴을 중심으로 상호 반대되게 배치된 제 1시트층; 및 상기 전원 단자에 연결되는 내부 전극 패턴과 상기 접지 단자에 연결되는 내부 전극 패턴이 상호 대향되게 배치된 제 2시트층을 구비하며,
    상기 제 2시트층에서의 정전용량이 상기 제 1시트층에서의 정전용량에 비해 큰 것을 특징으로 하는 칩 소자.
  2. 청구항 1에 있어서,
    상기 제 2시트층의 내부 전극 패턴이 상기 제 1시트층의 내부 전극 패턴의 면적에 비해 넓은 면적을 갖는 것을 특징으로 하는 칩 소자.
  3. 청구항 1에 있어서,
    상기 제 2시트층의 내부 전극 패턴이 형성된 시트의 유전율이 상기 제 1시트층의 내부 전극 패턴이 형성된 시트의 유전율에 비해 높은 것을 특징으로 하는 칩 소자.
  4. 청구항 1에 있어서,
    상기 제 1시트층은 상기 제 1면의 데이터 입출력 단자에 연결되는 제 1내부 전극 패턴이 형성된 제 1시트, 상기 제 2면의 데이터 입출력 단자에 연결되는 제 2내부 전극 패턴이 형성된 제 2시트, 및 상기 접지 단자에 연결되는 제 3내부 전극 패턴이 형성된 제 3시트를 포함하고,
    상기 제 3시트를 중심으로 상기 제 1시트가 상기 제 2시트와 반대의 위치에 적층된 것을 특징으로 하는 칩 소자.
  5. 청구항 4에 있어서,
    상기 제 2시트층은 상기 전원 단자에 연결되는 제 4내부 전극 패턴이 형성된 제 4시트, 및 상기 접지 단자에 연결되는 제 5내부 전극 패턴이 형성된 제 5시트를 포함하고,
    상기 제 4 및 제 5시트는 상기 제 4 및 제 5내부 전극 패턴이 상호 마주보게 적층된 것을 특징으로 하는 칩 소자.
  6. 청구항 1 내지 청구항 5중의 어느 한 항에 있어서,
    상기 제 1시트층과 제 2시트층 사이에는 더미 시트층이 형성된 것을 특징으로 하는 칩 소자.
  7. 횡방향의 제 1면의 중앙에 전원 단자가 형성되고, 상기 제 1면에 반대되는 횡방향의 제 2면의 중앙에 접지 단자가 형성되며, 상기 전원 단자 및 상기 접지 단자를 중심으로 데이터 입출력 단자가 좌우 대칭되게 상기 제 1면 및 상기 제 2면에 형성된 소체를 포함하고,
    상기 소체는, 상기 데이터 입출력 단자에 연결되는 제 1내부 전극 패턴이 형성된 제 1시트, 상기 전원 단자에 연결되고 상기 제 1내부 전극 패턴을 교차하는 방향으로 형성되되 상기 제 1내부 전극 패턴의 면적에 비해 넓은 면적을 갖는 제 2내부 전극 패턴이 형성된 제 2시트, 및 상기 접지 단자에 연결되고 상기 제 1내부 전극 패턴을 교차하는 방향으로 형성되되 상기 제 2내부 전극 패턴과 동일한 면적을 갖는 제 3내부 전극 패턴이 형성된 제 3시트를 포함하고,
    상기 제 3시트를 중심으로 상기 제 1시트가 상기 제 2시트와 반대의 위치에 적층된 것을 특징으로 하는 칩 소자.
  8. 청구항 7에 있어서,
    상기 제 2내부 전극 패턴과 제 3내부 전극 패턴간의 중첩 영역에서 형성되는 정전용량이 상기 제 1내부 전극 패턴과 제 3내부 전극 패턴간의 중첩 영역에서 형성되는 정전용량에 비해 큰 것을 특징으로 하는 칩 소자.
  9. 횡방향의 제 1면의 중앙에 전원 단자가 형성되고, 상기 제 1면에 반대되는 횡방향의 제 2면의 중앙에 접지 단자가 형성되며, 상기 전원 단자 및 상기 접지 단자를 중심으로 데이터 입출력 단자가 좌우 대칭되게 상기 제 1면 및 상기 제 2면에 형성된 소체를 포함하고,
    상기 소체는, 상기 접지 단자에 연결되는 제 1내부 전극 패턴, 상기 데이터 입출력 단자에 연결되되 상기 제 1내부 전극 패턴을 중심으로 각각 상부 및 하부에서 상기 제 1내부 전극 패턴에 교차되게 배치된 제 2 및 제 3내부 전극 패턴, 상기 전원 단자에 연결되고 상기 제 1내부 전극 패턴에 교차되게 형성되고 유전체부에 둘러싸여 인접한 제 2 또는 제 3내부 전극 패턴과 이격된 제 4내부 전극 패턴을 포함하는 시트층으로 구성된 것을 특징으로 하는 칩 소자.
  10. 청구항 9에 있어서,
    상기 제4내부 전극 패턴은 상기 제 2 또는 제 3내부 전극 패턴과 함께 동일 시트에 형성된 것을 특징으로 하는 칩 소자.
  11. 횡방향 제 1면의 중앙에 전원 단자가 형성되고, 상기 제 1면에 반대되는 제 2면의 중앙에 접지 단자가 형성되며, 상기 전원 단자 및 접지 단자를 중심으로 데이터 입출력 단자가 좌우 대칭되게 상기 제 1면 및 제 2면에 형성된 소체를 포함하고,
    상기 소체는, 상기 제 1면의 데이터 입출력 단자에 연결되고 상기 제 2면측으로 소정 길이 연장된 제 1내부 전극 패턴, 상기 제 2면의 데이터 입출력 단자에 연결되고 상기 제 1면측으로 소정 길이 연장된 제 2내부 전극 패턴, 상기 접지 단자에 연결되고 상기 제 1 및 제 2내부 전극 패턴 사이에서 제 1 및 제 2내부 전극 패턴을 교차하는 방향으로 형성된 제 3내부 전극 패턴, 상기 전원 단자에 연결되고 상기 제 2면측으로 소정 길이 연장된 제 4내부 전극 패턴, 상기 접지 단자에 연결되고 상기 제 1면측으로 소정 길이 연장된 보조 내부 전극 패턴을 포함하는 시트층으로 구성되고,
    상기 제 4내부 전극 패턴과 상기 보조 내부 전극 패턴은 상호 교번되게 다수회 배치된 것을 특징으로 하는 칩 소자.
KR1020060115055A 2006-11-21 2006-11-21 칩 소자 KR100848192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060115055A KR100848192B1 (ko) 2006-11-21 2006-11-21 칩 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115055A KR100848192B1 (ko) 2006-11-21 2006-11-21 칩 소자

Publications (2)

Publication Number Publication Date
KR20080045856A KR20080045856A (ko) 2008-05-26
KR100848192B1 true KR100848192B1 (ko) 2008-07-24

Family

ID=39663057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115055A KR100848192B1 (ko) 2006-11-21 2006-11-21 칩 소자

Country Status (1)

Country Link
KR (1) KR100848192B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019108885A1 (en) * 2017-12-01 2019-06-06 Avx Corporation Low aspect ratio varistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243646A (ja) 1999-02-17 2000-09-08 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
JP2004014961A (ja) * 2002-06-11 2004-01-15 Tdk Corp 積層貫通型コンデンサ
KR20050014094A (ko) * 2003-07-30 2005-02-07 주식회사 이노칩테크놀로지 다양한 커패시턴스 값을 갖는 적층 칩 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243646A (ja) 1999-02-17 2000-09-08 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
JP2004014961A (ja) * 2002-06-11 2004-01-15 Tdk Corp 積層貫通型コンデンサ
KR20050014094A (ko) * 2003-07-30 2005-02-07 주식회사 이노칩테크놀로지 다양한 커패시턴스 값을 갖는 적층 칩 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019108885A1 (en) * 2017-12-01 2019-06-06 Avx Corporation Low aspect ratio varistor
US10529472B2 (en) 2017-12-01 2020-01-07 Avx Corporation Low aspect ratio varistor
EP3718122A4 (en) * 2017-12-01 2021-10-20 AVX Corporation VARISTOR WITH LOW ASPECT RATIO

Also Published As

Publication number Publication date
KR20080045856A (ko) 2008-05-26

Similar Documents

Publication Publication Date Title
CN103140997B (zh) 抗静电元件
US7710233B2 (en) Electric multilayer component
CN103563014B (zh) 非线性电阻元件
TWI386957B (zh) 電機多層組件
KR100813195B1 (ko) 정전기 보호 소자
JP5221794B1 (ja) 静電気保護素子とその製造方法
JP2006269876A (ja) 静電気対策部品
KR100848192B1 (ko) 칩 소자
TWI450642B (zh) 電路保護裝置
JP5079394B2 (ja) 静電気保護素子とその製造方法
KR100711092B1 (ko) 적층형 칩 소자
CN101533713B (zh) 贯通电容器以及贯通电容器的安装构造体
KR100848193B1 (ko) 칩 소자
US9431988B2 (en) Stacked chip device
KR101468138B1 (ko) 적층형 칩 소자
KR100891043B1 (ko) 적층형 칩 소자
JP5079632B2 (ja) 静電気保護素子
KR100845947B1 (ko) 회로 보호 소자 및 그 제조 방법
US20240177894A1 (en) Laminated varistor
JP4320565B2 (ja) 積層型複合機能素子
KR100810175B1 (ko) 칩 소자
KR200408406Y1 (ko) 칩 배리스터
KR100234009B1 (ko) 저전압용 세라믹 바리스터
KR20090037099A (ko) 적층 칩 소자 및 이의 제조 방법
KR100332430B1 (ko) 저인덕턴스형 배리스터 및 배리스터-커패시터 결합 칩 및그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 12