KR100332430B1 - 저인덕턴스형 배리스터 및 배리스터-커패시터 결합 칩 및그 제조 방법 - Google Patents

Abstract

본 발명은 배리스터의 고주파 등가인덕턴스를 낮추기 위해 내부전극 패턴(Pattern)을 특수하게 설계하여 제조한 배리스터 및 그 제조 방법에 관한 것으로, 특히 소자 내부의 내부 전극 패턴을 조정하여 극성이 다른 두 전류의 흐름이 서로 교차되도록 하여 인덕턴스를 상쇄시키는 배리스터 소자 및 이를 제조하는 방법에 관한 것이다.

또한 본 발명은 배리스터 소자와 세라믹 커패시터 소자를 병렬로 결합함으로 과전압으로부터 중요한 전자부품이나 회로를 효율적으로 보호할 수 있을 뿐만 아니라 안정된 전원 전압의 확보 및 잡음 성분을 제거하여 전자부품이나 회로의 안정된 동작을 보장할 수 있는 배리스터 커패시터 결합 칩 소자를 제조하는 것이며, 또한 특수하게 설계된 내부전극을 가진 배리스터 커패시터 결합 칩 및 이를 제조하는 제조 방법에 관한 것이다.

Description

저인덕턴스형 배리스터 및 배리스터-커패시터 결합 칩 및 그 제조 방법{Varistor with low inductance, varistor-capacitor combination chip and fabricating method therefor}

본원 발명은 고집적 IC, 디지털 IC등 중요전자부품을 고주파 과전압 및 서지(surge) 전압으로부터 완벽하게 보호하기 위하여 내부전극 패턴(pattern)을 특수하게 설계하여 고주파 등가 인덕턴스가 감소되도록 하여 동작시간(response time)을 짧게 구현한 것을 특징으로 하는 적층형 배리스터 및 이를 응용한 배리스터-커패시터(varistor-capacitor) 결합 칩의 제조에 관한 것이다.

일반적으로 배리스터(varistor) 소자는 도1과 같이 인가 전압에 따라 저항이 변하는 현상을 이용하여 과전압이나 서지(surge) 전압 보호용 소자로 널리 응용되고 있다. 즉, 특정한 전압이상의 과전압이나 낙뢰등에 의한 서지(surge) 전압이 배리스터(varistor)에 인가되면 배리스터(varistor) 소자의 저항이 급격히 감소하여 전류가 흐르게 되므로 배리스터(varistor) 소자와 병렬로 연결되어 있는 중요부품이나 회로에는 과전압이 걸리지 않게 되어 과전압으로부터 보호된다. 또한 배리스터(varistor) 소자는 저주파에서는 배리스터(varistor) 단일 소자(21)의 등가회로로 생각할수 있으나 고주파로 갈수록 도2와 같이 배리스터(22, varistor)와 병렬로 커패시터(capacitor)성분(23)이 존재하고 다시 이와 직렬로 등가저항(24) 및 인덕턴스 성분(25)이 대두되게 된다. 따라서 사용환경이 고주파로 가게되면 등가직렬 인덕턴스 성분의 경우 큰 임피던스를 유발하게되어 고주파 서지(surge)전압의 흡수가 지연되게 된다. 이는 최근에 저전압화, 고집적화되고 있는 고주파 IC나 디지털 IC 등과 같은 내 서지(surge)력이 약한 부품에 있어서는 치명적인 고장이나 오동작의 원인이 될 수 있다.

한편 커패시터 소자는 과전압이 아닌 소신호 전원전압의 변화(fluctuation)가 있을 때 이를 흡수 및 시간지연의 역할을 함으로써 안정된 전압이 되도록 하여주며 또한 고주파 신호 속에 포함된 잡음(noise)성분을 제거하는 역할을 한다.

이처럼 종래의 배리스터 소자는 고주파에서 사용하게 될 경우 등가직렬인덕턴스 및 등가직렬저항이 발생되는 문제점이 있다.

또한 원치 않는 등가직렬저항 및 등가직렬인덕턴스 성분의 발생은 등가직렬저항의 경우는 필요없는 전력 소모를 유발하고, 등가직렬인덕턴스의 경우는 공진 주파수를 낮추어 기생 발진등을 일으키거나 임피던스값을 증가시켜 신호에 대한 응답 속도를 늦게한다는 문제점이 있다.

상술한 바와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 배리스터 소자 내부의 내부 전극 패턴을 조정하여 극성이 다른 두 전류의 흐름이 서로 교차되도록 하여 인덕턴스를 상쇄시키는 배리스터 소자를 제조하는 데 있다.

본 발명의 다른 목적은 배리스터 소자와 세라믹 커패시터 소자를 병렬로 결합함으로 과전압으로부터 중요한 전자부품이나 회로를 효율적으로 보호할 수 있을 뿐만 아니라 안정된 전원 전압의 확보 및 잡음 성분을 제거하여 전자부품이나 회로의 안정된 동작을 보장할 수 있는 배리스터 커패시터 결합 칩 소자를 제조하는 데 있다. 또한 특수하게 설계된 내부전극을 가진 배리스터 커패시터 결합 칩을 제조하여 등가 인덕턴스를 낮추어 고주파 특성을 향상시키는 데 본 발명의 목적이 있다.

본 발명의 다른 목적은 배리스터와 커패시터를 각각 적층 소성하여 별개의 칩으로 제조한 후 두 칩을 접합하여 결합 칩을 제조함으로 배리스터층과 커패시트층 사이에서 발생하는 상호 반응을 제거하여 개별 소자의 각 특성이 유지되는 보다 안정된 결합 칩을 제조하는 데 있다.

도 1 배리스터의 전류 전압 특성

도 2 배리스터의 고주파 등가회로

도 3 본 발명에 의한 배리스터 소자의 제조도

도 4 본 발명에 의한 배리스터 커패시터 결합 칩 소자의 제조도

상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 배리스터는 원하는 소자 특성에 맞추어 제조된 일정 조성의 슬러리를 닥터 블레이드법등을 이용하여 얇은 시트(Sheet)로 만들어 시트 위에 특수하게 설계된 원하는 내부 전극의 패턴을인쇄하며, 내부 전극이 인쇄된 각 시트를 원하는 수 만큼 적층한 후, 적층물을 소성하여 단일 소체로 일체화하며, 각 내부 전극과 연결되는 외부 전극을 형성하여 제조한다.

본 발명에 따른 배리스터 소자의 제조에 관하여 하기에서 보다 상세하게 살펴본다.

공업용으로 시판하고 있는 적층형 칩 배리스터 소자의 원료 분말을 이용하거나 ZnO 분말에 Bi2O3, CoO, MnO 등의 첨가제를 넣은 원하는 조성에 물 또는 알코올 등을 용매로 24시간 볼밀(Ball Mill)하여 원료분말을 준비한다. 성형 시트를 준비하기 위해 상기 준비된 배리스터용 분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 8wt% 정도 칙량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한 후 소형 볼 밀(ball mill)로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조하고, 이러한 슬러리를 닥터 블레이드(Doctor blade)등의 방법으로 도3과 같이 원하는 두께의 성형 시트(31, green sheet)로 제조한다.

제조된 시트 위에 특수하게 설계된 내부전극 패턴의 스크린을 이용하여 스크린 프린팅(screen printing) 방법으로 내부 전극(32)을 인쇄한다. 이때 내부 전극은 도3에 나타내었듯이 극성이 다른 두 전류의 흐름이 90도 이상 서로 교차되도록 설계된다.

상기와 같이 내부 전극이 인쇄된 시트를 원하는 수만큼 적층한 후 적층물 내의 각종 바인더 성분을 모두 제거하기 위하여 400℃에서 6시간 정도 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 배리스터 조성의 소성온도에서 적층물을 소성한다.

소성된 적층물(33)의 외부에 적층물의 내부 전극과 연결되는 외부 전극(34)을 형성하여 배리스터 소자를 제조한다. 즉, 양쪽 측면의 단자전극(termination)은 4개의 홈이 파여진 고무 디스크(disc)에 은 페이스트(Ag-paste)를 묻힌 후 디스크를 회전시켜(dipping작용) 전극을 형성한 뒤 소성하여 도3과 같은 8단자형의 칩을 제조한다. 단자의 연결 방법은 (+) 단자들은 회로의 (+)측에, (-) 단자들을 회로의 (-)측에 연결하며 요구되는 서지 내력 및 커패시턴스(capacitance)값에 따라 두 단자씩만 연결할 수도 있다.

또한 상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 배리스터 커패시터 결합 칩은 배리스터와 커패시터용 시트를 각각 적층 소성하여 별개의 칩으로 제조한 후 두 개의 칩을 유리질 페이스트(glass paste)를 사용하여 부착한 후 저온에서 열처리하여 배리스터 커패시터 결합 칩으로 제조하고, 내부 전극과 연결되는 외부 전극을 형성하여 제조한다.

본 발명에 따른 배리스터 커패시터 결합 칩 소자의 제조에 관하여 하기에서 보다 상세하게 살펴본다.

배리스터 커패시터 결합 칩은 우선 커패시터의 제조 방법으로서 일반적인 적층 세라믹 콘덴서(MLCC)의 제조 방법과 같이 공업용으로 시판하고 있는 BaTiO3 원료 분말에 여러가지 첨가제를 소량 첨가하고 성형을 위해 PVB계 바인더(binder)를 분말(powder) 대비 약 6wt% 정도 톨루엔/알코올(toluene/alcohol)계솔벤트(solvent)에 용해시켜 투입한 후 볼 밀(ball mill)등을 이용하여 약 24시간동안 밀링(milling) 및 혼합(mixing)하여 슬러리(slurry)를 제조한 후 닥터 블레이드(Doctor blade)등의 방법으로 커패시터 성형 시트(41)를 제조한 후, 도4와 같이 특수하게 설계한 패턴(pattern)으로 내부전극(42)을 인쇄하고 원하는 수만큼 적층한 후 소성하여 칩 커패시터(43, chip capacitor)를 제조한다.

배리스터는 상기 도3의 배리스터 소자의 제조와 동일한 방법으로 배리스터 칩(44)을 제조한다.

상기와 같이 제조된 커패시터 칩의 한쪽 면에 유리질 페이스트(45, glass paste)를 인쇄한 후 제조된 배리스터 칩을 부착하고 약 700oC 이상에서 열처리하여 유리질 본딩(glass bonding)하여 단일 칩으로 형성한다.

상기와 같이 제조된 단일 결합 칩(46)은 저인덕턴스형 배리스터의 단자전극(termination)형성 방법과 동일한 방법으로 단자전극(47)을 형성하여 배리스터 커패시터 결합 칩을 제조한다.

한편, 상기한 바와 같이 적층형 배리스터 소자를 제조하는 기술은 상기의 예시된 소자 외에 내부전극 패턴을 변화시켜 극성이 다른 두 전류의 흐름이 교차되도록 하는 부온도계수나 정온도계수 특성의 서미스터 소자 또는 액츄에이터등 여러 가지 소자를 적층형 칩 부품 소자로 제조할 수 있다.

또한 상기한 바와 같이 제조되는 적층형 칩 부픔 소자를 원하는 특성별로 두 개 이상 결합하여 제조하는 결합 칩을 제조하는 기술은 복합 전자 부품용 소자의 제조에 다양하게 응용될 수 있다.

상술한 바와 같은 본 발명에 따른 내부전극 패턴을 특수하게 설계하여 극성이 다른 두 전류의 흐름이 90도 이상 교차되게 하는 배리스터 소자는 고주파에서도 등가인덕턴스를 획기적으로 감소시키는 효과가 있으며, 본 발명과 같이 적층형 칩 부품 소자를 제조함으로 고주파에서도 안정된 칩 부품으로 사용할 수 있으며 별도의 공정 추가 없이 단순한 공정에 의해 원하는 전기적 특성을 구현하는 경박 단소화된 소형의 적층형 칩 부품 소자를 제조할 수 있게 되는 효과가 있다.

본 발명에 따라 제조된 배리스터 커패시터 결합 소자는 배리스터 소자와 세라믹 커패시터 소자를 병렬로 결합함으로 과전압으로부터 중요한 전자부품이나 회로를 효율적으로 보호할 수 있을 뿐만 아니라 안정된 전원 전압의 확보 및 잡음 성분을 제거하여 전자부품이나 회로의 안정된 동작을 보장할 수 있는 효과가 있으며, 또한 특수하게 설계된 내부전극을 가진 배리스터 커패시터 결합 칩을 제조함으로 등가 인덕턴스를 낮추어 고주파 특성을 향상시키는 효과가 있다.

또한 배리스터와 커패시터를 각각 적층 소성하여 별개의 칩으로 제조한 후 두 칩을 유리질 페이스트를 사용하여 부착한 후 저온에서 열처리하여 결합함으로 각각의 커패시터 칩과 배리스터 칩 내의 화학 성분의 상호 확산과 상호 반응의 가능성이 전혀 없으므로 각각의 커패시터 칩과 배리스터 칩의 제반 물성이 유지되어 보다 완벽하게 과전압으로 부터의 보호 및 고주파 잡음을 제거할 수 있는 효과가 있다.

Claims (10)

1. 적층형 칩 부품 소자에 있어서,

   소자 내부의 내부 전극 패턴을 조정하여 극성이 다른 두 전류의 흐름이 서로 교차되도록 하여 인덕턴스가 상쇄되도록 설계한 적층형 칩 부품 소자.
2. 적층형 칩 부품 소자에 있어서,

   원하는 특성을 가지는 복수개의 소자용 시트가 적어도 두 층이상 적층된 소체,

   상기의 적층된 소자용 시트 위에 형성된 내부 전극,

   내부 전극이 형성된 소자용 시트가 적층된 소체의 끝단에 형성되어 상기의 내부 전극과 연결되는 외부 전극,

   상기의 소정 시트의 내부 전극은 내부 전극 패턴을 조정하여 각 층의 극성이 다른 두 전류의 흐름이 서로 교차되도록 형성하는 것을 특징으로 하는 적층형 칩 부품 소자.
3. 제 1 항 또는 제 2 항에 있어서, 상기의 적층형 소자를 배리스터로 제조하는 것을 특징으로 하는 적층형 칩 부품 소자.
4. 제 1 항 또는 제 2 항에 있어서, 상기의 적층형 소자를 서미스터 소자 또는액츄에이터 소자로 제조하는 것을 특징으 하는 적층형 칩 부품 소자.
5. 제 1 항 또는 제 2 항에 있어서, 상기의 적층형 칩 부품을 두 개 이상 결합하여 복합 소자로 제조하는 것을 특징으로 하는 적층형 칩 부품 소자.
6. 두가지 이상의 소자를 결합한 적층형 칩 소자에 있어서,

   각 소자 내부의 내부 전극 패턴을 조정하여 극성이 다른 두 전류의 흐름이 서로 교차되도록 하여 인덕턴스가 상쇄되도록 설계한 결합 칩 소자.
7. 제 6 항에 있어서, 상기의 결합 칩 소자는 각 소자를 각각 적층 소성하여 제조한 후 유리질 페이스트를 사용하여 각 소자 칩을 부착하여 일체화시킨 것을 특징으로 하는 결합 칩 소자.
8. 제 6 항 또는 제 7 항에 있어서, 상기의 결합 칩 소자는 배리스터와 커패시터 소자를 결합시킨 것을 특징으로 하는 결합 칩 소자.
9. 적층형 칩 부품 소자의 제조 방법에 있어서,

   소정 조성의 슬러리를 이용하여 소자용 성형 시트를 제조하는 단계,

   전극 페이스트를 원하는 형태로 시트 위에 인쇄하여 극성이 다른 두 전류의 흐름이 서로 교차되도록 내부 전극을 형성하는 단계,

   전극 페이스트가 인쇄된 성형 시트를 적어도 두층 이상 적층하는 단계,

   적층물을 열처리하여 소성하는 단계,

   상기 적층물의 양끝단부에 내부 전극과 연결되는 외부 전극을 형성하는 단계로 이루어짐을 특징으로 하는 적층형 칩 부품 소자의 제조 방법.
10. 결합 칩 소자의 제조 방법에 있어서,

    소정 조성의 슬러리를 이용하여 제1 소자용 성형 시트를 제조하는 단계,

    소정 조성의 슬러리를 이용하여 제2 소자용 성형 시트를 제조하는 단계,

    전극 페이스트를 원하는 형태로 제1,2 소자용 성형 시트 위에 인쇄하여 극성이 다른 두 전류의 흐름이 서로 교차되도록 내부 전극을 형성하는 단계,

    전극 페이스트가 인쇄된 제1,2 소자용 성형 시트를 소자별로 적어도 각각 두층 이상 적층하는 단계,

    각각의 제1, 2 소자용 적층물을 열처리하여 소성하는 단계,

    소성된 제1, 2 소자 칩을 유리질 페이스트를 사용하여 부착하고 열처리 하는 단계,

    상기 결합된 칩의 양 끝단부에 내부 전극과 연결되는 외부 전극을 형성하는 단계로 이루어짐을 특징으로 하는 결합 칩 소자의 제조 방법.