JP2002025851A - 低インダクタンス型積層チップおよびその製造方法 - Google Patents
低インダクタンス型積層チップおよびその製造方法Info
- Publication number
- JP2002025851A JP2002025851A JP2001137877A JP2001137877A JP2002025851A JP 2002025851 A JP2002025851 A JP 2002025851A JP 2001137877 A JP2001137877 A JP 2001137877A JP 2001137877 A JP2001137877 A JP 2001137877A JP 2002025851 A JP2002025851 A JP 2002025851A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- internal electrodes
- electrically connected
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
(57)【要約】
【課題】 この発明の目的は、積層チップの内部パタ-
ンを改善して、相互に隣り合う層の内部電極から流れる
電流の方向が相互に反対となるようにして、インダクタ
ンス成分を相殺させることによって、高周波でも安定さ
れた動作特性をもつ低インダクタンス型積層チップおよ
びその製造方法を提供することにある。 【解決手段】 上記のような目的を達成するためになさ
れたこの発明の低インダクタンス型積層チップは、 内
部電極を形成された層が複数個積層されており、相互に
隣り合う層の内部電極から流れる電流の方向が相互に反
対となるよう、あらかじめ定められている層の内部電極
が電気的に連結されていることを特徴とする。
ンを改善して、相互に隣り合う層の内部電極から流れる
電流の方向が相互に反対となるようにして、インダクタ
ンス成分を相殺させることによって、高周波でも安定さ
れた動作特性をもつ低インダクタンス型積層チップおよ
びその製造方法を提供することにある。 【解決手段】 上記のような目的を達成するためになさ
れたこの発明の低インダクタンス型積層チップは、 内
部電極を形成された層が複数個積層されており、相互に
隣り合う層の内部電極から流れる電流の方向が相互に反
対となるよう、あらかじめ定められている層の内部電極
が電気的に連結されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、キャパシター
と、バリスターと、NTCサーミスターと、RC結合素子な
どのごとき多様な電子部品で製造される積層チップおよ
びその製造方法に関するもので、より詳しくは、積層チ
ップの内部パタ-ンを改善してインダクタンスを相殺さ
せることによって、高周波においても安定された動作特
性をもつ低インダクタンス型積層チップおよびその製造
方法に関するものである。
と、バリスターと、NTCサーミスターと、RC結合素子な
どのごとき多様な電子部品で製造される積層チップおよ
びその製造方法に関するもので、より詳しくは、積層チ
ップの内部パタ-ンを改善してインダクタンスを相殺さ
せることによって、高周波においても安定された動作特
性をもつ低インダクタンス型積層チップおよびその製造
方法に関するものである。
【０００２】
【従来の技術】このところ、携帯通信端末機と、コンピ
ュータなどのごとき電子機器の動作周波数が高速で高周
波化されることによって、上記のごとき電子機器に実装
される電子部品もまた高周波においても安定された動作
特性をもつ電子部品が要求されている。
ュータなどのごとき電子機器の動作周波数が高速で高周
波化されることによって、上記のごとき電子機器に実装
される電子部品もまた高周波においても安定された動作
特性をもつ電子部品が要求されている。
【０００３】前記電子部品の代表的な例としては、抵抗
と、キャパシターと、インダクターなどのごとき受動素
子があげられる。該受動素子は単一素子の形状で製造さ
れるのが一般的であるが、このところでは、実装効率を
向上させ、それぞれの素子間のノイズを減少せしめるた
め、二つからの受動素子を結合された複合素子形状にて
製造されることもある。
と、キャパシターと、インダクターなどのごとき受動素
子があげられる。該受動素子は単一素子の形状で製造さ
れるのが一般的であるが、このところでは、実装効率を
向上させ、それぞれの素子間のノイズを減少せしめるた
め、二つからの受動素子を結合された複合素子形状にて
製造されることもある。
【０００４】
【発明が解決しようとする課題】ところで、上記のごと
き電子部品は、低周波においては安定された動作特性を
もつ反面、高周波においては安定されていない動作特性
をもつことによって、高周波の動作周波数のもつ電子機
器として採り入れかたい問題点があった。
き電子部品は、低周波においては安定された動作特性を
もつ反面、高周波においては安定されていない動作特性
をもつことによって、高周波の動作周波数のもつ電子機
器として採り入れかたい問題点があった。
【０００５】例えば、キャパシターの場合、低周波では
安定された固有動作特性だけを示すが、 高周波では等
価インダクタンス成分が増加することになり、このよう
に増加された等価インダクタンス成分によって寄生発振
が発生されるか、インピーダンス値が増加されて素子の
応答速度が落ちることになる。
安定された固有動作特性だけを示すが、 高周波では等
価インダクタンス成分が増加することになり、このよう
に増加された等価インダクタンス成分によって寄生発振
が発生されるか、インピーダンス値が増加されて素子の
応答速度が落ちることになる。
【０００６】つまり、積層チップキャパシターは、図1
に示すように、陽の外部電極(+)に接続される内部電極
を形成された層と、陰の外部電極(-)に接続される内部
電極を形成された層とが交替しつつ積層されている。し
たがって、電流が陽の電極(+)から誘電体の層を通過し
て陰の電極(-)へ流れるようになり、この際、前記電流
の流れを妨げようとする自体のインダクタンス(Self in
ductance)成分が発生されるが、このようなインダクタ
ンス成分は高周波でさらに増加することになる。
に示すように、陽の外部電極(+)に接続される内部電極
を形成された層と、陰の外部電極(-)に接続される内部
電極を形成された層とが交替しつつ積層されている。し
たがって、電流が陽の電極(+)から誘電体の層を通過し
て陰の電極(-)へ流れるようになり、この際、前記電流
の流れを妨げようとする自体のインダクタンス(Self in
ductance)成分が発生されるが、このようなインダクタ
ンス成分は高周波でさらに増加することになる。
【０００７】さらに、RC結合素子は、図2に示すよう
に、一つのチップにRC結合回路(R1、R2、C)が繰返し配
列される場合が一般的であるが、このようなRC結合素子
の周波数-インピーダンス特性をネットワ-ク分析機を利
用して測定すると、図3に示すように、動作周波数が数
百MHz以上になると、キャパシターによって等価インダ
クタンス成分が増加されてインピーダンスが再度上昇す
るようになり、このように、インピーダンスが上昇する
ことによって、素子の応答速度が落ちることになる。
に、一つのチップにRC結合回路(R1、R2、C)が繰返し配
列される場合が一般的であるが、このようなRC結合素子
の周波数-インピーダンス特性をネットワ-ク分析機を利
用して測定すると、図3に示すように、動作周波数が数
百MHz以上になると、キャパシターによって等価インダ
クタンス成分が増加されてインピーダンスが再度上昇す
るようになり、このように、インピーダンスが上昇する
ことによって、素子の応答速度が落ちることになる。
【０００８】そこで、この発明は上記種々の問題点を解
決するためになされたものであって、この発明の目的
は、積層チップの内部パタ-ンを改善して、相互に隣り
合う層の内部電極から流れる電流の方向が相互に反対と
なるようにして、インダクタンス成分を相殺させること
によって、高周波でも安定された動作特性をもつ低イン
ダクタンス型積層チップおよびその製造方法を提供する
ことにある。
決するためになされたものであって、この発明の目的
は、積層チップの内部パタ-ンを改善して、相互に隣り
合う層の内部電極から流れる電流の方向が相互に反対と
なるようにして、インダクタンス成分を相殺させること
によって、高周波でも安定された動作特性をもつ低イン
ダクタンス型積層チップおよびその製造方法を提供する
ことにある。
【０００９】この発明の他の目的は、積層チップの通穴
内に抵抗成分を形成し、相互に隣り合う層の内部電極か
ら流れる電流の方向が相互に反対となるよう、キャパシ
ター成分を形成することによって、高周波でも安定され
た動作特性をもつ低インダクタンス型RC結合積層チップ
およびその製造方法を提供することにある。
内に抵抗成分を形成し、相互に隣り合う層の内部電極か
ら流れる電流の方向が相互に反対となるよう、キャパシ
ター成分を形成することによって、高周波でも安定され
た動作特性をもつ低インダクタンス型RC結合積層チップ
およびその製造方法を提供することにある。
【００１０】この発明のさらに他の目的は、相互に隣り
合う層の内部電極から流れる電流の方向が相互に反対と
なるよう、キャパシター層を形成し、そのキャパシター
層と抵抗層を積層することによって、高周波でも安定さ
れた動作特性をもつ低インダクタンス型RC結合積層チッ
プおよびその製造方法を提供することにある。
合う層の内部電極から流れる電流の方向が相互に反対と
なるよう、キャパシター層を形成し、そのキャパシター
層と抵抗層を積層することによって、高周波でも安定さ
れた動作特性をもつ低インダクタンス型RC結合積層チッ
プおよびその製造方法を提供することにある。
【００１１】この発明のさらに他の目的は、成形シート
の表面に抵抗性ペ-ストを印刷して抵抗層を形成し、そ
の抵抗層とキャパシター層を積層することによって、抵
抗値を容易に調整できるRC結合積層チップおよびその製
造方法を提供することにある。
の表面に抵抗性ペ-ストを印刷して抵抗層を形成し、そ
の抵抗層とキャパシター層を積層することによって、抵
抗値を容易に調整できるRC結合積層チップおよびその製
造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記のような目的を達成
するためになされたこの発明の低インダクタンス型積層
チップおよびその製造方法において、
するためになされたこの発明の低インダクタンス型積層
チップおよびその製造方法において、
【００１３】前記積層チップは、内部電極を形成された
層が複数個積層されており、相互に隣り合う層の内部電
極から流れる電流の方向が相互に反対となるよう、あら
かじめ定められている層の内部電極が電気的に連結され
ていることを特徴とする。
層が複数個積層されており、相互に隣り合う層の内部電
極から流れる電流の方向が相互に反対となるよう、あら
かじめ定められている層の内部電極が電気的に連結され
ていることを特徴とする。
【００１４】また、前記積層チップは、少なくとも一つ
からの通穴を穿設された成形シートが複数個積層された
積層物と、該成形シートに形成された内部電極と、あら
かじめ定められている内部電極に電気的に連結されるよ
う、前記積層物の両端に形成された外部電極、およびあ
らかじめ定められている成形シートの内部電極を電気的
に連結して、相互に隣り合う成形シートの内部電極から
流れる電流の方向が相互に反対となるよう、前記通穴内
に形成された導電物質とを含んで構成されたことを特徴
とする。
からの通穴を穿設された成形シートが複数個積層された
積層物と、該成形シートに形成された内部電極と、あら
かじめ定められている内部電極に電気的に連結されるよ
う、前記積層物の両端に形成された外部電極、およびあ
らかじめ定められている成形シートの内部電極を電気的
に連結して、相互に隣り合う成形シートの内部電極から
流れる電流の方向が相互に反対となるよう、前記通穴内
に形成された導電物質とを含んで構成されたことを特徴
とする。
【００１５】さらにまた、前記積層チップは、内部電極
を形成された層が複数個積層されており、相互に隣り合
う層の内部電極から流れる電流の方向が相互に反対とな
るよう、あらかじめ定められている層の内部電極が抵抗
物質を介して電気的に連結されていることを特徴とす
る。
を形成された層が複数個積層されており、相互に隣り合
う層の内部電極から流れる電流の方向が相互に反対とな
るよう、あらかじめ定められている層の内部電極が抵抗
物質を介して電気的に連結されていることを特徴とす
る。
【００１６】さらにまた、前記積層チップは、少なくと
も一つからの通穴を穿設された成形シートが複数個積層
された積層物と、前記成形シートに形成された内部電極
と、あらかじめ定められている内部電極に電気的に連結
されるよう、前記積層物の両端に形成された外部電極
と、あらかじめ定められている成形シートの内部電極を
電気的に連結して、相互に隣り合う成形シートの内部電
極から流れる電流の方向が相互に反対となるよう、前記
通穴内に形成された抵抗物質とを含んで構成されたこと
を特徴とする低インダクタンス型積層チップ。
も一つからの通穴を穿設された成形シートが複数個積層
された積層物と、前記成形シートに形成された内部電極
と、あらかじめ定められている内部電極に電気的に連結
されるよう、前記積層物の両端に形成された外部電極
と、あらかじめ定められている成形シートの内部電極を
電気的に連結して、相互に隣り合う成形シートの内部電
極から流れる電流の方向が相互に反対となるよう、前記
通穴内に形成された抵抗物質とを含んで構成されたこと
を特徴とする低インダクタンス型積層チップ。
【００１７】さらにまた、前記積層チップは、相互に隣
り合う層の内部電極から流れる電流の方向が相互に反対
となるよう、あらかじめ定められている層の内部電極が
電気的に連結されているキャパシター層が積層されてい
ることを特徴とする。
り合う層の内部電極から流れる電流の方向が相互に反対
となるよう、あらかじめ定められている層の内部電極が
電気的に連結されているキャパシター層が積層されてい
ることを特徴とする。
【００１８】さらにまた、前記積層チップは、キャパシ
ター層と抵抗物質が表面に印刷された少なくとも一つか
らの成形シートを含んで構成された抵抗層が積層されて
おり、前記キャパシター層および抵抗層に電気的に連結
されるよう、前記キャパシター層と抵抗層が積層された
積層物の両端に外部電極が形成されていることを特徴と
する。
ター層と抵抗物質が表面に印刷された少なくとも一つか
らの成形シートを含んで構成された抵抗層が積層されて
おり、前記キャパシター層および抵抗層に電気的に連結
されるよう、前記キャパシター層と抵抗層が積層された
積層物の両端に外部電極が形成されていることを特徴と
する。
【００１９】また、前記製造方法は、成形シートを製造
する段階と、該成形シートに通穴を穿設する段階と、前
記成形シートの表面および通穴内部に内部電極を形成す
る段階と、あらかじめ定められている成形シートの表面
に形成された内部電極が前記通穴内に形成された内部電
極を通して電気的に連結されて、相互に隣り合う成形シ
ートの内部電極から流れる電流の方向が相互に反対とな
るよう、前記成形シートを積層する段階と、前記積層さ
れた成形シートを圧着する段階と、前記圧着された積層
物を熱処理して焼成する段階、およびあらかじめ定めら
れている内部電極に電気的に連結される外部電極を前記
積層物の両端に形成する段階とを含んで構成されたこと
を特徴とする。
する段階と、該成形シートに通穴を穿設する段階と、前
記成形シートの表面および通穴内部に内部電極を形成す
る段階と、あらかじめ定められている成形シートの表面
に形成された内部電極が前記通穴内に形成された内部電
極を通して電気的に連結されて、相互に隣り合う成形シ
ートの内部電極から流れる電流の方向が相互に反対とな
るよう、前記成形シートを積層する段階と、前記積層さ
れた成形シートを圧着する段階と、前記圧着された積層
物を熱処理して焼成する段階、およびあらかじめ定めら
れている内部電極に電気的に連結される外部電極を前記
積層物の両端に形成する段階とを含んで構成されたこと
を特徴とする。
【００２０】さらにまた、前記製造方法は、成形シート
を製造する段階と、該成形シートに通穴を穿設する段階
と、前記通穴内に抵抗物質を形成する段階と、前記成形
シートに内部電極を形成する段階と、あらかじめ定めら
れている成形シートの内部電極が前記通穴内の抵抗物質
を介して電気的に連結されて、相互に隣り合う成形シー
トの内部電極から流れる電流の方向が相互に反対となる
よう、前記成形シートを積層する段階と、前記積層され
た複数個の成形シートを圧着する段階と、前記圧着され
た積層物を熱処理して焼成する段階、およびあらかじめ
定められている内部電極に電気的に連結される外部電極
を前記積層物の両端に形成する段階とを含んで構成され
たことを特徴とする。
を製造する段階と、該成形シートに通穴を穿設する段階
と、前記通穴内に抵抗物質を形成する段階と、前記成形
シートに内部電極を形成する段階と、あらかじめ定めら
れている成形シートの内部電極が前記通穴内の抵抗物質
を介して電気的に連結されて、相互に隣り合う成形シー
トの内部電極から流れる電流の方向が相互に反対となる
よう、前記成形シートを積層する段階と、前記積層され
た複数個の成形シートを圧着する段階と、前記圧着され
た積層物を熱処理して焼成する段階、およびあらかじめ
定められている内部電極に電気的に連結される外部電極
を前記積層物の両端に形成する段階とを含んで構成され
たことを特徴とする。
【００２１】さらにまた、製造方法は、抵抗層を製造す
る段階と、相互に隣り合う層の内部電極から流れる電流
の方向が相互に反対となるよう、あらかじめ定められて
いる層の内部電極が電気的に連結されるキャパシター層
を製造する段階と、前記抵抗層とキャパシター層を積層
して圧着する段階と、前記圧着された積層物を熱処理し
て焼成する段階、および前記抵抗層とキャパシター層に
電気的に連結される外部電極を前記積層物の両端に形成
する段階とを含んで構成されたことを特徴とする。
る段階と、相互に隣り合う層の内部電極から流れる電流
の方向が相互に反対となるよう、あらかじめ定められて
いる層の内部電極が電気的に連結されるキャパシター層
を製造する段階と、前記抵抗層とキャパシター層を積層
して圧着する段階と、前記圧着された積層物を熱処理し
て焼成する段階、および前記抵抗層とキャパシター層に
電気的に連結される外部電極を前記積層物の両端に形成
する段階とを含んで構成されたことを特徴とする。
【００２２】さらにまた、前記製造方法は、成形シート
の表面に抵抗物質を形成して抵抗層を製造する段階と、
キャパシター層を製造する段階と、前記抵抗層とキャパ
シター層を積層して圧着する段階と、該圧着された積層
物を熱処理して焼成する段階、および前記抵抗層とキャ
パシター層に電気的に連結される外部電極を前記積層物
の両端に形成する段階とを含んで構成されたことを特徴
とする。
の表面に抵抗物質を形成して抵抗層を製造する段階と、
キャパシター層を製造する段階と、前記抵抗層とキャパ
シター層を積層して圧着する段階と、該圧着された積層
物を熱処理して焼成する段階、および前記抵抗層とキャ
パシター層に電気的に連結される外部電極を前記積層物
の両端に形成する段階とを含んで構成されたことを特徴
とする。
【００２３】
【発明の実施の形態】以下、この発明に従う好ましき実
施形態について添付図に沿つて詳述する。次に、この発
明の実施形態１に沿う積層チップキャパシターおよびそ
の製造方法について、図4に沿って詳述することにす
る。
施形態について添付図に沿つて詳述する。次に、この発
明の実施形態１に沿う積層チップキャパシターおよびそ
の製造方法について、図4に沿って詳述することにす
る。
【００２４】まず、工業用として市販されているキャパ
シター素子用の原料粉末を用意する。 さらに、原料粉
末の対比略8wt%ぐらいのPVB系バインダー(binder)をト
ルエン(toluene)/アルコール(alcohol)系ソルベント(so
lvent)に溶解させて前記原料粉末に仕込ませた後、小型
ボ-ルミル(ball mill)に略24時間ミリングおよび混合し
てスラリー(Slurry)を製造し、ドクターブレード(Docto
r blade)などの方法を用いて、前記スラリ-に所望の厚
さ(例えば、30〜50μm)をもつ成形シート(Greensheet)
を製造する。
シター素子用の原料粉末を用意する。 さらに、原料粉
末の対比略8wt%ぐらいのPVB系バインダー(binder)をト
ルエン(toluene)/アルコール(alcohol)系ソルベント(so
lvent)に溶解させて前記原料粉末に仕込ませた後、小型
ボ-ルミル(ball mill)に略24時間ミリングおよび混合し
てスラリー(Slurry)を製造し、ドクターブレード(Docto
r blade)などの方法を用いて、前記スラリ-に所望の厚
さ(例えば、30〜50μm)をもつ成形シート(Greensheet)
を製造する。
【００２５】次いで、ホ-ルポンチャ(hole puncher)を
用いて前記成形シートに通穴を穿設する。この際、前記
通穴は複数個の成形シートが積層された際、相互に隣り
合っていない成形シートを連結するように形成される。
次いで、前記成形シートに銀(Ag)、パラジウム(Pd)、銀
-パラジウム(Ag-Pd)、ニッケル(Ni)などのごとき材質の
電極ペ-ストをスクリ-ンプリンティングして所定パタ-
ンの内部電極を形成する。
用いて前記成形シートに通穴を穿設する。この際、前記
通穴は複数個の成形シートが積層された際、相互に隣り
合っていない成形シートを連結するように形成される。
次いで、前記成形シートに銀(Ag)、パラジウム(Pd)、銀
-パラジウム(Ag-Pd)、ニッケル(Ni)などのごとき材質の
電極ペ-ストをスクリ-ンプリンティングして所定パタ-
ンの内部電極を形成する。
【００２６】つまり、図4に示すように、成形シート(1
1)の所定位置に通穴(12)を穿設してから、陽の外部電極
(+)および通穴(12、22)内の電極と電気的に連結され、
陰の外部電極(-)とは電気的に絶縁される内部電極(13)
が形成されるよう、前記成形シート(11)の表面および通
穴(12)内に電極ペ-ストを同時に印刷して、第1の層(10)
を形成する。
1)の所定位置に通穴(12)を穿設してから、陽の外部電極
(+)および通穴(12、22)内の電極と電気的に連結され、
陰の外部電極(-)とは電気的に絶縁される内部電極(13)
が形成されるよう、前記成形シート(11)の表面および通
穴(12)内に電極ペ-ストを同時に印刷して、第1の層(10)
を形成する。
【００２７】さらに、成形シート(21)の所定位置に通穴
(22)を穿設してから、陰の外部電極(-)と電気的に連結
され、陽の外部電極(+)および通穴(12、22)内の電極と
は電気的に絶縁される内部電極(23)が形成されるよう、
前記成形シート(21)の表面および通穴(22)内に電極ペ-
ストを同時に印刷して、第2の層(20)を形成する。
(22)を穿設してから、陰の外部電極(-)と電気的に連結
され、陽の外部電極(+)および通穴(12、22)内の電極と
は電気的に絶縁される内部電極(23)が形成されるよう、
前記成形シート(21)の表面および通穴(22)内に電極ペ-
ストを同時に印刷して、第2の層(20)を形成する。
【００２８】さらに、陽の外部電極(+)および陰の外部
電極(-)と電気的に絶縁され、前記通穴(12、22)内の電
極とは電気的に連結される内部電極(33)が形成されるよ
う、成形シート(31)の表面に電極ペ-ストを印刷して、
第3の層(30)を形成する。また、前記第1〜第3の層(10、
20、30)と同様に、第4〜第6の層(40、50、60)を形成す
る。
電極(-)と電気的に絶縁され、前記通穴(12、22)内の電
極とは電気的に連結される内部電極(33)が形成されるよ
う、成形シート(31)の表面に電極ペ-ストを印刷して、
第3の層(30)を形成する。また、前記第1〜第3の層(10、
20、30)と同様に、第4〜第6の層(40、50、60)を形成す
る。
【００２９】次いで、前記第1〜第6の層(10〜60)を順に
積層してから、積層された層が相互に密着されるよう、
略80〜120℃の熱と圧力を加えて圧着する。この際、前
記第1、第3の層(10、30)の内部電極(13、33)が通穴(1
2、22)内の電極を通して相互に電気的に連結され、第
4、第6の部電極層(40、60)の内部電極が通穴内の電極を
通して相互に電気的に連結される。
積層してから、積層された層が相互に密着されるよう、
略80〜120℃の熱と圧力を加えて圧着する。この際、前
記第1、第3の層(10、30)の内部電極(13、33)が通穴(1
2、22)内の電極を通して相互に電気的に連結され、第
4、第6の部電極層(40、60)の内部電極が通穴内の電極を
通して相互に電気的に連結される。
【００３０】次いで、上記のごとく圧着された積層物内
の各種のバインダー成分をすべて除去するために、略40
0℃で6時間ぐらい加熱してベークアウト(Bake-out)させ
た後、温度を上昇させて適切な焼成温度(例えば、1100
〜1300℃)で積層物を焼成し、焼成された積層物の外部
に内部電極(13、23)と連結される外部電極(70)を形成す
る。上記のごとく製造された積層チップキャパシターの
外部電極(70)に陽/陰の電圧を加えると、図4に矢印で示
すように、部分的に相互に隣り合う層の内部電極から流
れる電流の方向が相互に反対となるため、インダクタン
ス成分が相殺されて高周波でも等価インダクタンス成分
が減少するのである。
の各種のバインダー成分をすべて除去するために、略40
0℃で6時間ぐらい加熱してベークアウト(Bake-out)させ
た後、温度を上昇させて適切な焼成温度(例えば、1100
〜1300℃)で積層物を焼成し、焼成された積層物の外部
に内部電極(13、23)と連結される外部電極(70)を形成す
る。上記のごとく製造された積層チップキャパシターの
外部電極(70)に陽/陰の電圧を加えると、図4に矢印で示
すように、部分的に相互に隣り合う層の内部電極から流
れる電流の方向が相互に反対となるため、インダクタン
ス成分が相殺されて高周波でも等価インダクタンス成分
が減少するのである。
【００３１】この際、前記図4では、第1〜第6の層(10〜
60)を順に積層した積層チップキャパシターを挙例して
述べたが、これに限定されずに、第1〜第3の層(10、2
0、30)だけを積層して単一キャパシターで製造すること
もできるし、前記第1〜第3の層(10、20、30)からなる積
層物を複数個積層して単一キャパシターに製造すること
もできる。次に、この発明の実施形態２に沿う積層チッ
プキャパシターおよびその製造方法について、図5に沿
って詳述することにする。
60)を順に積層した積層チップキャパシターを挙例して
述べたが、これに限定されずに、第1〜第3の層(10、2
0、30)だけを積層して単一キャパシターで製造すること
もできるし、前記第1〜第3の層(10、20、30)からなる積
層物を複数個積層して単一キャパシターに製造すること
もできる。次に、この発明の実施形態２に沿う積層チッ
プキャパシターおよびその製造方法について、図5に沿
って詳述することにする。
【００３２】この発明の実施形態２に沿う積層チップキ
ャパシターおよびその製造方法では、相互に隣り合って
いない層を連結する通穴と、相互に隣り合う層を連結す
る通穴を穿設し、このように穿設された通穴を通してそ
れぞれの層の内部電極を相互に電気的に連結することに
よって、すべての層の内部電極から流れる電流の方向が
隣り合う層の内部電極から流れる電流の方向と相互に反
対となり、これによって、すべての層のインダクタンス
成分が相殺されるため、全体の等価インダクタンス成分
はおおよそゼロ(零)に至る。
ャパシターおよびその製造方法では、相互に隣り合って
いない層を連結する通穴と、相互に隣り合う層を連結す
る通穴を穿設し、このように穿設された通穴を通してそ
れぞれの層の内部電極を相互に電気的に連結することに
よって、すべての層の内部電極から流れる電流の方向が
隣り合う層の内部電極から流れる電流の方向と相互に反
対となり、これによって、すべての層のインダクタンス
成分が相殺されるため、全体の等価インダクタンス成分
はおおよそゼロ(零)に至る。
【００３３】まず、この発明の実施形態１に沿う積層チ
ップキャパシターの製造方法と同一の方法で成形シート
を製造する。次いで、ホ-ルポンチャ(hole puncher)を
用いて、上記のごとく製造された成形シートに通穴を穿
設する。この際、前記通穴は相互に隣り合う成形シート
を連結するか、相互に隣り合っていない成形シートを連
結するように形成される。次いで、前記成形シートに銀
(Ag)、パラジウム(Pd)、銀-パラジウム(Ag-Pd)、または
ニッケル(Ni)などのごとき材質の電極ペ-ストをスクリ
ーンプリンティングして所定パタ-ンの内部電極を形成
する。
ップキャパシターの製造方法と同一の方法で成形シート
を製造する。次いで、ホ-ルポンチャ(hole puncher)を
用いて、上記のごとく製造された成形シートに通穴を穿
設する。この際、前記通穴は相互に隣り合う成形シート
を連結するか、相互に隣り合っていない成形シートを連
結するように形成される。次いで、前記成形シートに銀
(Ag)、パラジウム(Pd)、銀-パラジウム(Ag-Pd)、または
ニッケル(Ni)などのごとき材質の電極ペ-ストをスクリ
ーンプリンティングして所定パタ-ンの内部電極を形成
する。
【００３４】つまり、図5に示すように、成形シート(11
1)の所定位置に通穴(112)を穿設してから、陽の外部電
極(+)および陰の外部電極(-)とは電気的に絶縁され、通
穴(112、122、132、142、152、162)内の電極とは電気的
に連結される内部電極(113)が形成されるよう、前記成
形シート(111)の表面および通穴(112)内に電極ペ-スト
を同時に印刷して、第1の層(110)を形成する。
1)の所定位置に通穴(112)を穿設してから、陽の外部電
極(+)および陰の外部電極(-)とは電気的に絶縁され、通
穴(112、122、132、142、152、162)内の電極とは電気的
に連結される内部電極(113)が形成されるよう、前記成
形シート(111)の表面および通穴(112)内に電極ペ-スト
を同時に印刷して、第1の層(110)を形成する。
【００３５】さらに、成形シート(121)の所定位置に通
穴(122、124)をそれぞれ形成してから、陰の外部電極
(-)および通穴(124)内の電極と電気的に連結され、陽の
外部電極(+)および通穴(112、122、132、142、152、16
2)内の電極とは電気的に絶縁される内部電極(123)が形
成されるよう、前記成形シート(121)の表面および通穴
(122、124)内に電極ペ-ストを同時に印刷して、第2の層
(120)を形成する。
穴(122、124)をそれぞれ形成してから、陰の外部電極
(-)および通穴(124)内の電極と電気的に連結され、陽の
外部電極(+)および通穴(112、122、132、142、152、16
2)内の電極とは電気的に絶縁される内部電極(123)が形
成されるよう、前記成形シート(121)の表面および通穴
(122、124)内に電極ペ-ストを同時に印刷して、第2の層
(120)を形成する。
【００３６】さらに、成形シート(131)の所定位置に通
穴(132)を穿設してから、陽の外部電極(+)と陰の外部電
極(-)、および通穴(112、122、132、142、152、162)内
の電極とは電気的に絶縁され、前記通穴(124)内の電極
とは電気的に連結される内部電極(133)が形成されるよ
う、成形シート(131)の表面および通穴(132)内に電極ペ
ーストを同時に印刷して、第3の層(130)を形成する。
穴(132)を穿設してから、陽の外部電極(+)と陰の外部電
極(-)、および通穴(112、122、132、142、152、162)内
の電極とは電気的に絶縁され、前記通穴(124)内の電極
とは電気的に連結される内部電極(133)が形成されるよ
う、成形シート(131)の表面および通穴(132)内に電極ペ
ーストを同時に印刷して、第3の層(130)を形成する。
【００３７】さらに、成形シート(141)の所定位置に通
穴(142)を穿設してから、陽の外部電極(+)と通穴(112、
122、132、142、152、162)内の電極とは電気的に連結さ
れ、陰の外部電極(-)とは電気的に絶縁される内部電極
(143)が形成されるよう、前記成形シート(141)の表面お
よび通穴(142)内に電極ペーストを同時に印刷して、第4
の層(140)を形成する
穴(142)を穿設してから、陽の外部電極(+)と通穴(112、
122、132、142、152、162)内の電極とは電気的に連結さ
れ、陰の外部電極(-)とは電気的に絶縁される内部電極
(143)が形成されるよう、前記成形シート(141)の表面お
よび通穴(142)内に電極ペーストを同時に印刷して、第4
の層(140)を形成する
【００３８】さらに、成形シート(151)の所定位置に通
穴(152、154)をそれぞれ形成してから、陽の外部電極
(+)と陰の外部電極(-)、および通穴(112、122、132、14
2、152、162)内の電極と電気的に絶縁され、通穴(154)
内の電極とは電気的に連結される内部電極(153)が形成
されるよう、前記成形シート(151)の表面および通穴(15
2、154)内に電極ペ-ストを同時に印刷して、第5の層(15
0)を形成する。
穴(152、154)をそれぞれ形成してから、陽の外部電極
(+)と陰の外部電極(-)、および通穴(112、122、132、14
2、152、162)内の電極と電気的に絶縁され、通穴(154)
内の電極とは電気的に連結される内部電極(153)が形成
されるよう、前記成形シート(151)の表面および通穴(15
2、154)内に電極ペ-ストを同時に印刷して、第5の層(15
0)を形成する。
【００３９】さらに、成形シート(161)の所定位置に通
穴(162)を穿設してから、陽の外部電極(+)と通穴(112、
122、132、142、152、162)内の電極とは電気的に絶縁さ
れ、陰の外部電極(-)と通穴(154)内の電極とは電気的に
連結される内部電極(163)が形成されるよう、成形シー
ト(161)の表面および通穴(162)内に電極ペーストを同時
に印刷して、第6の層(160)を形成する。
穴(162)を穿設してから、陽の外部電極(+)と通穴(112、
122、132、142、152、162)内の電極とは電気的に絶縁さ
れ、陰の外部電極(-)と通穴(154)内の電極とは電気的に
連結される内部電極(163)が形成されるよう、成形シー
ト(161)の表面および通穴(162)内に電極ペーストを同時
に印刷して、第6の層(160)を形成する。
【００４０】さらに、陽の外部電極(+)および陰の外部
電極(-)と電気的に絶縁され、前記通穴(112、122、13
2、142、152、162)内の電極とは電気的に連結される内
部電極(173)が形成されるよう、成形シート(171)の表面
に電極ペーストを印刷して、第7層(170)を形成する。次
いで、前記第1〜第7の層(110〜170)を順に積層してか
ら、積層された層が相互に密着されるよう、略80〜120
℃の熱と圧力を加えて圧着する。この際、前記第1、4、
7の層(110、140、170)の内部電極(113、143、173)は通
穴(112、122、132、142、152、162)内の電極を通して相
互に電気的に連結され、第2、第3の層(120、130)の内部
電極(123、133)は通穴(124)内の電極を通して相互に電
気的に連結され、第5、第6の層(150、160)の内部電極(1
53、163)は通穴(154)内の電極を通して相互に電気的に
連結される。
電極(-)と電気的に絶縁され、前記通穴(112、122、13
2、142、152、162)内の電極とは電気的に連結される内
部電極(173)が形成されるよう、成形シート(171)の表面
に電極ペーストを印刷して、第7層(170)を形成する。次
いで、前記第1〜第7の層(110〜170)を順に積層してか
ら、積層された層が相互に密着されるよう、略80〜120
℃の熱と圧力を加えて圧着する。この際、前記第1、4、
7の層(110、140、170)の内部電極(113、143、173)は通
穴(112、122、132、142、152、162)内の電極を通して相
互に電気的に連結され、第2、第3の層(120、130)の内部
電極(123、133)は通穴(124)内の電極を通して相互に電
気的に連結され、第5、第6の層(150、160)の内部電極(1
53、163)は通穴(154)内の電極を通して相互に電気的に
連結される。
【００４１】次いで、上記のごとく圧着された積層物内
の各種のバインダー成分をすべて除去するために、略40
0℃で6時間ぐらい加熱してベークアウト(Bake-out)させ
た後、温度を上昇させて適切な焼成温度(例えば、1100
〜1300℃)で積層物を焼成し、焼成された積層物の外部
に積層物の内部電極(123、143、163)と連結される外部
電極(180)を形成する。
の各種のバインダー成分をすべて除去するために、略40
0℃で6時間ぐらい加熱してベークアウト(Bake-out)させ
た後、温度を上昇させて適切な焼成温度(例えば、1100
〜1300℃)で積層物を焼成し、焼成された積層物の外部
に積層物の内部電極(123、143、163)と連結される外部
電極(180)を形成する。
【００４２】上記のごとく製造された積層チップキャパ
シターの外部電極(180)に陽/陰の電圧を加えると、図5
に矢印で示すに、ほとんどすべての層の内部電極から流
れる電流の方向が相互に反対となるため、インダクタン
ス成分が相殺されて高周波でも等価インダクタンス成分
がおおよそゼロ(零)となる。さらに、等価直列抵抗の場
合は、内部電極の絶対抵抗値は低いか、内部電極の面積
が増加するほど減少することから、容量に寄与しえない
ダミ層(182、Dummy layer)が増加すると、結局、容量対
比内部電極の面積が増加されて等価直列抵抗値が低くな
り、これによって不要な電力消耗を減少させうるのであ
る。
シターの外部電極(180)に陽/陰の電圧を加えると、図5
に矢印で示すに、ほとんどすべての層の内部電極から流
れる電流の方向が相互に反対となるため、インダクタン
ス成分が相殺されて高周波でも等価インダクタンス成分
がおおよそゼロ(零)となる。さらに、等価直列抵抗の場
合は、内部電極の絶対抵抗値は低いか、内部電極の面積
が増加するほど減少することから、容量に寄与しえない
ダミ層(182、Dummy layer)が増加すると、結局、容量対
比内部電極の面積が増加されて等価直列抵抗値が低くな
り、これによって不要な電力消耗を減少させうるのであ
る。
【００４３】この際、前記図5では第1〜第7の層(110〜1
70)を順に積層した積層チップキャパシターを挙例して
述べたが、これに限定されず、前記第1〜第7の層(110〜
170)からなる積層物を複数個積層して単一キャパシター
として製造することもできる。
70)を順に積層した積層チップキャパシターを挙例して
述べたが、これに限定されず、前記第1〜第7の層(110〜
170)からなる積層物を複数個積層して単一キャパシター
として製造することもできる。
【００４４】さらに、上記のごときこの発明の実施形態
１および実施形態２に沿う積層チップキャパシターの基
本構造を基に、多様な積層チップキャパシターを製造す
ることができる。例えば、図6（ａ）に示すように、積
層チップの両側に交替しつつ通穴を穿設して、積層チッ
プの一側に通穴が片寄るのを防止することによって、積
層チップの焼成時に非対称性を緩和させることもできる
し、図6（ｂ）に示すように、この発明の実施形態１お
よび実施形態２に沿う積層チップキャパシターの設計パ
タ-ンを複合的に用いて多様な容量をもつキャパシター
を製造できるし、図6（ｃ）に示すように、この発明の
実施形態２に沿う積層チップキャパシターの設計パタ-
ンと、図6（ａ）に示す積層チップキャパシターの設計
パターンを応用してキャパシター容量を増加させるとと
もに、焼成時に非対称性を緩和させうる。
１および実施形態２に沿う積層チップキャパシターの基
本構造を基に、多様な積層チップキャパシターを製造す
ることができる。例えば、図6（ａ）に示すように、積
層チップの両側に交替しつつ通穴を穿設して、積層チッ
プの一側に通穴が片寄るのを防止することによって、積
層チップの焼成時に非対称性を緩和させることもできる
し、図6（ｂ）に示すように、この発明の実施形態１お
よび実施形態２に沿う積層チップキャパシターの設計パ
タ-ンを複合的に用いて多様な容量をもつキャパシター
を製造できるし、図6（ｃ）に示すように、この発明の
実施形態２に沿う積層チップキャパシターの設計パタ-
ンと、図6（ａ）に示す積層チップキャパシターの設計
パターンを応用してキャパシター容量を増加させるとと
もに、焼成時に非対称性を緩和させうる。
【００４５】一方で、上記のごとく相互に隣り合う層の
内部電極から流れる電流の方向が相互に反対となるよう
にする積層チップの製造方法は、キャパシター以外にバ
リスター、NTCサーミスターのごとき電子部品を製造す
る場合にも適用できる。例えば、バリスターの場合に
は、工業用として市販されるバリスター素子用原料粉
末、またはZnO粉末にBi2O2、CoO、MnOなどの添加剤を仕
込ませて、水またはアルコールなどを溶媒にして24時間
ボ-ルミル加工した原料粉末を用いて成形シートを製造
し、上記のごとく製造された成形シートを基に、前記積
層チップキャパシターの製造方法を同様に適用して、高
周波でインダクタンス成分が減少されるバリスターを製
造あおろことができる。
内部電極から流れる電流の方向が相互に反対となるよう
にする積層チップの製造方法は、キャパシター以外にバ
リスター、NTCサーミスターのごとき電子部品を製造す
る場合にも適用できる。例えば、バリスターの場合に
は、工業用として市販されるバリスター素子用原料粉
末、またはZnO粉末にBi2O2、CoO、MnOなどの添加剤を仕
込ませて、水またはアルコールなどを溶媒にして24時間
ボ-ルミル加工した原料粉末を用いて成形シートを製造
し、上記のごとく製造された成形シートを基に、前記積
層チップキャパシターの製造方法を同様に適用して、高
周波でインダクタンス成分が減少されるバリスターを製
造あおろことができる。
【００４６】さらに、上記のごとく製造された単一積層
チップを所望の特性別に二つ以上を結合して、複合積層
チップとして製造することもできる。例えば、前記製造
方法で製造されたキャパシターとバリスターを接合して
複合素子を製造することができる。
チップを所望の特性別に二つ以上を結合して、複合積層
チップとして製造することもできる。例えば、前記製造
方法で製造されたキャパシターとバリスターを接合して
複合素子を製造することができる。
【００４７】上記のごとき、この発明に従う積層チップ
キャパシターは、積層チップの内部パタ-ンを改善し
て、相互に隣り合う層の内部電極から流れる電流の方向
が相互に反対となるようにして、インダクタンス成分を
相殺させることによって、高周波でも安定された動作特
性をもち、さらに、容量に対する内部電極の面積調整で
等価直列抵抗値を減少させて不要な電力消耗を減少させ
うる。
キャパシターは、積層チップの内部パタ-ンを改善し
て、相互に隣り合う層の内部電極から流れる電流の方向
が相互に反対となるようにして、インダクタンス成分を
相殺させることによって、高周波でも安定された動作特
性をもち、さらに、容量に対する内部電極の面積調整で
等価直列抵抗値を減少させて不要な電力消耗を減少させ
うる。
【００４８】次に、この発明に従うRC直列結合積層チッ
プおよびその製造方法について、図7、8に沿って詳述す
ることにする。まず、この発明の実施形態１に沿う積層
チップキャパシターと同一の方法で成形シートを製造す
る。次いで、ホ-ルポンチャを用いて前記成形シートに
通穴を穿設する。 この際、前記通穴は複数個の成形シ
ートが積層された際、相互に隣り合っていない成形シー
トを連結する通穴を穿設する。次いで、前記通穴内にRu
O2ペ-ストのごとき抵抗ペ-ストを印刷して抵抗を形成す
る。この際、前記通穴は多角形または円筒形など様ざま
な形状で製造できるし、前記抵抗値は通穴の形状、大き
さ、数をもって調整される。次いで、前記成形シートに
銀(Ag)、パラジウム(Pd)、銀-パラジウム(Ag-Pd)、また
はニッケル(Ni)などのごとき材質の電極ペーストをスク
リーンプリンティングして所定パターンの内部電極を形
成する。
プおよびその製造方法について、図7、8に沿って詳述す
ることにする。まず、この発明の実施形態１に沿う積層
チップキャパシターと同一の方法で成形シートを製造す
る。次いで、ホ-ルポンチャを用いて前記成形シートに
通穴を穿設する。 この際、前記通穴は複数個の成形シ
ートが積層された際、相互に隣り合っていない成形シー
トを連結する通穴を穿設する。次いで、前記通穴内にRu
O2ペ-ストのごとき抵抗ペ-ストを印刷して抵抗を形成す
る。この際、前記通穴は多角形または円筒形など様ざま
な形状で製造できるし、前記抵抗値は通穴の形状、大き
さ、数をもって調整される。次いで、前記成形シートに
銀(Ag)、パラジウム(Pd)、銀-パラジウム(Ag-Pd)、また
はニッケル(Ni)などのごとき材質の電極ペーストをスク
リーンプリンティングして所定パターンの内部電極を形
成する。
【００４９】つまり、図7に示すように、成形シート(21
1)の所定位置に通穴(212)を穿設し、該通穴(212)内に抵
抗物質を詰め込んでから、陽の外部電極(+)および通穴
(212、222)内の抵抗物質と電気的に連結され、陰の外部
電極(-)とは電気的に絶縁される内部電極(213)が形成さ
れるよう、前記成形シート(211)の表面に電極ペースト
を印刷して、第1の層(210)を形成する。
1)の所定位置に通穴(212)を穿設し、該通穴(212)内に抵
抗物質を詰め込んでから、陽の外部電極(+)および通穴
(212、222)内の抵抗物質と電気的に連結され、陰の外部
電極(-)とは電気的に絶縁される内部電極(213)が形成さ
れるよう、前記成形シート(211)の表面に電極ペースト
を印刷して、第1の層(210)を形成する。
【００５０】さらに、成形シート(221)の所定位置に通
穴(222)を穿設し、前記通穴(222)内に抵抗物質を詰め込
んでから、陰の外部電極(-)と電気的に連結され、陽の
外部電極(+)および通穴(212、222)内の抵抗物質とは電
気的に絶縁される内部電極(223)が形成されるよう、前
記成形シート(221)の表面に電極ペ-ストを印刷して、第
2の層(220)を形成する。
穴(222)を穿設し、前記通穴(222)内に抵抗物質を詰め込
んでから、陰の外部電極(-)と電気的に連結され、陽の
外部電極(+)および通穴(212、222)内の抵抗物質とは電
気的に絶縁される内部電極(223)が形成されるよう、前
記成形シート(221)の表面に電極ペ-ストを印刷して、第
2の層(220)を形成する。
【００５１】さらに、陽の外部電極(+)および陰の外部
電極(-)と電気的に絶縁され、前記通穴(212、222)内の
抵抗物質とは電気的に連結される内部電極(233)が形成
されるよう、成形シート(231)の表面に電極ペ-ストを印
刷して、第3の層(230)を形成する。さらに、成形シート
(241)の所定位置に通穴(242)を穿設し、前記通穴(242)
内に抵抗物質を詰め込んでから、陰の外部電極(-)およ
び通穴(242、252)内の抵抗物質と電気的に連結され、陽
の外部電極(+)とは電気的に絶縁される内部電極(243)が
形成されるよう、前記成形シート(241)の表面に電極ペ
ーストを印刷して、第4の層(240)を形成する。
電極(-)と電気的に絶縁され、前記通穴(212、222)内の
抵抗物質とは電気的に連結される内部電極(233)が形成
されるよう、成形シート(231)の表面に電極ペ-ストを印
刷して、第3の層(230)を形成する。さらに、成形シート
(241)の所定位置に通穴(242)を穿設し、前記通穴(242)
内に抵抗物質を詰め込んでから、陰の外部電極(-)およ
び通穴(242、252)内の抵抗物質と電気的に連結され、陽
の外部電極(+)とは電気的に絶縁される内部電極(243)が
形成されるよう、前記成形シート(241)の表面に電極ペ
ーストを印刷して、第4の層(240)を形成する。
【００５２】さらに、成形シート(251)の所定位置に通
穴(252)を穿設し、前記通穴(252)内に抵抗物質を詰め込
んでから、陽の外部電極(+)と電気的に連結され、陰の
外部電極(-)および通穴(242、252)内の抵抗物質とは電
気的に絶縁される内部電極(253)が形成されるよう、前
記成形シート(251)の表面に電極ペーストを印刷して、
第5の層(250)を形成する。さらに、陽の外部電極(+)お
よび陰の外部電極(-)と電気的に絶縁され、前記通穴(24
2、252)内の抵抗物質とは電気的に連結される内部電極
(263)が形成されるよう、成形シート(261)の表面に電極
ペ-ストを印刷して、第6の層(260)を形成する。
穴(252)を穿設し、前記通穴(252)内に抵抗物質を詰め込
んでから、陽の外部電極(+)と電気的に連結され、陰の
外部電極(-)および通穴(242、252)内の抵抗物質とは電
気的に絶縁される内部電極(253)が形成されるよう、前
記成形シート(251)の表面に電極ペーストを印刷して、
第5の層(250)を形成する。さらに、陽の外部電極(+)お
よび陰の外部電極(-)と電気的に絶縁され、前記通穴(24
2、252)内の抵抗物質とは電気的に連結される内部電極
(263)が形成されるよう、成形シート(261)の表面に電極
ペ-ストを印刷して、第6の層(260)を形成する。
【００５３】次いで、上記のごとく製造された第1〜第6
の層(210〜260)を順に積層してから、積層された層が相
互に密着されるよう、略80〜120℃の熱と圧力を加えて
圧着する。この際、前記第1、第3の層(210、230)の内部
電極(213、233)が通穴(212、222)内の抵抗物質を通して
相互に電気的に連結され、第4、第6の層(240、260)の内
部電極(243、263)が通穴(242、252)内の抵抗物質を通し
て相互に電気的に連結される。次いで、上記のごとく圧
着された積層物内の各種のバインダー成分をすべて除去
するために、略400℃で6時間ぐらい加熱してベークアウ
トさせた後、温度を上昇させて適切な焼成温度(例え
ば、1100〜1300℃)で積層物を焼成し、焼成された積層
物の外部に積層物の内部電極と連結される外部電極(27
0)を形成する。
の層(210〜260)を順に積層してから、積層された層が相
互に密着されるよう、略80〜120℃の熱と圧力を加えて
圧着する。この際、前記第1、第3の層(210、230)の内部
電極(213、233)が通穴(212、222)内の抵抗物質を通して
相互に電気的に連結され、第4、第6の層(240、260)の内
部電極(243、263)が通穴(242、252)内の抵抗物質を通し
て相互に電気的に連結される。次いで、上記のごとく圧
着された積層物内の各種のバインダー成分をすべて除去
するために、略400℃で6時間ぐらい加熱してベークアウ
トさせた後、温度を上昇させて適切な焼成温度(例え
ば、1100〜1300℃)で積層物を焼成し、焼成された積層
物の外部に積層物の内部電極と連結される外部電極(27
0)を形成する。
【００５４】上記のごとく製造されたRC結合積層チップ
は、図8に示すように、キャパシター成分(272)と、通穴
内に形成された抵抗成分(274)とからなり、その等価回
路はキャパシター成分(272)と抵抗成分(274)が相互に直
列に連結されたRC直列結合素子形状となる。上記のごと
く製造されたRC直列結合積層チップの外部電極(270)に
陽/陰の電圧を加えると、図8に矢印で示すように、相互
に隣り合う層の内部電極から流れる電流の方向が相互に
反対となるため、インダクタンス成分が相殺されて高周
波でも等価インダクタンス成分が大いに減少する。
は、図8に示すように、キャパシター成分(272)と、通穴
内に形成された抵抗成分(274)とからなり、その等価回
路はキャパシター成分(272)と抵抗成分(274)が相互に直
列に連結されたRC直列結合素子形状となる。上記のごと
く製造されたRC直列結合積層チップの外部電極(270)に
陽/陰の電圧を加えると、図8に矢印で示すように、相互
に隣り合う層の内部電極から流れる電流の方向が相互に
反対となるため、インダクタンス成分が相殺されて高周
波でも等価インダクタンス成分が大いに減少する。
【００５５】さらに、上記のごとく製造されたRC直列結
合積層チップの内部電極パターンおよび通穴穿設パター
ンが数回にわたって繰返されるように設計し、上記のご
とき製造方法を用いて製造することによって、図9に示
すように、RC直列結合素子が複数個積層されているRC直
列結合アレイチップを製造することができる。
合積層チップの内部電極パターンおよび通穴穿設パター
ンが数回にわたって繰返されるように設計し、上記のご
とき製造方法を用いて製造することによって、図9に示
すように、RC直列結合素子が複数個積層されているRC直
列結合アレイチップを製造することができる。
【００５６】次に、この発明の実施形態１に沿うRC並列
結合積層チップおよびその製造方法について、図10、図
11に沿って詳述することにする。まず、この発明に従う
RC直列結合積層チップと同一の方法で成形シートを製造
する。次いで、ホ-ルポンチャを用いて積層時に相互に
隣り合う成形シートを連結する通穴を穿設し、前記通穴
内にRuO2ペ-ストのごとき抵抗ペ-ストを印刷して抵抗物
質を形成してから、前記成形シートの表面に銀(Ag)、パ
ラジウム(Pd)、銀-パラジウム(Ag-Pd)、またはニッケル
(Ni)などのごとき材質の電極ペ-スト(paste)をスクリ-
ンプリンティングして内部電極を形成することによっ
て、抵抗層(300)を形成する。この際、前記該通穴は多
角形形状または円筒形など様ざまな形状に製造できる
し、前記該通穴内に詰め込まれた抵抗物質の抵抗値は通
穴の形状、大きさ、数をもって調整される。
結合積層チップおよびその製造方法について、図10、図
11に沿って詳述することにする。まず、この発明に従う
RC直列結合積層チップと同一の方法で成形シートを製造
する。次いで、ホ-ルポンチャを用いて積層時に相互に
隣り合う成形シートを連結する通穴を穿設し、前記通穴
内にRuO2ペ-ストのごとき抵抗ペ-ストを印刷して抵抗物
質を形成してから、前記成形シートの表面に銀(Ag)、パ
ラジウム(Pd)、銀-パラジウム(Ag-Pd)、またはニッケル
(Ni)などのごとき材質の電極ペ-スト(paste)をスクリ-
ンプリンティングして内部電極を形成することによっ
て、抵抗層(300)を形成する。この際、前記該通穴は多
角形形状または円筒形など様ざまな形状に製造できる
し、前記該通穴内に詰め込まれた抵抗物質の抵抗値は通
穴の形状、大きさ、数をもって調整される。
【００５７】つまり、図10に示すように、成形シート(3
11)の所定位置に通穴(312)を穿設し、前記通穴(312)内
に抵抗物質を詰め込んでから、陽の外部電極(+)および
通穴(312)内の抵抗物質と電気的に連結され、陰の外部
電極(-)とは電気的に絶縁される内部電極(313)が形成さ
れるよう、前記成形シート(311)の表面に電極ペ-ストを
印刷して、第1の抵抗層(310)を形成する。
11)の所定位置に通穴(312)を穿設し、前記通穴(312)内
に抵抗物質を詰め込んでから、陽の外部電極(+)および
通穴(312)内の抵抗物質と電気的に連結され、陰の外部
電極(-)とは電気的に絶縁される内部電極(313)が形成さ
れるよう、前記成形シート(311)の表面に電極ペ-ストを
印刷して、第1の抵抗層(310)を形成する。
【００５８】さらに、陰の外部電極(+)および通穴(312)
内の抵抗物質と電気的に連結され、陽の外部電極(+)と
は電気的に絶縁される内部電極(323)が形成されるよ
う、成形シート(321)の表面に電極ペ-ストを印刷して、
第2の抵抗層(320)を形成する。次いで、積層時に相互に
隣り合っていない成形シートを連結する通穴を穿設し、
前記成形シートの表面および通穴内に銀(Ag)、パラジウ
ム(Pd)、銀-パラジウム(Ag-Pd)、またはニッケル(Ni)な
どのごとき材質の電極ペ-ストをスクリ-ンプリンティン
グして内部電極を形成することによって、キャパシター
層(400)を形成する。
内の抵抗物質と電気的に連結され、陽の外部電極(+)と
は電気的に絶縁される内部電極(323)が形成されるよ
う、成形シート(321)の表面に電極ペ-ストを印刷して、
第2の抵抗層(320)を形成する。次いで、積層時に相互に
隣り合っていない成形シートを連結する通穴を穿設し、
前記成形シートの表面および通穴内に銀(Ag)、パラジウ
ム(Pd)、銀-パラジウム(Ag-Pd)、またはニッケル(Ni)な
どのごとき材質の電極ペ-ストをスクリ-ンプリンティン
グして内部電極を形成することによって、キャパシター
層(400)を形成する。
【００５９】つまり、図10に示すように、さらに、成形
シート(411)の所定位置に通穴(412)を穿設してから、通
穴(412、422)内の電極と電気的に連結され、陽の外部電
極(+)および陰の外部電極(-)とは電気的に絶縁される内
部電極(413)が形成されるよう、前記成形シート(411)の
表面および通穴(412)内に電極ペ-ストを同時に印刷し
て、第1のキャパシター層(410)を形成する。さらに、成
形シート(421)の所定位置に通穴(422)を穿設してから、
陰の外部電極(-)と電気的に連結され、陽の外部電極(+)
および通穴(412、422)内の電極とは電気的に絶縁される
内部電極(423)が形成されるよう、前記該成形シート(42
1)の表面および通穴(422)内に電極ペ-ストを同時に印刷
して、第2のキャパシター層(４２0)を形成する。
シート(411)の所定位置に通穴(412)を穿設してから、通
穴(412、422)内の電極と電気的に連結され、陽の外部電
極(+)および陰の外部電極(-)とは電気的に絶縁される内
部電極(413)が形成されるよう、前記成形シート(411)の
表面および通穴(412)内に電極ペ-ストを同時に印刷し
て、第1のキャパシター層(410)を形成する。さらに、成
形シート(421)の所定位置に通穴(422)を穿設してから、
陰の外部電極(-)と電気的に連結され、陽の外部電極(+)
および通穴(412、422)内の電極とは電気的に絶縁される
内部電極(423)が形成されるよう、前記該成形シート(42
1)の表面および通穴(422)内に電極ペ-ストを同時に印刷
して、第2のキャパシター層(４２0)を形成する。
【００６０】さらに、陰の外部電極(-)と電気的に絶縁
され、陽の外部電極(+)および通穴(412、422)内の電極
とは電気的に連結される内部電極(433)が形成されるよ
う、成形シート(431)の表面に電極ペ-ストを印刷して、
第3のキャパシター層(430)を形成する。さらに、前記図
10に示す第4〜第6のキャパシター層(440、450、460)
は、前記第1〜第3のキャパシター層(410、420、430)と
同様に製造する。
され、陽の外部電極(+)および通穴(412、422)内の電極
とは電気的に連結される内部電極(433)が形成されるよ
う、成形シート(431)の表面に電極ペ-ストを印刷して、
第3のキャパシター層(430)を形成する。さらに、前記図
10に示す第4〜第6のキャパシター層(440、450、460)
は、前記第1〜第3のキャパシター層(410、420、430)と
同様に製造する。
【００６１】次いで、前記第1および第2の抵抗層(310、
320)と第1〜第6のキャパシター層(410〜460)を順に積層
してから、積層された層が相互に密着されるよう、略80
〜120℃の熱と圧力を加えて圧着する。この際、上記の
ごとく積層されると、第1、第2の抵抗層(310、320)の内
部電極(313、323)は、通穴(312)内の抵抗物質を介して
相互に電気的に連結され、第1、第3のキャパシター層(4
10、430)の内部電極(413、433)は、通穴(412、422)内の
電極を通して相互に電気的に連結され、第4、第6のキャ
パシター層(440、460)の内部電極も通穴内の電極を通し
て相互に電気的に連結される。
320)と第1〜第6のキャパシター層(410〜460)を順に積層
してから、積層された層が相互に密着されるよう、略80
〜120℃の熱と圧力を加えて圧着する。この際、上記の
ごとく積層されると、第1、第2の抵抗層(310、320)の内
部電極(313、323)は、通穴(312)内の抵抗物質を介して
相互に電気的に連結され、第1、第3のキャパシター層(4
10、430)の内部電極(413、433)は、通穴(412、422)内の
電極を通して相互に電気的に連結され、第4、第6のキャ
パシター層(440、460)の内部電極も通穴内の電極を通し
て相互に電気的に連結される。
【００６２】次いで、上記のごとく圧着された積層物内
の各種のバインダー成分をすべて除去するために、略40
0℃で6時間ぐらい加熱してベークアウトさせた後、温度
を上昇させて適切な焼成温度(例えば、1100〜1300℃)で
積層物を焼成し、焼成された積層物の外部に積層物の内
部電極と連結される外部電極(470)を形成する。上記の
ごとく製造されたRC結合積層チップは、図11に示すよう
に、通穴に形成された抵抗成分(472)と、キャパシター
成分(474)とからなり、その等価回路は抵抗成分(472)と
キャパシター成分(474)が並列に連結されたRC並列結合
素子形状となる。
の各種のバインダー成分をすべて除去するために、略40
0℃で6時間ぐらい加熱してベークアウトさせた後、温度
を上昇させて適切な焼成温度(例えば、1100〜1300℃)で
積層物を焼成し、焼成された積層物の外部に積層物の内
部電極と連結される外部電極(470)を形成する。上記の
ごとく製造されたRC結合積層チップは、図11に示すよう
に、通穴に形成された抵抗成分(472)と、キャパシター
成分(474)とからなり、その等価回路は抵抗成分(472)と
キャパシター成分(474)が並列に連結されたRC並列結合
素子形状となる。
【００６３】上記のごとく製造されたRC並列結合積層チ
ップの外部電極(470)に陽/陰の電圧を加えると、図11に
矢印で示すように、キャパシター層で相互に隣り合う層
の内部電極から流れる電流の方向が相互に反対となるた
め、インダクタンス成分が相殺されて高周波でも等価イ
ンダクタンス成分が大いに減少する。
ップの外部電極(470)に陽/陰の電圧を加えると、図11に
矢印で示すように、キャパシター層で相互に隣り合う層
の内部電極から流れる電流の方向が相互に反対となるた
め、インダクタンス成分が相殺されて高周波でも等価イ
ンダクタンス成分が大いに減少する。
【００６４】次に、この発明の実施形態２に沿うRC並列
結合積層チップおよびその製造方法について、図12、図
13に沿って詳述することにする。まず、この発明に従う
RC直列結合積層チップと同様に、成形シートを製造す
る。次いで、前記成形シートの表面にRuO2ペ-ストのご
とき抵抗ペーストを印刷して抵抗層(500)を形成する。
結合積層チップおよびその製造方法について、図12、図
13に沿って詳述することにする。まず、この発明に従う
RC直列結合積層チップと同様に、成形シートを製造す
る。次いで、前記成形シートの表面にRuO2ペ-ストのご
とき抵抗ペーストを印刷して抵抗層(500)を形成する。
【００６５】つまり、図12に示すに、陽の外部電極(+)
と陰の外部電極(-)に両端が電気的に連結されるよう、
成形シート(511)の表面に抵抗ペーストを印刷して第1の
抵抗層(510)を形成し、該第1の抵抗層(510)と同一の方
法で第2の抵抗層(520)を形成する。この際、前記抵抗値
は抵抗ペ-ストの抵抗値、抵抗ペ-ストが印刷された面
積、厚さ、抵抗層の積層数をもって調整される．
と陰の外部電極(-)に両端が電気的に連結されるよう、
成形シート(511)の表面に抵抗ペーストを印刷して第1の
抵抗層(510)を形成し、該第1の抵抗層(510)と同一の方
法で第2の抵抗層(520)を形成する。この際、前記抵抗値
は抵抗ペ-ストの抵抗値、抵抗ペ-ストが印刷された面
積、厚さ、抵抗層の積層数をもって調整される．
【００６６】次いで、この発明の実施形態１に沿うRC並
列結合積層チップのキャパシター層製造方法と同一の方
法で、キャパシター層(600)を形成する。次いで、上記
のごとく製造された抵抗層(５00)とキャパシター層(６0
0)を順に積層して、積層された層が相互に密着されるよ
う、略80〜120℃の熱と圧力を加えて圧着する。
列結合積層チップのキャパシター層製造方法と同一の方
法で、キャパシター層(600)を形成する。次いで、上記
のごとく製造された抵抗層(５00)とキャパシター層(６0
0)を順に積層して、積層された層が相互に密着されるよ
う、略80〜120℃の熱と圧力を加えて圧着する。
【００６７】次いで、上記のごとく圧着された積層物内
の各種のバインダー成分をすべて除去するために、略40
0℃で6時間ぐらい加熱してベークアウトさせた後、温度
を上昇させて適切な焼成温度(例えば、1100〜1300℃)で
積層物を焼成し、焼成された積層物の外部に積層物の内
部電極と連結される外部電極(670)を形成する。上記の
ごとく製造されたRC結合積層チップは、図13に示すよう
に、面印刷された抵抗成分(672)と、キャパシター成分
(674)とからなり、その等価回路は抵抗成分(672)とキャ
パシター成分(674)が並列に連結されたRC並列結合素子
形状となる。
の各種のバインダー成分をすべて除去するために、略40
0℃で6時間ぐらい加熱してベークアウトさせた後、温度
を上昇させて適切な焼成温度(例えば、1100〜1300℃)で
積層物を焼成し、焼成された積層物の外部に積層物の内
部電極と連結される外部電極(670)を形成する。上記の
ごとく製造されたRC結合積層チップは、図13に示すよう
に、面印刷された抵抗成分(672)と、キャパシター成分
(674)とからなり、その等価回路は抵抗成分(672)とキャ
パシター成分(674)が並列に連結されたRC並列結合素子
形状となる。
【００６８】上記のごとく製造されたRC並列結合積層チ
ップの外部電極(670)に陽/陰の電圧を加えると、図11に
矢印で示すように、キャパシター層で相互に隣り合う層
の内部電極から流れる電流の方向が相互に反対となるた
め、インダクタンス成分が相殺されて高周波でも等価イ
ンダクタンス成分が大いに減少する。さらに、抵抗成分
パタ-ンの面積および積層数を調整して抵抗値を手軽に
調整することができる。次に、この発明の実施形態３に
沿うRC並列結合積層チップおよびその製造方法につい
て、図14、図15に沿って詳述することにする。
ップの外部電極(670)に陽/陰の電圧を加えると、図11に
矢印で示すように、キャパシター層で相互に隣り合う層
の内部電極から流れる電流の方向が相互に反対となるた
め、インダクタンス成分が相殺されて高周波でも等価イ
ンダクタンス成分が大いに減少する。さらに、抵抗成分
パタ-ンの面積および積層数を調整して抵抗値を手軽に
調整することができる。次に、この発明の実施形態３に
沿うRC並列結合積層チップおよびその製造方法につい
て、図14、図15に沿って詳述することにする。
【００６９】まず、この発明に従うRC直列結合積層チッ
プと同様に成形シートを製造する。次いで、この発明の
実施形態２に沿う並列結合積層チップと同一の方法で抵
抗層(700)を形成する。次いで、前記該成形シートの表
面に銀(Ag)、パラジウム(Pd)、銀-パラジウム(Ag-Pd)、
またはニッケル(Ni)などのごとき材質の電極ペ-ストを
印刷してキャパシター層(800)を形成して積層する。
プと同様に成形シートを製造する。次いで、この発明の
実施形態２に沿う並列結合積層チップと同一の方法で抵
抗層(700)を形成する。次いで、前記該成形シートの表
面に銀(Ag)、パラジウム(Pd)、銀-パラジウム(Ag-Pd)、
またはニッケル(Ni)などのごとき材質の電極ペ-ストを
印刷してキャパシター層(800)を形成して積層する。
【００７０】この際、前記キャパシター(800)は、陰の
外部電極(-)と電気的に連結され、陽の外部電極(+)と電
気的に絶縁される内部電極(813)が形成されるよう、電
極ペ-ストを成形シート(811)に印刷して第1のキャパシ
ター層(810)を形成する。さらに、陽の外部電極(+)と電
気的に連結され、陰の外部電極(-)と電気的に絶縁され
る内部電極(823)が形成されるよう、電極ペ-ストを成形
シート(821)に印刷して第2のキャパシター層(820)を形
成する。さらに、前記第1、第2のキャパシター層(810、
820)と同様に、第3、第4のキャパシター層(830、840)を
形成する。
外部電極(-)と電気的に連結され、陽の外部電極(+)と電
気的に絶縁される内部電極(813)が形成されるよう、電
極ペ-ストを成形シート(811)に印刷して第1のキャパシ
ター層(810)を形成する。さらに、陽の外部電極(+)と電
気的に連結され、陰の外部電極(-)と電気的に絶縁され
る内部電極(823)が形成されるよう、電極ペ-ストを成形
シート(821)に印刷して第2のキャパシター層(820)を形
成する。さらに、前記第1、第2のキャパシター層(810、
820)と同様に、第3、第4のキャパシター層(830、840)を
形成する。
【００７１】次いで、上記のごとく製造された抵抗層(7
00)とキャパシター層(800)を順に積層して、積層された
層が相互に密着されるよう、略80〜120℃の熱と圧力を
加えて圧着する。次いで、上記のごとく圧着された積層
物内の各種のバインダー成分をすべて除去するために、
略400℃で6時間ぐらい加熱してベークアウトさせた後、
温度を上昇させて適切な焼成温度(例えば、1100〜1300
℃)で積層物を焼成し、焼成された積層物の外部に積層
物の内部電極と連結される外部電極(870)を形成する。
00)とキャパシター層(800)を順に積層して、積層された
層が相互に密着されるよう、略80〜120℃の熱と圧力を
加えて圧着する。次いで、上記のごとく圧着された積層
物内の各種のバインダー成分をすべて除去するために、
略400℃で6時間ぐらい加熱してベークアウトさせた後、
温度を上昇させて適切な焼成温度(例えば、1100〜1300
℃)で積層物を焼成し、焼成された積層物の外部に積層
物の内部電極と連結される外部電極(870)を形成する。
【００７２】上記のごとく製造されたRC結合積層チップ
は、図15に示すように、面印刷された抵抗成分(872)
と、キャパシター成分(874)とからなり、その等価回路
は抵抗成分(872)とキャパシター成分(874)が並列に連結
されたRC並列結合素子形状となり、さらに、抵抗成分パ
タ-ンの面積および積層数を調整して、抵抗値を手軽に
調整できるばかりか、キャパシター層を繰返し積層して
多様なキャパシター値を具現することができる。
は、図15に示すように、面印刷された抵抗成分(872)
と、キャパシター成分(874)とからなり、その等価回路
は抵抗成分(872)とキャパシター成分(874)が並列に連結
されたRC並列結合素子形状となり、さらに、抵抗成分パ
タ-ンの面積および積層数を調整して、抵抗値を手軽に
調整できるばかりか、キャパシター層を繰返し積層して
多様なキャパシター値を具現することができる。
【００７３】一方で、前記実施形態１〜３に沿うRC並列
結合積層チップの内部パタ-ンが数回にわたって繰返さ
れるように設計し、上記のごとき製造方法を用いて製造
することによって、図16に示すように、RC並列結合素子
が複数個積層されているRC並列結合アレイチップを製造
することができる。さらに、上記のごときRC直列結合積
層チップおよびRC並列結合積層チップの製造方法を複合
的に用いて、直列抵抗成分と並列抵抗成分がすべて存在
するRC結合チップを製造することもできる。
結合積層チップの内部パタ-ンが数回にわたって繰返さ
れるように設計し、上記のごとき製造方法を用いて製造
することによって、図16に示すように、RC並列結合素子
が複数個積層されているRC並列結合アレイチップを製造
することができる。さらに、上記のごときRC直列結合積
層チップおよびRC並列結合積層チップの製造方法を複合
的に用いて、直列抵抗成分と並列抵抗成分がすべて存在
するRC結合チップを製造することもできる。
【００７４】
【発明の効果】上述のように、この発明によれば、積層
チップの内部パタ-ンを改善して、相互に隣り合う層の
内部電極から流れる電流の方向が相互に反対となるよう
にして、インダクタンス成分を相殺させることによっ
て、高周波でも安定された動作特性をもつ低インダクタ
ンス型積層チップおよびその製造方法を提供する優れる
効果がある。
チップの内部パタ-ンを改善して、相互に隣り合う層の
内部電極から流れる電流の方向が相互に反対となるよう
にして、インダクタンス成分を相殺させることによっ
て、高周波でも安定された動作特性をもつ低インダクタ
ンス型積層チップおよびその製造方法を提供する優れる
効果がある。
【図１】 従来技術に従う積層チップキャパシターの概
略構成図である。
略構成図である。
【図２】 従来技術に従うRC結合素子の回路図である。
【図３】 従来技術に従うRC結合素子で周波数に対する
インピーダンス特性曲線図である。
インピーダンス特性曲線図である。
【図４】 この発明の実施形態１に沿う積層チップキャ
パシターおよびその製造方法を詳述するための図であ
る。
パシターおよびその製造方法を詳述するための図であ
る。
【図５】 この発明の実施形態２に沿う積層チップキャ
パシターおよびその製造方法を詳述するための図であ
る。
パシターおよびその製造方法を詳述するための図であ
る。
【図６】 この発明の実施形態３〜5による積層チップ
キャパシターの概略断面図である。
キャパシターの概略断面図である。
【図７】 この発明に従うRC直列結合積層チップおよび
その製造方法を詳述するための図である。
その製造方法を詳述するための図である。
【図８】 この発明に従うRC直列結合積層チップの概略
断面およびその等価回路を示す図である。
断面およびその等価回路を示す図である。
【図９】 この発明に従うRC直列結合アレイチップの概
略外観およびその等価回路を示す図である。
略外観およびその等価回路を示す図である。
【図１０】 この発明の実施形態１に沿うRC並列結合積
層チップおよびその製造方法を詳述するための図であ
る。
層チップおよびその製造方法を詳述するための図であ
る。
【図１１】 この発明の実施形態１に沿うRC並列結合積
層チップの概略断面およびその等価回路を示す図であ
る。
層チップの概略断面およびその等価回路を示す図であ
る。
【図１２】 この発明の実施形態２に沿うRC並列結合積
層チップおよびその製造方法を詳述するための図であ
る。
層チップおよびその製造方法を詳述するための図であ
る。
【図１３】 この発明の実施形態２に沿うRC並列結合積
層チップの概略断面およびその等価回路を示す図であ
る。
層チップの概略断面およびその等価回路を示す図であ
る。
【図１４】 この発明の実施形態３に沿うRC並列結合積
層チップおよびその製造方法を詳述するための図であ
る。
層チップおよびその製造方法を詳述するための図であ
る。
【図１５】 この発明の実施形態３に沿うRC並列結合積
層チップの概略断面およびその等価回路を示す図であ
る。
層チップの概略断面およびその等価回路を示す図であ
る。
【図１６】 この発明に従うRC並列結合アレイチップの
概略外観およびその等価回路を示す図である。
概略外観およびその等価回路を示す図である。
10…層 11…成形シート 12…通穴 13…内部電極 70…外部電極
Claims (22)
- 【請求項１】 内部電極を形成された層が複数個積層さ
れており、相互に隣り合う層の内部電極から流れる電流
の方向が相互に反対となるよう、あらかじめ定められて
いる層の内部電極が電気的に連結されていることを特徴
とする低インダクタンス型積層チップ。 - 【請求項２】 上記のごとく積層された層に通穴が穿設
されており、その通穴内に形成された導電物質によって
あらかじめ定められている層の内部電極が電気的に連結
されていることを特徴とする請求項1に記載の低インダ
クタンス型積層チップ。 - 【請求項３】 少なくとも一つからの通穴を穿設された
成形シートが複数個積層された積層物と、該成形シート
に形成された内部電極と、あらかじめ定められている内
部電極に電気的に連結されるよう、前記積層物の両端に
形成された外部電極、およびあらかじめ定められている
成形シートの内部電極を電気的に連結して、相互に隣り
合う成形シートの内部電極から流れる電流の方向が相互
に反対となるよう、前記通穴内に形成された導電物質と
を含んで構成されたことを特徴とする低インダクタンス
型積層チップ。 - 【請求項４】 前記通穴は、前記積層物の両側に交互に
位置されるように穿設されていることを特徴とする請求
項3に記載の低インダクタンス型積層チップ。 - 【請求項５】 内部電極を形成された層が複数個積層さ
れており、相互に隣り合う層の内部電極から流れる電流
の方向が相互に反対となるよう、あらかじめ定められて
いる層の内部電極が抵抗物質を介して電気的に連結され
ていることを特徴とする低インダクタンス型積層チッ
プ。 - 【請求項６】 上記のごとく積層された層に通穴が穿設
されており、その通穴内に形成された抵抗物質を介して
あらかじめ定められている層の内部電極が電気的に連結
されていることを特徴とする請求項5に記載の低インダ
クタンス型積層チップ。 - 【請求項７】 少なくとも一つからの通穴を穿設された
成形シートが複数個積層された積層物と、前記成形シー
トに形成された内部電極と、あらかじめ定められている
内部電極に電気的に連結されるよう、前記積層物の両端
に形成された外部電極と、あらかじめ定められている成
形シートの内部電極を電気的に連結して、相互に隣り合
う成形シートの内部電極から流れる電流の方向が相互に
反対となるよう、前記通穴内に形成された抵抗物質とを
含んで構成されたことを特徴とする低インダクタンス型
積層チップ。 - 【請求項８】 抵抗層と、相互に隣り合う層の内部電極
から流れる電流の方向が相互に反対となるよう、あらか
じめ定められている層の内部電極が電気的に連結されて
いるキャパシター層が積層されていることを特徴とする
低インダクタンス型積層チップ。 - 【請求項９】 前記抵抗層とキャパシター層に電気的に
連結されるよう、前記抵抗層とキャパシター層が積層さ
れた積層物の両端に外部電極が形成されていることを特
徴とする請求項8に記載の低インダクタンス型積層チッ
プ。 - 【請求項１０】 前記抵抗層は、少なくとも一つからの
通穴を穿設された状態で積層された複数個の成形シート
と、前記成形シートに形成された内部電極、および該内
部電極を電気的に連結するよう、通穴内に形成された抵
抗物質とを含んで構成されたことを特徴とする請求項8
に記載の低インダクタンス型積層チップ。 - 【請求項１１】 前記抵抗層は、抵抗物質が表面に印刷
された少なくとも一つからの成形シートを含んで構成さ
れたことを特徴とする請求項8に記載の低インダクタン
ス型積層チップ。 - 【請求項１２】 前記キャパシター層は、少なくとも一
つからの通穴を穿設された成形シートが複数個積層され
た積層物と、前記成形シートに形成された内部電極、お
よびあらかじめ定められている成形シートの内部電極を
電気的に連結して相互に隣り合う成形シートの内部電極
から流れる電流の方向が相互に反対となるよう、前記通
穴内に形成された導電物質とを含んで構成されたことを
特徴とする請求項8〜11のいずれかに記載の低インダク
タンス型積層チップ。 - 【請求項１３】 キャパシター層と抵抗物質が表面に印
刷された少なくとも一つからの成形シートを含んで構成
された抵抗層が積層されており、前記キャパシター層お
よび抵抗層に電気的に連結されるよう、前記キャパシタ
ー層と抵抗層が積層された積層物の両端に外部電極が形
成されていることを特徴とする積層チップ。 - 【請求項１４】 成形シートを製造する段階と、該成形
シートに通穴を穿設する段階と、前記成形シートの表面
および通穴内部に内部電極を形成する段階と、あらかじ
め定められている成形シートの表面に形成された内部電
極が前記通穴内に形成された内部電極を通して電気的に
連結されて、相互に隣り合う成形シートの内部電極から
流れる電流の方向が相互に反対となるよう、前記成形シ
ートを積層する段階と、前記積層された成形シートを圧
着する段階と、前記圧着された積層物を熱処理して焼成
する段階、およびあらかじめ定められている内部電極に
電気的に連結される外部電極を前記積層物の両端に形成
する段階とを含んで構成されたことを特徴とする低イン
ダクタンス型積層チップの製造方法。 - 【請求項１５】 前記通穴は、前記積層物の両側に交互
に位置されるよう、通穴を穿設することを特徴とする請
求項14に記載の低インダクタンス型積層チップの製造方
法。 - 【請求項１６】 前記成形シートの両側に通穴をそれぞ
れの穿設して、その通穴内の内部電極を相互に他の成形
シートの表面に形成された内部電極と電気的に連結させ
ることを特徴とする請求項14に記載の低インダクタンス
型積層チップの製造方法。 - 【請求項１７】 成形シートを製造する段階と、該成形
シートに通穴を穿設する段階と、前記通穴内に抵抗物質
を形成する段階と、前記成形シートに内部電極を形成す
る段階と、あらかじめ定められている成形シートの内部
電極が前記通穴内の抵抗物質を介して電気的に連結され
て、相互に隣り合う成形シートの内部電極から流れる電
流の方向が相互に反対となるよう、前記成形シートを積
層する段階と、前記積層された複数個の成形シートを圧
着する段階と、前記圧着された積層物を熱処理して焼成
する段階、およびあらかじめ定められている内部電極に
電気的に連結される外部電極を前記積層物の両端に形成
する段階とを含んで構成されたことを特徴とする低イン
ダクタンス型積層チップの製造方法。 - 【請求項１８】 抵抗層を製造する段階と、相互に隣り
合う層の内部電極から流れる電流の方向が相互に反対と
なるよう、あらかじめ定められている層の内部電極が電
気的に連結されるキャパシター層を製造する段階と、前
記抵抗層とキャパシター層を積層して圧着する段階と、
前記圧着された積層物を熱処理して焼成する段階、およ
び前記抵抗層とキャパシター層に電気的に連結される外
部電極を前記積層物の両端に形成する段階とを含んで構
成されたことを特徴とする低インダクタンス型積層チッ
プ製造方法。 - 【請求項１９】 前記抵抗層の製造段階は、成形シート
を製造する段階と、該成形シートに通穴を穿設する段階
と、該通穴内に抵抗物質を形成する段階と、前記成形シ
ートに内部電極を形成する段階、および前記内部電極が
前記抵抗物質を介して電気的に連結されるよう、前記成
形シートを積層する段階とを含んで構成されたことを特
徴とする請求項18に記載の低インダクタンス型積層チッ
プ製造方法。 - 【請求項２０】 前記抵抗層の製造段階は、成形シート
を製造する段階、および該成形シートの表面に抵抗物質
を形成する段階とを含んで構成されたことを特徴とする
請求項18に記載の低インダクタンス型積層チップの製造
方法。 - 【請求項２１】 前記キャパシター層の製造段階は、成
形シートを製造する段階と、該成形シートに通穴を穿設
する段階と、前記成形シートの表面および通穴内部に内
部電極を形成する段階、およびあらかじめ定められてい
る成形シートの表面に形成された内部電極が前記通穴内
部に形成された内部電極を通して電気的に連結されて、
相互に隣り合う成形シートの内部電極から流れる電流の
方向が相互に反対となるよう、前記成形シートを積層す
る段階とを含んで構成されたことを特徴とする請求項18
に記載の低インダクタンス型積層チップの製造方法。 - 【請求項２２】 成形シートの表面に抵抗物質を形成し
て抵抗層を製造する段階と、キャパシター層を製造する
段階と、前記抵抗層とキャパシター層を積層して圧着す
る段階と、該圧着された積層物を熱処理して焼成する段
階、および前記抵抗層とキャパシター層に電気的に連結
される外部電極を前記積層物の両端に形成する段階とを
含んで構成されたことを特徴とする積層チップの製造方
法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0024574A KR100368494B1 (ko) | 2000-05-09 | 2000-05-09 | 고주파 저항-커패시터 복합 칩 및 그 제조 방법 |
| KR200024574 | 2000-08-30 | ||
| KR10-2000-0050629A KR100384112B1 (ko) | 2000-08-30 | 2000-08-30 | 병렬형 저항-커패시터 복합 칩 및 그 제조 방법 |
| KR200050629 | 2000-08-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002025851A true JP2002025851A (ja) | 2002-01-25 |
Family
ID=26637968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001137877A Pending JP2002025851A (ja) | 2000-05-09 | 2001-05-08 | 低インダクタンス型積層チップおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6570477B2 (ja) |
| EP (1) | EP1154482A3 (ja) |
| JP (1) | JP2002025851A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078622A (ja) * | 2006-08-21 | 2008-04-03 | Murata Mfg Co Ltd | 積層コンデンサ、回路基板及び回路モジュール |
| KR101130986B1 (ko) * | 2005-01-13 | 2012-03-28 | 티디케이가부시기가이샤 | 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
| US6924726B2 (en) * | 2002-11-19 | 2005-08-02 | Abb Ab | Liquid-cooled high-power resistor |
| US7638988B2 (en) * | 2006-02-21 | 2009-12-29 | Virginia Tech Intellectual Properties, Inc. | Co-fired ceramic inductors with variable inductance, and voltage regulator having same |
| US8299371B2 (en) * | 2010-12-20 | 2012-10-30 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with dielectric interposer assembly and method |
| KR102494324B1 (ko) * | 2016-07-27 | 2023-02-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| CN112449725B (zh) * | 2019-07-03 | 2023-01-20 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| KR102333086B1 (ko) * | 2019-08-19 | 2021-12-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| CN112185704B (zh) * | 2019-07-04 | 2023-02-17 | 三星电机株式会社 | 多层陶瓷电容器 |
| WO2023076227A2 (en) * | 2021-10-25 | 2023-05-04 | Resonant Link, Inc. | High performance capacitors and current path arrangements |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3212657B2 (ja) * | 1991-12-26 | 2001-09-25 | シャープ株式会社 | プリント回路基板 |
| JPH0786039A (ja) * | 1993-09-17 | 1995-03-31 | Murata Mfg Co Ltd | 積層チップインダクタ |
| DE19503949A1 (de) * | 1995-02-07 | 1996-08-08 | Schroff Gmbh | Mehrlagen-Leiterplatte für Schaltnetzteile |
| US5793272A (en) * | 1996-08-23 | 1998-08-11 | International Business Machines Corporation | Integrated circuit toroidal inductor |
| JP3511569B2 (ja) * | 1998-03-03 | 2004-03-29 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP2976971B1 (ja) * | 1998-07-10 | 1999-11-10 | 株式会社村田製作所 | 同相型インダクタ |
| JP2957573B1 (ja) * | 1998-09-04 | 1999-10-04 | ティーディーケイ株式会社 | 積層型フィルタ |
-
2001
- 2001-05-02 US US09/847,782 patent/US6570477B2/en not_active Expired - Fee Related
- 2001-05-04 EP EP01401158A patent/EP1154482A3/en not_active Withdrawn
- 2001-05-08 JP JP2001137877A patent/JP2002025851A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101130986B1 (ko) * | 2005-01-13 | 2012-03-28 | 티디케이가부시기가이샤 | 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 |
| JP2008078622A (ja) * | 2006-08-21 | 2008-04-03 | Murata Mfg Co Ltd | 積層コンデンサ、回路基板及び回路モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1154482A2 (en) | 2001-11-14 |
| US20020005541A1 (en) | 2002-01-17 |
| EP1154482A3 (en) | 2006-01-25 |
| US6570477B2 (en) | 2003-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10218330B2 (en) | Laminated chip device | |
| US11763991B2 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| JP2002025851A (ja) | 低インダクタンス型積層チップおよびその製造方法 | |
| JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
| JP4266380B2 (ja) | 積層型フィルタ | |
| KR101532116B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP2005203479A (ja) | 静電気対策部品 | |
| KR100384112B1 (ko) | 병렬형 저항-커패시터 복합 칩 및 그 제조 방법 | |
| JP3317246B2 (ja) | 複合セラミック及び複合セラミック素子 | |
| KR101468138B1 (ko) | 적층형 칩 소자 | |
| KR100502281B1 (ko) | 복수 소자가 결합된 복합 어레이칩 및 그 제조 방법 | |
| KR100374506B1 (ko) | 고주파 적층 칩 부품 및 그 제조 방법 | |
| KR100372848B1 (ko) | 고주파 저인덕턴스형 적층 칩 부품 및 그 제조 방법 | |
| KR100384113B1 (ko) | 고주파 저항-커패시터 복합 칩 및 그 제조 방법 | |
| JPH09260144A (ja) | コイル部品およびその製造方法 | |
| KR100368494B1 (ko) | 고주파 저항-커패시터 복합 칩 및 그 제조 방법 | |
| JPS63102218A (ja) | 積層形多端子電子部品 | |
| KR100340130B1 (ko) | 정 온도 계수 서미스터와 배리스터 복합소자 및 그 제조방법 | |
| KR100332430B1 (ko) | 저인덕턴스형 배리스터 및 배리스터-커패시터 결합 칩 및그 제조 방법 | |
| KR20090037099A (ko) | 적층 칩 소자 및 이의 제조 방법 | |
| KR20010008321A (ko) | 고주파 적층 칩 부품 및 그 제조 방법 | |
| KR100319572B1 (ko) | 적층형 정특성 서미스터 제조 방법 | |
| KR100329314B1 (ko) | 정온도계수 서미스터와 배리스터 복합소자 및 그 제조 방법 | |
| JPH11144997A (ja) | 三端子コンデンサ | |
| KR20000018244A (ko) | 정온도계수 서미스터와 배리스터 복합소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030617 |