KR101130986B1 - 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 - Google Patents

적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 Download PDF

Info

Publication number
KR101130986B1
KR101130986B1 KR1020060000056A KR20060000056A KR101130986B1 KR 101130986 B1 KR101130986 B1 KR 101130986B1 KR 1020060000056 A KR1020060000056 A KR 1020060000056A KR 20060000056 A KR20060000056 A KR 20060000056A KR 101130986 B1 KR101130986 B1 KR 101130986B1
Authority
KR
South Korea
Prior art keywords
internal electrodes
electrically connected
electrodes
terminal
multilayer capacitor
Prior art date
Application number
KR1020060000056A
Other languages
English (en)
Other versions
KR20060082795A (ko
Inventor
마사아키 토가시
다이스케 아히코
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060082795A publication Critical patent/KR20060082795A/ko
Application granted granted Critical
Publication of KR101130986B1 publication Critical patent/KR101130986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

적층 콘덴서는 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한다. 복수의 내부 전극은 교대로 배치되는 복수의 제 1 내부 전극과 복수의 제 2 내부 전극을 포함한다. 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함한다. 복수의 제 1 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되어 있다. 복수의 제 2 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되어 있다. 복수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되어 있다. 복수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되어 있다. 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 수와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되어 있다.
적층 콘덴서, 등가 직렬 저항, 인출 도체, 스루홀, 단자 전극.

Description

적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법{Multilayer capacitor and method of adjusting equivalent series resistance of multilayer capacitor}
도 1은 제 1 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 2는 제 1 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 3은 제 2 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 4는 제 2 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 5는 제 3 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 6은 제 3 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 7은 제 4 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 8은 제 4 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 9는 제 5 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 10은 제 5 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 11은 제 6 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 12는 제 6 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 13은 제 7 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 14는 제 7 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 15는 제 8 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 16은 제 8 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 17은 제 9 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 18은 제 9 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 19는 제 10 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 20은 제 10 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 21은 제 11 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 22는 제 11 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 23은 제 12 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면.
도 24는 제 12 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도.
도 25는 제 1 실시예에 따른 적층 콘덴서에 포함되는 적층체의 변형예의 분해사시도.
도 26은 제 1 실시예에 따른 적층 콘덴서에 포함되는 적층체의 변형예의 분해사시도.
도 27은 제 1 실시예에 따른 적층 콘덴서에 포함되는 적층체의 변형예의 분해사시도.
본 발명은 적층 콘덴서(multilayer capacitor) 및 적층 콘덴서의 등가 직렬 저항(equivalent series resistance:ESR) 조정 방법에 관한 것이다.
이러한 종류의 적층 콘덴서로서, 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 것이 알려져 있다(예를 들면, 일본 공개특허공보 2004-47983호 참조).
디지털 전자기기에 탑재되어 있는 중앙처리장치(CPU)에 공급용의 전원에 있어서는 저전압화가 진행되는 한편으로 부하 전류는 증대하고 있다. 따라서, 부하전류의 급격한 변화에 대하여 전원 전압의 변동을 허용치 내로 억제하는 것이 대단히 곤란하게 되었기 때문에, 디커플링(decoupling) 콘덴서라고 불리는 적층 콘덴서가 전원에 접속되도록 되었다. 그리고, 부하전류의 과도적인 변동 시에 이 적층 콘덴서로부터 CPU에 전류를 공급하고, 전원 전압의 변동을 억제하도록 하고 있다.
최근, CPU의 동작 주파수를 더욱 높은 고주파수로 만드는 추세에 동반하여, 부하전류는 고속이며 보다 큰 것으로 되어 있다. 이 때문에, 디커플링 콘덴서에 사용되는 적층 콘덴서에는 대용량화와 함께 등가 직렬 저항(ESR)을 크게 하고자 하는 요구가 있다. 일본 공개특허공보 2004-47983호에 기재된 적층 콘덴서에서는, 단자 전극을 내부 저항층을 포함하는 다층 구조로 함으로써, ESR을 크게 하고 있다.
그러나, 일본 공개특허공보 2004-47983호에 기재된 적층 콘덴서에서는 등가 직렬 저항을 소망의 값으로 제어할 때에, 이하와 같은 문제점이 존재한다. 즉, 일본 공개특허공보 2004-47983호에 기재된 적층 콘덴서에서는, 등가 직렬 저항을 소망의 값으로 제어하기 위해서는, 단자 전극에 포함되는 내부 저항층의 두께나 상기 내부 저항층의 재료 조성을 조정해야만 하고, 등가 직렬 저항의 제어가 극히 곤란하게 된다.
본 발명은 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 하는 것이 가능한 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법을 제공하는 것을 과제로 한다.
그런데, 일반적인 적층 콘덴서에서는 모든 내부 전극은 인출 도체를 통하여 대응하는 단자 전극에 접속되어 있다. 이 때문에, 인출 도체가 내부 전극의 수만큼 존재하게 되고, 등가 직렬 저항이 작아져 버린다. 적층 콘덴서의 대용량화를 도모하기 위해서 유전체층 및 내부 전극의 적층수를 많게 하면, 인출 도체의 수도 많아진다. 인출 도체의 저항 성분은 단자 전극에 대하여 병렬 접속되기 때문에, 인출 도체의 수가 많아짐에 따라서, 적층 콘덴서의 등가 직렬 저항이 더욱 작아져 버린다. 이와 같이, 적층 콘덴서의 대용량화와, 등가 직렬 저항을 크게 하는 것과는 상반되는 요구이다.
그래서, 본 발명자들은 대용량화와 등가 직렬 저항을 크게 하고자 하는 요구를 만족시킬 수 있는 적층 콘덴서에 관해서 깊이 연구하였다. 그 결과, 본 발명자들은 유전체층 및 내부 전극의 적층수를 동일한 것으로 하더라도, 내부 전극을 스루홀(through hole) 도체로 접속하고 또한 인출 도체의 수를 바꿀 수 있다면, 등가 직렬 저항을 소망의 값으로 조절하는 것이 가능해진다는 새로운 사실을 찾아내기에 이르렀다. 또한, 본 발명자들은 내부 전극을 스루홀 도체로 접속하고 또한 적층체의 적층 방향에서의 인출 도체의 위치를 바꿀 수 있다면, 등가 직렬 저항을 소망의 값으로 조절하는 것이 가능해진다는 새로운 사실을 찾아내기에 이르렀다. 특히, 인출 도체의 수를 내부 전극의 수보다도 적게 하면, 등가 직렬 저항을 크게 하는 방향에서의 조정이 가능해진다.
이러한 연구결과를 토대로 하여, 본 발명에 따른 적층 콘덴서는 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서로서, 복수의 내부 전극은 교대로 배치되는 복수의 제 1 내부 전극과 복수의 제 2 내부 전극을 포함하고, 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고, 복수의 제 1 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고, 복수의 제 2 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고, 복수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되고, 복수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극은, 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되고, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 수와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되어 있다.
한편, 본 발명에 따른 적층 콘덴서의 등가 직렬 저항 조정 방법은, 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비하는 적층 콘덴서의 등가 직렬 저항 조정 방법으로서, 복수의 내부 전극은 교대로 배치되는 복수의 제 1 내부 전극과 복수의 제 2 내부 전극을 포함하고, 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고 있고, 복수의 제 1 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고, 복수의 제 2 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고, 복수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극을 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속하고, 복수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극을 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속하고, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 수와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항을 소망의 값으로 설정한다.
이들, 본 발명에 따른 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 각각에 의하면, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 수와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
본 발명에 따른 적층 콘덴서는 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서로서, 복수의 내부 전극은 교대로 배치되는 복수의 제 1 내부 전극과 복수의 제 2 내부 전극을 포함하고, 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고, 복수의 제 1 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고, 복수의 제 2 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고, 복수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되고, 복수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되고, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 적층체의 적층 방향에서의 위치와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되어 있다.
한편, 본 발명에 따른 적층 콘덴서의 등가 직렬 저항 조정 방법은, 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법으로서, 복수의 내부 전극은 교대로 배치되는 복수의 제 1 내부 전극과 복수의 제 2 내부 전극을 포함하고, 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고 있고, 복수의 제 1 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고, 복수의 제 2 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고, 복수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극을 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속하고, 복수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극을 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속하고, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 적층체의 적층 방향에서의 위치와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항을 소망의 값으로 설정한다.
이들, 본 발명에 따른 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 각각에 의하면, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 적층체의 적층 방향에서의 위치와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하게 또한 정밀도 좋게 할 수 있다.
바람직하게는 복수의 제 1 내부 전극끼리를 전기적으로 접속하는 스루홀 도체의 수와 복수의 제 2 내부 전극끼리를 전기적으로 접속하는 스루홀 도체의 수를 각각 더욱 조정함으로써, 등가 직렬 저항이 소망의 값에 설정되어 있다. 이 경우, 등가 직렬 저항의 제어를 더 한층 정밀도 좋게 할 수 있다.
바람직하게는 복수의 제 1 내부 전극끼리는, 병렬 접속되어 있고, 복수의 제 2 내부 전극끼리는, 병렬 접속되어 있다. 이 경우, 각 제 1 내부 전극이나 각 제 2 내부 전극의 저항치에 불균일함이 생기더라도, 적층 콘덴서 전체에서의 등가 직렬 저항에 대한 영향이 적고, 등가 직렬 저항의 제어의 정밀도 저하를 억제할 수 있다.
본 발명에 따른 적층 콘덴서는 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비하는 적층 콘덴서이며, 교대로 배치되는 제 1 수의 제 1 내부 전극과 제 2 수의 제 2 내부 전극을 복수의 내부 전극으로서 포함하는 콘덴서부를 갖고 있고, 복수의 단자 전극은, 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고, 제 1 수의 제 1 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고, 제 2 수의 제 2 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고, 제 1 수의 제 1 내부 전극 중 1개 이상에서 제 1 수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되고, 제 2 수의 제 2 내부 전극 중 1개 이상에서 제 2 수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되고, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 수와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항이 소망의 값에 설정되어 있다.
한편, 본 발명에 따른 적층 콘덴서의 등가 직렬 저항 조정 방법은, 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법으로서, 교대로 배치되는 제 1 수의 제 1 내부 전극과 제 2 수의 제 2 내부 전극을 복수의 내부 전극으로서 포함하는 콘덴서부를 갖고, 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고 있고, 제 1 수의 제 1 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고, 제 2 수의 제 2 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고, 제 1 수의 제 1 내부 전극 중 1개 이상에서 제 1 수보다도 1개 적은 수 이하의 제 1 내부 전극을 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속하고, 제 2 수의 제 2 내부 전극 중 1개 이상에서 제 2 수보다도 1개 적은 수 이하의 제 2 내부 전극을 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속하고, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 수와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항을 소망의 값에 설정한다.
이들, 본 발명에 따른 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 각각에 의하면, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 수와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항이 소망의 값에 설정되기 때문에, 등가 직렬 저항의 제어를 용이하게 또한 정밀도 좋게 할 수 있다.
본 발명에 따른 적층 콘덴서는 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서로서, 교대로 배치되는 제 1 수의 제 1 내부 전극과 제 2 수의 제 2 내부 전극을 복수의 내부 전극으로서 포함하는 콘덴서부를 갖고 있고, 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고, 제 1 수의 제 1 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고, 제 2 수의 제 2 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고, 제 1 수의 제 1 내부 전극 중 1개 이상에서 제 1 수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되고, 제 2 수의 제 2 내부 전극 중 1개 이상에서 제 2 수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되고, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 적층체의 적층 방향에서의 위치와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항이 소망의 값에 설정되어 있다.
한편, 본 발명에 따른 적층 콘덴서의 등가 직렬 저항 조정 방법은 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법으로서, 교대로 배치되는 제 1 수의 제 1 내부 전극과 제 2 수의 제 2 내부 전극을 복수의 내부 전극으로서 포함하는 콘덴서부를 갖고, 복수의 단자 전극은, 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고 있고, 제 1 수의 제 1 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고, 제 2 수의 제 2 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고, 제 1 수의 제 1 내부 전극 중 1개 이상에서 제 1 수보다도 1개 적은 수 이하의 제 1 내부 전극을 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속하고, 제 2 수의 제 2 내부 전극 중 1개 이상에서 제 2 수보다도 1개 적은 수 이하의 제 2 내부 전극을 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속하고, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 적층체의 적층 방향에서의 위치와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항을 소망의 값에 설정한다.
이들, 본 발명에 따른 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 각각에 의하면, 인출 도체를 통하여 제 1 단자 전극에 전기적으로 접속되는 제 1 내부 전극의 적층체의 적층 방향에서의 위치와 인출 도체를 통하여 제 2 단자 전극에 전기적으로 접속되는 제 2 내부 전극의 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항이 소망의 값에 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
바람직하게는 제 1 수의 제 1 내부 전극끼리를 전기적으로 접속하는 스루홀 도체의 수와 제 2 수의 제 2 내부 전극끼리를 전기적으로 접속하는 스루홀 도체의 수를 각각 더욱 조정함으로써, 등가 직렬 저항이 소망의 값에 설정되어 있다. 이 경우, 등가 직렬 저항의 제어를 보다 한층 정밀도 좋게 할 수 있다.
바람직하게는 제 1 수의 제 1 내부 전극끼리는 병렬 접속되어 있고, 제 2 수의 제 2 내부 전극끼리는 병렬 접속되어 있다. 이 경우, 각 제 1 내부 전극이나 각 제 2 내부 전극의 저항치에 불균일함이 생기더라도, 적층 콘덴서 전체에서의 등가 직렬 저항에 대한 영향이 적고, 등가 직렬 저항의 제어의 정밀도 저하를 억제할 수 있다.
본 발명에 따르면, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 하는 것이 가능한 적층 콘덴서 및, 적층 콘덴서의 등가 직렬 저항 조정 방법을 제공할 수 있다.
본 발명은 아래에 주어진 상세한 설명 및 첨부 도면으로부터 충분히 이해될 것이며, 이들은 예증으로만 주어지고 본 발명을 제한하는 것이 아니다.
본 발명의 더 넓은 적용 범위는 아래의 상세한 설명으로부터 명백히 나타날 것이다. 그러나, 본 발명의 양호한 실시예를 보여주는 상세한 설명 및 특정한 실예는 예증으로서만 주어지고, 본 발명의 정신 및 범위내에서 여러 가지 변경 및 수정이 당업자에게는 명백히 나타날 것이다.
양호한 실시예의 설명
이하, 첨부 도면을 참조하여, 본 발명의 적합한 실시예에 대하여 상세하게 설명한다. 또, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는, 동일 부호를 사용하기로 하고, 중복하는 설명은 생략한다. 또한, 설명 중, 「상」 및 「하」인 단어를 사용하는 경우가 있지만, 이것은 각 도면의 상하 방향에 대응한 것이다. 본 실시예에 따른 적층 콘덴서는 본 발명에 따른 적층 콘덴서의 등가 직렬 저항 조정 방법을 포함하여 기재되어 있다.
(제 1 실시예)
도 1 및 도 2를 참조하여, 제 1 실시예에 따른 적층 콘덴서 C1의 구성에 관해서 설명한다. 도 1은 제 1 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 2는 제 1 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 1에 있어서, 유전체층(11 내지 19)에 상당하는 영역의 빗금은 생략하고 있다.
적층 콘덴서 C1는 도 1에 도시되는 바와 같이, 적층체(1)와, 상기 적층체(1)에 형성된 제 1 및 제 2 단자 전극(3, 5)을 구비한다.
제 1 단자 전극(3)은 적층체(1)의 측면(1a)쪽에 위치하고 있다. 제 2 단자 전극(5)은 적층체(1)의 측면(1b)족에 위치하고 있다. 제 1 단자 전극(3)과 제 2 단자 전극(5)은 서로 전기적으로 절연되어 있다.
적층체(1)는 도 2에도 도시되는 바와 같이, 복수(본 실시예에서는 9층)의 유전체층(11 내지 19)과, 복수(본 실시예에서는, 각 4층)의 제 1 및 제 2 내부 전극(21 내지 24, 31 내지 34)이 교대로 적층됨으로써 구성된다. 실제의 적층 콘덴서 C1에서는 유전체층(11 내지 19) 사이의 경계를 눈으로 인식할 수 없을 정도로 일체화되어 있다.
각 제 1 내부 전극(21 내지 24)은 직사각형 형상을 띠고 있다. 제 1 내부 전극(21 내지 24)은 적층체(1)에서의 유전체층(11 내지 19)의 적층 방향(이하, 「적층 방향」이라고 부른다.)에 평행한 측면으로부터 소정의 간격을 갖는 위치에 각각 형성되어 있다. 각 제 1 내부 전극(21 내지 24)에는 유전체층(11, 13, 15, 17)이 노출되도록 개구(21a 내지 24a)가 형성되어 있다. 각 유전체층(11, 13, 15, 17)상에는 제 1 내부 전극(21 내지 24)에 형성된 개구(21a 내지 24a)에 대응하는 영역에, 랜드(land) 형상의 내부 도체(41 내지 44)가 위치하고 있다.
각 제 2 내부 전극(31 내지 34)은 직사각형 형상을 띠고 있다. 제 2 내부 전극(31 내지 34)은 적층체(1)에서의 적층 방향에 평행한 측면으로부터 소정의 간격을 갖는 위치에 각각 형성되어 있다. 각 제 2 내부 전극(31 내지 34)에는 유전체층(12, 14, 16, 18)이 노출되도록 개구(31a 내지 34a)가 형성되어 있다. 각 유전체층(12, 14, 16, 18)상에는, 제 2 내부 전극(31 내지 34)에 형성된 개구(31a 내지 34a)에 대응하는 영역에, 랜드 형상의 내부 도체(45 내지 48)가 위치하고 있다.
유전체층(11)에 있어서의 내부 도체(45)와 내부 도체(41)가 대응하는 위치에는, 유전체층(11)을 두께 방향으로 관통하는 스루홀 도체(51a, 51b)가 각각 형성되어 있다. 스루홀 도체(51a)는 제 1 내부 전극(21)에 전기적으로 접속되어 있다. 스루홀 도체(51b)는 내부 도체(41)에 전기적으로 접속되어 있다. 스루홀 도체(51a)는 유전체층(11, 12)이 적층된 상태에서, 내부 도체(45)와 전기적으로 접속된다. 스루홀 도체(51b)는 유전체층(11, 12)이 적층된 상태에서, 제 2 내부 전극(31)과 전기적으로 접속된다.
유전체층(12)에 있어서의 내부 도체(45)와 내부 도체(42)에 대응하는 위치에는, 유전체층(12)을 두께 방향으로 관통하는 스루홀 도체(52a, 52b)가 각각 형성되어 있다. 스루홀 도체(52a)는 내부 도체(45)에 전기적으로 접속되어 있다. 스루홀 도체(52b)는 제 2 내부 전극(31)에 전기적으로 접속되어 있다. 스루홀 도체(52a)는 유전체층(12, 13)이 적층된 상태에서, 제 1 내부 전극(22)과 전기적으로 접속된다. 스루홀 도체(52b)는 유전체층(12, 13)이 적층된 상태에서, 내부 도체(42)와 전기적으로 접속된다.
유전체층(13)에 있어서의 내부 도체(46)와 내부 도체(42)에 대응하는 위치에는, 유전체층(13)을 두께 방향으로 관통하는 스루홀 도체(53a, 53b)가 각각 형성되어 있다. 스루홀 도체(53a)는 제 1 내부 전극(22)에 전기적으로 접속되어 있다. 스루홀 도체(53b)는 내부 도체(42)에 전기적으로 접속되어 있다. 스루홀 도체(53a)는 유전체층(13, 14)이 적층된 상태에서, 내부 도체(46)와 전기적으로 접속된다. 스루홀 도체(53b)는 유전체층(13, 14)이 적층된 상태에서, 제 2 내부 전극(32)과 전기적으로 접속된다.
유전체층(14)에 있어서의 내부 도체(46)와 내부 도체(43)에 대응하는 위치에는, 유전체층(14)을 두께 방향으로 관통하는 스루홀 도체(54a, 54b)가 각각 형성되어 있다. 스루홀 도체(54a)는 내부 도체(46)에 전기적으로 접속되어 있다. 스루홀 도체(54b)는 제 2 내부 전극(32)에 전기적으로 접속되어 있다. 스루홀 도체(54a)는 유전체층(14, 15)이 적층된 상태에서, 제 1 내부 전극(23)과 전기적으로 접속된다. 스루홀 도체(54b)는 유전체층(14, 15)이 적층된 상태에서, 내부 도체(43)와 전기적으로 접속된다.
유전체층(15)에 있어서의 내부 도체(47)와 내부 도체(43)에 대응하는 위치에는, 유전체층(15)을 두께 방향으로 관통하는 스루홀 도체(55a, 55b)가 각각 형성되어 있다. 스루홀 도체(55a)는 제 1 내부 전극(23)에 전기적으로 접속되어 있다. 스루홀 도체(55b)는 내부 도체(43)에 전기적으로 접속되어 있다. 스루홀 도체(55a)는 유전체층(15, 16)이 적층된 상태에서, 내부 도체(47)와 전기적으로 접속된다. 스루홀 도체(55b)는 유전체층(15, 16)이 적층된 상태에서, 제 2 내부 전극(33)과 전기적으로 접속된다.
유전체층(16)에 있어서의 내부 도체(47)와 내부 도체(44)에 대응하는 위치에는, 유전체층(16)을 두께 방향으로 관통하는 스루홀 도체(56a, 56b)가 각각 형성되어 있다. 스루홀 도체(56a)는 내부 도체(47)에 전기적으로 접속되어 있다. 스루홀 도체(56b)는 제 2 내부 전극(33)에 전기적으로 접속되어 있다. 스루홀 도체(56a)는 유전체층(16, 17)이 적층된 상태에서, 제 1 내부 전극(24)과 전기적으로 접속된다. 스루홀 도체(56b)는 유전체층(16, 17)이 적층된 상태에서, 내부 도체(44)와 전기적으로 접속된다.
유전체층(17)에 있어서의 내부 도체(48)와 내부 도체(44)에 대응하는 위치에는, 유전체층(17)을 두께 방향으로 관통하는 스루홀 도체(57a, 57b)가 각각 형성되어 있다. 스루홀 도체(57a)는 제 1 내부 전극(24)에 전기적으로 접속되어 있다. 스루홀 도체(57b)는 내부 도체(44)에 전기적으로 접속되어 있다. 스루홀 도체(57a)는 유전체층(17, 18)이 적층된 상태에서, 내부 도체(48)와 전기적으로 접속된다. 스루홀 도체(57b)는 유전체층(17, 18)이 적층된 상태에서, 제 2 내부 전극(34)과 전기적으로 접속된다.
스루홀 도체(51a) 내지 57a)는 유전체층(11 내지 17)이 적층됨으로써, 적층 방향에 대략 직선형으로 병설되고, 서로 전기적으로 접속됨으로써 통전 경로를 구성한다. 제 1 내부 전극(21 내지 24)은 스루홀 도체(51a) 내지 57a) 및 내부 도체(45 내지 48)를 통하여 서로 전기적으로 접속되어 있다.
제 1 내부 전극(21)은 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 이로써, 제 1 내부 전극(22 내지 24)도 제 1 단자 전극(3)에 전기적으로 접속되게 되고, 제 1 내부 전극(21 내지 24)은 병렬 접속되게 된다. 인출 도체(25)는 제 1 내부 전극(21)과 일체로 형성되어 있고, 적층체(1)의 측면(1a)에 도달하도록, 제 1 내부 전극(21)으로부터 신장하고 있다.
스루홀 도체(51b 내지 57b)도, 스루홀 도체(51a 내지 57a)와 마찬가지로, 유전체층(11 내지 17)이 적층됨으로써, 적층 방향에 대략 직선형으로 병설되고, 서로 전기적으로 접속됨으로써 통전 경로를 구성한다. 제 2 내부 전극(31 내지 34)은 스루홀 도체(51b 내지 57b) 및 내부 도체(41 내지 44)를 통하여 서로 전기적으로 접속되어 있다.
제 2 내부 전극(34)은 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 이로써, 제 2 내부 전극(31 내지 33)도, 제 2 단자 전극(5)에 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)은 병렬 접속되게 된다. 인출 도체(35)는 제 2 내부 전극(34)과 일체로 형성되어 있고, 적층체(1)의 측면(1b)에 도달하도록, 제 2 내부 전극(34)으로부터 신장되어 있다.
적층 콘덴서 C1에서는 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(21)의 수를 1개로 하여, 제 1의 내부 전극(21 내지 24)의 총수(본 실시예에서는 4개)보다도 적게 되어 있다. 적층 콘덴서 C1에서는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(34)의 수를 1개로 하고, 제 2 내부 전극(31 내지 34)의 총수(본 실시예에서는, 4개)보다도 적게 되고 있다. 적층 콘덴서 C1에서는 스루홀 도체(51a) 내지 57a)는 제 1 단자 전극(3)에 직렬 접속되게 되고, 스루홀 도체(51a) 내지 57a)의 합성 저항 성분은 비교적 커진다. 적층 콘덴서 C1에서는 스루홀 도체(51b 내지 57b)도 제 2 단자 전극(5)에 직렬 접속되게 되고, 스루홀 도체(51b 내지 57b)의 합성 저항 성분은 비교적 커진다. 이들에 의해, 적층 콘덴서 C1는 모든 내부 전극이 대응하는 단자 전극에 인출 도체를 통하여 접속되어 있는 종래의 적층 콘덴서에 비하여, 등가 직렬 저항이 커진다.
이상과 같이, 본 실시예에 따르면, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되는 제 1 내부 전극(21)의 수와 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되는 제 2 내부 전극(34)의 수를 각각 조정함으로써, 적층 콘덴서 C1의 등가 직렬 저항이 소망의 값에 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
또한, 본 실시예에 있어서, 제 1 내부 전극(21 내지 24)끼리는 병렬 접속되어 있고, 제 2 내부 전극(31 내지 34)끼리는 병렬 접속되어 있다. 이로써, 각 제 1 내부 전극(21 내지 24)이나 각 제 2 내부 전극(31 내지 34)의 저항치에 불균일함이 생기더라도, 적층 콘덴서 C1 전체에서의 등가 직렬 저항에 대한 영향이 적고, 등가 직렬 저항의 제어의 정밀도 저하를 억제할 수 있다.
(제 2 실시예)
도 3 및 도 4를 참조하여, 제 2 실시예에 따른 적층 콘덴서 C2의 구성에 대하여 설명한다. 제 2 실시예에 따른 적층 콘덴서 C2는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 접속되는 제 2 내부 전극(31)의 적층 방향에서 위치의 점에서 제 1 실시예에 따른 적층 콘덴서 C1과 상이하다. 도 3은 제 2 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 4는 제 2 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 3에 있어서, 유전체층(11 내지 19)에 상당하는 영역의 빗금은 생략하고 있다.
적층 콘덴서 C2에서는 도 3 및 도 4에 도시되는 바와 같이, 4개의 제 2 내부 전극(31 내지 34) 중 위에서 첫번째가 되는 제 2 내부 전극(31)이, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 이로써, 제 2 내부 전극(32 내지 34)도, 제 2 단자 전극(5)에 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)은 병렬 접속되게 된다. 인출 도체(35)는 제 2 내부 전극(31)과 일체로 형성되어 있고, 적층체(1)의 측면(1b)에 도달하도록, 제 2 내부 전극(31)으로부터 신장하고 있다.
적층 콘덴서 C2에서는 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(21)의 수를 1개로 하고, 제 1 내부 전극(21 내지 24)의 총수(본 실시예에서는 4개)보다도 적게 되어 있다. 적층 콘덴서 C2에서는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(31)의 수를 1개로 하고, 제 2 내부 전극(31 내지 34)의 총수(본 실시예에서는, 4개)보다도 적게 되어 있다. 이들에 의해, 적층 콘덴서 C2는 모든 내부 전극이 대응하는 단자 전극에 인출 도체를 통하여 접속되어 있는 종래의 적층 콘덴서에 비하여, 등가 직렬 저항이 커진다.
그런데, 스루홀 도체(51b 내지 57b)의 저항 성분은, 제 2 내부 전극(31)을 경계로 하고, 상기 제 2 내부 전극(31)보다도 적층 방향의 한쪽에 위치하는 스루홀 도체(51b)의 저항 성분과, 제 2 내부 전극(31)보다도 적층 방향의 다른쪽에 위치하는 스루홀 도체(52b 내지 57b)의 합성 저항 성분으로 나누어진다. 스루홀 도체(51b)의 저항 성분과, 스루홀 도체(52b 내지 57b)의 합성 저항 성분은, 제 2 단자 전극(5)에 대하여 병렬 접속되게 된다. 따라서, 제 2 실시예에 따른 적층 콘덴서 C2는 스루홀 도체(51a 내지 57a, 51b 내지 57b)가 각각 직렬 접속되어 있는 제 1 실시예에 따른 적층 콘덴서 C1에 비하여, 등가 직렬 저항이 작아진다.
이상과 같이, 본 실시예에 따르면, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되는 제 1 내부 전극(23)의 적층 방향에서의 위치와 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되는 제 2 내부 전극(31)의 적층 방향에서의 위치를 각각 조정함으로써, 적층 콘덴서 C2의 등가 직렬 저항이 소망의 값에 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
(제 3 실시예)
도 5 및 도 6을 참조하여, 제 3 실시예에 따른 적층 콘덴서 C3의 구성에 대하여 설명한다. 제 3 실시예에 따른 적층 콘덴서 C3는 인출 도체(25, 35)를 통하여 단자 전극(3, 5)에 접속되는 제 1 및 제 2 내부 전극(23, 32)의 적층 방향에 있는 위치의 점에서 제 1 실시예에 따른 적층 콘덴서 C1와 상이하다. 도 5는 제 3 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 6은 제 3 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 5에 있어서, 유전체층(11 내지 19)에 상당하는 영역의 빗금은 생략하고 있다.
적층 콘덴서 C3에서는 도 5 및 도 6에 도시하는 바와 같이, 4개의 제 1 내부 전극(21 내지 24) 중 제 1 내부 전극(21)으로부터 밑으로 세어 세번째가 되는 제 1 내부 전극(23)이, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 이로써, 제 1의 내부 전극(21, 22, 24)도 제 1 단자 전극(3)에 전기적으로 접속되게 되고, 제 1 내부 전극(21 내지 24)은 병렬 접속되게 된다. 인출 도체(25)는 제 1 내부 전극(23)과 일체로 형성되어 있고, 적층체(1)의 측면(1a)에 도달하도록, 제 1 내부 전극(23)으로부터 신장하고 있다.
4개의 제 2 내부 전극(31 내지 34) 중 제 2 내부 전극(31)으로부터 밑으로 세어 두번째가 되는 제 2 내부 전극(32)이, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 이로써, 제 2 내부 전극(31, 33, 34)도, 제 2 단자 전극(5)에 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)은 병렬 접속되게 된다. 인출 도체(35)는 제 2 내부 전극(32)과 일체로 형성되어 있고, 적층체(1)의 측면(1b)에 도달하도록, 제 2 내부 전극(32)으로부터 신장하고 있다.
적층 콘덴서 C3에서는 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(23)의 수를 1개로 하고, 제 1 내부 전극(21 내지 24)의 총수(본 실시예에서는, 4개)보다도 적게 되어 있다. 적층 콘덴서 C3에서는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(32)의 수를 1개로 하고, 제 2 내부 전극(31 내지 34)의 총수(본 실시예에서는, 4개)보다도 적게 되어 있다. 이들에 의해, 적층 콘덴서 C3는 모든 내부 전극이 대응하는 단자 전극에 인출 도체를 통하여 접속되어 있는 종래의 적층 콘덴서에 비하여, 등가 직렬 저항이 커진다.
그런데, 스루홀 도체(51a 내지 57a)의 저항 성분은 제 1 내부 전극(23)을 경계로 하여, 상기 제 1 내부 전극(23)보다도 적층 방향의 한쪽에 위치하는 스루홀 도체(51a 내지 54a)의 합성 저항 성분과, 제 1 내부 전극(23)보다도 적층 방향의 다른쪽에 위치하는 스루홀 도체(55a 내지 57a)의 합성 저항 성분으로 나누어진다. 스루홀 도체(51a 내지 54a)의 합성 저항 성분과, 스루홀 도체(55a 내지 57a)의 합성 저항 성분과는, 제 1 단자 전극(3)에 대하여 병렬 접속되게 된다. 스루홀 도체(51b 내지 57b)의 저항 성분은, 제 2 내부 전극(32)을 경계로 하고, 상기 제 2 내부 전극(32)보다도 적층 방향의 한쪽에 위치하는 스루홀 도체(51b 내지 53b)의 합성 저항 성분과, 제 2 내부 전극(32)보다도 적층 방향의 다른쪽에 위치하는 스루홀 도체(54b 내지 57b)의 합성 저항 성분으로 나누어진다. 스루홀 도체(51b 내지 53b)의 합성 저항 성분과, 스루홀 도체(54b 내지 57b)의 합성 저항 성분은 제 2 단자 전극(5)에 대하여 병렬 접속되게 된다. 따라서, 제 3 실시예에 따른 적층 콘덴서 C3는 스루홀 도체(51a 내지 57a, 51b 내지 57b)가 각각 직렬 접속되어 있는 제 1 실시예에 따른 적층 콘덴서 C1에 비하여, 등가 직렬 저항이 작아진다.
이상과 같이, 본 실시예에 의하면, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되는 제 1 내부 전극(23)의 적층 방향에서의 위치와 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되는 제 2 내부 전극(32)의 적층 방향에서의 위치를 각각 조정함으로써, 적층 콘덴서 C3의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하게 또한 정밀도 좋게 할 수 있다.
(제 4 실시예)
도 7 및 도 8을 참조하여, 제 4 실시예에 따른 적층 콘덴서 C4의 구성에 대하여 설명한다. 제 4 실시예에 따른 적층 콘덴서 C4는 인출 도체(25, 35)를 통하여 단자 전극(3, 5)에 접속되는 제 1 및 제 2 내부 전극(24, 32)의 적층 방향에 있는 위치의 점에서 제 1 실시예에 따른 적층 콘덴서 C1와 상이하다. 도 7은 제 4 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 8은 제 4 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 7에 있어서, 유전체층(11 내지 19)에 상당하는 영역의 빗금은 생략한다.
적층 콘덴서 C4에서는 도 7 및 도 8에 도시되는 바와 같이, 4개의 제 1 내부 전극(21 내지 24) 중 제 1 내부 전극(21)으로부터 아래로 세어 4번째가 되는 제 1 내부 전극(24)이, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 이로써, 제 1 내부 전극(21 내지 23)도 제 1 단자 전극(3)에 전기적으로 접속되게 되고, 제 1 내부 전극(21 내지 24)은 병렬 접속되게 된다. 인출 도체(25)는 제 1 내부 전극(24)과 일체로 형성되어 있고, 적층체(1)의 측면(1a)에 도달하도록, 제 1 내부 전극(24)으로부터 신장하고 있다.
4개의 제 2 내부 전극(31 내지 34) 중 제 2 내부 전극(31)으로부터 아래로 세어 2번째가 되는 제 2 내부 전극(32)이, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 이로써, 제 2 내부 전극(31, 33, 34)도, 제 2 단자 전극(5)에 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)은 병렬 접속되게 된다. 인출 도체(35)는 제 2 내부 전극(32)과 일체로 형성되어 있고, 적층체(1)의 측면(1b)에 도달하도록, 제 2 내부 전극(32)으로부터 신장하고 있다.
적층 콘덴서 C4에서는 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(24)의 수를 1개로 하고, 제 1 내부 전극(21 내지 24)의 총수(본 실시예에서는 4개)보다도 적게 되어 있다. 적층 콘덴서 C4에서는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(32)의 수를 1개로 하여, 제 2 내부 전극(31 내지 34)의 총수(본 실시예에서는 4개)보다도 적게 되어있다. 이들에 의해, 적층 콘덴서 C4는 모든 내부 전극이 대응하는 단자 전극에 인출 도체를 통하여 접속되어 있는 종래의 적층 콘덴서에 비하여, 등가 직렬 저항이 커진다.
그런데, 스루홀 도체(51a 내지 57a)의 저항 성분은 제 1 내부 전극(24)을 경계로 하고, 상기 제 1 내부 전극(24)보다도 적층 방향의 한쪽에 위치하는 스루홀 도체(51a 내지 56a)의 합성 저항 성분과, 제 1 내부 전극(23)보다도 적층 방향의 다른쪽에 위치하는 스루홀 도체(57a)의 저항 성분으로 나누어진다. 스루홀 도체(51a 내지 56a)의 합성 저항 성분과, 스루홀 도체(57a)의 저항 성분은 제 1 단자 전극(3)에 대하여 병렬 접속되게 된다. 스루홀 도체(51b 내지 57b)의 저항 성분은 제 2 내부 전극(32)을 경계로 하고, 상기 제 2 내부 전극(32)보다도 적층 방향의 한쪽에 위치하는 스루홀 도체(51b 내지 53b)의 합성 저항 성분과, 제 2 내부 전극(32)보다도 적층 방향의 다른쪽에 위치하는 스루홀 도체(54b 내지 57b)의 합성 저항 성분으로 나누어진다. 스루홀 도체(51b 내지 53b)의 합성 저항 성분과, 스루홀 도체(54b 내지 57b)의 합성 저항 성분은 제 2 단자 전극(5)에 대하여 병렬 접속되게 된다. 따라서, 제 4 실시예에 따른 적층 콘덴서 C4는 스루홀 도체(51a 내지 57a, 51b 내지 57b)가 각각 직렬 접속되어 있는 제 1 실시예에 따른 적층 콘덴서 C1에 비하여, 등가 직렬 저항이 작아진다.
이상과 같이, 본 실시예에 따르면, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되는 제 1 내부 전극(24)의 적층 방향에서의 위치와 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되는 제 2 내부 전극(32)의 적층 방향에서의 위치를 각각 조정함으로써, 적층 콘덴서 C4의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
(제 5 실시예)
도 9 및 도 10을 참조하여, 제 5 실시예에 따른 적층 콘덴서 C5의 구성에 대하여 설명한다. 제 5 실시예에 따른 적층 콘덴서 C5는 인출 도체(25, 35)를 통하여 단자 전극(3, 5)에 접속되는 제 1 및 제 2 내부 전극(21, 24, 31, 34)의 수의 점에서 제 1 실시예에 따른 적층 콘덴서 C1와 상이하다. 도 9는 제 5 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 10은 제 5 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 9에 있어서, 유전체층(11 내지 19)에 상당하는 영역의 빗금은 생략하고 있다.
적층 콘덴서 C5에서는 도 9 및 도 10에 도시되는 바와 같이, 4개의 제 1 내부 전극(21 내지 24) 중 2개의 제 1 내부 전극(21, 24)이, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 이로써, 제 1 내부 전극(22, 23)도 제 1 단자 전극(3)에 전기적으로 접속되게 되고, 제 1 내부 전극(21 내지 24)는 병렬 접속되게 된다. 인출 도체(25)는 각 제 1 내부 전극(21, 24)과 일체로 형성되어 있고, 적층체(1)의 측면(1a)에 도달하도록, 제 1 내부 전극(21, 24)으로부터 각각 신장하고 있다.
4개의 제 2 내부 전극(31 내지 34) 중 2개의 제 2 내부 전극(31, 34)이, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 이로써, 제 2 내부 전극(32, 33)도, 제 2 단자 전극(5)에 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)은 병렬 접속되게 된다. 인출 도체(35)는 각 제 2 내부 전극(31, 34)과 일체로 형성되어 있고, 적층체(1)의 측면(1b)에 도달하도록, 제 2 내부 전극(31, 34)으로부터 각각 신장하고 있다.
적층 콘덴서 C5에서는 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(21, 24)의 수를 2개로 하고, 제 1 내부 전극(21 내지 24)의 총수보다도 적게 되어 있다. 적층 콘덴서 C5에서는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(31, 34)의 수를 2개로 하고, 제 2 내부 전극(31 내지 34)의 총수보다도 적게 되어 있다. 따라서, 적층 콘덴서 C5는 모든 내부 전극이 대응하는 단자 전극에 인출 도체를 통하여 접속되어 있는 종래의 적층 콘덴서에 비하여, 등가 직렬 저항이 커진다.
적층 콘덴서 C5는 적층 콘덴서 C1에 비하여, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(21, 24)의 수가 많고, 이들의 인출 도체(25)는 제 1 단자 전극(3)에 대하여 병렬 접속된다. 또한, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(31, 34)이 많고, 이들의 인출 도체(35)는 제 2 단자 전극(5)에 대하여 병렬 접속된다. 따라서, 적층 콘덴서 C5의 등가 직렬 저항은 적층 콘덴서 C1에 비하여 등가 직렬 저항이 작아진다.
이상과 같이, 본 실시예에 따르면, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되는 제 1 내부 전극(21, 24)의 수와 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되는 제 2 내부 전극(31, 34)의 수를 각각 조정함으로써, 적층 콘덴서 C5의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
(제 6 실시예)
도 11 및 도 12를 참조하여, 제 6 실시예에 따른 적층 콘덴서 C6의 구성에 관해서 설명한다. 제 6 실시예에 따른 적층 콘덴서 C6는 인출 도체(25, 35)를 통하여 단자 전극(3, 5)에 접속되는 제 1 및 제 2 내부 전극(21, 23, 31, 33)의 수의 점에서 제 2 실시예에 따른 적층 콘덴서 C2와 상이하다. 도 11은 제 6 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 12는 제 6 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 11에 있어서, 유전체층(11 내지 19)에 상당하는 영역의 빗금은 생략하고 있다.
적층 콘덴서 C6에서는 도 11 및 도 12에 도시되는 바와 같이, 4개의 제 1 내부 전극(21 내지 24) 중 2개의 제 1 내부 전극(21, 23)이, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 이로써, 제 1 내부 전극(22, 24)도 제 1 단자 전극(3)에 전기적으로 접속되게 되고, 제 1 내부 전극(21 내지 24)은 병렬 접속되게 된다. 인출 도체(25)는 각 제 1 내부 전극(21, 23)과 일체로 형성되어 있고, 적층체(1)의 측면(1a)에 도달하도록, 제 1 내부 전극(21, 23)으로부터 각각 신장하고 있다.
4개의 제 2 내부 전극(31 내지 34) 중 2개의 제 2 내부 전극(31, 33)이, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 이로써, 제 2 내부 전극(32, 34)도, 제 2 단자 전극(5)에 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)은 병렬 접속되게 된다. 인출 도체(35)는 각 제 2 내부 전극(31, 33)과 일체로 형성되어 있고, 적층체(1)의 측면(1b)에 도달하도록, 제 2 내부 전극(31, 33)으로부터 각각 신장하고 있다.
적층 콘덴서 C6에서는 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(21, 23)의 수를 2개로 하고, 제 1 내부 전극(21 내지 24)의 총수보다도 적게 되어 있다. 적층 콘덴서 C6에서는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(31, 33)의 수를 2개로 하고, 제 2 내부 전극(31 내지 34)의 총수보다도 적게 되어 있다. 따라서, 적층 콘덴서 C6는 모든 내부 전극이 대응하는 단자 전극에 인출 도체를 통하여 접속되어 있는 종래의 적층 콘덴서에 비하여, 등가 직렬 저항이 커진다.
적층 콘덴서 C6는 적층 콘덴서 C2에 비하여, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(21, 23)의 수가 많고, 이들의 인출 도체(25)는 제 1 단자 전극(3)에 대하여 병렬 접속된다. 또한, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(31, 33)의 수가 많고, 이들 인출 도체(35)는 제 2 단자 전극(5)에 대하여 병렬 접속된다. 따라서, 적층 콘덴서 C6의 등가 직렬 저항은 적층 콘덴서 C2에 비하여 등가 직렬 저항이 작아진다.
이상과 같이, 본 실시예에 따르면, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되는 제 1 내부 전극(21, 23)의 수와 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되는 제 2 내부 전극(31, 33)의 수를 각각 조정함으로써, 적층 콘덴서 C6의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
(제 7 실시예)
도 13 및 도 14를 참조하여, 제 7 실시예에 따른 적층 콘덴서 C7의 구성에 대하여 설명한다. 제 7 실시예에 따른 적층 콘덴서 C7는 인출 도체(25, 35)를 통하여 단자 전극(3, 5)에 접속되는 제 1 및 제 2 내부 전극(22, 23, 31, 32)의 수의 점에서 제 3 실시예에 따른 적층 콘덴서 C3와 상이하다. 도 13은 제 7 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 14는 제 7 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 13에 있어서, 유전체층(11 내지 19)에 상당하는 영역의 빗금은 생략하고 있다.
적층 콘덴서 C7에서는 도 13 및 도 14에 도시되는 바와 같이, 4개의 제 1 내부 전극(21 내지 24) 중 2개의 제 1 내부 전극(22, 23)이 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 이로써, 제 1 내부 전극(21, 24)도 제 1 단자 전극(3)에 전기적으로 접속되게 되고, 제 1 내부 전극(21 내지 24)은 병렬 접속되게 된다. 인출 도체(25)는 각 제 1 내부 전극(22, 23)과 일체로 형성되어 있고, 적층체(1)의 측면(1a)에 도달하도록, 제 1 내부 전극(22, 23)으로부터 각각 신장하고 있다.
4개의 제 2 내부 전극(31 내지 34) 중 2개의 제 2 내부 전극(31, 32)이 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 이로써, 제 2 내부 전극(33, 34)도 제 2 단자 전극(5)에 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)은 병렬 접속되게 된다. 인출 도체(35)는 각 제 2 내부 전극(31, 32)과 일체로 형성되어 있고, 적층체(1)의 측면(1b)에 도달하도록 제 2 내부 전극(31, 32)으로부터 각각 신장하고 있다.
적층 콘덴서 C7에서는 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(22, 23)의 수를 2개로 하고, 제 1 내부 전극(21 내지 24)의 총수보다도 적게 되어 있다. 적층 콘덴서 C7에서는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(31, 32)의 수를 2개로 하고, 제 2 내부 전극(31 내지 34)의 총수보다도 적게 되어 있다. 따라서, 적층 콘덴서 C7는 모든 내부 전극이 대응하는 단자 전극에 인출 도체를 통하여 접속되어 있는 종래의 적층 콘덴서에 비하여 등가 직렬 저항이 커진다.
적층 콘덴서 C7는 적층 콘덴서 C3에 비하여, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(22, 23)의 수가 많고, 이들의 인출 도체(25)는 제 1 단자 전극(3)에 대하여 병렬 접속된다. 또한, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(31, 32)의 수가 많고, 이들의 인출 도체(35)는 제 2 단자 전극(5)에 대하여 병렬로 접속된다. 따라서, 적층 콘덴서 C7의 등가 직렬 저항은 적층 콘덴서 C3에 비하여 등가 직렬 저항이 작아진다.
이상과 같이, 본 실시예에 의하면, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되는 제 1 내부 전극(22, 23)의 수와 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되는 제 2 내부 전극(31, 32)의 수를 각각 조정함으로써, 적층 콘덴서 C7의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하게 또한 정밀도 좋게 할 수 있다.
(제 8 실시예)
도 15 및 도 16을 참조하여, 제 8 실시예에 따른 적층 콘덴서 C8의 구성에 대하여 설명한다. 제 8 실시예에 따른 적층 콘덴서 C8는 인출 도체(25, 35)를 통하여 단자 전극(3, 5)에 접속되는 제 1 및 제 2 내부 전극(21, 24, 32, 34)의 수의 점에서 제 4 실시예에 따른 적층 콘덴서 C4와 상이하다. 도 15는 제 8 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 16은 제 8 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 15에 있어서, 유전체층(11 내지 19)에 상당하는 영역의 빗금은 생략하고 있다.
적층 콘덴서 C8에서는 도 15 및 도 16에 도시되는 바와 같이, 4개의 제 1 내부 전극(21 내지 24) 중 2개의 제 1 내부 전극(21, 24)이 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 이로써, 제 1 내부 전극(22, 23)도 제 1 단자 전극(3)에 전기적으로 접속되게 되고, 제 1 내부 전극(21 내지 24)은 병렬 접속되게 된다. 인출 도체(25)는 각 제 1 내부 전극(21, 24)과 일체로 형성되어 있고, 적층체(1)의 측면(1a)에 도달하도록 제 1 내부 전극(21, 24)으로부터 각각 신장하고 있다.
4개의 제 2 내부 전극(31 내지 34) 중 2개의 제 2 내부 전극(32, 34)이 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 이로써, 제 2 내부 전극(31, 33)도 제 2 단자 전극(5)에 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)은 병렬 접속되게 된다. 인출 도체(35)는 각 제 2 내부 전극(32, 34)과 일체로 형성되어 있고, 적층체(1)의 측면(1b)에 도달하도록, 제 2 내부 전극(32, 34)으로부터 각각 신장하고 있다.
적층 콘덴서 C8에서는 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(21, 24)의 수를 2개로 하고, 제 1 내부 전극(21 내지 24)의 총수보다도 적게 되어 있다. 적층 콘덴서 C8에서는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(32, 34)의 수를 2개로 하고, 제 2 내부 전극(31 내지 34)의 총수보다도 적게 되어 있다. 따라서, 적층 콘덴서 C8는 모든 내부 전극이 대응하는 단자 전극에 인출 도체를 통하여 접속되어 있는 종래의 적층 콘덴서에 비하여 등가 직렬 저항이 커진다.
적층 콘덴서 C8는 적층 콘덴서 C4에 비하여, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(21, 24)의 수가 많고, 이들의 인출 도체(25)는 제 1 단자 전극(3)에 대하여 병렬 접속된다. 또한, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(32, 34)이 많고, 이들의 인출 도체(35)는 제 2 단자 전극(5)에 대하여 병렬 접속된다. 따라서, 적층 콘덴서 C8의 등가 직렬 저항은 적층 콘덴서 C4에 비하여 등가 직렬 저항이 작아진다.
이상과 같이, 본 실시예에 따르면, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되는 제 1 내부 전극(21, 24)의 수와 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되는 제 2 내부 전극(32, 34)의 수를 각각 조정함으로써, 적층 콘덴서 C8의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
(제 9 실시예)
도 17 및 도 18을 참조하여, 제 9 실시예에 따른 적층 콘덴서 C9의 구성에 관해서 설명한다. 제 9 실시예에 따른 적층 콘덴서 C9는 인출 도체(25, 35)를 통하여 단자 전극(3, 5)에 접속되는 제 1 및 제 2 내부 전극(22, 24, 31, 32, 34)의 수의 점에서 제 4 실시예에 따른 적층 콘덴서 C4와 상이하다. 도 17은 제 9 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 18은 제 9 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 17에 있어서, 유전체층(11 내지 19)에 상당하는 영역의 빗금은 생략하고 있다.
적층 콘덴서 C9에서는 도 17 및 도 18에 도시되는 바와 같이, 4개의 제 1 내부 전극(21 내지 24) 중 2개의 제 1 내부 전극(22, 24)이 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 이로써, 제 1 내부 전극(21, 23)도 제 1 단자 전극(3)에 전기적으로 접속되게 되고, 제 1 내부 전극(21 내지 24)은 병렬 접속되게 된다. 인출 도체(25)는 각 제 1 내부 전극(22, 24)과 일체로 형성되어 있고, 적층체(1)의 측면(1a)에 도달하도록 제 1 내부 전극(22, 24)으로부터 각각 신장하고 있다.
4개의 제 2 내부 전극(31 내지 34) 중 3개의 제 2 내부 전극(31, 32, 34)이 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 이로써, 제 2 내부 전극(33)도 제 2 단자 전극(5)에 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)은 병렬 접속되게 된다. 인출 도체(35)는 각 제 2 내부 전극(31, 32, 34)과 일체로 형성되어 있고, 적층체(1)의 측면(1b)에 도달하도록, 제 2 내부 전극(31, 32, 34)으로부터 각각 신장하고 있다.
적층 콘덴서 C9에서는 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(22, 24)의 수를 2개로 하고, 제 1 내부 전극(21 내지 24)의 총수보다도 적게 되어 있다. 적층 콘덴서 C9에서는 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(31, 32, 34)의 수를 3개로 하여, 제 2 내부 전극(31 내지 34)의 총수보다도 적게 되어 있다. 따라서, 적층 콘덴서 C9는 모든 내부 전극이 대응하는 단자 전극에 인출 도체를 통하여 접속되어 있는 종래의 적층 콘덴서에 비하여, 등가 직렬 저항이 커진다.
적층 콘덴서 C9는 적층 콘덴서 C4에 비하여, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 직접 접속되는 제 1 내부 전극(22, 24)의 수가 많고, 이들의 인출 도체(25)는 제 1 단자 전극(3)에 대하여 병렬 접속된다. 또한, 인출 도체(35)를 통하여 제 2 단자 전극(5)에 직접 접속되는 제 2 내부 전극(31, 32, 34)이 많고, 이들의 인출 도체(35)는 제 2 단자 전극(5)에 대하여 병렬 접속된다. 따라서, 적층 콘덴서 C9의 등가 직렬 저항은 적층 콘덴서 C4에 비하여 등가 직렬 저항이 작아진다.
이상과 같이, 본 실시예에 따르면, 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되는 제 1 내부 전극(22, 24)의 수와 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되는 제 2 내부 전극(31, 32, 34)의 수를 각각 조정함으로써, 적층 콘덴서 C9의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
(제 10 실시예)
도 19 및 도 20을 참조하여, 제 10 실시예에 따른 적층 콘덴서 C10의 구성에 관해서 설명한다. 도 19는 제 10 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 20은 제 10 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 19에 있어서, 유전체층(11 내지 19, 73, 83)에 상당하는 영역의 빗금은 생략하고 있다.
적층 콘덴서 C10는 도 19에 도시되는 바와 같이, 적층체(60)와, 상기 적층체(60)에 형성된 제 1 및 제 2 단자 전극(3, 5)을 구비한다. 적층체(60)는 도 20에도 도시되는 바와 같이, 제 1 내지 제 3 콘덴서부(61, 71, 81)를 포함하고 있다. 제 1 콘덴서부(61)는 제 2 콘덴서부(71)와 제 3 콘덴서부(81)와의 사이에 위치하고 있다. 제 1 단자 전극(3)은 적층체(60)의 측면(60a) 쪽에 위치하고 있다. 제 2 단자 전극(5)은 적층체(60)의 측면(60b) 쪽에 위치하고 있다.
우선, 제 1 콘덴서부(61)의 구성에 대하여 설명한다. 제 1 콘덴서부(61)는 제 5 실시예에 따른 적층 콘덴서 C5에 있어서의 적층체(1)와, 유전체층(19)의 점을 제외하고 동일한 구성을 갖고 있다. 즉, 제 1 콘덴서부(61)는 복수(본 실시예로서는, 8층)의 유전체층(11 내지 18)과, 복수(본 실시예에서는 각 4층)의 제 1 및 제 2 내부 전극(21 내지 24, 31 내지 34)이 교대로 적층됨으로써 구성된다. 제 1 콘덴서부(61)에서는 4개의 제 1 내부 전극(21 내지 24) 중 2개의 제 1 내부 전극(21, 24)이 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 제 1 콘덴서부(61)에서는 4개의 제 2 내부 전극(31 내지 34) 중 2개의 제 2 내부 전극(31, 34)이 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다.
다음에, 제 2 콘덴서부(71)의 구성에 관해서 설명한다. 제 2 콘덴서부(71)는 복수(본 실시예에서는 5층)의 유전체층(73)과, 복수(본 실시예에서는 각 2층)의 제 1 및 제 2 내부 전극(75, 77)이 교대로 적층됨으로써 구성된다. 각 제 1 내부 전극(75)은 인출 도체(76)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 인출 도체(76)는 각 제 1 내부 전극(75)과 일체로 형성되어 있고, 적층체(60)의 측면(60a)에 도달하도록, 제 1 내부 전극(75)으로부터 각각 신장하고 있다. 각 제 2 내부 전극(77)은 인출 도체(78)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 인출 도체(78)는 각 제 2 내부 전극(77)과 일체로 형성되어 있고, 적층체(60)의 측면(60b)에 도달하도록, 제 2 내부 전극(77)으로부터 각각 신장하고 있다.
다음에, 제 3 콘덴서부(81)의 구성에 대하여 설명한다. 제 3 콘덴서부(81)는 복수(본 실시예에서는 4층)의 유전체층(83)과, 복수(본 실시예에서는, 각 2층)의 제 1 및 제 2 내부 전극(85, 87)이 교대로 적층됨으로써 구성된다. 각 제 1 내부 전극(85)은 인출 도체(86)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 인출 도체(86)는 각 제 1 내부 전극(85)과 일체로 형성되어 있고, 적층체(60)의 측면(60a)에 도달하도록, 제 1 내부 전극(85)으로부터 각각 신장하고 있다. 각 제 2 내부 전극(87)은 인출 도체(88)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다. 인출 도체(88)는 각 제 2 내부 전극(87)과 일체로 형성되어 있고, 적층체(60)의 측면(60b)에 도달하도록, 제 2 내부 전극(87)으로부터 각각 신장하고 있다.
실제의 적층 콘덴서 C10에서는 유전체층(11 내지 18, 73, 83)의 사이의 경계를 눈으로 인식할 수 없을 정도로 일체화되어 있다. 제 1 콘덴서부(61)의 내부 전극(21 내지 24)은 단자 전극(3)을 통하여 제 2 및 제 3 콘덴서부(71, 81)의 내부 전극(75, 85)과 전기적으로 접속된다. 제 1 콘덴서부(61)의 내부 전극(31 내지 34)은 단자 전극(5)을 통하여 제 2 및 제 3 콘덴서부(71, 81)의 내부 전극(77, 87)과 전기적으로 접속된다.
이상과 같이, 본 실시예에서는 제 1 콘덴서부(61)를 갖는 것에 의해, 제 5 실시예에 있어서 기재한 바와 같이, 적층 콘덴서 C10의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
(제 11 실시예)
도 21 및 도 22를 참조하여, 제 11 실시예에 따른 적층 콘덴서 C11의 구성에 관해서 설명한다. 제 11 실시예에 따른 적층 콘덴서 C11는 제 1 콘덴서부(61)의 구성의 점에서 제 10 실시예에 따른 적층 콘덴서 C10와 상이하다. 도 21은 제 11 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 22는 제 11 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 21에 있어서, 유전체층(11 내지 19, 73, 83)에 상당하는 영역의 빗금은 생략하고 있다.
제 1 콘덴서부(61)는 제 7 실시예에 따른 적층 콘덴서 C7에 있어서의 적층체(1)와, 유전체층(19)의 점을 제외하고 같은 구성을 갖고 있다. 즉, 제 1 콘덴서부(61)는 복수(본 실시예에서는 8층)의 유전체층(11 내지 18)과, 복수(본 실시예에서는 각 4층)의 제 1 및 제 2 내부 전극(21 내지 24, 31 내지 34)이 교대로 적층됨으로써 구성된다. 제 1 콘덴서부(61)에서는 4개의 제 1 내부 전극(21 내지 24) 중 2개의 제 1 내부 전극(22, 23)이 인출 도체(25)를 통하여 제 1의 단자 전극(3)에 전기적으로 접속되어 있다. 제 1 콘덴서부(61)에서는 4개의 제 2 내부 전극(31 내지 34) 중 2개의 제 2 내부 전극(31, 32)이 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다.
이상과 같이, 본 실시예에서는 제 1 콘덴서부(61)를 가짐으로써, 제 7 실시예에 있어서 기재한 바와 같이, 적층 콘덴서 C11의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하게 또한 정밀도 좋게 할 수 있다.
(제 12 실시예)
도 23 및 도 24를 참조하여, 제 12 실시예에 따른 적층 콘덴서 C12의 구성에 관해서 설명한다. 제 12 실시예에 따른 적층 콘덴서 C12는 제 1 콘덴서부(61)의 구성의 점에서 제 10 실시예에 따른 적층 콘덴서 C10와 상이하다. 도 23은 제 12 실시예에 따른 적층 콘덴서의 단면 구성을 설명하기 위한 도면이다. 도 24는 제 12 실시예에 따른 적층 콘덴서에 포함되는 적층체의 분해사시도이다. 도 23에 있어서, 유전체층(11 내지 19, 73, 83)에 상당하는 영역의 빗금은 생략하고 있다.
제 1 콘덴서부(61)는 제 4 실시예에 따른 적층 콘덴서 C4에 있어서의 적층체(1)와, 유전체층(19)의 점을 제외하고 동일한 구성을 갖고 있다. 즉, 제 1 콘덴서부(61)는 복수(본 실시예에서는 8층)의 유전체층(11 내지 18)과, 복수(본 실시예에서는 각 4층)의 제 1 및 제 2 내부 전극(21 내지 24, 31 내지 34)이 교대로 적층됨으로써 구성된다. 제 1 콘덴서부(61)에서는 4개의 제 1 내부 전극(21 내지 24) 중 1개의 제 1 내부 전극(24)이 인출 도체(25)를 통하여 제 1 단자 전극(3)에 전기적으로 접속되어 있다. 제 1 콘덴서부(61)에서는 4개의 제 2 내부 전극(31 내지 34) 중 1개의 제 2 내부 전극(32)이 인출 도체(35)를 통하여 제 2 단자 전극(5)에 전기적으로 접속되어 있다.
이상과 같이, 본 실시예에서는 제 1 콘덴서부(61)를 가짐으로써, 제 4 실시예에 있어서 기재한 바와 같이, 적층 콘덴서 C12의 등가 직렬 저항이 소망의 값으로 설정되기 때문에, 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
제 1 콘덴서부(61)의 구성으로서, 제 1 내지 제 3, 제 6, 제 8 및 제 9 실시예에 따른 적층 콘덴서 C1 내지 C3, C6, C8, C9의 적층체(1)와 동일한 구성(단, 유전체층(19)을 제외한다)을 채용하여도 좋다.
제 1 내지 제 12 실시예에 있어서는, 인출 도체(25, 35)를 통하여 단자 전극(3, 5)에 직접 접속되는 내부 전극의 수 및 적층 방향에서의 위치의 적어도 어느 한쪽을 조정함으로써, 각 적층 콘덴서 C1 내지 C12의 등가 직렬 저항이 소망의 값으로 설정하고 있다. 이 결과, 각 적층 콘덴서 C1 내지 C12의 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
상술한 제 1 내부 전극(21 내지 24)의 수의 조정은, 1개 이상에서 제 1 내부 전극(21 내지 24)의 총수보다 1개 적은 수 이하의 범위로 할 수 있다. 상술한 제 2 내부 전극(31 내지 34)의 수의 조정은 1개 이상에서 제 2 내부 전극(31 내지 34)의 총수보다 1개 적은 수 이하의 범위로 할 수 있다. 인출 도체(25)를 통하여 단자 전극(3)에 직접 접속되는 제 1 내부 전극의 수와, 인출 도체(35)를 통하여 단자 전극(5)에 직접 접속되는 제 2 내부 전극의 수와는 달라도 좋다.
또한, 스루홀 도체(51a) 내지(57a, 51b 내지 57b)의 수를 조정하여, 각 적층 콘덴서 C1 내지 C12의 등가 직렬 저항이 소망의 값으로 설정하도록 하여도 좋다. 이 경우, 각 적층 콘덴서 C1 내지 C12의 등가 직렬 저항의 제어를 보다 한층 정밀도 좋게 할 수 있다.
스루홀 도체(51a 내지 57a, 51b 내지 57b)의 수를 조정하는 하나의 예를, 도 25에 도시한다. 도 25에 도시된 적층 콘덴서의 적층체(90)에서는 제 1 실시예에 따른 적층 콘덴서 C1에 있어서의 스루홀 도체(51a 내지 57a, 51b 내지 57b)의 수를 각각 3개로 설정함으로써, 등가 직렬 저항을 소망의 값으로 설정하고 있다. 따라서, 제 1 내부 전극(21 내지 24)끼리는 3개의 통전 경로를 통하여 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)끼리도 3개의 통전 경로를 통하여 전기적으로 접속되게 된다.
또한, 각 스루홀 도체(51a 내지 57a, 51b 내지 57b)를 형성하는 위치는 도 26에 도시되는 바와 같이, 각 스루홀 도체(51a 내지 57a, 51b 내지 57b)가 형성된 각각의 유전체층(11 내지 18) 상에 위치하는 내부 전극(21 내지 24, 31 내지 34)의 외측 윤곽의 외측으로 하여도 좋다. 도 26에 도시된 적층 콘덴서의 적층체(92)에서는 제 1 실시예에 따른 적층 콘덴서 C1에 있어서의 스루홀 도체(51a) 내지(57a, 51b 내지 57b)의 수를 각각 2개로 설정함으로써, 등가 직렬 저항을 소망의 값으로 설정하고 있다. 따라서, 제 1 내부 전극(21 내지 24)끼리는 2개의 통전 경로를 통하여 전기적으로 접속되게 되고, 제 2 내부 전극(31 내지 34)끼리도 2개의 통전 경로를 통하여 전기적으로 접속되게 된다.
이상, 본 발명의 적합한 실시예에 관해서 상세하게 설명하였지만, 본 발명은 상기 실시예 및 변형예에 한정되지 않는다. 예를 들면, 유전체층(11 내지 19, 73, 83)의 적층수 및 제 1 및 제 2 내부 전극(21 내지 24, 75, 77, 31 내지 34, 85, 87)의 적층수는 상술한 실시예에 기재된 수에 한정되지 않는다. 인출 도체(25, 35)를 통하여 단자 전극(3, 5)에 직접 접속되는 내부 전극의 수 및 적층 방향에서의 위치는 상술한 실시예에 기재된 수 및 위치에 한정되지 않는다. 제 1 콘덴서부(61)의 수 및 적층 방향에서의 위치도 상술한 실시예에 기재된 수 및 위치에 한정되지 않는다.
또한, 본 발명을, 도 27에 도시되는 바와 같이, 어레이(array) 형상의 적층 콘덴서에 적용하여도 좋다. 어레이 형상의 적층 콘덴서는 적층체(94)를 구비하고 있고, 상기 적층체(94)에는 4개의 콘덴서부가 병렬 배치되어 있다.
따라서 전술한 본 발명으로부터 본 발명은 여러 가지 방법으로 변경될 수 있다는 것은 명백하다. 그러한 변경은 본 발명의 정신 및 범위를 벗어나는 것으로 간주되어서는 안되며, 그러한 변경은 모두 당업자에게는 명백히 이해되듯이 청구범위내에 포함되는 것으로 생각된다.
본 발명에 의하여, 유전체층 및 내부 전극의 적층수를 동일한 것으로 하더라도, 내부 전극을 스루홀 도체로 접속하고 또한 인출 도체의 수를 바꿈으로써 등가 직렬 저항을 소망의 값으로 조절하게 되고, 등가 직렬 저항의 제어를 용이하게 또한 정밀도 좋게 할 수 있다. 또한, 본 발명은 내부 전극을 스루홀 도체로 접속하고 또한 적층체의 적층 방향에서의 인출 도체의 위치를 바꾸어, 등가 직렬 저항을 소망의 값으로 조절하는 것이 가능해진다. 특히, 인출 도체의 수를 내부 전극의 수보다도 적게 하면, 등가 직렬 저항을 크게 하는 방향에서의 조정이 가능해진다.

Claims (12)

  1. 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서에 있어서,
    상기 복수의 내부 전극은 교대로 배치되는 복수의 제 1 내부 전극과 복수의 제2 내부 전극을 포함하고,
    상기 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고,
    상기 복수의 제 1 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,
    상기 복수의 제 2 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,
    상기 복수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되고,
    상기 복수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되고,
    상기 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되는 상기 제 1 내부 전극의 수와 상기 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되는 상기 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항이 미리 정해진 값으로 설정되어 있는 적층 콘덴서.
  2. 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서에 있어서,
    상기 복수의 내부 전극은 교대로 배치되는 복수의 제 1 내부 전극과 복수의 제 2 내부 전극을 포함하고,
    상기 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고,
    상기 복수의 제 1 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,
    상기 복수의 제 2 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,
    상기 복수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되고,
    상기 복수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되고,
    상기 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되는 상기 제 1 내부 전극의 상기 적층체의 적층 방향에서의 위치와 상기 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되는 상기 제 2 내부 전극의 상기 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항이 미리 정해진 값으로 설정되어 있는 적층 콘덴서.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 제 1 내부 전극끼리를 전기적으로 접속하는 상기 스루홀 도체의 수와 상기 복수의 제 2 내부 전극끼리를 전기적으로 접속하는 상기 스루홀 도체의 수를 각각 더욱 조정함으로써, 등가 직렬 저항이 미리 정해진 값으로 설정되어 있는 적층 콘덴서.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 제 1 내부 전극끼리는 병렬 접속되어 있고,
    상기 복수의 제 2 내부 전극끼리는 병렬 접속되어 있는 적층 콘덴서.
  5. 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서에 있어서,
    교대로 배치되는 제 1 수의 제 1 내부 전극과 제 2 수의 제 2 내부 전극을 상기 복수의 내부 전극으로서 포함하는 콘덴서부를 가지고,
    상기 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고,
    상기 제 1 수의 제 1 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,
    상기 제 2 수의 제 2 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,
    상기 제 1 수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되고,
    상기 제 2 수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되고,
    상기 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되는 상기 제 1 내부 전극의 수와 상기 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되는 상기 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항이 미리 정해진 값으로 설정되어 있는 적층 콘덴서.
  6. 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서에 있어서,
    교대로 배치되는 제 1 수의 제 1 내부 전극과 제 2 수의 제 2 내부 전극을 상기 복수의 내부 전극으로서 포함하는 콘덴서부를 가지고,
    상기 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고,
    상기 제 1 수의 제 1 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,
    상기 제 2 수의 제 2 내부 전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,
    상기 제 1 수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되고,
    상기 제 2 수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되고,
    상기 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되는 상기 제 1 내부 전극의 상기 적층체의 적층 방향에서의 위치와 상기 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되는 상기 제 2 내부 전극의 상기 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항이 미리 정해진 값으로 설정되어 있는 적층 콘덴서.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 수의 제 1 내부 전극끼리를 전기적으로 접속하는 상기 스루홀 도체의 수와 상기 제 2 수의 제 2 내부 전극끼리를 전기적으로 접속하는 상기 스루홀 도체의 수를 각각 더욱 조정함으로써, 등가 직렬 저항이 미리 정해진 값으로 설정되어 있는 적층 콘덴서.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 수의 제 1 내부 전극끼리는 병렬 접속되어 있고,
    상기 제 2 수의 제 2 내부 전극끼리는 병렬 접속되어 있는 적층 콘덴서.
  9. 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법에 있어서,
    상기 복수의 내부 전극은 교대로 배치되는 복수의 제 1 내부 전극과 복수의 제 2 내부 전극을 포함하고,
    상기 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고,
    상기 복수의 제 1 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,
    상기 복수의 제 2 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,
    상기 복수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극을 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속하고,
    상기 복수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극을 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속하고,
    상기 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되는 상기 제 1 내부 전극의 수와 상기 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되는 상기 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항을 미리 정해진 값으로 설정하는 적층 콘덴서의 등가 직렬 저항 조정 방법.
  10. 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법에 있어서,
    상기 복수의 내부 전극은 교대로 배치되는 복수의 제 1 내부 전극과 복수의 제 2 내부 전극을 포함하고,
    상기 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고,
    상기 복수의 제 1 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,
    상기 복수의 제 2 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,
    상기 복수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극을 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속하고,
    상기 복수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극을 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속하고,
    상기 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되는 상기 제 1 내부 전극의 상기 적층체의 적층 방향에서의 위치와 상기 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되는 상기 제 2 내부 전극의 상기 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항을 미리 정해진 값으로 설정하는 적층 콘덴서의 등가 직렬 저항 조정 방법.
  11. 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법에 있어서,
    교대로 배치되는 제 1 수의 제 1 내부 전극과 제 2 수의 제 2 내부 전극을 상기 복수의 내부 전극으로서 포함하는 콘덴서부를 갖고,
    상기 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고,
    상기 제 1 수의 제 1 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,
    상기 제 2 수의 제 2 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,
    상기 제 1 수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 수보다도 1개 적은 수 이하의 제 1 내부 전극을 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속하고,
    상기 제 2 수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 수보다도 1개 적은 수 이하의 제 2 내부 전극을 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속하고,
    상기 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되는 상기 제 1 내부 전극의 수와 상기 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되는 상기 제 2 내부 전극의 수를 각각 조정함으로써, 등가 직렬 저항을 미리 정해진 값으로 설정하는 적층 콘덴서의 등가 직렬 저항 조정 방법.
  12. 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법에 있어서,
    교대로 배치되는 제 1 수의 제 1 내부 전극과 제 2 수의 제 2 내부 전극을 상기 복수의 내부 전극으로서 포함하는 콘덴서부를 갖고,
    상기 복수의 단자 전극은 서로 전기적으로 절연된 제 1 및 제 2 단자 전극을 포함하고,
    상기 제 1 수의 제 1 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,
    상기 제 2 수의 제 2 내부 전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,
    상기 제 1 수의 제 1 내부 전극 중 1개 이상에서 상기 제 1 수보다도 1개 적은 수 이하의 제 1 내부 전극을 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속하고,
    상기 제 2 수의 제 2 내부 전극 중 1개 이상에서 상기 제 2 수보다도 1개 적은 수 이하의 제 2 내부 전극을 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속하고,
    상기 인출 도체를 통하여 상기 제 1 단자 전극에 전기적으로 접속되는 상기 제 1 내부 전극의 상기 적층체의 적층 방향에서의 위치와 상기 인출 도체를 통하여 상기 제 2 단자 전극에 전기적으로 접속되는 상기 제 2 내부 전극의 상기 적층체의 적층 방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항을 미리 정해진 값으로 설정하는 적층 콘덴서의 등가 직렬 저항 조정 방법.
KR1020060000056A 2005-01-13 2006-01-02 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 KR101130986B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005006644A JP4167231B2 (ja) 2005-01-13 2005-01-13 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JPJP-P-2005-00006644 2005-01-13

Publications (2)

Publication Number Publication Date
KR20060082795A KR20060082795A (ko) 2006-07-19
KR101130986B1 true KR101130986B1 (ko) 2012-03-28

Family

ID=36653009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060000056A KR101130986B1 (ko) 2005-01-13 2006-01-02 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법

Country Status (5)

Country Link
US (1) US7388737B2 (ko)
JP (1) JP4167231B2 (ko)
KR (1) KR101130986B1 (ko)
CN (1) CN100587866C (ko)
TW (1) TW200634870A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4230469B2 (ja) * 2005-03-31 2009-02-25 Ｔｄｋ株式会社 積層コンデンサ
US8388345B2 (en) * 2005-04-13 2013-03-05 Clifford J. Ruddle Method for cleaning a root canal system
US7697262B2 (en) 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4335237B2 (ja) * 2006-07-21 2009-09-30 Ｔｄｋ株式会社 貫通型積層コンデンサ
JP4364892B2 (ja) 2006-08-09 2009-11-18 Ｔｄｋ株式会社 積層型フィルタ
JP4364894B2 (ja) 2006-08-29 2009-11-18 Ｔｄｋ株式会社 積層型フィルタ
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
JP4475298B2 (ja) * 2007-07-09 2010-06-09 Ｔｄｋ株式会社 積層コンデンサ
KR100925603B1 (ko) * 2007-09-28 2009-11-06 삼성전기주식회사 적층형 캐패시터
WO2009066507A1 (ja) * 2007-11-22 2009-05-28 Murata Manufacturing Co., Ltd. 積層セラミック電子部品
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
US20100188799A1 (en) * 2009-01-28 2010-07-29 Avx Corporation Controlled esr low inductance capacitor
KR101141328B1 (ko) 2009-03-17 2012-05-03 삼성전기주식회사 적층형 칩 캐패시터, 적층형 칩 캐패시터 어셈블리 및 그 제조방법
KR100946101B1 (ko) * 2009-08-24 2010-03-10 삼성전기주식회사 적층형 캐패시터
US20130334657A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Planar interdigitated capacitor structures and methods of forming the same
US9418788B2 (en) * 2014-03-16 2016-08-16 Apple Inc. Precision half cell for sub-FEMTO unit cap and capacitive DAC architecture in SAR ADC
KR102037265B1 (ko) * 2014-12-12 2019-11-26 삼성전기주식회사 적층세라믹 커패시터 및 그 제조방법
KR102505445B1 (ko) * 2016-07-04 2023-03-03 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
KR101867982B1 (ko) * 2016-07-20 2018-06-18 삼성전기주식회사 커패시터 및 그 실장 기판
JP6914066B2 (ja) * 2017-03-21 2021-08-04 株式会社村田製作所 積層型電子部品
KR102126414B1 (ko) * 2018-10-05 2020-06-24 삼성전기주식회사 적층 세라믹 전자부품
KR20190116124A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251180A (ja) 1998-03-03 1999-09-17 Tdk Corp 積層コンデンサ
JP2002025851A (ja) * 2000-05-09 2002-01-25 Innochips Technology:Kk 低インダクタンス型積層チップおよびその製造方法
JP2004047983A (ja) * 2002-06-06 2004-02-12 Avx Corp 多層セラミックコンデンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369545A (en) * 1993-06-30 1994-11-29 Intel Corporation De-coupling capacitor on the top of the silicon die by eutectic flip bonding
JP3336954B2 (ja) * 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
US6327134B1 (en) * 1999-10-18 2001-12-04 Murata Manufacturing Co., Ltd. Multi-layer capacitor, wiring board, and high-frequency circuit
JP4332634B2 (ja) * 2000-10-06 2009-09-16 Ｔｄｋ株式会社 積層型電子部品
JP4287822B2 (ja) * 2005-01-25 2009-07-01 Ｔｄｋ株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251180A (ja) 1998-03-03 1999-09-17 Tdk Corp 積層コンデンサ
JP2002025851A (ja) * 2000-05-09 2002-01-25 Innochips Technology:Kk 低インダクタンス型積層チップおよびその製造方法
JP2004047983A (ja) * 2002-06-06 2004-02-12 Avx Corp 多層セラミックコンデンサ

Also Published As

Publication number Publication date
CN100587866C (zh) 2010-02-03
CN1805087A (zh) 2006-07-19
US20060152886A1 (en) 2006-07-13
US7388737B2 (en) 2008-06-17
JP2006196685A (ja) 2006-07-27
JP4167231B2 (ja) 2008-10-15
TW200634870A (en) 2006-10-01
KR20060082795A (ko) 2006-07-19

Similar Documents

Publication Publication Date Title
KR101130986B1 (ko) 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법
KR101145192B1 (ko) 적층 콘덴서
KR101148893B1 (ko) 적층콘덴서, 및 적층콘덴서의 등가직렬저항 조정방법
KR100899300B1 (ko) 적층 콘덴서 어레이
US7298604B2 (en) Multilayer capacitor and method of adjusting equivalent series resistance of multilayer capacitor
US7145429B1 (en) Multilayer capacitor
US7088569B1 (en) Multilayer capacitor
US7099138B1 (en) Multilayer capacitor
US7283348B2 (en) Multilayer capacitor
KR101046542B1 (ko) 관통형 적층 콘덴서 어레이
KR101020530B1 (ko) 적층 콘덴서 어레이
JP4475298B2 (ja) 積層コンデンサ
JP4335237B2 (ja) 貫通型積層コンデンサ
KR101369819B1 (ko) 적층형 필터
US7652869B2 (en) Multilayer capacitor
KR101027308B1 (ko) 적층 콘덴서 어레이
JP4231036B2 (ja) 積層コンデンサ
JP2008199047A (ja) 積層コンデンサの実装構造
JP2010068012A (ja) 積層コンデンサアレイ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 9