KR20060082795A - 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 - Google Patents
적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 Download PDFInfo
- Publication number
- KR20060082795A KR20060082795A KR1020060000056A KR20060000056A KR20060082795A KR 20060082795 A KR20060082795 A KR 20060082795A KR 1020060000056 A KR1020060000056 A KR 1020060000056A KR 20060000056 A KR20060000056 A KR 20060000056A KR 20060082795 A KR20060082795 A KR 20060082795A
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrodes
- electrically connected
- electrodes
- multilayer capacitor
- terminal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 278
- 238000000034 method Methods 0.000 title claims description 25
- 239000004020 conductor Substances 0.000 claims abstract description 366
- 238000003475 lamination Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 21
- 230000012447 hatching Effects 0.000 description 12
- 239000002131 composite material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
Claims (12)
- 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자전극을 구비한 적층 콘덴서에 있어서,상기 복수의 내부전극은 교대로 배치되는 복수의 제 1 내부전극과 복수의 제2 내부전극을 포함하고,상기 복수의 단자전극은 서로 전기적으로 절연된 제 1 및 제 2 단자전극을 포함하고,상기 복수의 제 1 내부전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,상기 복수의 제 2 내부전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,상기 제 1 내부전극 중 1개 이상에서 상기 제 1 내부전극의 총수보다도 1개 적은 수 이하의 제 1 내부전극은 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되고,상기 복수의 제 2 내부전극 중 1개 이상에서 상기 제 2 내부전극의 총수보다도 1개 적은 수 이하의 제 2 내부전극은 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되고,상기 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되는 상기 제 1 내부전극의 수와 상기 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되는 상기 제 2 내부전극의 수를 각각 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되어 있는 적층 콘덴서.
- 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자전극을 구비한 적층 콘덴서에 있어서,상기 복수의 내부전극은 교대로 배치되는 복수의 제 1 내부전극과 복수의 제 2 내부전극을 포함하고,상기 복수의 단자전극은 서로 전기적으로 절연된 제 1 및 제 2 단자전극을 포함하고,상기 복수의 제 1 내부전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,상기 복수의 제 2 내부전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,상기 복수의 제 1 내부전극 중 1개 이상에서 상기 제 1 내부전극의 총수보다도 1개 적은 수 이하의 제 1 내부전극은 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되고,상기 복수의 제 2 내부전극 중 1개 이상에서 상기 제 2 내부전극의 총수보다도 1개 적은 수 이하의 제 2 내부전극은 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되고,상기 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되는 상기 제 1 내부전극의 상기 적층체의 적층방향에서의 위치와 상기 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되는 상기 제 2 내부전극의 상기 적층체의 적층방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되어 있는 적층 콘덴서.
- 제 1 항 또는 제 2 항에 있어서, 상기 복수의 제 1 내부전극끼리를 전기적으로 접속하는 상기 스루홀 도체의 수와 상기 복수의 제 2 내부전극끼리를 전기적으로 접속하는 상기 스루홀 도체의 수를 각각 더욱 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되어 있는 적층 콘덴서.
- 제 1 항 또는 제 2 항에 있어서, 상기 복수의 제 1 내부전극끼리는 병렬 접속되어 있고,상기 복수의 제 2 내부전극끼리는 병렬 접속되어 있는 적층 콘덴서.
- 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자전극을 구비한 적층 콘덴서에 있어서,교대로 배치되는 제 1 수의 제 1 내부전극과 제 2 수의 제 2 내부전극을 상기 복수의 내부전극으로서 포함하는 콘덴서부를 갖고 있고,상기 복수의 단자전극은 서로 전기적으로 절연된 제 1 및 제 2 단자전극을 포함하고,상기 제 1 수의 제 1 내부전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,상기 제 2 수의 제 2 내부전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,상기 제 1 수의 제 1 내부전극 중 1개 이상에서 상기 제 1 수보다도 1개 적은 수 이하의 제 1 내부전극은 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되고,상기 제 2 수의 제 2 내부전극 중 1개 이상에서 상기 제 2 수보다도 1개 적은 수 이하의 제 2 내부전극은 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되고,상기 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되는 상기 제 1 내부전극의 수와 상기 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되는 상기 제 2 내부전극의 수를 각각 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되어 있는 적층 콘덴서.
- 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자전극을 구비한 적층 콘덴서에 있어서,교대로 배치되는 제 1 수의 제 1 내부전극과 제 2 수의 제 2 내부전극을 상기 복수의 내부전극으로서 포함하는 콘덴서부를 갖고 있고,상기 복수의 단자전극은 서로 전기적으로 절연된 제 1 및 제 2 단자전극을 포함하고,상기 제 1 수의 제 1 내부전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,상기 제 2 수의 제 2 내부전극은 스루홀 도체를 통하여 서로 전기적으로 접속되고,상기 제 1 수의 제 1 내부전극 중 1개 이상에서 상기 제 1 수보다도 1개 적은 수 이하의 제 1 내부전극은 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되고,상기 제 2 수의 제 2 내부전극 중 1개 이상에서 상기 제 2 수보다도 1개 적은 수 이하의 제 2 내부전극은 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되고,상기 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되는 상기 제 1 내부전극의 상기 적층체의 적층방향에서의 위치와 상기 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되는 상기 제 2 내부전극의 상기 적층체의 적층방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되어 있는 적층 콘덴서.
- 제 5 항 또는 제 6 항에 있어서, 상기 제 1 수의 제 1 내부전극끼리를 전기적으로 접속하는 상기 스루홀 도체의 수와 상기 제 2 수의 제 2 내부전극끼리를 전기적으로 접속하는 상기 스루홀 도체의 수를 각각 더욱 조정함으로써, 등가 직렬 저항이 소망의 값으로 설정되어 있는 적층 콘덴서.
- 제 5 항 또는 제 6 항에 있어서, 상기 제 1 수의 제 1 내부전극끼리는 병렬 접속되어 있고,상기 제 2 수의 제 2 내부전극끼리는 병렬 접속되어 있는 적층 콘덴서.
- 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법에 있어서,상기 복수의 내부전극은 교대로 배치되는 복수의 제 1 내부전극과 복수의 제 2 내부전극을 포함하고,상기 복수의 단자전극은 서로 전기적으로 절연된 제 1 및 제 2 단자전극을 포함하고 있고,상기 복수의 제 1 내부전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,상기 복수의 제 2 내부전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,상기 복수의 제 1 내부전극 중 1개 이상에서 상기 제 1 내부전극의 총수보다도 1개 적은 수 이하의 제 1 내부전극을 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속하고,상기 복수의 제 2 내부전극 중 1개 이상에서 상기 제 2 내부전극의 총수보다도 1개 적은 수 이하의 제 2 내부전극을 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속하고,상기 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되는 상기 제 1 내부전극의 수와 상기 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되는 상기 제 2 내부전극의 수를 각각 조정함으로써, 등가 직렬 저항을 소망의 값으로 설정하는 적층 콘덴서의 등가 직렬 저항 조정 방법.
- 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법에 있어서,상기 복수의 내부전극은 교대로 배치되는 복수의 제 1 내부전극과 복수의 제 2 내부전극을 포함하고,상기 복수의 단자전극은 서로 전기적으로 절연된 제 1 및 제 2 단자전극을 포함하고 있고,상기 복수의 제 1 내부전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,상기 복수의 제 2 내부전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,상기 복수의 제 1 내부전극 중 1개 이상에서 상기 제 1 내부전극의 총수보다 도 1개 적은 수 이하의 제 1 내부전극을 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속하고,상기 복수의 제 2 내부전극 중 1개 이상에서 상기 제 2 내부전극의 총수보다도 1개 적은 수 이하의 제 2 내부전극을 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속하고,상기 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되는 상기 제 1 내부전극의 상기 적층체의 적층방향에서의 위치와 상기 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되는 상기 제 2 내부전극의 상기 적층체의 적층방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항을 소망의 값으로 설정하는 적층 콘덴서의 등가 직렬 저항 조정 방법.
- 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법에 있어서,교대로 배치되는 제 1 수의 제 1 내부전극과 제 2 수의 제 2 내부전극을 상기 복수의 내부전극으로서 포함하는 콘덴서부를 갖고,상기 복수의 단자전극은 서로 전기적으로 절연된 제 1 및 제 2 단자전극을 포함하고 있고,상기 제 1 수의 제 1 내부전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,상기 제 2 수의 제 2 내부전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,상기 제 1 수의 제 1 내부전극 중 1개 이상에서 상기 제 1 수보다도 1개 적은 수 이하의 제 1 내부전극을 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속하고,상기 제 2 수의 제 2 내부전극 중 1개 이상에서 상기 제 2 수보다도 1개 적은 수 이하의 제 2 내부전극을 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속하고,상기 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되는 상기 제 1 내부전극의 수와 상기 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되는 상기 제 2 내부전극의 수를 각각 조정함으로써, 등가 직렬 저항을 소망의 값으로 설정하는 적층 콘덴서의 등가 직렬 저항 조정 방법.
- 복수의 유전체층과 복수의 내부전극이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자전극을 구비한 적층 콘덴서의 등가 직렬 저항 조정 방법에 있어서,교대로 배치되는 제 1 수의 제 1 내부전극과 제 2 수의 제 2 내부전극을 상기 복수의 내부전극으로서 포함하는 콘덴서부를 갖고,상기 복수의 단자전극은 서로 전기적으로 절연된 제 1 및 제 2 단자전극을 포함하고 있고,상기 제 1 수의 제 1 내부전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,상기 제 2 수의 제 2 내부전극을 스루홀 도체를 통하여 서로 전기적으로 접속하고,상기 제 1 수의 제 1 내부전극 중 1개 이상에서 상기 제 1 수보다도 1개 적은 수 이하의 제 1 내부전극을 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속하고,상기 제 2 수의 제 2 내부전극 중 1개 이상에서 상기 제 2 수보다도 1개 적은 수 이하의 제 2 내부전극을 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속하고,상기 인출 도체를 통하여 상기 제 1 단자전극에 전기적으로 접속되는 상기 제 1 내부전극의 상기 적층체의 적층방향에서의 위치와 상기 인출 도체를 통하여 상기 제 2 단자전극에 전기적으로 접속되는 상기 제 2 내부전극의 상기 적층체의 적층방향에서의 위치를 각각 조정함으로써, 등가 직렬 저항을 소망의 값으로 설정하는 적층 콘덴서의 등가 직렬 저항 조정 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006644A JP4167231B2 (ja) | 2005-01-13 | 2005-01-13 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
JPJP-P-2005-00006644 | 2005-01-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060082795A true KR20060082795A (ko) | 2006-07-19 |
KR101130986B1 KR101130986B1 (ko) | 2012-03-28 |
Family
ID=36653009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060000056A KR101130986B1 (ko) | 2005-01-13 | 2006-01-02 | 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7388737B2 (ko) |
JP (1) | JP4167231B2 (ko) |
KR (1) | KR101130986B1 (ko) |
CN (1) | CN100587866C (ko) |
TW (1) | TW200634870A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100925603B1 (ko) * | 2007-09-28 | 2009-11-06 | 삼성전기주식회사 | 적층형 캐패시터 |
KR100946101B1 (ko) * | 2009-08-24 | 2010-03-10 | 삼성전기주식회사 | 적층형 캐패시터 |
US9036330B2 (en) | 2009-03-17 | 2015-05-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor and method of fabricating the same |
KR20160071610A (ko) * | 2014-12-12 | 2016-06-22 | 삼성전기주식회사 | 적층세라믹 커패시터 및 그 제조방법 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4230469B2 (ja) * | 2005-03-31 | 2009-02-25 | Tdk株式会社 | 積層コンデンサ |
US8388345B2 (en) * | 2005-04-13 | 2013-03-05 | Clifford J. Ruddle | Method for cleaning a root canal system |
US7697262B2 (en) | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
JP4335237B2 (ja) * | 2006-07-21 | 2009-09-30 | Tdk株式会社 | 貫通型積層コンデンサ |
JP4364892B2 (ja) | 2006-08-09 | 2009-11-18 | Tdk株式会社 | 積層型フィルタ |
JP4364894B2 (ja) | 2006-08-29 | 2009-11-18 | Tdk株式会社 | 積層型フィルタ |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
JP4475298B2 (ja) * | 2007-07-09 | 2010-06-09 | Tdk株式会社 | 積層コンデンサ |
WO2009066507A1 (ja) * | 2007-11-22 | 2009-05-28 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品 |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
US20100188799A1 (en) * | 2009-01-28 | 2010-07-29 | Avx Corporation | Controlled esr low inductance capacitor |
US20130334657A1 (en) * | 2012-06-15 | 2013-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Planar interdigitated capacitor structures and methods of forming the same |
US9418788B2 (en) * | 2014-03-16 | 2016-08-16 | Apple Inc. | Precision half cell for sub-FEMTO unit cap and capacitive DAC architecture in SAR ADC |
KR102505445B1 (ko) * | 2016-07-04 | 2023-03-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 |
KR101867982B1 (ko) * | 2016-07-20 | 2018-06-18 | 삼성전기주식회사 | 커패시터 및 그 실장 기판 |
JP6914066B2 (ja) * | 2017-03-21 | 2021-08-04 | 株式会社村田製作所 | 積層型電子部品 |
KR102126414B1 (ko) * | 2018-10-05 | 2020-06-24 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR20190116124A (ko) | 2019-07-05 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5369545A (en) * | 1993-06-30 | 1994-11-29 | Intel Corporation | De-coupling capacitor on the top of the silicon die by eutectic flip bonding |
JP3511569B2 (ja) | 1998-03-03 | 2004-03-29 | Tdk株式会社 | 積層コンデンサ |
JP3336954B2 (ja) * | 1998-05-21 | 2002-10-21 | 株式会社村田製作所 | 積層コンデンサ |
JP3489728B2 (ja) * | 1999-10-18 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板および高周波回路 |
US6327134B1 (en) * | 1999-10-18 | 2001-12-04 | Murata Manufacturing Co., Ltd. | Multi-layer capacitor, wiring board, and high-frequency circuit |
US6570477B2 (en) * | 2000-05-09 | 2003-05-27 | Innochips Technology | Low inductance multilayer chip and method for fabricating same |
JP4332634B2 (ja) * | 2000-10-06 | 2009-09-16 | Tdk株式会社 | 積層型電子部品 |
US7054136B2 (en) | 2002-06-06 | 2006-05-30 | Avx Corporation | Controlled ESR low inductance multilayer ceramic capacitor |
JP4287822B2 (ja) * | 2005-01-25 | 2009-07-01 | Tdk株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
-
2005
- 2005-01-13 JP JP2005006644A patent/JP4167231B2/ja active Active
- 2005-12-12 US US11/298,761 patent/US7388737B2/en active Active
- 2005-12-13 TW TW094144102A patent/TW200634870A/zh unknown
-
2006
- 2006-01-02 KR KR1020060000056A patent/KR101130986B1/ko active IP Right Grant
- 2006-01-13 CN CN200610001185A patent/CN100587866C/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100925603B1 (ko) * | 2007-09-28 | 2009-11-06 | 삼성전기주식회사 | 적층형 캐패시터 |
US7675733B2 (en) | 2007-09-28 | 2010-03-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
US9036330B2 (en) | 2009-03-17 | 2015-05-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor and method of fabricating the same |
KR100946101B1 (ko) * | 2009-08-24 | 2010-03-10 | 삼성전기주식회사 | 적층형 캐패시터 |
KR20160071610A (ko) * | 2014-12-12 | 2016-06-22 | 삼성전기주식회사 | 적층세라믹 커패시터 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
CN100587866C (zh) | 2010-02-03 |
KR101130986B1 (ko) | 2012-03-28 |
CN1805087A (zh) | 2006-07-19 |
US20060152886A1 (en) | 2006-07-13 |
US7388737B2 (en) | 2008-06-17 |
JP2006196685A (ja) | 2006-07-27 |
JP4167231B2 (ja) | 2008-10-15 |
TW200634870A (en) | 2006-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101130986B1 (ko) | 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법 | |
KR101145192B1 (ko) | 적층 콘덴서 | |
KR101148893B1 (ko) | 적층콘덴서, 및 적층콘덴서의 등가직렬저항 조정방법 | |
KR100899300B1 (ko) | 적층 콘덴서 어레이 | |
US7298604B2 (en) | Multilayer capacitor and method of adjusting equivalent series resistance of multilayer capacitor | |
US6970342B1 (en) | Multilayer capacitor | |
US7099138B1 (en) | Multilayer capacitor | |
US7088569B1 (en) | Multilayer capacitor | |
KR100884499B1 (ko) | 적층 콘덴서 및 그 제조방법 | |
US7283348B2 (en) | Multilayer capacitor | |
JP4475298B2 (ja) | 積層コンデンサ | |
KR101046542B1 (ko) | 관통형 적층 콘덴서 어레이 | |
KR101020530B1 (ko) | 적층 콘덴서 어레이 | |
JP4335237B2 (ja) | 貫通型積層コンデンサ | |
KR101369819B1 (ko) | 적층형 필터 | |
US7652869B2 (en) | Multilayer capacitor | |
KR101027308B1 (ko) | 적층 콘덴서 어레이 | |
US9036330B2 (en) | Multilayer chip capacitor and method of fabricating the same | |
JP4231036B2 (ja) | 積層コンデンサ | |
JP4952779B2 (ja) | 積層コンデンサアレイ | |
JP2008199047A (ja) | 積層コンデンサの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170221 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190305 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200302 Year of fee payment: 9 |