KR101027308B1 - 적층 콘덴서 어레이 - Google Patents

적층 콘덴서 어레이 Download PDF

Info

Publication number
KR101027308B1
KR101027308B1 KR1020080118588A KR20080118588A KR101027308B1 KR 101027308 B1 KR101027308 B1 KR 101027308B1 KR 1020080118588 A KR1020080118588 A KR 1020080118588A KR 20080118588 A KR20080118588 A KR 20080118588A KR 101027308 B1 KR101027308 B1 KR 101027308B1
Authority
KR
South Korea
Prior art keywords
conductor
internal electrodes
internal
internal electrode
electrically connected
Prior art date
Application number
KR1020080118588A
Other languages
English (en)
Other versions
KR20090061579A (ko
Inventor
마사키 토가시
타카시 아오키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20090061579A publication Critical patent/KR20090061579A/ko
Application granted granted Critical
Publication of KR101027308B1 publication Critical patent/KR101027308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

복수의 제 1 내부 전극 중 적어도 하나의 제 1 내부 전극과, 제 2 내부 전극은 적어도 일층의 유전체층을 사이에 두고 서로 대향하도록 위치하고 있다. 제 3 및 제 4 내부 전극은 적어도 일층의 유전체층을 사이에 두고 서로 대향하도록 위치하고 있다. 복수의 제 1 내부 전극은 인출 도체를 통하여 제 1 외부 접속 도체에 전기적으로 접속되어 있다. 제 2 내부 전극은 인출 도체를 통하여 제 2 단자 도체에 전기적으로 접속되어 있다. 제 3 내부 전극은 인출 도체를 통하여 제 3 단자 도체에 전기적으로 접속되어 있다. 제 4 내부 전극은 인출 도체를 통하여 제 4 단자 도체에 전기적으로 접속되어 있다. 복수의 제 1 내부 전극 중, 1개 이상 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 제 1 단자 도체에 전기적으로 접속되어 있다.
내부 전극, 유전체층, 콘덴서, 인출 도체

Description

적층 콘덴서 어레이{Multilayer condenser array}
본 발명은 적층 콘덴서 어레이에 관한 것이다.
전자기기 등이 소형화, 박형화됨에 따라, 이들에 탑재되는 콘덴서의 집적화가 요망되고 있다. 그래서, 1개의 칩 내에 복수의 콘덴서를 포함시킨 콘덴서 어레이가 최근 검토되고 있다. 예를 들면, 복수의 내부 전극이 병설된 내부 전극층과 유전체층이 교대로 적층된 적층체와, 상기 적층체에 형성된 복수의 단자 도체를 구비한 적층 콘덴서 어레이가 알려져 있다(예를 들면, 일본 공개특허공보 제(평)11-26291호 참조).
한편, 디지털 전자기기에 탑재되어 있는 중앙처리장치(CPU)에 공급용의 전원에 있어서는 저전압화가 진행되는 한편으로 부하 전류는 증대하고 있다. 그리고, 부하 전류의 급격한 변화에 대하여 전원 전압의 변동을 허용치 내로 억제하는 것이 대단히 곤란하게 되었기 때문에, 디커플링 콘덴서로서 적층 콘덴서가 전원에 접속되어 있다. 부하 전류의 과도적인 변동 시에 이 적층 콘덴서로부터 CPU에 전류를 공급하고, 전원 전압의 변동을 억제하도록 하고 있다.
최근, CPU의 동작 주파수가 더욱 고주파수화 됨에 따라, 부하 전류는 고속이며 보다 큰 것으로 되어 있다. 이 때문에, 디커플링 콘덴서에 사용되는 적층 콘덴서에는 대용량화와 함께 등가 직렬 저항(ESR)을 크게 하고자 하는 요구가 있다.
그러나, 일본 공개특허공보 제(평)11-26291호에 기재된 적층 콘덴서 어레이에서는 등가 직렬 저항에 대한 검토는 하고 있지 않다.
본 발명은 상기 문제점을 해소하기 위해서 이루어진 것으로, 등가 직렬 저항을 제어하는 것이 가능한 적층 콘덴서 어레이를 제공하는 것을 과제로 한다.
그런데, 일반적인 적층 콘덴서 어레이에 있어서는 모든 내부 전극이 인출 도체를 통하여 대응하는 단자 도체에 접속되어 있다. 이 때문에, 단자 도체에 접속되는 인출 도체가 내부 전극의 수만큼 존재하고 있고, 등가 직렬 저항이 작다. 적층 콘덴서 어레이의 대용량화를 도모하기 위해서 유전체층 및 내부 전극의 적층수를 많게 하면, 인출 도체의 수도 많아진다. 단자 도체에 접속되는 인출 도체의 저항 성분은 단자 도체에 대하여 병렬 접속되기 때문에, 단자 도체에 접속되는 인출 도체의 수가 많아짐에 따라서, 적층 콘덴서 어레이의 등가 직렬 저항이 더욱 작아진다. 예를 들면, 일본 공개특허공보 제(평)11-26291호에 기재된 적층 콘덴서 어레이에 있어서도, 모든 내부 전극이 단자 도체와 직접 접속되어 있기 때문에, 대용량화에 대응하기 위해서 적층수를 늘려 정전 용량을 크게 하면, 등가 직렬 저항이 작아진다. 적층 콘덴서 어레이의 대용량화와, 등가 직렬 저항을 크게 한다는 것은 상반되는 요구이다.
그래서, 본 발명자들은 대용량화와 등가 직렬 저항을 크게 하고자 하는 요구를 만족시킬 수 있는 적층 콘덴서 어레이에 관해서 예의 연구를 하였다. 그 결과, 본 발명자들은 유전체층 및 내부 전극의 적층수를 같게 하여도, 내부 전극을 적층체의 표면에 형성된 외부 접속 도체로 접속하고 또한 인출 도체의 수를 바꿀 수 있다면, 등가 직렬 저항을 원하는 값으로 조절하는 것이 가능해진다는 새로운 사실을 발견하기에 이르렀다. 또한, 본 발명자들은 내부 전극을 적층체의 표면에 형성된 외부 접속 도체로 접속하고 또한 적층체의 적층 방향에서의 인출 도체의 위치를 바꿀 수 있다면, 등가 직렬 저항을 원하는 값으로 조절하는 것이 가능해진다는 새로운 사실을 발견하기에 이르렀다. 특히, 인출 도체의 수를 내부 전극의 수보다도 적게 하면, 등가 직렬 저항을 크게 하는 방향으로의 조정이 가능해진다.
이러한 연구 결과를 토대로 하여, 본 발명에 따른 적층 콘덴서 어레이는 복수의 유전체층이 적층된 적층체와, 적층체에 형성된 복수의 외부 도체를 구비하고, 적층체는 복수의 유전체층의 적층 방향과 직교하는 제 1 방향으로 서로 대향하는 제 1 및 제 2 측면과, 복수의 유전체층의 적층 방향 및 제 1 방향에 직교하는 제 2 방향으로 서로 대향하는 제 3 및 제 4 측면을 갖는 동시에, 복수의 제 1 내부 전극과 제 2 내부 전극을 갖는 제 1 내부 전극군과, 제 3 내부 전극과 제 4 내부 전극을 갖는 제 2 내부 전극군을 포함하고, 복수의 외부 도체는 제 1 및 제 2 측면 중 어느 한쪽 측면에 배치된 제 1 내지 제 4 단자 도체와, 제 3 및 제 4 측면 중 어느 한쪽 측면에 배치된 제 1 외부 접속 도체를 포함하고, 제 1 내부 전극군과 제 2 내부 전극군은 적층체 내에 있어서 제 2 방향에 병치되어 있고, 복수의 제 1 내부 전극 중 적어도 하나의 제 1 내부 전극과, 제 2 내부 전극은 적어도 한층의 유전체층을 사이에 두고 서로 대향하도록 위치하고, 제 3 및 제 4 내부 전극은 적어도 일층의 유전체층을 사이에 두고 서로 대향하도록 위치하고, 복수의 제 1 내부 전극은 인출 도체를 통하여 제 1 외부 접속 도체에 전기적으로 접속되고, 제 2 내부 전극은 인출 도체를 통하여 제 2 단자 도체에 전기적으로 접속되고, 제 3 내부 전극은 인출 도체를 통하여 제 3 단자 도체에 전기적으로 접속되고, 제 4 내부 전극은 인출 도체를 통하여 제 4 단자 도체에 전기적으로 접속되고, 복수의 제 1 내부 전극 중, 1개 이상 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 제 1 단자 도체에 전기적으로 접속되어 있다.
본 발명에 따른 적층 콘덴서 어레이에서는 복수의 제 1 내부 전극 중 일부의 제 1 내부 전극만이 제 1 단자 도체에 인출 도체를 통하여 접속되어 있다. 제 1 단자 도체에 인출 도체를 통하여 접속되는 제 1 내부 전극을 전부가 아니라 일부로 함으로써, 제 1 및 제 2 내부 전극과 유전체층에 의해서 형성되는 콘덴서의 등가 직렬 저항을 제어하는 것이 가능해진다. 본 발명에 의하면, 등가 직렬 저항을 제어하는 것이 가능한 적층 콘덴서 어레이를 제공할 수 있다.
본 발명에서는 제 1 외부 접속 도체가 제 1 내지 제 4 단자 도체가 배치된 측면과는 다른 측면(제 1 또는 제 2 측면)에 배치되어 있다. 이로써, 제 1 내지 제 4 단자 도체와 제 1 외부 접속 도체의 사이에서의 단락(short) 불량의 발생을 억제할 수 있다. 제 1 내지 제 4 단자 도체는 상기 단자 도체가 배치되는 측면에 있어서, 서로의 간격을 비교적 크게 설정할 수 있고, 단자 도체간에서의 단락 불량의 발생도 억제할 수 있다.
바람직하게는 복수의 외부 도체는 제 1 외부 접속 도체가 배치된 측면에 배치된 제 2 외부 접속 도체를 더 포함하고, 제 1 내부 전극군은 제 2 내부 전극을 복수 갖고, 복수의 제 2 내부 전극은 인출 도체를 통하여 제 2 외부 접속 도체에 전기적으로 접속되고, 복수의 제 2 내부 전극 중, 1개 이상 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 제 2 단자 도체에 전기적으로 접속되어 있다. 이 경우, 복수의 제 2 내부 전극 중 일부의 제 2 내부 전극만이 제 2 단자 도체에 인출 도체를 통하여 접속되어 있다. 제 2 단자 도체에 인출 도체를 통하여 접속되는 제 2 내부 전극을 전부가 아닌 일부로 함으로써, 제 1 및 제 2 내부 전극과 유전체층에 의해서 형성되는 콘덴서의 등가 직렬 저항을 한층 더 제어하는 것이 가능해진다. 동일한 측면에 배치되는 제 1 외부 접속 도체와 제 2 외부 접속 도체는 극성이 다르기 때문에, 발생하는 자장이 상쇄되고, 등가 직렬 인덕턴스(ESL)의 저감을 도모할 수 있다.
바람직하게는 복수의 제 1 및 제 2 내부 전극은 적어도 일층의 유전체층을 각각의 사이에 두고 서로 대향하도록 위치하고 있다. 이 경우, 복수의 제 1 및 제 2 내부 전극과 복수의 유전체층에 의해서 형성되는 콘덴서의 정전 용량을 비교적 크게 할 수 있다.
바람직하게는 제 1 내부 전극군은 제 2 방향으로 제 3 측면측에 위치하고, 제 1 단자 도체는 제 1 측면에 배치되고, 제 2 단자 도체는 제 2 측면에 배치되고, 제 1 외부 접속 도체는 제 3 측면에 있어서의 제 2 측면 근처가 되는 위치에 배치되어 있다. 이 경우, 제 1 단자 도체로부터 제 1 외부 접속 도체에 달하는 전류 경로가 비교적 길어지기 때문에, 제 1 및 제 2 내부 전극과 유전체층에 의해서 형성되는 콘덴서의 등가 직렬 저항을 높게 할 수 있다.
바람직하게는 제 2 외부 접속 도체는 제 3 측면에 있어서의 제 1 측면 근처가 되는 위치에 배치되어 있다. 이 경우, 제 2 단자 도체로부터 제 2 외부 접속 도체에 달하는 전류 경로가 비교적 길어지기 때문에, 제 1 및 제 2 내부 전극과 유전체층에 의해서 형성되는 콘덴서의 등가 직렬 저항을 더욱 높게 할 수 있다.
바람직하게는 복수의 외부 도체는 제 3 외부 접속 도체를 더 포함하고, 제 2 내부 전극군은 제 3 내부 전극을 복수 갖고, 복수의 제 3 내부 전극 중 적어도 하나의 제 3 내부 전극과, 제 4 내부 전극은 적어도 일층의 유전체층을 사이에 두고 서로 대향하도록 위치하고, 복수의 제 3 내부 전극은 인출 도체를 통하여 제 3 외부 접속 도체에 전기적으로 접속되고, 복수의 제 3 내부 전극 중, 1개 이상 상기 제 3 내부 전극의 총수보다도 1개 적은 수 이하의 제 3 내부 전극이, 인출 도체를 통하여 제 3 단자 도체에 전기적으로 접속되어 있다. 이 경우, 복수의 제 3 내부 전극 중 일부의 제 3 내부 전극만이 제 3 단자 도체에 인출 도체를 통하여 접속되어 있다. 제 3 단자 도체에 인출 도체를 통하여 접속되는 제 3 내부 전극을 전부가 아닌 일부로 함으로써, 제 3 및 제 4 내부 전극과 유전체층에 의해서 형성되는 콘덴서의 등가 직렬 저항을 제어하는 것이 가능해진다.
바람직하게는 복수의 외부 도체는 제 3 외부 접속 도체가 배치된 측면에 배치된 제 4 외부 접속 도체를 더 포함하고, 제 2 내부 전극군은 제 4 내부 전극을 복수 갖고, 복수의 제 4 내부 전극은 인출 도체를 통하여 제 4 외부 접속 도체에 전기적으로 접속되고, 복수의 제 4 내부 전극 중, 1개 이상 상기 제 4 내부 전극의 총수보다도 1개 적은 수 이하의 제 4 내부 전극은 인출 도체를 통하여 제 4 단자 도체에 전기적으로 접속되어 있다. 이 경우, 복수의 제 4 내부 전극 중 일부의 제 4 내부 전극만이 제 4 단자 도체에 인출 도체를 통하여 접속되어 있다. 제 4 단자 도체에 인출 도체를 통하여 접속되는 제 4 내부 전극을 전부가 아니라 일부로 함으로써, 제 3 및 제 4 내부 전극과 유전체층에 의해서 형성되는 콘덴서의 등가 직렬 저항을 한층 더 제어하는 것이 가능해진다. 동일한 측면에 배치되는 제 3 외부 접속 도체와 제 4 외부 접속 도체는 극성이 다르기 때문에, 발생하는 자장이 상쇄되고, 등가 직렬 인덕턴스의 저감을 도모할 수 있다.
바람직하게는 복수의 제 3 및 제 4 내부 전극은 적어도 일층의 유전체층을 각각의 사이에 두고 서로 대향하도록 위치하고 있다. 이 경우, 복수의 제 3 및 제 4 내부 전극과 복수의 유전체층에 의해서 형성되는 콘덴서의 정전 용량을 비교적 크게 할 수 있다.
바람직하게는 제 2 내부 전극군은 제 2 방향으로 제 4 측면측에 위치하고, 제 3 단자 도체는 제 1 측면에 배치되고, 제 4 단자 도체는 제 2 측면에 배치되고, 제 3 외부 접속 도체는 제 4 측면에 있어서의 제 2 측면 근처가 되는 위치에 배치되어 있다. 이 경우, 제 3 단자 도체로부터 제 3 외부 접속 도체에 달하는 전류 경로가 비교적 길어지기 때문에, 제 3 및 제 4 내부 전극과 유전체층에 의해서 형성되는 콘덴서의 등가 직렬 저항을 높게 할 수 있다.
바람직하게는 제 4 외부 접속 도체는 제 4 측면에 있어서의 제 1 측면 근처가 되는 위치에 배치되어 있다. 이 경우, 제 4 단자 도체로부터 제 4 외부 접속 도체에 달하는 전류 경로가 비교적 길어지기 때문에, 제 3 및 제 4 내부 전극과 유전체층에 의해서 형성되는 콘덴서의 등가 직렬 저항을 더욱 높게 할 수 있다.
바람직하게는 제 1 및 제 2 내부 전극 중 적어도 하나의 내부 전극과, 제 3 및 제 4 내부 전극 중 적어도 하나의 내부 전극이, 동일 층에 위치하고 있고, 동일 층에 위치하고 있는 내부 전극의 극성이 다르다. 이 경우, 동일 층에 위치하고 있는 내부 전극을 흐르는 전류의 방향이 서로 역방향이 되고, 등가 직렬 인덕턴스를 한층 더 저감할 수 있다.
본 발명에 따른 적층 콘덴서 어레이는 등가 직렬 저항을 제어할 수 있다.
본 발명은 단지 예시적이고 본 발명을 제한하는 것으로 고려되지 않는 첨부된 도면 및 하기 상세한 설명에서 충분히 이해될 것이다.
본 발명의 추가 적용 범주는 하기 상세한 설명에서 명백해질 것이다. 그러나, 본 발명의 양호한 실시예를 지시하는, 상세한 설명 및 특정 보기들은 당기술에 숙련된 기술자들은 상기 상세한 설명을 참조하여 본 발명의 범주 내에서 다양하게 변형 및 수정하는 것이 자명하기 때문에 단지 예시적인 것이다.
이하, 첨부 도면을 참조하여, 본 발명의 적합한 실시형태에 관해서 상세하게 설명한다. 또, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 사용하기로 하고, 중복하는 설명은 생략한다.
(제 1 실시형태)
도 1 및 도 2를 참조하여, 제 1 실시형태에 따른 적층 콘덴서 어레이(C1)의 구성에 관해서 설명한다. 도 1은 제 1 실시형태에 따른 적층 콘덴서 어레이의 사시도이다. 도 2는 제 1 실시형태에 따른 적층 콘덴서 어레이에 포함되는 콘덴서 소체의 분해 사시도이다.
제 1 실시형태에 따른 적층 콘덴서 어레이(C1)는 도 1에 도시하는 바와 같이, 콘덴서 소체로서의 적층체(1)와, 적층체(1)의 외측 표면에 배치된 복수의 외부 도체(11 내지 15, 17)를 구비하고 있다.
적층체(1)는 대략 직방체형상이고, 서로 대향하는 직사각형상의 제 1 및 제 2 주면(2, 3)과, 서로 대향하는 제 1 및 제 2 측면(4, 5)과, 서로 대향하는 제 3 및 제 4 측면(6, 7)을 갖고 있다. 제 1 및 제 2 측면(4, 5)은 제 1 및 제 2 주면(2, 3)간을 연결하도록 제 1 및 제 2 주면(2, 3)의 장변 방향으로 신장하고 있다. 제 3 및 제 4 측면(6, 7)은 제 1 및 제 2 주면(2, 3)을 연결하도록 제 1 및 제 2 주면(2, 3)의 단변 방향으로 신장하고 있다. 제 1 주면(2) 또는 제 2 주면(3)이, 다른 부품(예를 들면, 회로 기판이나 전자 부품 등)에 대한 실장면이 된다.
적층체(1)는 도 2에 도시하는 바와 같이, 복수의 유전체층(9)을 갖고 있다. 적층체(1)는 복수의 유전체층(9)이 제 1 및 제 2 주면(2, 3)이 대향하는 방향으로 적층됨으로써 구성되어 있고, 유전 특성을 갖고 있다. 각 유전체층(9)은 예를 들면 유전체 세라믹(BaTiO3계, Ba(Ti, Zr)O3계, 또는(Ba, Ca)TiO3계 등의 유전체 세라믹)을 포함하는 세라믹 그린시트의 소결체로 구성된다. 실제의 적층 콘덴서 어레이(C1)에서는 각 유전체층(9)은 서로 사이의 경계를 시인할 수 없는 정도로 일체화되어 있다.
제 1 및 제 2 주면(2, 3)은 복수의 유전체층(9)의 적층 방향으로 서로 대향하고 있다. 제 1 및 제 2 측면(4, 5)은 복수의 유전체층(9)의 적층 방향과 직교하는 제 1 방향으로 서로 대향하고 있다. 제 3 및 제 4 측면(6, 7)은 복수의 유전체층(9)의 적층 방향 및 제 1 방향(제 1 및 제 2 측면(4, 5)의 대향 방향)과 직교하는 제 2 방향으로 서로 대향하고 있다.
복수의 외부 도체는 제 1 내지 제 4 단자 도체(11 내지 14) 및 제 1 및 제 3 외부 접속 도체(15, 17)를 포함하고 있다. 제 1 내지 제 4 단자 도체(11 내지 14) 및 제 1 및 제 3 외부 접속 도체(15, 17)는 예를 들면 도전성 금속 분말 및 글래스 프릿(glass frit)을 포함하는 도전성 페이스트를 적층체(1)의 외측 표면에 부여하고, 소결함으로써 형성된다. 필요에 따라서, 소결된 도체(11 내지 15, 17)의 위에 도금층이 형성되는 경우도 있다.
제 1 단자 도체(11) 및 제 3 단자 도체(13)는 적층체(1)의 제 1 측면(4)에 배치되어 있다. 제 1 및 제 3 단자 도체(11, 13) 각각은 제 1 측면(4)의 일부를 제 1 및 제 2 주면(2, 3)의 대향 방향을 따라서 덮도록, 제 1 및 제 2 주면(2, 3)에 걸쳐서 형성되어 있다. 제 1 및 제 3 단자 도체(11, 13)는 적층체(1)의 외측 표면상에 있어서 서로 전기적으로 절연되어 있고, 적층체(1)의 제 1 측면(4)에 있어서, 제 3 측면(6)으로부터 제 4 측면(7)을 향하는 방향으로, 제 1 단자 도체(11), 제 3 단자 도체(13)의 순으로 배치되어 있다.
제 2 단자 도체(12) 및 제 4 단자 도체(14)는 적층체(1)의 제 2 측면(5)에 배치되어 있다. 제 2 및 제 4 단자 도체(12, 14) 각각은 제 2 측면(5)의 일부를 제 1 및 제 2 주면(2, 3)의 대향 방향을 따라서 덮도록, 제 1 및 제 2 주면(2, 3)에 걸쳐서 형성되어 있다. 제 2 및 제 4 단자 도체(12, 14)는 적층체(1)의 외측 표면상에 있어서 서로 전기적으로 절연되어 있고, 적층체(1)의 제 2 측면(5)에 있어서, 제 3 측면(6)으로부터 제 4 측면(7)을 향하는 방향으로, 제 2 단자 도체(12), 제 4 단자 도체(14)의 순으로 배치되어 있다.
제 1 외부 접속 도체(15)는 적층체(1)의 제 3 측면(6)에 배치되어 있다. 제 1 외부 접속 도체(15)는 제 3 측면(6)의 일부를 제 1 및 제 2 주면(2, 3)의 대향 방향을 따라서 덮도록, 제 1 및 제 2 주면(2, 3)에 걸쳐서 형성되어 있다. 제 1 외부 접속 도체(15)는 제 3 측면(6) 상에 있어서, 제 1 및 제 2 측면(4, 5)의 대향 방향에서의 대략 중앙에 위치하고 있다.
제 3 외부 접속 도체(17)는 적층체(1)의 제 4 측면(7)에 배치되어 있다. 제 3 외부 접속 도체(17)는 제 4 측면(7)의 일부를 제 1 및 제 2 주면(2, 3)의 대향 방향을 따라서 덮도록, 제 1 및 제 2 주면(2, 3)에 걸쳐서 형성되어 있다. 제 3 외부 접속 도체(17)는 제 4 측면(7) 상에 있어서, 제 1 및 제 2 측면(4, 5)의 대향 방향에서의 대략 중앙에 위치하고 있다.
적층체(1)는 도 2에 도시하는 바와 같이, 제 1 내부 전극군(20)과, 제 2 내부 전극군(30)을 갖고 있다. 제 1 내부 전극군(20)은 복수의 제 1 내부 전극(21)과 복수의 제 2 내부 전극(25)을 포함하고 있다. 제 2 내부 전극군(30)은 복수의 제 3 내부 전극(31)과 복수의 제 4 내부 전극(35)을 포함하고 있다. 제 1 내지 제 4 내부 전극(21, 25, 31, 35)은 적층체(1)내에 배치되어 있다.
적층체(1)는 제 1 내부 전극군(20)이 배치되는 영역과, 제 2 내부 전극군(30)이 배치되는 영역을 포함하고 있고, 이들의 영역이 제 3 및 제 4 측면(6, 7)의 대향 방향을 따라 나란히 늘어서 있다. 즉, 제 1 내부 전극군(20)과 제 2 내부 전극군(30)은 적층체(1)내에 있어서, 제 3 및 제 4 측면(6, 7)의 대향 방향을 따라서 병치되어 있다. 구체적으로는 제 1 내부 전극군(20)이 제 3 측면(6)측에 배치되고, 제 2 내부 전극군(30)이 제 4 측면(7)측에 배치되어 있다.
제 1 내지 제 4 내부 전극(21, 25, 31, 35)은 직사각형 형상을 띠고 있다. 제 1 내지 제 4 내부 전극(21, 25, 31, 35)은 적층형의 전기소자의 내부 전극으로서 통상 사용되는 도전성 재료(예를 들면, 비금속인 Ni 등)로 이루어진다. 제 1 내지 제 4 내부 전극(21, 25, 31, 35)은 상기 도전성 재료를 포함하는 도전성 페이스트의 소결체로서 구성된다.
복수의 제 1 및 제 2 내부 전극(21, 25)은 일층의 유전체층(9)을 각각의 사 이에 두고 서로 대향하고 있다. 복수의 제 3 및 제 4 내부 전극(31, 35)은 일층의 유전체층(9)을 각각의 사이에 두고 서로 대향하고 있다. 복수의 제 1 내부 전극(21)은 제 1 및 제 2 주면(2, 3)의 대향 방향(복수의 유전체층(9)의 적층 방향)으로부터 보아, 제 3 및 제 4 내부 전극(31, 35)의 어느 내부 전극과도 대향하는 영역을 갖고 있지 않다. 복수의 제 2 내부 전극(25)은 제 1 및 제 2 주면(2, 3)의 대향 방향으로부터 보아, 제 3 및 제 4 내부 전극(31, 35)의 어느 내부 전극과도 대향하는 영역을 갖고 있지 않다. 물론, 복수의 제 3 및 제 4 내부 전극(31, 35)은 제 1 및 제 2 주면(2, 3)의 대향 방향으로부터 보아, 제 1 및 제 2 내부 전극(21, 25)의 어느 내부 전극과도 대향하는 영역을 갖고 있지 않다.
제 1 내부 전극(21)과 제 3 내부 전극(31)은 제 3 및 제 4 측면(6, 7)의 대향 방향으로 소정의 간격을 갖는 동시에 제 1 및 제 2 주면(2, 3)의 대향 방향으로 동일한 위치(층)에 배치되어 있다. 제 1 및 제 3 내부 전극(21, 31)은 제 3 측면(6)으로부터 제 4 측면(7)을 향하는 방향으로, 제 1 내부 전극(21), 제 3 내부 전극(31)의 순으로 배치되어 있다.
제 2 내부 전극(25)과 제 4 내부 전극(35)은 제 3 및 제 4 측면(6, 7)의 대향 방향으로 소정의 간격을 갖는 동시에 제 1 및 제 2 주면(2, 3)의 대향 방향으로 동일한 위치(층)에 배치되어 있다. 제 2 및 제 4 내부 전극(25, 35)은 제 3 측면(6)으로부터 제 4 측면(7)을 향하는 방향으로, 제 2 내부 전극(25), 제 4 내부 전극(35)의 순으로 배치되어 있다.
각 제 1 내부 전극(21)에는 적층체(1)의 제 3 측면(6)으로 끌려나오도록 신 장하는 인출 도체(22)가 형성되어 있다. 인출 도체(22)는 일단이 제 1 내부 전극(21)의 제 3 측면(6)측의 가장자리에 접속되고, 타단이 제 3 측면(6)에 노출되어 있다. 인출 도체(22)는 제 1 내부 전극(21)과 일체로 형성되어 있다.
제 1 외부 접속 도체(15)는 각 인출 도체(22)의 제 3 측면(6)에 노출된 부분을 전부 덮도록 형성되어 있고, 인출 도체(22)는 제 1 외부 접속 도체(15)에 물리적 또한 전기적으로 접속된다. 즉, 인출 도체(22)는 제 1 외부 접속 도체(15)에 직접적으로 접속되어 있다. 이로써, 각 제 1 내부 전극(21)은 제 1 외부 접속 도체(15)를 통하여 서로 전기적으로 접속된다.
복수의 제 1 내부 전극(21) 중, 1개 이상 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극(21)[본 실시형태에서는 1개의 제 1 내부 전극(21)]에는 적층체(1)의 제 1 측면(4)으로 끌려나오도록 신장하는 인출 도체(23)가 형성되어 있다. 인출 도체(23)는 일단이 제 1 내부 전극(21)의 제 1 측면(4)측의 가장자리에 접속되고, 타단이 제 1 측면(4)에 노출되어 있다. 인출 도체(23)는 제 1 내부 전극(21)과 일체로 형성되어 있다.
제 1 단자 도체(11)는 인출 도체(23)의 제 1 측면(4)에 노출된 부분을 전부 덮도록 형성되어 있고, 인출 도체(23)는 제 1 단자 도체(11)에 물리적 또한 전기적으로 접속된다. 즉, 인출 도체(23)는 제 1 단자 도체(11)에 직접적으로 접속되어 있다. 복수의 제 1 내부 전극(21)은 제 1 외부 접속 도체(15)를 통하여 서로 전기적으로 접속되어 있기 때문에, 모든 제 1 내부 전극(21)이 제 1 단자 도체(11)에 전기적으로 접속된다. 이로써, 복수의 제 1 내부 전극(21)은 병렬 접속된다.
각 제 2 내부 전극(25)에는 적층체(1)의 제 2 측면(5)으로 끌려나오도록 신장하는 인출 도체(26)가 형성되어 있다. 인출 도체(26)는 일단이 제 2 내부 전극(25)의 제 2 측면(5)측의 가장자리에 접속되고, 타단이 제 2 측면(5)에 노출되어 있다. 인출 도체(26)는 제 2 내부 전극(25)과 일체로 형성되어 있다.
제 2 단자 도체(12)는 각 인출 도체(26)의 제 2 측면(5)에 노출된 부분을 전부 덮도록 형성되어 있고, 인출 도체(26)는 제 2 단자 도체(12)에 물리적 또한 전기적으로 접속된다. 즉, 인출 도체(26)는 제 2 단자 도체(12)에 직접적으로 접속되어 있다. 이로써, 각 제 2 내부 전극(25)은 제 2 단자 도체(12)를 통하여 서로 전기적으로 접속된다.
각 제 3 내부 전극(31)에는 적층체(1)의 제 4 측면(7)으로 끌려나오도록 신장하는 인출 도체(32)가 형성되어 있다. 인출 도체(32)는 일단이 제 3 내부 전극(31)의 제 4 측면(7)측의 가장자리에 접속되고, 타단이 제 4 측면(7)에 노출되어 있다. 인출 도체(32)는 제 3 내부 전극(31)과 일체로 형성되어 있다.
제 3 외부 접속 도체(17)는 각 인출 도체(32)의 제 4 측면(7)에 노출된 부분을 전부 덮도록 형성되어 있고, 인출 도체(32)는 제 3 외부 접속 도체(17)에 물리적 또한 전기적으로 접속된다. 즉, 인출 도체(32)는 제 3 외부 접속 도체(17)에 직접적으로 접속되어 있다. 이로써, 각 제 3 내부 전극(31)은 제 3 외부 접속 도체(17)를 통하여 서로 전기적으로 접속된다.
복수의 제 3 내부 전극(31) 중, 1개 이상 상기 제 3 내부 전극의 총수보다도 1개 적은 수 이하의 제 3 내부 전극(31)[본 실시형태에서는 하나의 제 3 내부 전 극(31)]에는 적층체(1)의 제 1 측면(4)으로 끌려나오도록 신장하는 인출 도체(33)가 형성되어 있다. 인출 도체(33)는 일단이 제 3 내부 전극(31)의 제 1 측면(4)측의 가장자리에 접속되고, 타단이 제 1 측면(4)에 노출되어 있다. 인출 도체(33)는 제 3 내부 전극(31)과 일체로 형성되어 있다.
제 3 단자 도체(13)는 인출 도체(33)의 제 1 측면(4)에 노출된 부분을 전부 덮도록 형성되어 있고, 인출 도체(33)는 제 3 단자 도체(13)에 물리적 또한 전기적으로 접속된다. 즉, 인출 도체(33)는 제 3 단자 도체(13)에 직접적으로 접속되어 있다. 복수의 제 3 내부 전극(31)은 제 3 외부 접속 도체(17)를 통하여 서로 전기적으로 접속되어 있기 때문에, 모든 제 3 내부 전극(31)이 제 3 단자 도체(13)에 전기적으로 접속된다. 이로써, 복수의 제 3 내부 전극(31)은 병렬 접속된다.
각 제 4 내부 전극(35)에는 적층체(1)의 제 2 측면(5)으로 끌려나오도록 신장하는 인출 도체(36)가 형성되어 있다. 인출 도체(36)는 일단이 제 4 내부 전극(35)의 제 2 측면(5)측의 가장자리에 접속되고, 타단이 제 2 측면(5)에 노출되어 있다. 인출 도체(36)는 제 4 내부 전극(35)과 일체로 형성되어 있다.
제 4 단자 도체(14)는 각 인출 도체(36)의 제 2 측면(5)에 노출된 부분을 전부 덮도록 형성되어 있고, 인출 도체(36)는 제 4 단자 도체(14)에 물리적 또한 전기적으로 접속된다. 즉, 인출 도체(36)는 제 4 단자 도체(14)에 직접적으로 접속되어 있다. 이로써, 각 제 4 내부 전극(35)은 제 4 단자 도체(14)를 통하여 서로 전기적으로 접속된다.
이상으로부터, 적층 콘덴서 어레이(C1)에서는 복수의 제 1 및 제 2 내부 전 극(21, 25)과 복수의 유전체층(9)에 의해서, 보다 구체적으로는 복수의 제 1 및 제 2 내부 전극(21, 25)과, 상기 복수의 제 1 및 제 2 내부 전극(21, 25)의 사이 각각에 일층씩 끼워져서 유전체층(9)에 의해서 제 1 콘덴서(C11)가 형성된다. 적층 콘덴서 어레이(C1)에서는 복수의 제 3 및 제 4 내부 전극(31, 35)과 복수의 유전체층(9)에 의해서, 보다 구체적으로는 복수의 제 3 및 제 4 내부 전극(31, 35)과, 상기 복수의 제 3 및 제 4 내부 전극(31, 35)의 사이 각각에 끼워진 유전체층(9)에 의해서 제 2 콘덴서(C12)가 형성된다.
적층 콘덴서 어레이(C1)의 제 1 콘덴서(C11)에서는 인출 도체(23)를 통하여 제 1 단자 도체(11)에 직접 접속되는 제 1 내부 전극(21)의 수를 1개로 하고, 제 1 내부 전극(21)의 총수(본 실시형태에서는 4개)보다도 적게 되어 있다. 즉, 복수의 제 1 내부 전극(21)에는 제 1 단자 도체(11)에 직접적으로 접속되어 있지 않고, 제 1 단자 도체(11)에 간접적으로만 접속되는 제 1 내부 전극(21)이 존재하고 있다. 제 1 단자 도체(11)에 착안하면, 제 1 외부 접속 도체(15)의 저항 성분은 제 1 단자 도체(11)에 대하여 직렬 접속되어 있다. 이들에 의해, 제 1 콘덴서(C11)는 모든 내부 전극이 대응하는 단자 도체에 인출 도체를 통하여 접속되어 있는 적층 콘덴서 어레이에 포함되는 종래의 콘덴서에 비하여, 등가 직렬 저항이 커진다. 등가 직렬 저항이 커짐에 따라, 공진 주파수에서의 급격한 임피던스의 저하를 막고, 광대역화가 가능해진다.
적층 콘덴서 어레이(C1)의 제 2 콘덴서(C12)에서는 인출 도체(33)를 통하여 제 3 단자 도체(13)에 직접 접속되는 제 3 내부 전극(31)의 수를 1개로 하고, 제 3 내부 전극(31)의 총수(본 실시형태에서는 4개)보다도 적게 되어 있다. 즉, 복수의 제 3 내부 전극(31)에는 제 3 단자 도체(13)에 직접적으로 접속되어 있지 않고, 제 3 단자 도체(13)에 간접적으로만 접속되는 제 3 내부 전극(31)이 존재하고 있다. 제 3 단자 도체(13)에 착안하면, 제 3 외부 접속 도체(17)의 저항 성분은 제 3 단자 도체(13)에 대하여 직렬 접속되어 있다. 이들에 의해, 제 2 콘덴서(C12)는 모든 내부 전극이 대응하는 단자 도체에 인출 도체를 통하여 접속되어 있는 적층 콘덴서 어레이에 포함되는 종래의 콘덴서에 비하여, 등가 직렬 저항이 커진다. 등가 직렬 저항이 커짐으로써, 공진 주파수에서의 급격한 임피던스의 저하를 막고, 광대역화가 가능해진다.
이와 같이, 적층 콘덴서 어레이(C1)에서는 상기 적층 콘덴서 어레이(C1)에 포함되는 제 1 및 제 2 콘덴서(C11, C12)의 쌍방에 관해서, 모든 내부 전극이 대응하는 단자 도체에 인출 도체를 통하여 접속되어 있는 종래의 콘덴서에 비하여, 등가 직렬 저항을 크게 하는 것이 가능해진다.
이상 기술한 바와 같이, 적층 콘덴서 어레이(C1)에서는 등가 직렬 저항을 제어하는 것이 가능하다.
제 1 콘덴서(C11)에서는 인출 도체(23)를 통하여 제 1 단자 도체(11)에 전기적으로 접속되는 제 1 내부 전극(21)의 수를 조정함으로써, 등가 직렬 저항을 원하는 값에 설정할 수 있다. 제 2 콘덴서(C12)에서는 인출 도체(33)를 통하여 제 3 단자 도체(13)에 전기적으로 접속되는 제 3 내부 전극(31)의 수를 조정함으로써, 등가 직렬 저항을 원하는 값에 설정할 수 있다. 따라서, 적층 콘덴서 어레이(C1) 에서는 등가 직렬 저항의 제어를 용이하고 또한 정밀도 좋게 할 수 있다.
제 1 콘덴서(C11)에서는 인출 도체(23)를 통하여 제 1 단자 도체(11)에 전기적으로 접속되는 제 1 내부 전극(21)의 적층체(1)의 적층 방향에서의 위치를 조정함으로써, 등가 직렬 저항을 원하는 값에 설정할 수 있다. 제 2 콘덴서(C12)에서는 인출 도체(33)를 통하여 제 3 단자 도체(13)에 전기적으로 접속되는 제 3 내부 전극(31)의 적층체(1)의 적층 방향에서의 위치를 조정함으로써, 등가 직렬 저항을 원하는 값에 설정할 수 있다.
적층 콘덴서 어레이(C1)에서는 제 1 및 제 3 외부 접속 도체(15, 17)가 제 1 내지 제 4 단자 도체(11 내지 14)가 배치된 측면(4, 5)과는 다른 측면(6, 7)에 배치되어 있다. 이로써, 제 1 내지 제 4 단자 도체(11 내지 14)와 제 1 및 제 3 외부 접속 도체(15, 17)의 사이에서의 단락 불량의 발생을 억제할 수 있다. 제 1 내지 제 4 단자 도체(11 내지 14)는 상기 단자 도체(11 내지 14)가 배치되는 측면(4, 5)에 있어서, 서로의 간격을 비교적 크게 설정할 수 있고, 단자 도체(11 내지 14)간에서의 단락 불량의 발생도 억제할 수 있다.
적층 콘덴서 어레이(C1)에서는 복수의 제 1 및 제 2 내부 전극(21, 25)은 일층의 유전체층(9)을 각각의 사이에 두고 서로 대향하도록 위치하고 있다. 따라서, 제 1 및 제 2 내부 전극(21, 25)과 유전체층(9)에 의해서 형성되는 제 1 콘덴서(C11)의 정전 용량을 비교적 크게 할 수 있다. 복수의 제 3 및 제 4 내부 전극(31, 35)은 일층의 유전체층(9)을 각각의 사이에 두고 서로 대향하도록 위치하고 있다. 따라서, 제 3 및 제 4 내부 전극(31, 35)과 유전체층(9)에 의해서 형성되는 제 2 콘덴서(C12)의 정전 용량을 비교적 크게 할 수 있다. 이들에 의해, 적층 콘덴서 어레이(C1)에 형성된 콘덴서(C11, C12)에서는 정전 용량을 크게 하면서, 등가 직렬 저항을 크게 하도록 제어하는 것이 가능해진다.
(제 2 실시형태)
도 3 및 도 4를 참조하여, 제 2 실시형태에 따른 적층 콘덴서 어레이(C2)의 구성에 관해서 설명한다. 제 2 실시형태에 따른 적층 콘덴서 어레이(C2)는 복수의 외부 도체, 특히 외부 접속 도체의 수 등의 점에서 제 1 실시형태에 따른 적층 콘덴서 어레이(C1)와 상이하다. 도 3은 제 2 실시형태에 따른 적층 콘덴서 어레이의 사시도이다. 도 4는 제 2 실시형태에 따른 적층 콘덴서 어레이에 포함되는 콘덴서 소체의 분해 사시도이다.
제 2 실시형태에 따른 적층 콘덴서 어레이(C2)는 도 3에 도시하는 바와 같이, 콘덴서 소체로서의 적층체(1)와, 적층체(1)의 외측 표면에 배치된 복수의 외부 도체(11 내지 18)를 구비하고 있다.
복수의 외부 도체는 제 1 내지 제 4 단자 도체(11 내지 14) 및 제 1 내지 제 4 외부 접속 도체(15 내지 18)를 포함하고 있다. 제 2 및 제 4 외부 접속 도체(16, 18)는 제 1 내지 제 4 단자 도체(11 내지 14) 및 제 1 및 제 3 외부 접속 도체(15, 17)와 동일하게, 예를 들면 도전성 금속 분말 및 글래스 프릿을 포함하는 도전성 페이스트를 적층체(1)의 외측 표면에 부여하고, 소결함으로써 형성된다. 필요에 따라서, 소결된 도체(16, 18)의 위에 도금층이 형성되는 경우도 있다.
제 2 외부 접속 도체(16)는 적층체(1)의 제 3 측면(6)에 배치되어 있다. 제 2 외부 접속 도체(16)는 제 3 측면(6)의 일부를 제 1 및 제 2 주면(2, 3)의 대향 방향을 따라서 덮도록, 제 1 및 제 2 주면(2, 3)에 걸쳐서 형성되어 있다. 제 1 및 제 2 외부 접속 도체(15, 16)는 적층체(1)의 외측 표면상에 있어서 서로 전기적으로 절연되어 있고, 적층체(1)의 제 3 측면(6)에 있어서, 제 1 측면(4)으로부터 제 2 측면(5)을 향하는 방향으로, 제 1 외부 접속 도체(15), 제 2 외부 접속 도체(16)의 순으로 배치되어 있다. 이로써, 제 1 외부 접속 도체(15)는 제 3 측면(6)에 있어서의 제 1 측면(4) 근처가 되는 위치에 배치되고, 제 2 외부 접속 도체(16)는 제 3 측면(6)에 있어서의 제 2 측면(5) 근처가 되는 위치에 배치된다.
제 4 외부 접속 도체(18)는 적층체(1)의 제 4 측면(7)에 배치되어 있다. 제 4 외부 접속 도체(18)는 제 4 측면(7)의 일부를 제 1 및 제 2 주면(2, 3)의 대향 방향을 따라서 덮도록, 제 1 및 제 2 주면(2, 3)에 걸쳐서 형성되어 있다. 제 3 및 제 4 외부 접속 도체(17, 18)는 적층체(1)의 외측 표면상에 있어서 서로 전기적으로 절연되어 있고, 적층체(1)의 제 4 측면(7)에 있어서, 제 1 측면(4)으로부터 제 2 측면(5)을 향하는 방향으로, 제 3 외부 접속 도체(17), 제 4 외부 접속 도체(18)의 순으로 배치되어 있다. 이로써, 제 3 외부 접속 도체(17)는 제 4 측면(7)에 있어서의 제 1 측면(4) 근처가 되는 위치에 배치되고, 제 4 외부 접속 도체(18)는 제 4 측면(7)에 있어서의 제 2 측면(5) 근처가 되는 위치에 배치된다.
각 제 2 내부 전극(25)에는 적층체(1)의 제 3 측면(6)으로 끌려나오도록 신장하는 인출 도체(27)가 형성되어 있다. 인출 도체(27)는 일단이 제 2 내부 전극(25)의 제 3 측면(6)측의 가장자리에 접속되고, 타단이 제 3 측면(6)에 노출되어 있다. 인출 도체(27)는 제 2 내부 전극(25)과 일체로 형성되어 있다.
제 2 외부 접속 도체(16)는 각 인출 도체(27)의 제 3 측면(6)에 노출된 부분을 전부 덮도록 형성되어 있고, 인출 도체(27)는 제 2 외부 접속 도체(16)에 물리적 또한 전기적으로 접속된다. 즉, 인출 도체(27)는 제 2 외부 접속 도체(16)에 직접적으로 접속되어 있다. 이로써, 각 제 2 내부 전극(25)은 제 2 외부 접속 도체(16)를 통하여 서로 전기적으로 접속된다.
인출 도체(26)는 복수의 제 2 내부 전극(25) 중, 1개 이상 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극(25)[본 실시형태에서는 하나의 제 2 내부 전극(25)]에 형성되어 있다. 복수의 제 2 내부 전극(25)은 제 2 외부 접속 도체(16)를 통하여 서로 전기적으로 접속되어 있기 때문에, 모든 제 2 내부 전극(25)이 제 2 단자 도체(12)에 전기적으로 접속된다. 이로써, 복수의 제 2 내부 전극(25)은 병렬 접속된다.
각 제 4 내부 전극(35)에는 적층체(1)의 제 4 측면(7)으로 끌려나오도록 신장하는 인출 도체(37)가 형성되어 있다. 인출 도체(37)는 일단(一端)이 제 4 내부 전극(35)의 제 4 측면(7)측의 가장자리에 접속되고, 타단이 제 4 측면(7)에 노출되어 있다. 인출 도체(37)는 제 4 내부 전극(35)과 일체로 형성되어 있다.
제 4 외부 접속 도체(18)는 각 인출 도체(37)의 제 4 측면(7)에 노출된 부분을 전부 덮도록 형성되어 있고, 인출 도체(37)는 제 4 외부 접속 도체(18)에 물리적 또한 전기적으로 접속된다. 즉, 인출 도체(37)는 제 4 외부 접속 도체(18)에 직접적으로 접속되어 있다. 이로써, 각 제 4 내부 전극(35)은 제 4 외부 접속 도 체(18)를 통하여 서로 전기적으로 접속된다.
인출 도체(36)는 복수의 제 4 내부 전극(35) 중, 1개 이상 상기 제 4 내부 전극의 총수보다도 1개 적은 수 이하의 제 4 내부 전극(35)[본 실시형태에서는 1개의 제 4 내부 전극(35)]에 형성되어 있다. 복수의 제 4 내부 전극(35)은 제 4 외부 접속 도체(18)를 통하여 서로 전기적으로 접속되어 있기 때문에, 모든 제 4 내부 전극(35)이 제 4 단자 도체(14)에 전기적으로 접속된다. 이로써, 복수의 제 4 내부 전극(35)은 병렬 접속된다.
이상으로부터, 적층 콘덴서 어레이(C2)에서는 적층 콘덴서 어레이(C1)와 동일하게, 제 1 및 제 2 콘덴서(C11, C12)가 형성된다.
적층 콘덴서 어레이(C2)의 제 1 콘덴서(C11)에서는 또한, 인출 도체(27)를 통하여 제 2 단자 도체(12)에 직접 접속되는 제 2 내부 전극(25)의 수를 1개로 하고, 제 2 내부 전극(25)의 총수(본 실시형태에서는 4개)보다도 적어지고 있다. 즉, 복수의 제 2 내부 전극(25)에는 제 2 단자 도체(12)에 직접적으로 접속되어 있지 않고, 제 2 단자 도체(12)에 간접적으로만 접속되는 제 2 내부 전극(25)이 존재하고 있다. 제 2 단자 도체(12)에 착안하면, 제 2 외부 접속 도체(16)의 저항 성분은 제 2 단자 도체(12)에 대하여 직렬 접속되어 있다. 이들에 의해, 제 1 콘덴서(C11)는 모든 내부 전극이 대응하는 단자 도체에 인출 도체를 통하여 접속되어 있는 적층 콘덴서 어레이에 포함되는 종래의 콘덴서에 비하여, 등가 직렬 저항이 한층 더 커진다. 등가 직렬 저항이 한층 더 커짐에 따라, 공진 주파수에서의 급격한 임피던스의 저하를 막고, 더욱 광대역화가 가능해진다.
적층 콘덴서 어레이(C2)의 제 2 콘덴서(C12)에서는 또한, 인출 도체(37)를 통하여 제 4 단자 도체(14)에 직접 접속되는 제 4 내부 전극(35)의 수를 1개로 하고, 제 4 내부 전극(35)의 총수(본 실시형태에서는 4개)보다도 적어져 있다. 즉, 복수의 제 4 내부 전극(35)에는 제 4 단자 도체(14)에 직접적으로 접속되어 있지 않고, 제 4 단자 도체(14)에 간접적으로만 접속되는 제 4 내부 전극(35)이 존재하고 있다. 제 4 단자 도체(14)에 착안하면, 제 4 외부 접속 도체(18)의 저항 성분은 제 4 단자 도체(14)에 대하여 직렬 접속되어 있다. 이들에 의해, 제 2 콘덴서(C12)는 모든 내부 전극이 대응하는 단자 도체에 인출 도체를 통하여 접속되어 있는 적층 콘덴서 어레이에 포함되는 종래의 콘덴서에 비하여, 등가 직렬 저항이 한층 더 커진다. 등가 직렬 저항이 한층 더 커짐에 따라, 공진 주파수에서의 급격한 임피던스의 저하를 막고, 더욱 광대역화가 가능해진다.
이와 같이, 적층 콘덴서 어레이(C2)에서는 상기 적층 콘덴서 어레이(C2)에 포함되는 제 1 및 제 2 콘덴서(C11, C12)의 쌍방에 관해서, 모든 내부 전극이 대응하는 단자 도체에 인출 도체를 통하여 접속되어 있는 종래의 콘덴서에 비하여, 등가 직렬 저항을 한층 더 크게 하는 것이 가능해진다.
이상 기술한 바와 같이, 적층 콘덴서 어레이(C2)에서는 등가 직렬 저항을 한층 더 제어하는 것이 가능하다.
제 1 콘덴서(C11)에서는 인출 도체(27)를 통하여 제 2 단자 도체(12)에 전기적으로 접속되는 제 2 내부 전극(25)의 수를 조정함으로써, 등가 직렬 저항을 원하는 값에 설정할 수 있다. 제 2 콘덴서(C12)에서는 인출 도체(37)를 통하여 제 4 단자 도체(14)에 전기적으로 접속되는 제 4 내부 전극(35)의 수를 조정함으로써, 등가 직렬 저항을 원하는 값에 설정할 수 있다. 따라서, 적층 콘덴서 어레이(C1)에서는 등가 직렬 저항의 제어를 한층 더 용이하게 또한 정밀도 좋게 할 수 있다.
제 1 콘덴서(C11)에서는 인출 도체(27)를 통하여 제 2 단자 도체(12)에 전기적으로 접속되는 제 2 내부 전극(25)의 적층체(1)의 적층 방향에서의 위치를 조정함으로써, 등가 직렬 저항을 원하는 값에 설정할 수 있다. 제 2 콘덴서(C12)에서는 인출 도체(37)를 통하여 제 4 단자 도체(14)에 전기적으로 접속되는 제 4 내부 전극(35)의 적층체(1)의 적층 방향에서의 위치를 조정함으로써, 등가 직렬 저항을 원하는 값에 설정할 수 있다.
적층 콘덴서 어레이(C2)에서는 적층 콘덴서 어레이(C1)와 마찬가지로, 제 1 내지 제 4 단자 도체(11 내지 14)와 제 1 내지 제 4 외부 접속 도체(15 내지 18)의 사이에서의 단락 불량의 발생을 억제할 수 있는 동시에, 단자 도체(11 내지 14)간에서의 단락 불량의 발생도 억제할 수 있다. 각 측면(6, 7)에는 외부 접속 도체(15 내지 18)만이 배치되어 있기 때문에, 제 1 및 제 2 외부 접속 도체(15, 16)의 간격 및 제 3 및 제 4 외부 접속 도체(17, 18)의 간격을 비교적 크게 설정할 수 있고, 외부 접속 도체(15 내지 18)간에서의 단락 불량의 발생도 억제할 수 있다.
적층 콘덴서 어레이(C2)에서는 동일한 측면(6)에 배치되는 제 1 외부 접속 도체(15)와 제 2 외부 접속 도체(16)는 극성이 다르기 때문에, 발생하는 자장이 상쇄된다. 이로써, 등가 직렬 인덕턴스의 저감을 도모할 수 있다. 동일한 측면(7)에 배치되는 제 3 외부 접속 도체(17)와 제 4 외부 접속 도체(18)도 극성이 다르기 때문에, 발생하는 자장이 상쇄된다. 이로써, 등가 직렬 인덕턴스의 저감을 도모할 수 있다.
(제 3 실시형태)
도 5 및 도 6을 참조하여, 제 3 실시형태에 따른 적층 콘덴서 어레이(C3)의 구성에 관해서 설명한다. 제 3 실시형태에 따른 적층 콘덴서 어레이(C3)는 외부 접속 도체의 배치 등의 점에서 제 2 실시형태에 따른 적층 콘덴서 어레이(C2)와 상이하다. 도 5는 제 3 실시형태에 따른 적층 콘덴서 어레이의 사시도이다. 도 6은 제 3 실시형태에 따른 적층 콘덴서 어레이에 포함되는 콘덴서 소체의 분해 사시도이다.
제 3 실시형태에 따른 적층 콘덴서 어레이(C3)는 도 5에 도시하는 바와 같이, 콘덴서 소체로서의 적층체(1)와, 적층체(1)의 외측 표면에 배치된 복수의 외부 도체(11 내지 18)를 구비하고 있다.
제 1 및 제 2 외부 접속 도체(15, 16)는 적층체(1)의 제 3 측면(6)에 있어서, 제 1 측면(4)으로부터 제 2 측면(5)을 향하는 방향으로, 제 2 외부 접속 도체(16), 제 1 외부 접속 도체(15)의 순으로 배치되어 있다. 제 1 외부 접속 도체(15)는 제 3 측면(6)에 있어서의 제 2 측면(5) 근처가 되는 위치에 배치되고, 제 2 외부 접속 도체(16)는 제 3 측면(6)에 있어서의 제 1 측면(4) 근처가 되는 위치에 배치되어 있다.
제 3 및 제 4 외부 접속 도체(17, 18)는 적층체(1)의 제 4 측면(7)에 있어서, 제 1 측면(4)으로부터 제 2 측면(5)을 향하는 방향으로, 제 4 외부 접속 도 체(18), 제 3 외부 접속 도체(17)의 순으로 배치되어 있다. 제 3 외부 접속 도체(17)는 제 4 측면(7)에 있어서의 제 2 측면(5) 근처가 되는 위치에 배치되고, 제 4 외부 접속 도체(18)는 제 4 측면(7)에 있어서의 제 1 측면(4) 근처가 되는 위치에 배치되어 있다.
적층 콘덴서 어레이(C3)에서는 적층 콘덴서 어레이(C2)와 동일하게, 제 1 및 제 2 콘덴서(C11, C12)가 형성된다. 적층 콘덴서 어레이(C3)에서는 적층 콘덴서 어레이(C2)와 마찬가지로, 등가 직렬 저항을 한층 더 제어하는 것이 가능하다.
적층 콘덴서 어레이(C3)에서는 제 1 외부 접속 도체(15)는 제 3 측면(6)에 있어서의 제 2 측면(5) 근처가 되는 위치에 배치되어 있기 때문에, 제 1 단자 도체(11)로부터 제 1 외부 접속 도체(15)에 달하는 전류 경로가 비교적 길어진다. 제 2 외부 접속 도체(16)는 제 3 측면(6)에 있어서의 제 1 측면(4) 근처가 되는 위치에 배치되어 있기 때문에, 제 2 단자 도체(12)로부터 제 2 외부 접속 도체(16)에 달하는 전류 경로가 비교적 길어진다. 이들에 의해서도, 콘덴서(C11)의 등가 직렬 저항을 더욱 높게 할 수 있다.
적층 콘덴서 어레이(C3)에서는 제 3 외부 접속 도체(17)는 제 4 측면(7)에 있어서의 제 2 측면(5) 근처가 되는 위치에 배치되어 있기 때문에, 제 3 단자 도체(13)로부터 제 3 외부 접속 도체(17)에 달하는 전류 경로가 비교적 길어진다. 제 4 외부 접속 도체(18)는 제 4 측면(7)에 있어서의 제 1 측면(4) 근처가 되는 위치에 배치되어 있기 때문에, 제 4 단자 도체(14)로부터 제 4 외부 접속 도체(18)에 달하는 전류 경로가 비교적 길어진다. 이들에 의해서도, 콘덴서(C12)의 등가 직렬 저항을 더욱 높게 할 수 있다.
이상, 본 발명의 적합한 실시형태에 관해서 설명해 왔지만, 본 발명은 반드시 상술한 실시형태에 한정되지 않는다.
적층 콘덴서 어레이에 포함되는 콘덴서의 수는 상술한 실시형태에 기재된 수에 한정되지 않고, 예를 들면 3개 이상이어도 좋다. 유전체층(9)의 적층수 및 제 1 내지 제 4 내부 전극(21, 25, 31, 35) 각각의 적층수는 상술한 실시형태에 기재된 수에 한정되지 않는다. 따라서, 예를 들면, 제 1 및 제 3 내부 전극을 각각 2층 이상, 제 2 및 제 4 내부 전극을 각각 1층 이상 포함하고 있으면 좋다.
복수의 제 1 내부 전극(21) 중 적어도 하나의 제 1 내부 전극과, 복수의 제 2 내부 전극(25) 중 적어도 하나의 제 2 내부 전극이, 적어도 일층의 유전체층을 사이에 두고 서로 대향하도록 위치하면 좋다. 복수의 제 3 내부 전극(31) 중 적어도 하나의 제 3 내부 전극과, 복수의 제 4 내부 전극(35) 중 적어도 하나의 제 4 내부 전극이, 적어도 일층의 유전체층을 사이에 두고 서로 대향하도록 위치하면 좋다.
제 1 및 제 3 내부 전극(21, 31)은 동층에 위치하고 있지 않아도 좋다. 제 2 및 제 4 내부 전극(25, 35)은 동층에 위치하고 있지 않아도 좋다. 제 1 내지 제 4 내부 전극(21, 25, 31, 35)의 형상은 상기 실시형태에 기재된 형상에 한정되지 않고, 대응하는 외부 도체와 전기적으로 접속되어 있으면 좋다.
단자 도체(11 내지 14)의 수도, 상술한 실시형태에 기재된 수에 한정되지 않는다. 외부 접속 도체(15 내지 18)의 수도, 상술한 실시형태에 기재된 수에 한정되지 않는다. 제 1 내지 제 4 단자 도체(11 내지 14)는 각각 다른 수라도 좋다. 제 1 내지 제 4 외부 접속 도체(15 내지 18)는 각각 다른 수라도 좋다.
인출 도체를 통하여 단자 도체(11 내지 14)에 직접 접속되는 내부 전극의 수 및 적층 방향에서의 위치는 상술한 실시형태에 기재된 수 및 위치에 한정되지 않는다.
적층 콘덴서 어레이에 포함되는 복수의 콘덴서에 있어서 등가 직렬 저항을 제어하도록 구성할 필요는 없고, 적층 콘덴서 어레이에 포함되는 복수의 콘덴서 중 적어도 하나의 콘덴서에 있어서 등가 직렬 저항을 제어하도록 구성하면 좋다. 적층 콘덴서 어레이에 포함되는 콘덴서마다 내부 전극의 적층수가 달라도 좋다.
그런데, 적층 콘덴서 어레이(C1 내지 C3)를 실장할 때에, 제 1 단자 도체(11)와 제 3 단자 도체(13)와가 반대의 극성으로 하는 동시에 제 2 단자 도체(12)와 제 4 단자 도체(14)가 반대의 극성이 되도록 설정한 경우, 동일 층에 위치하고 있는 제 1 내부 전극(21)과 제 3 내부 전극(31)의 극성이 다르고, 동일 층에 위치하고 있는 제 2 내부 전극(25)과 제 4 내부 전극(35)의 극성이 다르다. 이 경우, 제 1 내부 전극(21)과 제 3 내부 전극(31)을 흐르는 전류의 방향이 서로 역방향으로 하는 동시에, 제 2 내부 전극(25)과 제 4 내부 전극(35)을 흐르는 전류의 방향이 서로 역방향이 되고, 등가 직렬 인덕턴스를 한층 더 저감할 수 있다.
기술된 본 발명은 많은 방식으로 변형될 수 있다는 것은 자명한 사실이다. 이러한 변형들은 본 발명의 정신 및 범주 내에 있으며, 상기 모든 수정사항들은 당기술에 숙련된 기술자들은 하기 청구범위의 범주 내에 있는 것으로 의도된 것이라는 것을 이해할 것이다.
도 1은 제 1 실시형태에 따른 적층 콘덴서 어레이의 사시도.
도 2는 제 1 실시형태에 따른 적층 콘덴서 어레이에 포함되는 콘덴서 소체의 분해 사시도.
도 3은 제 2 실시형태에 따른 적층 콘덴서 어레이의 사시도.
도 4는 제 2 실시형태에 따른 적층 콘덴서 어레이에 포함되는 콘덴서 소체의 분해 사시도.
도 5는 제 3 실시형태에 따른 적층 콘덴서 어레이의 사시도.
도 6은 제 3 실시형태에 따른 적층 콘덴서 어레이에 포함되는 콘덴서 소체 의 분해 사시도.

Claims (12)

  1. 적층 콘덴서 어레이로서,
    복수의 유전체층이 적층된 적층체와, 상기 적층체에 형성된 복수의 외부 도체를 구비하고,
    상기 적층체는 상기 복수의 유전체층의 적층 방향과 직교하는 제 1 방향으로 서로 대향하는 제 1 및 제 2 측면과, 상기 복수의 유전체층의 적층 방향 및 상기 제 1 방향에 직교하는 제 2 방향으로 서로 대향하는 제 3 및 제 4 측면을 갖는 동시에, 복수의 제 1 내부 전극과 제 2 내부 전극을 갖는 제 1 내부 전극군과, 제 3 내부 전극과 제 4 내부 전극을 갖는 제 2 내부 전극군을 포함하고,
    상기 복수의 외부 도체는 상기 제 1 및 제 2 측면 중 어느 한쪽 측면에 배치된 제 1 내지 제 4 단자 도체와, 상기 제 3 및 제 4 측면 중 어느 한쪽 측면에 배치된 제 1 외부 접속 도체를 포함하고,
    상기 제 1 내부 전극군과 상기 제 2 내부 전극군은 상기 적층체 내에 있어서 상기 제 2 방향에 병치되어 있고,
    상기 복수의 제 1 내부 전극 중 적어도 하나의 제 1 내부 전극과, 상기 제 2 내부 전극은 적어도 일층의 상기 유전체층을 사이에 두고 서로 대향하도록 위치하고,
    상기 제 3 및 제 4 내부 전극은 적어도 일층의 상기 유전체층을 사이에 두고 서로 대향하도록 위치하고,
    상기 복수의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 외부 접속 도체에 전기적으로 접속되고,
    상기 제 2 내부 전극은 인출 도체를 통하여 상기 제 2 단자 도체에 전기적으로 접속되고,
    상기 제 3 내부 전극은 인출 도체를 통하여 상기 제 3 단자 도체에 전기적으로 접속되고,
    상기 제 4 내부 전극은 인출 도체를 통하여 상기 제 4 단자 도체에 전기적으로 접속되고,
    상기 복수의 제 1 내부 전극 중, 1개 이상 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 단자 도체에 전기적으로 접속되어 있고,
    상기 복수의 외부 도체는 상기 제 1 외부 접속 도체가 배치된 상기 측면에 배치된 제 2 외부 접속 도체를 더 포함하고,
    상기 제 1 내부 전극군은 상기 제 2 내부 전극을 복수 갖고,
    복수의 상기 제 2 내부 전극은 인출 도체를 통하여 상기 제 2 외부 접속 도체에 전기적으로 접속되고,
    상기 복수의 제 2 내부 전극 중, 1개 이상 상기 제 2 내부 전극의 총수보다도 1개 적은 수 이하의 제 2 내부 전극은 인출 도체를 통하여 상기 제 2 단자 도체에 전기적으로 접속되어 있는, 적층 콘덴서 어레이.
  2. 제 1 항에 있어서, 상기 복수의 제 1 및 제 2 내부 전극은 적어도 일층의 상기 유전체층을 각각의 사이에 두고 서로 대향하도록 위치하고 있는, 적층 콘덴서 어레이.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 내부 전극군은 상기 제 2 방향으로 상기 제 3 측면측에 위치하고,
    상기 제 1 단자 도체는 상기 제 1 측면에 배치되고,
    상기 제 2 단자 도체는 상기 제 2 측면에 배치되고,
    상기 제 1 외부 접속 도체는 상기 제 3 측면에 있어서의 상기 제 2 측면 근처가 되는 위치에 배치되어 있는, 적층 콘덴서 어레이.
  4. 제 3 항에 있어서, 상기 제 2 외부 접속 도체는 상기 제 3 측면에 있어서의 상기 제 1 측면 근처가 되는 위치에 배치되어 있는, 적층 콘덴서 어레이.
  5. 제 1 항에 있어서, 상기 제 1 및 제 2 내부 전극 중 적어도 하나의 내부 전극과, 상기 제 3 및 제 4 내부 전극 중 적어도 하나의 내부 전극이, 동일 층에 위치하고 있고, 동일 층에 위치하고 있는 상기 내부 전극의 극성이 다른, 적층 콘덴서 어레이.
  6. 적층 콘덴서 어레이로서,
    복수의 유전체층이 적층된 적층체와, 상기 적층체에 형성된 복수의 외부 도체를 구비하고,
    상기 적층체는 상기 복수의 유전체층의 적층 방향과 직교하는 제 1 방향으로 서로 대향하는 제 1 및 제 2 측면과, 상기 복수의 유전체층의 적층 방향 및 상기 제 1 방향에 직교하는 제 2 방향으로 서로 대향하는 제 3 및 제 4 측면을 갖는 동시에, 복수의 제 1 내부 전극과 제 2 내부 전극을 갖는 제 1 내부 전극군과, 제 3 내부 전극과 제 4 내부 전극을 갖는 제 2 내부 전극군을 포함하고,
    상기 복수의 외부 도체는 상기 제 1 및 제 2 측면 중 어느 한쪽 측면에 배치된 제 1 내지 제 4 단자 도체와, 상기 제 3 및 제 4 측면 중 어느 한쪽 측면에 배치된 제 1 외부 접속 도체를 포함하고,
    상기 제 1 내부 전극군과 상기 제 2 내부 전극군은 상기 적층체 내에 있어서 상기 제 2 방향에 병치되어 있고,
    상기 복수의 제 1 내부 전극 중 적어도 하나의 제 1 내부 전극과, 상기 제 2 내부 전극은 적어도 일층의 상기 유전체층을 사이에 두고 서로 대향하도록 위치하고,
    상기 제 3 및 제 4 내부 전극은 적어도 일층의 상기 유전체층을 사이에 두고 서로 대향하도록 위치하고,
    상기 복수의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 외부 접속 도체에 전기적으로 접속되고,
    상기 제 2 내부 전극은 인출 도체를 통하여 상기 제 2 단자 도체에 전기적으로 접속되고,
    상기 제 3 내부 전극은 인출 도체를 통하여 상기 제 3 단자 도체에 전기적으로 접속되고,
    상기 제 4 내부 전극은 인출 도체를 통하여 상기 제 4 단자 도체에 전기적으로 접속되고,
    상기 복수의 제 1 내부 전극 중, 1개 이상 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 단자 도체에 전기적으로 접속되어 있고,
    상기 복수의 외부 도체는 제 3 외부 접속 도체를 더 포함하고,
    상기 제 2 내부 전극군은 상기 제 3 내부 전극을 복수 갖고,
    복수의 상기 제 3 내부 전극 중 적어도 하나의 제 3 내부 전극과, 상기 제 4 내부 전극은 적어도 일층의 상기 유전체층을 사이에 두고 서로 대향하도록 위치하고,
    상기 복수의 제 3 내부 전극은 인출 도체를 통하여 상기 제 3 외부 접속 도체에 전기적으로 접속되고,
    상기 복수의 제 3 내부 전극 중, 1개 이상 상기 제 3 내부 전극의 총수보다도 1개 적은 수 이하의 제 3 내부 전극이, 인출 도체를 통하여 상기 제 3 단자 도체에 전기적으로 접속되어 있는, 적층 콘덴서 어레이.
  7. 제 6 항에 있어서, 상기 복수의 외부 도체는 상기 제 3 외부 접속 도체가 배치된 상기 측면에 배치된 제 4 외부 접속 도체를 더 포함하고,
    상기 제 2 내부 전극군은 상기 제 4 내부 전극을 복수 갖고,
    복수의 상기 제 4 내부 전극은 인출 도체를 통하여 상기 제 4 외부 접속 도체에 전기적으로 접속되고,
    상기 복수의 제 4 내부 전극 중, 1개 이상 상기 제 4 내부 전극의 총수보다도 1개 적은 수 이하의 제 4 내부 전극은 인출 도체를 통하여 상기 제 4 단자 도체에 전기적으로 접속되어 있는, 적층 콘덴서 어레이.
  8. 제 7 항에 있어서, 상기 복수의 제 3 및 제 4 내부 전극은 적어도 일층의 상기 유전체층을 각각의 사이에 두고 서로 대향하도록 위치하고 있는, 적층 콘덴서 어레이.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 제 2 내부 전극군은 상기 제 2 방향으로 상기 제 4 측면측에 위치하고,
    상기 제 3 단자 도체는 상기 제 1 측면에 배치되고,
    상기 제 4 단자 도체는 상기 제 2 측면에 배치되고,
    상기 제 3 외부 접속 도체는 상기 제 4 측면에 있어서의 상기 제 2 측면 근처가 되는 위치에 배치되어 있는, 적층 콘덴서 어레이.
  10. 제 9 항에 있어서, 상기 제 4 외부 접속 도체는 상기 제 4 측면에 있어서의 상기 제 1 측면 근처가 되는 위치에 배치되어 있는, 적층 콘덴서 어레이.
  11. 제 6 항에 있어서, 상기 제 1 및 제 2 내부 전극 중 적어도 하나의 내부 전극과, 상기 제 3 및 제 4 내부 전극 중 적어도 하나의 내부 전극이, 동일 층에 위치하고 있고, 동일 층에 위치하고 있는 상기 내부 전극의 극성이 다른, 적층 콘덴서 어레이.
  12. 적층 콘덴서 어레이로서,
    복수의 유전체층이 적층된 적층체와, 상기 적층체에 형성된 복수의 외부 도체를 구비하고,
    상기 적층체는 상기 복수의 유전체층의 적층 방향과 직교하는 제 1 방향으로 서로 대향하는 제 1 및 제 2 측면과, 상기 복수의 유전체층의 적층 방향 및 상기 제 1 방향에 직교하는 제 2 방향으로 서로 대향하는 제 3 및 제 4 측면을 갖는 동시에, 복수의 제 1 내부 전극과 제 2 내부 전극을 갖는 제 1 내부 전극군과, 제 3 내부 전극과 제 4 내부 전극을 갖는 제 2 내부 전극군을 포함하고,
    상기 복수의 외부 도체는 상기 제 1 및 제 2 측면 중 어느 한쪽 측면에 배치된 제 1 내지 제 4 단자 도체와, 상기 제 3 및 제 4 측면 중 어느 한쪽 측면에 배치된 제 1 외부 접속 도체를 포함하고,
    상기 제 1 내부 전극군과 상기 제 2 내부 전극군은 상기 적층체 내에 있어서 상기 제 2 방향에 병치되어 있고,
    상기 복수의 제 1 내부 전극 중 적어도 하나의 제 1 내부 전극과, 상기 제 2 내부 전극은 적어도 일층의 상기 유전체층을 사이에 두고 서로 대향하도록 위치하고,
    상기 제 3 및 제 4 내부 전극은 적어도 일층의 상기 유전체층을 사이에 두고 서로 대향하도록 위치하고,
    상기 복수의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 외부 접속 도체에 전기적으로 접속되고,
    상기 제 2 내부 전극은 인출 도체를 통하여 상기 제 2 단자 도체에 전기적으로 접속되고,
    상기 제 3 내부 전극은 인출 도체를 통하여 상기 제 3 단자 도체에 전기적으로 접속되고,
    상기 제 4 내부 전극은 인출 도체를 통하여 상기 제 4 단자 도체에 전기적으로 접속되고,
    상기 복수의 제 1 내부 전극 중, 1개 이상 상기 제 1 내부 전극의 총수보다도 1개 적은 수 이하의 제 1 내부 전극은 인출 도체를 통하여 상기 제 1 단자 도체에 전기적으로 접속되어 있고,
    상기 제 1 및 제 2 내부 전극 중 적어도 하나의 내부 전극과, 상기 제 3 및 제 4 내부 전극 중 적어도 하나의 내부 전극이, 동일 층에 위치하고 있고, 동일 층에 위치하고 있는 상기 내부 전극의 극성이 다른, 적층 콘덴서 어레이.
KR1020080118588A 2007-12-11 2008-11-27 적층 콘덴서 어레이 KR101027308B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-319913 2007-12-11
JP2007319913A JP4539713B2 (ja) 2007-12-11 2007-12-11 積層コンデンサアレイ

Publications (2)

Publication Number Publication Date
KR20090061579A KR20090061579A (ko) 2009-06-16
KR101027308B1 true KR101027308B1 (ko) 2011-04-06

Family

ID=40721411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080118588A KR101027308B1 (ko) 2007-12-11 2008-11-27 적층 콘덴서 어레이

Country Status (4)

Country Link
US (1) US7948737B2 (ko)
JP (1) JP4539713B2 (ko)
KR (1) KR101027308B1 (ko)
CN (1) CN101458993B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5404312B2 (ja) * 2009-07-29 2014-01-29 京セラ株式会社 電子装置
DE102009049077A1 (de) * 2009-10-12 2011-04-14 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung
JP5605342B2 (ja) * 2010-11-09 2014-10-15 株式会社村田製作所 電子部品及び基板モジュール
US20150310991A1 (en) * 2014-04-29 2015-10-29 Apple Inc. Multi-layered ceramic capacitors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168621A (ja) * 2001-12-03 2003-06-13 Tdk Corp 積層コンデンサ
KR20070078397A (ko) * 2006-01-26 2007-07-31 티디케이가부시기가이샤 다층 캐패시터

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894746A (en) * 1987-06-06 1990-01-16 Murata Manufacturing Co., Ltd. Laminated capacitor with fuse function
JPH1126291A (ja) 1997-07-01 1999-01-29 Taiyo Yuden Co Ltd チップ型コンデンサアレイ
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3336954B2 (ja) * 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ
US6282079B1 (en) * 1998-11-30 2001-08-28 Kyocera Corporation Capacitor
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP3853152B2 (ja) * 2000-11-24 2006-12-06 Ｔｄｋ株式会社 電子部品の実装構造
JP3727575B2 (ja) * 2001-12-03 2005-12-14 Ｔｄｋ株式会社 積層コンデンサ
TWI266342B (en) 2001-12-03 2006-11-11 Tdk Corp Multilayer capacitor
JP4231036B2 (ja) * 2005-07-20 2009-02-25 Ｔｄｋ株式会社 積層コンデンサ
JP4225507B2 (ja) * 2005-06-13 2009-02-18 Ｔｄｋ株式会社 積層コンデンサ
JP4816648B2 (ja) * 2006-01-13 2011-11-16 株式会社村田製作所 積層コンデンサ
JP4626605B2 (ja) * 2006-11-07 2011-02-09 株式会社村田製作所 積層コンデンサ
KR100910527B1 (ko) * 2007-09-28 2009-07-31 삼성전기주식회사 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168621A (ja) * 2001-12-03 2003-06-13 Tdk Corp 積層コンデンサ
KR20070078397A (ko) * 2006-01-26 2007-07-31 티디케이가부시기가이샤 다층 캐패시터
JP2007201467A (ja) 2006-01-26 2007-08-09 Tdk Corp 積層コンデンサ

Also Published As

Publication number Publication date
CN101458993A (zh) 2009-06-17
JP2009146947A (ja) 2009-07-02
KR20090061579A (ko) 2009-06-16
JP4539713B2 (ja) 2010-09-08
CN101458993B (zh) 2012-04-18
US7948737B2 (en) 2011-05-24
US20090147439A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
KR100899300B1 (ko) 적층 콘덴서 어레이
KR101020530B1 (ko) 적층 콘덴서 어레이
JP4475298B2 (ja) 積層コンデンサ
US7663862B2 (en) Multilayer capacitor
KR101309499B1 (ko) 관통형 적층 콘덴서
KR101010875B1 (ko) 적층 콘덴서
JP4293625B2 (ja) 貫通型積層コンデンサ
JP5870674B2 (ja) 積層コンデンサアレイ
KR101027308B1 (ko) 적층 콘덴서 어레이
JP4428446B2 (ja) 積層コンデンサ
US7388738B1 (en) Multilayer capacitor
KR101026646B1 (ko) 관통형 적층 콘덴서 어레이
JP6459717B2 (ja) 積層セラミックコンデンサ
JP4952779B2 (ja) 積層コンデンサアレイ
US8125760B2 (en) Multilayer capacitor
JP2010093193A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 9