JP4816648B2 - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP4816648B2
JP4816648B2 JP2007553899A JP2007553899A JP4816648B2 JP 4816648 B2 JP4816648 B2 JP 4816648B2 JP 2007553899 A JP2007553899 A JP 2007553899A JP 2007553899 A JP2007553899 A JP 2007553899A JP 4816648 B2 JP4816648 B2 JP 4816648B2
Authority
JP
Japan
Prior art keywords
main surface
laminate
effective layer
region
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007553899A
Other languages
English (en)
Other versions
JPWO2007080852A1 (ja
Inventor
健一 川崎
徳之 井上
彰 斉藤
牧人 中野
健一 鴛海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007553899A priority Critical patent/JP4816648B2/ja
Publication of JPWO2007080852A1 publication Critical patent/JPWO2007080852A1/ja
Application granted granted Critical
Publication of JP4816648B2 publication Critical patent/JP4816648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、内部電極が誘電体層を介して積層されている積層体を用いた積層コンデンサに関し、より詳細には、異なる電位に接続される内部電極間に挟まれた誘電体層部分の配置が改良された積層コンデンサに関する。
従来より、様々な積層コンデンサが電子機器に広く用いられている。下記の特許文献１には、図１１に示す積層コンデンサが開示されている。積層コンデンサ１０１は、複数枚のセラミックグリーンシートを積層し、焼成することにより得られた積層体１０２を有する。積層体１０２内には、複数の内部電極１０３ａ〜１０３ｄが積層体を構成しているセラミック誘電体層を介して重なり合うように配置されている。内部電極１０３ａ，１０３ｃが、積層体１０２の一方端部１０２ａに引き出されており、内部電極１０３ｂ，１０３ｄが他方端部１０２ｂに引き出されている。端部１０２ａ，１０２ｂを覆うように、外部電極１０４，１０５が形成されている。
この種の積層コンデンサにおいては、温度変化が与えられた際のクラックを防止したり、機械的応力が加えられた際の破壊によるクラックを防止したりするために、内部電極の形状、誘電体層の厚み、積層体の寸法等の調整が図られている。このような様々な積層コンデンサは、下記の特許文献２〜特許文献６に示されているように種々提案されている。
特開平８−６９９３９号公報 特開２０００−１２４０５７号公報 特開平６−１６３３１１号公報 特開平８−１８１０３３号公報 特開平１１−１５００３７号公報 実開平７−３２９３６号公報
上記のように、従来、機械的応力等が加わった際のクラックを防止するために、積層コンデンサにおいて、誘電体層の厚み、内部電極の形状及び寸法等において種々工夫がなされてきた。
近年、他の電子部品と同様に、積層コンデンサにおいても、より一層の小型化が求められている。従って、小型化及び高容量化を図ることが強く望まれている。
高容量化を図るには、異なる電位に接続される内部電極同士が誘電体層を介して重なり合う部分の割合を大きくすればよい。
他方、異なる電位に接続される誘電体層部分では、駆動に際し、電歪効果により振動が生じることがあった。特に、高容量化を図るために、異なる電位に接続される内部電極同士が誘電体層を介して重なり合う部分の割合を高めた場合、上記電歪効果に基づく振動が大きくなりがちであった。その結果、積層コンデンサが実装されている基板が振動し、所望でない音、すなわち、基板鳴きが生じたり、積層コンデンサの基板への実装部分が破壊することがあった。
本発明の目的は、従来技術の現状に鑑み、異なる電位に接続される内部電極間に挟まれた誘電体層における上記電歪効果に基づく変位による所望でない異音の発生を抑制し、かつ該変位による実装部分の破壊等が生じ難い、信頼性に優れた積層コンデンサを提供することにある。
本願の第１の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、前記誘電体層間に形成されており、前記第１の外部電極と接続された第１の内部電極と、前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合割合が１０％以上であり、前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が１５％以下であり、前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が１０％以上であり、前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が１５％以下であり、前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ１．６±０．１ｍｍ、幅０．８±０．１ｍｍ、高さ０．８±０．１ｍｍの範囲にあることを特徴とする、積層コンデンサである。
本願の第２の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、前記誘電体層間に形成されており、前記第１の外部電極と接続された第１の内部電極と、前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合が２０％以上であり、前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が３５％以下であり、前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が２０％以上であり、前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が３５％以下であり、前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ２．０±０．１ｍｍ、幅１．２５±０．１ｍｍ、高さ１．２５±０．１ｍｍの範囲にあることを特徴とする、積層コンデンサである。
本願の第３の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、前記誘電体層間に形成されて￥おり、前記第１の外部電極と接続された第１の内部電極と、前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合が２０％以上であり、前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が３５％以下であり、前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が２０％以上であり、前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が３５％以下であり、前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ３．２±０．１５ｍｍ、幅１．６±０．１５ｍｍ、高さ１．６±０．１５ｍｍの範囲にあることを特徴とする、積層コンデンサである。
本願の第４の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、前記誘電体層間に形成されており、前記第１の外部電極と接続された第１の内部電極と、前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合が２０％以上であり、前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が３５％以下であり、前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が２０％以上であり、前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が３５％以下であり、前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ３．２±０．３ｍｍ、幅２．５±０．２ｍｍ、高さ２．５±０．２ｍｍの範囲にあることを特徴とする、積層コンデンサである。
本願の第５の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、前記誘電体層間に形成されており、前記第１の外部電極と接続された第１の内部電極と、前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合割合が１０％以上であり、前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が１０％以下であり、前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が１０％以上であり、前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が１０％以下であり、前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ１．０±０．０５ｍｍ、幅０．５±０．０５ｍｍ、高さ０．５±０．０５ｍｍの範囲にあることを特徴とする、積層コンデンサである。
すなわち、第１〜第５の発明は、それぞれ、現在積層コンデンサとして広く用いられている、１．６×０．８×０．８ｍｍサイズ、２．０×１．２５×１．２５ｍｍサイズ、３．２×１．６×１．６ｍｍサイズ、３．２×２．５×２．５ｍｍサイズ及び１．０×０．５×０．５ｍｍサイズの積層コンデンサの改良に関する。なお、第１〜第５の発明において、外形寸法における、長さ、幅及び高さの数値の後の数値、すなわち、±０．１ｍｍ、±０．１５ｍｍ、±０．２ｍｍ、±０．３ｍｍ及び±０．０５ｍｍは、製造公差である。 本発明に係る積層コンデンサでは、好ましくは、前記第２の領域及び第４の領域におけ る前記有効層の占有体積が前記積層体の他方主面側に行くに連れて小さくされている。
本発明においては、好ましくは、前記積層体の前記一方端部と他方端部とを結ぶ直線を含み、かつ前記第１，第２の内部電極に直交する断面から見た場合、前記積層体の一方主面と他方主面とを結ぶ方向である厚み方向中央において、有効層が前記第１，第３の領域に至るように前記第１，第２の内部電極が設けられており、有効層が第１，第３の領域に至るように設けられている部分を中央部としたときに、該中央部よりも前記他方主面側に位置している領域においては、前記有効層が第１の領域又は第３の領域に至らない有効層排除部とされており、該有効層排除部において、前記中央部と同様にして積層した場合に比べて有効層が排除されている部分の厚み方向寸法をＴ０、前記積層体の一方端部と他方端部とを結ぶ方向の寸法をＬ０としたときに、Ｔ０／Ｌ０が０．５〜１．５の範囲とされている。この場合には、実装面近傍における有効層が少なくされ、実装面近傍においてギャップ部における変位がより一層小さくなり、それによって、高容量化を図りつつ、駆動時の鳴きをより効果的に抑制することができる。
本発明においては、好ましくは、前記積層コンデンサにおいて、前記積層体の前記一方端部と他方端部とを結ぶ方向が長さ方向であり、前記積層体の一方主面と他方主面とを結ぶ方向が高さ方向であり、前記積層体の長さ方向及び高さ方向に直交する方向が幅方向とされており、前記第１，２の外部電極の前記幅方向に沿う寸法が、前記積層コンデンサの幅よりも小さくされている。この場合には、外部電極が小さくなり、外部電極を経由して積層コンデンサにおける振動時の振動が基板側に伝わることを効果的に抑制することができる。従って、基板鳴きをより効果的に抑制することができる。より好ましくは、上記外部電極の幅は、上記積層コンデンサの幅の９２％以下とされ、それによって、基板鳴きをより一層効果的に抑制することができる。
（発明の効果）
第１の発明では、いわゆる１．６×０．８×０．８ｍｍサイズの積層コンデンサにおいて、第１の外部電極に接続された第１の内部電極と、第２の外部電極に接続された第２の内部電極とに挟まれている部分を有効層とした場合、前記第１の外部電極の第１，第２の回り込み部に挟まれた積層体の第１の領域における有効層の占有体積が１０％以上、第１の領域の内他方主面側に位置する半分を占める第２の領域における有効層における占有体積が１５％以下とされており、同様に、第２の外部電極側においても、第３の領域における有効層の占有体積が１０％以上、第４の領域における有効層の占有体積が１５％とされているため、大きな容量を得ることが出来るだけでなく、駆動に際しての電歪効果による変位を抑制することができる。電歪効果による変位が抑制されるので、駆動時に積層コンデンサが実装されている基板が振動し難く、基板鳴きと称されている異音が生じ難い。また、上記変位が抑制されることにより、実装部分の破壊も生じ難い。
第２の発明においても、それぞれ、第１の外部電極側における第１の回り込み部と第２の回り込み部との間に挟まれた第１の領域における有効層の占有体積割合が２０％以上、第２の領域における有効層の占有体積割合が３５％以下、第３，第４の回り込み部間に挟まれた第３の領域における有効層の占有体積割合が２０％以上、かつ第４の領域における有効層の占有体積割合が３５％以下とされているため、小型で大きな容量を得ることができ、かつ駆動に際しての電歪効果による変位を抑制でき、基板鳴きを抑制することができる。また、実装部分の破壊も生じ難い。
第３の発明においても、それぞれ、第１の外部電極側における第１の回り込み部と第２の回り込み部との間に挟まれた第１の領域における有効層の占有体積割合が２０％以上、第２の領域における有効層の占有体積割合が３５％以下、第３，第４の回り込み部間に挟まれた第３の領域における有効層の占有体積割合が２０％以上、かつ第４の領域における有効層の占有体積割合が３５％以下とされているため、小型で大きな容量を得ることができ、かつ駆動に際しての電歪効果による変位を抑制でき、基板鳴きを抑制することができる。また、実装部分の破壊も生じ難い。
第４の発明においても、それぞれ、第１の外部電極側における第１の回り込み部と第２の回り込み部との間に挟まれた第１の領域における有効層の占有体積割合が２０％以上、第２の領域における有効層の占有体積割合が３５％以下、第３，第４の回り込み部間に挟まれた第３の領域における有効層の占有体積割合が２０％以上、かつ第４の領域における有効層の占有体積割合が３５％以下とされているため、小型で大きな容量を得ることができ、かつ駆動に際しての電歪効果による変位を抑制でき、基板鳴きを抑制することができる。また、実装部分の破壊も生じ難い。
第５の発明においても、それぞれ、第１の外部電極側における第１の回り込み部と第２の回り込み部との間に挟まれた第１の領域における有効層の占有体積割合が１０％以上、第２の領域における有効層の占有体積割合が１０％以下、第３，第４の回り込み部間に挟まれた第３の領域における有効層の占有体積割合が１０％以上、かつ第４の領域における有効層の占有体積割合が１０％以下とされているため、小型で大きな容量を得ることができ、かつ駆動に際しての電歪効果による変位を抑制でき、基板鳴きを抑制することができる。また、実装部分の破壊も生じ難い。
図１は、本発明の一実施形態に係る積層コンデンサの正面断面図である。 図２は、従来の積層コンデンサの実装構造における問題点を説明するための正面断面図である。 図３（ａ）及び（ｂ）は、図２に示した積層コンデンサにおける第１，第２の内部電極の形状を説明するための積層体の各平面断面図である。 図４は、従来の積層コンデンサの実装構造において電歪効果による基板の振動が生じる状態を説明するための模式的正面断面図である。 図５は、本発明の実施形態の積層コンデンサにおける第１，第２の領域の定義を説明するための部分切欠正面断面図である。 図６（ａ），（ｂ）及び（ｃ）は、本発明の積層コンデンサの変形例を示す各正面断面図である。 図７（ａ）〜（ｃ）は、本発明の積層コンデンサのさらに他の変形例を説明するための各正面断面図である。 図８（ａ）及び（ｂ）は、本発明の積層コンデンサのさらに別の変形例を説明するための各正面断面図である。 図９は、実験例において基板の鳴き音圧を測定するのに用いた回路のブロック図である。 図１０（ａ）は、本発明の他の実施形態に係る積層コンデンサの横断面図であり、（ｂ）は、他の実施形態の積層コンデンサの第１の端面側から見た側面図である。 図１１は、従来の積層コンデンサの一例を示す正面断面図である。
符号の説明
１…積層コンデンサ
２…積層体
２ａ，２ｂ…第１，第２の端面
２ｃ…上面（一方主面）
２ｄ…下面（他方主面）
３，４…第１，第２の外部電極
３ａ，３ｂ…第１，第２の回り込み部
４ａ，４ｂ…第３，第４の回り込み部
５ａ，５ｃ，５ｅ，５ｇ，５ｉ，５ｋ…第１の内部電極
５ｂ，５ｄ，５ｆ，５ｈ，５ｊ，５ｌ…第２の内部電極
１１…基板
１２…電極ランド
１３…半田
２１…積層コンデンサ
２２ａ〜２２ｌ…内部電極
２３…積層コンデンサ
２４ａ〜２４ｌ…内部電極
２５…積層コンデンサ
２６ａ〜２６ｌ…内部電極
２７…積層コンデンサ
２８ａ〜２８ｌ…内部電極
２９ａ〜２９ｄ…ダミー電極
３０…積層コンデンサ
３０ａ〜３０ｌ…内部電極
３０…積層コンデンサ
３１ａ〜３１ｄ…ダミー電極
３２…積層コンデンサ
３３ａ〜３３ｈ…ダミー電極
３４…積層コンデンサ
３５ａ〜３５ｈ…ダミー電極
４１…積層コンデンサ
４２…積層体
４３ａ〜４３ｃ…第１の内部電極
４４ａ〜４４ｃ…第２の内部電極
４５…第１の外部電極
Ｂ…外部電極の積層体幅方向に沿う寸法
Ａ…積層コンデンサの幅
Ｓ…第１の領域
Ｘ…第２の領域
以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図１は、第１の実施形態に係る積層コンデンサの正面断面図である。積層コンデンサ１は、直方体状の積層体２を有する。積層体２は、複数枚のセラミックグリーンシートを内部電極を介して積層し、焼成してなる周知のセラミックス−内部電極一体焼成技術により得られたセラミック焼結体である。
従って、積層体２内においては、複数の誘電体層が内部電極を介して積層されていることになる。
また、積層体２の一方端部側の端面２ａを覆うように第１の外部電極３が形成されており、他方端部側に位置する第２の端面２ｂを覆うように第２の外部電極４が形成されている。
外部電極３，４は、導電ペーストの塗布・焼付等により形成されている。第１の外部電極３は、端面２ａ上に位置している部分だけでなく、焼結体２の一方主面としての上面２ｃ及び他方主面としての下面２ｄに回り込んでいる第１，第２の回り込み部３ａ，３ｂを有する。同様に、外部電極４もまた、上面２ｃ及び下面２ｄに至る第３，第４の回り込み部４ａ，４ｂを有する。なお、本明細書においては、第１，第２の回り込み部は、それぞれ、積層体の一方主面及び下面に至っている外部電極延長部分をいうものとするが、外部電極の形成に際して、回り込み部は、上面２ｃ及び下面２ｄだけでなく、図示されていない一対の側面にも至るように形成されるのが普通である。
もっとも、本発明は、複数の内部電極が積層されている積層体の厚み方向の一方側に位置する一方主面と他方側に位置する他方主面、すなわち、上面２ｃと下面２ｄとを結ぶ方向において、後述の有効層の占有体積割合に特徴を有する。従って、図示されていない側面に位置している回り込み部については特に言及せず、上記第１，第２の回り込み部及び第３，第４の回り込み部を基準として、占有体積割合を説明することとする。
積層体２内には、上面２ｃから下面２ｄ側に向かって複数の内部電極５ａ〜５ｌが誘電体層を介して重なり合うように配置されている。
複数の内部電極５ａ〜５ｌの内、第１の内部電極５ａ，５ｃ，５ｅ，５ｇ，５ｉ，５ｋが第１の端面２ａに引き出されており、第１の端面２ａにおいて第１の外部電極３に電気的に接続されている。他方、第２の内部電極５ｂ，５ｄ，５ｆ，５ｈ，５ｊ，５ｌが第２の端面２ｂに引き出されており、第２の端面２ｂにおいて第２の外部電極４に電気的に接続されている。
第１，第２の内部電極５ａ〜５ｌは、適宜の金属もしくは合金を用いて形成される。このような金属もしくは合金としては、例えばＡｇ、Ａｇ−Ｐｄ、ＮｉまたはＣｕなどを挙げることができる。同様に、上記外部電極３，４についても、導電ペーストの塗布・焼付等により形成され、導電ペーストに含まれる金属材料としては、Ａｇ、Ａｇ−Ｐｄ、ＮｉまたはＣｕなどの適宜の金属もしくは合金を挙げることができる。また、外部電極は、複数の電極層を積層することにより形成されていてもよい。
異なる電位に接続される一対の内部電極間に挟まれた誘電体層は、静電容量を取り出す部分であり、従って、異なる電位に接続される内部電極間に挟まれている誘電体層部分を有効層とする。
本実施形態の積層コンデンサ１の特徴は、第１，第２の回り込み部間に挟まれた積層体の第１の領域における有効層の占有体積割合が１０％以上とされており、第１の領域の内、下面２ｄ側に位置する半分を占める第２の領域における有効層の占有体積割合が１５％以下とされており、かつ第２の端面２ｂ側においても、第３の回り込み部４ａと、第４の回り込み部４ｂとの間に挟まれた第３の領域における有効層の占有体積割合が１０％以上、第３の領域の内、下面２ｄ側に位置する半分を占める第４の領域における占有体積割合が１５％以下とされていることにある。それによって、大きな静電容量を得ることができるだけでなく、駆動に際しての電歪効果による変位が生じ難くされている。これを図２〜図５を参照して説明する。
図２は、従来のコンデンサを基板に実装した状態を示す模式的部分切欠正面断面図である。
図２に示すように、基板１１１の上面に、電極ランド１１１ａ，１１１ｂが形成されている。電極ランド１１１ａ，１１１ｂに、積層コンデンサ１２１が半田１２２，１２３を用いて接合され、実装されている。
積層コンデンサ１２１は、積層体１２４を有する。積層体１２４の第１の端面１２４ａに複数の第１の内部電極１２５が引き出されており、第２の端面１２４ｂに複数の第２の内部電極１２６が引き出されている。
第１，第２の端面１２４ａ，１２４ｂを覆うように第１，第２の外部電極１２７，１２８が形成されている。外部電極１２７，１２８は、上記実施形態の場合と同様に、端面１２４ａ，１２４ｂだけでなく、上面、下面及び一対の側面に至る回り込み部を有する。図２では、第１の外部電極１２７は、第１の回り込み部１２７ａと、第２の回り込み部１２７ｂとを有するように図示されており、第２の外部電極１２８は、第３，第４の回り込み部１２８ａ，１２８ｂを有するように図示されている。
積層コンデンサ１２１において、小型化及び高容量化を図るには、異なる電位に接続される内部電極同士が重なり合う面積を大きくすることが望ましい。
図３（ａ），（ｂ）は、第１，第２の内部電極１２５，１２６の平面形状を略図的に示す平面断面図である。第１の内部電極１２５と、第２の内部電極１２６とは、中央部分、すなわち、第１の端面１２４ａと、第２の端面１２４ｂとを結ぶ方向の中央部分において、誘電体層を介して重なり合っている。この第１の内部電極１２５と第２の内部電極１２６とが重なり合っている部分を有効層とした場合、大きな静電容量を得るには、有効層の占有体積割合を高めることが望ましい。従って、第１，第２の回り込み部１２７ａ，１２７ｂ間で挟まれた積層体部分及び第３，第４の回り込み部１２８ａ，１２８ｂで挟まれた積層体部分においても、有効層が存在していることが望ましい。
なお、図２において、有効層の外側においては、第１，第２の内部電極が誘電体層を介して重なり合っていないギャップ部１２４ｃ，１２４ｄが設けられている。このギャップ部１２４ｃ，１２４ｄは、駆動に際し電圧が印加されないため、電歪効果により実質的に変位しない部分である。
このような積層コンデンサ１２１を駆動した際には、第１の内部電極１２５と第２の内部電極１２６との間に電圧が加わると、誘電体層部分において電歪効果による変位が生じる。この変位は、１）有効層の厚み方向への膨張及び収縮、２）積層体１２４の長さ方向Ｌ及び幅方向Ｗにおける収縮／復帰並びに３）有効層における厚み方向Ｔにおける変位と、前述したギャップ部の変位との差による変形とを含む。
積層コンデンサ１２１を基板１１１に実装し、駆動した場合、上記３種類の変位もしくは変形により、積層コンデンサ１２１が変形する。その結果、図４に略図的に示すように、積層コンデンサ１２１の積層体１２４が図示の二点鎖線で示すように変形した状態と、実線で示す当初の状態との間での変形を繰り返すことになる。そのため、基板１１１が矢印Ａで示すように、屈曲し、異音が生じることがあった。加えて、変形に伴って半田１２２，１２３による実装部分が破壊されるおそれがあった。
これに対して、上記実施形態では、このような電歪効果に基づく積層コンデンサ１の変形が抑制され、基板鳴きと称されている異音が生じ難く、かつ実装部分の破壊も生じ難い。すなわち、図５に部分切欠正面断面図で模式的に示すように、積層コンデンサ１を基板１１上の電極ランド１２に半田１３を用いて実装した場合を想定する。図５では、第１の外部電極３側が図示されており、第２の外部電極４側は図示されていない。もっとも、第２の外部電極４側も、第１の外部電極３側と同様に構成されている。
いま、積層体２において、第１の外部電極３の第１の回り込み部３ａと、第２の回り込み部３ｂとで挟まれた積層体部分、すなわち、図５において、斜線のハッチングを付した積層体部分を、第１の領域Ｓとする。この場合、第１の領域Ｓは、回り込み部３ａ，３ｂの先端から端面２ａに至る部分に位置しているが、この回り込み部３ａ，３ｂに挟まれた第１の領域Ｓにおいても、有効層の占有体積割合が多くなるほど、静電容量を高めることができる。従って、本実施形態では、第１の領域Ｓにおける有効層の占有体積割合が１０％以上とされている。同様に、第２の外部電極４側においても、第３の領域における有効層の占有体積割合が１０％以上とされ、それによって高容量化が図られている。
他方、図５において、第１の領域Ｓの内、他方主面としての下面２ｂ側に位置している半分の領域を第２の領域Ｘとする。第２の領域Ｘは、図５において破線で囲まれた積層体部分である。本実施形態では、第２の領域Ｘにおける有効層の占有体積割合は１５％以下とされている。第２の領域Ｘにおいても、有効層の占有体積割合が高い方が、高容量化を果たす上では好ましいが、占有体積割合を１５％以下とすることにより、下面２ｂ側における電歪効果に基づく積層体２の変形を抑制することができる。従って、基板１１の屈曲変位や振動が生じ難くなり、かつ実装部分の破壊も生じ難い。
第２の外部電極４側においても、第３の領域の下方１／２の部分を占める第４の領域において有効層の占有体積割合が１５％以下とされている。
すなわち、本願発明者によれば、１．６×幅０．８×高さ０．８ｍｍの寸法の積層コンデンサ１においては、上記第１，第３の領域における有効層の占有体積割合を１０％以上とし、第２，第４の領域における有効層の占有体積割合を１５％以下とした場合に、高容量化を果たし得るだけでなく、駆動に際しての基板の振動や変形が生じ難く、従って、異音が生じ難く、かつ実装部分の破壊も生じ難いことを見出し、本発明を成すに至ったものである。
前述した特許文献２〜特許文献６に記載のように、従来、積層コンデンサの温度変化等によるクラックの防止を図るために、内部電極の寸法、誘電体層の厚み、積層体の寸法等が工夫されていた。しかしながら、電歪効果に基づく積層体の変形により引き起こされる問題については、何ら認識されていなかった。本実施形態の積層コンデンサ１は、従来知られていなかった、駆動時の電歪効果に基づく積層体の変形により生じる問題点を解決するためになされたものである。
そして、第１，第３の領域における有効占有体積割合と、第２，第４の領域における有効占有体積割合を上記特定の範囲としたことにより、基板鳴きや実装部分の破壊を抑制したことに特徴を有する。
長さＬ＝１．６ｍｍ、幅Ｗ＝０．８ｍｍ及び厚みＴ＝０．８ｍｍの寸法、すなわち、１．６×０．８×０．８ｍｍサイズの積層コンデンサにおいては、寸法についての製造公差は±０．１ｍｍである。従って、長さ１．６±０．１ｍｍ、幅０．８±０．１ｍｍ、高さ０．８±０．１ｍｍの範囲の積層コンデンサであれば、本実施形態のように、第１，第３の領域における有効層の占有体積割合を１０％以上かつ第２，第４の領域における有効層の占有体積を１５％以下とすることにより、上記実施形態に従って、電歪効果に基づく基板の変形や振動を抑制でき、かつ実装部分の破壊を抑制することができる。
また、上記実施形態では、長さ１．６×幅０．８×高さ０．８ｍｍの積層コンデンサにつき説明したが、下記の表１に示すように、いわゆる２０１２サイズ、３２１６サイズ、３２２５サイズにおいては、第１の領域及び第３の領域における有効層の占有体積割合を２０％以上、第２，第４の領域における有効層の占有体積割合を３５％以下とすれば、本実施形態と同様に、電歪効果に基づく基板の変形を抑制でき、異音の発生及び実装部分の破壊を抑制することができる。なお、２０１２サイズとは、長さＬ＝２．０ｍｍ、幅Ｗ＝１．２５ｍｍ及び厚みＴ＝１．２５ｍｍの寸法を意味し、この場合、各寸法の製造公差は±０．１ｍｍである。
また、３２１６サイズとは、長さＬ＝３．２ｍｍ、幅Ｗ＝１．６ｍｍ及び厚みＴ＝１．６ｍｍの寸法の積層コンデンサを意味し、各寸法の製造公差は±０．１５ｍｍである。
また、３２２５サイズとは、長さＬ＝３．２ｍｍ、幅Ｗ＝２．５ｍｍ及び厚みＴ＝２．５ｍｍのサイズの積層コンデンサを意味し、この場合、長さＬについては製造公差は±０．３ｍｍであり、幅Ｗ及び厚みＴについては、製造公差は±０．２ｍｍである。
また、長さ１．０×幅０．５×高さ０．５ｍｍの積層コンデンサ、いわゆる１００５サイズの積層コンデンサにおいては、第1の領域及び第３の領域における有効層の占有体積割合を１０％以上、第２，第４の領域における有効層の遷移の体積割合を１０％以下とすれば、上記実施形態と同様に、電歪効果に基づく基板の変形を抑制でき、異音の発生及び実装部分の破壊を抑制することができる。なお、１００５サイズの積層コンデンサの各寸法の製造公差は±０．０５ｍｍである。
Figure 0004816648
そして、２０１２サイズ〜３２２５サイズ及び１００５サイズにおいても、製造公差の範囲にある寸法の積層コンデンサの場合、上記実施形態と同様に、電歪効果に基づく基板の変形や振動を抑制でき、かつ実装部分の破壊を抑制することができる。
上記実施形態では、第２，第４の領域における有効層の占有体積割合を低くするために、第２，第４の領域において第１，第２の内部電極５ｉ〜５ｌの重なり合う部分が第１，第２の端面２ａ，２ｂを結ぶ中央領域付近に寄せられている。すなわち、内部電極５ｉ〜５ｌは、第２，第４の領域においては誘電体層を介して重なり合っていない。しかしながら、第２，第４の領域における有効層の占有体積割合を低める構造は、上記実施形態の構造に限定されない。第２，第４の領域における有効層の占有体積割合を低める構造の変形例を図６（ａ）〜図８（ｂ）にそれぞれ示す。
図６（ａ）に示す変形例の積層コンデンサ２１では、複数の第１の内部電極２２ａ，２２ｃ，２２ｅ，２２ｇ，２２ｉ，２２ｋと、複数の第２の内部電極２２ｂ，２２ｄ，２２ｆ，２２ｈ，２２ｊ，２２ｌが積層体２内に配置されている。この内、第１の内部電極２２ａ，２２ｃ，２２ｅ，２２ｇと、複数の第２の内部電極２２ｂ，２２ｄ，２２ｆ，２２ｈとは、上記第１，第３の領域においても重なり合っている。これに対して、内部電極２２ｉから内部電極２２ｌにいくにつれて、すなわち、積層体２内において他方主面である下面２ｄ側にいくにつれて有効層の面積が小さくなるように内部電極２２ｉ〜２２ｌが形成されている。それによって、第２，第４の領域における有効層の占有体積割合が小さくされている。
図６（ｂ）に示す変形例の積層コンデンサ２３では、積層体２の厚み方向中央に位置している第１の内部電極２４ｅから第２の内部電極２４ｈまでは、有効層が第１，第３の領域に至るように設けられている。これに対して、内部電極２４ｅの上方に位置している複数の内部電極２４ａ〜２４ｄが重なり合っている部分と、内部電極２４ｈよりも下方に位置している複数の内部電極２４ｉ〜２４ｌが重なり合っている部分は、いずれも、第１，第３の領域に位置していない。従って、本変形例では、実装時に上下の向きを考慮しなくてもよい。
他方、図７（ａ）に示す変形例の積層コンデンサ２５では、内部電極２６ａ〜２６ｄが重なり合っている部分が、上面２ｃ側にいくにつれて面積が小さくなっており、内部電極２６ｉ〜２６ｌが重なり合っている部分が下面２ｄにいくにつれて順に小さくなるように構成されていることを除いては、積層コンデンサ２３と同様とされている。従って、本変形例では、実装時に上下の向きを考慮しなくてもよい。
図７（ｂ）に示す積層コンデンサ２７では、内部電極２８ａ〜２８ｈは、第１，第２の領域においても重なり合うように配置されている。すなわち、上面２ｃ側に位置している内部電極２８ａ〜２８ｈは、大面積の有効層を形成するように配置されている。
他方、内部電極２８ｉ〜２８ｌは、第１の実施形態と同様に、第１，第２の領域においては重なり合っておらず、第１，第２の領域間の中央領域において重なり合っている。もっとも、本変形例では、内部電極２８ｉ〜２８ｌの先端に、ダミー電極２９ａ〜２９ｄが形成されている。ダミー電極２９ａ〜２９ｄが形成されていることを除いては、積層コンデンサ２７は積層コンデンサ１と同様に構成されている。
同様に、図７（ｃ）に示す積層コンデンサ３０、図８（ａ）及び（ｂ）に示す各積層コンデンサ３２，３４は、それぞれ、図６（ａ）に示した積層コンデンサ２１、図６（ｂ）に示した積層コンデンサ２３及び図７（ａ）に示した積層コンデンサ２５の内部電極構造を有し、これらにダミー電極３１ａ〜３１ｄ，３３ａ〜３３ｈ及び３５ａ〜３５ｈを付加した構造に相当する。このように、第２，第４の領域において、有効層の占有体積割合を低めた場合、ダミー電極を適宜形成することにより、マザーの内部電極パターンの種類を増加させず、本発明の積層コンデンサを製造することができる。
次に、具体的な実験例につき説明する。
（実験例１）
ＢａＴｉＯ３を主成分とし、希土類元素酸化物としてＧｄ２Ｏ３を添加してなる誘電体原料を用い、以下の仕様で積層コンデンサを作製した。外部電極を含む積層体の外形寸法を、長さＬ＝１．６ｍｍ、幅Ｗ＝０．８ｍｍ及び厚みＴ＝０．８ｍｍとし、内部電極間に挟まれた誘電体層の厚み＝１．８μｍ、内部電極の厚み＝１．０μｍ、有効層の層数＝２３０とした。内部電極構成材料としては、Ｎｉを用い、外部電極はＣｕからなる厚膜電極層上に、Ｎｉめっき膜及びＳｎめっき膜を積層することにより形成した。
有効層が設けられている部分よりも上方または下方に位置している誘電体層の厚みは各７０μｍ、外部電極の端面上における厚み＝６０μｍ、回り込み部における外部電極の厚み＝２０μｍ。回り込み部の長さ方向寸法、すなわち、回り込み部の先端と積層体の端面との間の距離＝０．４ｍｍとした。
上記積層コンデンサについて、有効層の占有体積割合を種々変化させ、複数種の積層コンデンサを作製した。有効層の占有体積割合を変化させるに際しては、積層される内部電極間の重なり部分を変化させることにより行なった。そして得られた複数種の積層コンデンサについて、１ＫＨｚ及び０．５Ｖの電流を流して静電容量を測定した。また、以下の要領で実装基板に積層コンデンサを実装し、駆動時に生じた鳴き音圧を測定した。
（鳴き音圧の測定）
図９にブロック図で示す回路を用い、４０ｍｍ×１００ｍｍ×厚み０．５ｍｍのガラスエポキシ基板上に半田を用いて実装された積層コンデンサを駆動し、鳴き音圧を測定した。すなわち、図９に示すように、電源Ｖｄｃからダイオード４１及びインダクタンス４２を介して積層コンデンサ１に通電した。この場合、電源電圧は１．５Ｖ、電流値は０．４〜０．８Ａの範囲とした。
基板鳴きによる音圧を、超指向性集音マイク（ＡＬＣ社製、品番：ＫＭ−３５８）を用いて集音し、図９に示すジェネレータ４４を用いて解析し、音圧を求めた。結果を下記の表２に示す。
Figure 0004816648
表２から明らかなように、１６０８サイズにおいて、１μＦ以上の容量を実現し、鳴き音圧を３０ｄＢ以下に抑制するには、第１，第３の領域における有効層の占有体積割合を１０％以上かつ第２，第４の領域における有効層の占有体積割合を１５％以下にしなければならないことがわかる。
（実験例２〜５）
実験例１と同様にして、ただし、実験例２〜５では、それぞれ、以下の仕様の積層コンデンサを作製した。そして、得られた積層コンデンサにおいて実験例１と同様に第１，第３の領域及び第２，第４の領域における有効層の占有体積割合を変化させ、静電容量及び鳴き音圧を測定した。結果を下記の表３〜表６に示す。
実験例２における積層コンデンサの仕様：
外部電極を含めた積層体寸法は、長さＬ＝２．０ｍｍ、幅Ｗ＝１．２５ｍｍ及び厚みＴ＝１．２５ｍｍとし、内部電極間に挟まれた誘電体層の厚みは１．８μｍ、内部電極の厚みは１．０μｍ、有効層の積層数は３８０、有効層が設けられている部分の上下に配置されている誘電体層の厚みは各８０μｍ、外部電極の端面上の厚みは６０μｍ、回り込み部における厚みは３０μｍ、回り込み部の先端と、積層体端面との間の距離を０．５ｍｍとした。誘電体層、内部電極及び外部電極形成材料は、実験例１と同様とした。
実験例３における積層コンデンサの仕様：
外部電極を含めた積層体寸法は、長さＬ＝３．２ｍｍ、幅Ｗ＝１．６ｍｍ及び厚みＴ＝１．６ｍｍとし、内部電極間に挟まれた誘電体層の厚みは１．８μｍ、内部電極の厚みは１．０μｍ、有効層の積層数は５００、有効層が設けられている部分の上下に配置されている誘電体層の厚みは各１００μｍ、外部電極の端面上の厚みは６０μｍ、回り込み部における厚みは４０μｍ、回り込み部の先端と、積層体端面との間の距離を０．６ｍｍとした。誘電体層、内部電極及び外部電極形成材料は、実験例１と同様とした。
実験例４における積層コンデンサの仕様：
外部電極を含めた積層体寸法は、長さＬ＝３．２ｍｍ、幅Ｗ＝２．５ｍｍ及び厚みＴ＝２．５ｍｍとし、内部電極間に挟まれた誘電体層の厚みは１．８μｍ、内部電極の厚みは１．０μｍ、有効層の積層数は８００、有効層が設けられている部分の上下に配置されている誘電体層の厚みは各１００μｍ、外部電極の端面上の厚みは１００μｍ、回り込み部における厚みは４０μｍ、回り込み部の先端と、積層体端面との間の距離を０．６ｍｍとした。誘電体層、内部電極及び外部電極形成材料は、実験例１と同様とした。
実験例５における積層コンデンサの使用：
外部電極を含めた積層体寸法は、長さＬ＝１．０ｍｍ、幅Ｗ＝０．５ｍｍ及び厚みＴ＝０．５ｍｍとし、内部電極間に挟まれた誘電体層の厚みは１．８μｍ、内部電極の厚みは１．０μｍ、有効層の積層数は１２０、有効層が設けられている部分の上下に配置されている誘電体層の厚みは各６０μｍ、外部電極の端面上の厚みは３０μｍ、回り込み部における厚みは１０μｍ、回り込み部の先端と、積層体端面との間の距離を０．３ｍｍとした。誘電体層、内部電極及び外部電極形成材料は、実験例１と同様とした。
Figure 0004816648
Figure 0004816648
Figure 0004816648
Figure 0004816648
表３から明らかなように、いわゆる２０１２サイズにおいて、２．２μＦ以上の大きな容量を実現し、鳴き音圧を３０ｄＢ以下に抑制するには、第１，第３の領域における有効層の占有体積割合を２０％以上、かつ第２，第４の領域における有効層の占有体積割合を３５％以下としなければならないことがわかる。
表４から明らかなように、いわゆる３２１６サイズにおいて、１０μＦ以上の大きな容量を実現し、鳴き音圧を３０ｄＢ以下に抑制するには、第１，第３の領域における有効層の占有体積割合を２０％以上、かつ第２，第４の領域における有効層の占有体積割合を３５％以下としなければならないことがわかる。
表５から明らかなように、いわゆる３２２５サイズにおいて、２２μＦ以上の大きな容量を実現し、鳴き音圧を３０ｄＢ以下に抑制するには、第１，第３の領域における有効層の占有体積割合を２０％以上、かつ第２，第４の領域における有効層の占有体積割合を３５％以下としなければならないことがわかる。
表６から明らかなように、いわゆる１００５サイズにおいて、０．４７μＦ以上の大きな容量を実現し、鳴き音圧を２９ｄＢ以下に抑制するには、第１，第３の領域における有効層の占有体積割合を１０％以上、かつ第２，第４の領域における有効層の占有体積割合を１０％以下としなければならないことがわかる。
前述した図６（ｂ）に示した積層コンデンサ２３では、電極２４ｆ〜２４ｈが重なり合っている部分、すなわち、積層体の第１，第２の主面を結ぶ方向中央に位置している中央部では、有効層が第１，第３の領域に至っている。他方、内部電極２４ｈよりも下方の内部電極２４ｉ〜２４ｌが重なり合っている部分では、有効層は第１，第３の領域に至っていない。この内部電極２４ｈよりも下方、すなわち積層体の他方主面側に位置している部分は、第１，第３の領域において内部電極が重なり合っていない有効層排除部とされている。有効層排除部では、仮に、内部電極２４ｅ〜２４ｈと同様に第１，第２の内部電極が重なり合って、有効層が第１，第３の領域側に、すなわち積層体の一方端部及び他方端部側に延ばされている場合に比べて、図６（ｃ）に一点鎖線Ｖで示す領域において有効層が排除されている。
この一点鎖線Ｖで囲まれている部分を図６（ｃ）に示されている断面、すなわち積層体の長さ方向を含み、内部電極２４ａ〜２４ｌに直交する断面から見た場合、一点鎖線Ｖで囲まれている部分の長さ方向寸法をＬ０、積層体厚み方向に沿う寸法Ｔ０としたときに、比Ｔ０／Ｌ０が、０．５〜１．５の範囲にあることが好ましい。それによって、積層コンデンサの駆動時の変形に伴う異音の発生を効果的に抑制でき、積層コンデンサの容量を大きくした場合であっても、異音の発生を確実に抑制することができる。これは、以下の理由によると考えられる。すなわち、図６（ｂ）に示したように、第２，第４の領域、特に、積層体の下面側の領域においてギャップ部を大きくすると、鳴きを抑制することができる。これは、例えば外部電極３の回り込み部直下までギャップ部を設けておくことにより、積層体の厚み方向における収縮と、積層体の幅方向及び長さ方向に沿う面における収縮が小さくなり、図４に二点鎖線で示したような変形が小さくなることによる。なお、高容量化を図るには、上記ギャップはできるだけ小さい方が好ましい。従って、高容量化を図りつつ、鳴きを抑制するには、高容量化を図る上ではギャップ部の形状を小さくし、鳴きを抑制する上ではギャップを大きくするような形状とすることが望ましい。
図６（ｃ）で示したように、上記一点鎖線Ｖで囲まれた部分の積層体の長さ方向に沿う寸法Ｌ０に対する積層体厚み方向に沿う寸法Ｔ０の割合を０．５〜１．５とした場合、鳴きを確実に抑制することができる。すなわち、鳴きの主要因は、有効層における積層体厚み方向の変位と、ギャップ部における変位との差により、外部電極、例えば外部電極３の下方の回り込み部表面が水平方向から傾き、それによって基板が屈曲することによる。従って、実装面近傍における有効層の存在が、鳴きの発生に大きく影響している。
よって、ギャップ部を小さくし、有効層が実装面側の外部電極回り込み部近傍に接近すると、容量は高められ得るものの、鳴きが大きくなる。
そこで、積層体厚み方向の変位及びギャップ部の変位を小さくすることにより、鳴きを抑制するには、上記有効層排除部において、Ｔ０＞Ｌ０とすればよいことが分かる。しかしながら、Ｔ０＞Ｌ０とすると、積層体厚み方向の変位は小さくなる。容量を維持するには、Ｌ０を小さくする必要があり、前述した第２の領域及び第４の領域における有効層の割合を大きくする必要がある。
逆に、Ｔ０＜Ｌ０とした場合、積層体長さ方向における変位は小さくなるが、積層体厚み方向の変位は大きくなる。従って、これらを総合して勘案すると、Ｔ０／Ｌ０が、０．５〜１．５の範囲が望ましい。Ｔ０／Ｌ０が、０．５未満の場合には、鳴きが大きくなるおそれがあり、１．５を超えると、鳴きは抑制されるものの、容量が小さくなるおそれがある。
これを、具体的な実験例に基づき説明する。
（実験例６）
前述した実験例１〜５と同様にして、１００５サイズ、１６０８サイズ、２０１２サイズ、３２１６サイズ及び３２２５サイズの各積層コンデンサを作成した。なお、領域Ｓ中の有効層の占有体積割合及び領域Ｘ中の有効層占有体積割合は下記の表７に示す通りとした。また、下記の表７に示すように、Ｔ０／Ｌ０の比を種々変更し、それぞれのサイズについて、条件１〜５のＴ０／Ｌ０比の積層コンデンサを作成した。これらの積層コンデンサの取得容量及び鳴き音圧を実験例１〜５と同様にして評価した。結果を下記の表７に併せて示す。
なお、各サイズの積層コンデンサにおいて、Ｔ０／Ｌ０を変更する場合には、容量が同一となるように、前述したギャップの寸法を調整し、その他については、前述した実験例１〜５と同様とした。
Figure 0004816648
表７から明らかなように、いずれのサイズの積層コンデンサにおいても、Ｔ０／Ｌ０を０．５〜１．５の範囲とした場合、取得容量を維持しつつ、鳴きを抑制し得ることが分かる。
また、本発明に変わる積層コンデンサでは、好ましくは、第１，２の外部電極の幅をＢとし、積層コンデンサの幅をＡとしたときに、幅Ｂが幅Ａよりも小さくされ、それによって基板鳴きをより一層効果的に抑制することができる。これを図１０を参照して説明する。
図１０（ａ），（ｂ）、本発明のさらに他の実施形態の積層コンデンサを説明するための図であり、（ａ）は、セラミック積層体の横断面図であり、（ｂ）は、セラミック積層体の一方端部に第１の外部電極が形成されている状態を示す該一方端部側から見た側面図である。
本実施形態では、図１０（ａ）に示すように積層体４２内に複数の第１の内部電極４３ａ〜４３ｃと、第２の内部電極４４ａ〜４４ｃとがセラミック層を介して重なり合うように配置されている。第１の内部電極４３ａ〜４３ｃは、図１０（ｂ）に示すように、セラミック積層体４２の第１の端部側に露出している。そして、セラミック積層体４２の第１の端部に、第１の外部電極４５が形成されている。
図示されていないが、セラミック積層体４２の第２の端部側に第２の外部電極が形成されている。
本実施形態では、図１に示した積層コンデンサ１と同様に、積層コンデンサ４１の長さが１．６±０．１ｍｍ、幅が０．８±０．１ｍｍ、高さが０．８±０．１ｍｍの範囲にあり、かつ図１に示した実施形態と同様に、第１の領域において、有効層の占有体積割合が１０％以上であり、第２の領域において、有効層の占有体積割合が１５％以下であり、第３の領域において、有効層の占有体積割合が１０％以上であり、第４の領域において、有効層の占有体積割合が１５％以下とされている。このような構造については、図１に示した積層コンデンサの説明を援用することにより省略する。
本実施形態の積層コンデンサ４１では、図１に示した積層コンデンサと同様に第１〜第４の領域における有効層の占有体積割合が上記特定の範囲とされているため、基板鳴きを効果的に抑制することができる。
加えて、積層コンデンサ４１における第１、第２の外部電極の幅Ｂが、積層コンデンサの幅Ａよりも小さくされており、より具体的には、（Ｂ／Ａ）×１００（％）が９２％以下とされているため、基板鳴きをより効果的に抑制することができる。これをより具体的に説明する。
なお、外部電極４５の幅Ｂとは、上記セラミック積層体４２の幅方向に沿う寸法をいうものとする。また、本発明において、積層体の長さとは、積層体の一方端部と他方端部とを結ぶ方向の寸法であり、高さとは、積層体の一方主面と他方主面とを結ぶ方向の寸法であり、幅とは、上記長さ方向及び高さ方向と直交する方向の寸法を言うものとする。
本実施形態において、第１の外部電極４５及び図示されていない第２の外部電極の幅Ｂが、積層コンデンサの幅Ａよりも小さくされている場合、基板鳴きをより効果的に抑制することができるのは、以下の理由によると考えられる。
すなわち、基板鳴きは、駆動に際しセラミック積層体が収縮したり、回復したりすることに伴う振動が、基板側に伝わり、基板が振動することにより発生する現象である。この振動が伝わる経路に外部電極が存在する。従って、外部電極が小さくなると、セラミック積層体の振動が基板に伝わり難く、基板鳴きを抑制することができる。
本実施形態では、外部電極４５の幅Ｂを積層コンデンサ４１の幅Ａよりも小さくすることにより、基板側への外部電極を経由した振動を伝達が抑制され、それによって、基板鳴きが抑制されている。
なお、外部電極の形状を小さくするには、外部電極の幅方向寸法だけでなく、積層コンデンサの高さ方向に沿う外部電極寸法を小さくすることも考えられる。しかしながら、セラミック積層体の端面に露出している複数の内部電極に外部電極が確実に接続されることが必要であり、そのためには、図１０（ｂ）に示されているように、外部電極４５は、積層コンデンサ４１の高さ方向に延びる帯状の形状とされている必要がある。従って、静電容量を確実に取り出し、基板鳴きを抑制するには、上記のように、外部電極４５の幅Ｂを小さくすることが望ましい。そこで、本実施形態では、外部電極４５の幅Ｂが積層コンデンサ４１の幅Ａよりも小さくされている。より好ましくは、幅Ｂは、幅Ａの９２％以下とされている。
幅Ｂが小さい方が、基板鳴きを効果的に抑制することができ、望ましい。しかしながら、外部電極４５の幅Ｂは、外部電極が形成されている積層体４２の端面に露出している内部電極４３ａ〜４３ｃの上記積層体の幅方向に沿う寸法よりも大きく、露出している内部電極４３ａ〜４３ｃを確実に被覆していることが望ましい。それによって、露出している内部電極部分が確実に外部電極４５で被覆され、耐湿性が高められる。好ましくは、耐湿性をより確実に高め得るため、内部電極に露出している部分の上記幅方向に沿う寸法の１．１倍以上となるように外部電極の幅Ｂを設定することが望ましい。その場合には、内部電極の積層体端面に露出している部分の中心と、外部電極の幅方向中心が僅かにずれたとしても、確実に内部電極露出部分を外部電極により被覆することができ、耐湿性をより確実に高めることができる。
本実施形態により、基板鳴きが効果的に抑制されることを、具体的な実験例に基づき明らかにする。
（実験例７）
前述した実験例１〜６と同様にして、１００５サイズ、１６０８サイズ、２０１２サイズ、３２１６サイズ及び３２２５サイズの各積層コンデンサを作成した。なお、領域Ｓ中の有効層の占有体積割合及び領域Ｘ中の有効層占有体積割合は下記の表８に示す通りとした。また、下記の表８に示すように、外部電極の幅Ｂの積層コンデンサの幅Ａに対する割合Ｂ／Ａを変更し、それぞれのサイズの積層コンデンサについて、条件１〜５の（Ｂ／Ａ）×１００（％）の積層コンデンサを作製した。これらの積層コンデンサの取得容量及び鳴き音圧を実験例１〜５と同様にして評価した。結果を下記の表８に合わせて示す。
なお、各サイズの積層コンデンサにおいて、条件１〜５の積層コンデンサを作製するに際しては、外部電極の幅Ｂが所望の寸法となるようにマスクを付与し、外部電極形成用導電ペーストを塗布し、焼付けた。
Figure 0004816648
表８から明らかなように、いずれのサイズの積層コンデンサにおいても、（Ｂ／Ａ）×１００（％）が１００％である場合に比べて、（Ｂ／Ａ）×１００（％）が小さくなるにつれて、鳴き音圧が小さくなっていることがわかる。特に、（Ｂ／Ａ）×１００（％）が９２％以下では、鳴き音圧を、確実に小さくし得ることがわかる。

Claims (9)

  1. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、
    前記誘電体層間に形成されており、前記第１の外部電極と接続された第１の内部電極と、
    前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、
    複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合割合が１０％以上であり、
    前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が１５％以下であり、
    前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が１０％以上であり、
    前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が１５％以下であり、
    前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ１．６±０．１ｍｍ、幅０．８±０．１ｍｍ、高さ０．８±０．１ｍｍの範囲にあることを特徴とする、積層コンデンサ。
  2. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、
    前記誘電体層間に形成されており、前記第１の外部電極と接続された第１の内部電極と、
    前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、
    複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合が２０％以上であり、
    前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が３５％以下であり、
    前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が２０％以上であり、
    前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が３５％以下であり、
    前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ２．０±０．１ｍｍ、幅１．２５±０．１ｍｍ、高さ１．２５±０．１ｍｍの範囲にあることを特徴とする、積層コンデンサ。
  3. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、
    前記誘電体層間に形成されており、前記第１の外部電極と接続された第１の内部電極と、
    前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、
    複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合が２０％以上であり、
    前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が３５％以下であり、
    前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が２０％以上であり、
    前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が３５％以下であり、
    前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ３．２±０．１５ｍｍ、幅１．６±０．１５ｍｍ、高さ１．６±０．１５ｍｍの範囲にあることを特徴とする、積層コンデンサ。
  4. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、
    前記誘電体層間に形成されており、前記第１の外部電極と接続された第１の内部電極と、
    前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、
    複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合が２０％以上であり、
    前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が３５％以下であり、
    前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が２０％以上であり、
    前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が３５％以下であり、
    前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ３．２±０．３ｍｍ、幅２．５±０．２ｍｍ、高さ２．５±０．２ｍｍの範囲にあることを特徴とする、積層コンデンサ。
  5. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第１の回り込み部及び第２の回り込み部を有する第１の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第３の回り込み部及び第４の回り込み部を有する第２の外部電極と、
    前記誘電体層間に形成されており、前記第１の外部電極と接続された第１の内部電極と、
    前記誘電体層間に形成されており、前記第２の外部電極と接続された第２の内部電極とを備え、
    複数の前記誘電体層の内、前記第１の内部電極と前記第２の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第１の回り込み部と前記第２の回り込み部との間に挟まれた第１の領域において、前記有効層の占有体積割合割合が１０％以上であり、
    前記第１の領域の内の前記他方主面側に位置する半分を占める第２の領域において、前記有効層の占有体積割合が１０％以下であり、
    前記積層体の中で、前記第３の回り込み部と前記第４の回り込み部との間に挟まれた第３の領域において、前記有効層の占有体積割合が１０％以上であり、
    前記第３の領域の内の前記他方主面側に位置する半分を占める第４の領域において、前記有効層の占有体積割合が１０％以下であり、
    前記積層体、前記第１の外部電極及び前記第２の外部電極を含む構造の外形寸法が、長さ１．０±０．０５ｍｍ、幅０．５±０．０５ｍｍ、高さ０．５±０．０５ｍｍの範囲にあることを特徴とする、積層コンデンサ。
  6. 前記第２の領域及び第４の領域における前記有効層の占有体積が前記積層体の他方主面側に行くに連れて小さくされている、請求項１〜５のいずれか１項に記載の積層コンデンサ。
  7. 前記積層体の前記一方端部と他方端部とを結ぶ直線を含み、かつ前記第１，第２の内部電極に直交する断面から見た場合、前記積層体の一方主面と他方主面とを結ぶ方向である厚み方向中央において、有効層が前記第１，第３の領域に至るように前記第１，第２の内部電極が設けられており、有効層が第１，第３の領域に至るように設けられている部分を中央部としたときに、該中央部よりも前記他方主面側に位置している領域においては、前記有効層が第１の領域又は第３の領域に至らない前記有効層排除部とされており、該有効層排除部において前記中央部と同様にして積層した場合に比べて有効層が排除されている部分の厚み方向寸法をＴ０、前記積層体の一方端部と他方端部とを結ぶ方向の寸法をＬ０としたときに、Ｔ０／Ｌ０が０．５〜１．５の範囲とされていることを特徴とする、請求項１〜６のいずれか１項に記載の積層コンデンサ。
  8. 前記積層コンデンサにおいて、前記積層体の前記一方端部と他方端部とを結ぶ方向が長さ方向であり、前記積層体の一方主面と他方主面とを結ぶ方向が高さ方向であり、前記積層体の長さ方向及び高さ方向に直交する方向が幅方向とされており、前記第１，２の外部電極の前記幅方向に沿う寸法が、前記積層コンデンサの幅よりも小さくされている、請求項１〜７のいずれか１項に記載の積層コンデンサ。
  9. 前記外部電極の幅が、前記積層コンデンサの幅の９２％以下である、請求項８に記載の積層コンデンサ。
JP2007553899A 2006-01-13 2007-01-09 積層コンデンサ Active JP4816648B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007553899A JP4816648B2 (ja) 2006-01-13 2007-01-09 積層コンデンサ

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006006132 2006-01-13
JP2006006132 2006-01-13
JP2006229570 2006-08-25
JP2006229570 2006-08-25
PCT/JP2007/050089 WO2007080852A1 (ja) 2006-01-13 2007-01-09 積層コンデンサ
JP2007553899A JP4816648B2 (ja) 2006-01-13 2007-01-09 積層コンデンサ

Publications (2)

Publication Number Publication Date
JPWO2007080852A1 JPWO2007080852A1 (ja) 2009-06-11
JP4816648B2 true JP4816648B2 (ja) 2011-11-16

Family

ID=38256258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007553899A Active JP4816648B2 (ja) 2006-01-13 2007-01-09 積層コンデンサ

Country Status (7)

Country Link
US (1) US7715172B2 (ja)
JP (1) JP4816648B2 (ja)
KR (1) KR101014508B1 (ja)
CN (1) CN101401177B (ja)
DE (1) DE112007000130B4 (ja)
TW (1) TW200741768A (ja)
WO (1) WO2007080852A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021277B2 (en) 2005-02-02 2011-09-20 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance
DE112008003104B4 (de) * 2007-11-22 2014-09-25 Murata Mfg. Co., Ltd. Keramische Mehrschichtkomponente
JP4539713B2 (ja) * 2007-12-11 2010-09-08 Ｔｄｋ株式会社 積層コンデンサアレイ
US8072773B2 (en) * 2008-04-04 2011-12-06 John Mruz Ultra-wideband assembly system and method
JP5751080B2 (ja) * 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
JP5201223B2 (ja) * 2011-01-28 2013-06-05 株式会社村田製作所 電子部品及び基板モジュール
KR101823149B1 (ko) * 2011-04-19 2018-01-29 삼성전기주식회사 적층형 세라믹 커패시터
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
JP5899699B2 (ja) * 2011-08-10 2016-04-06 Tdk株式会社 積層型コンデンサ
KR101548773B1 (ko) * 2011-08-22 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조
DE112013001679B4 (de) * 2012-03-26 2023-03-09 Kemet Electronics Corporation Asymmetrischer Hochspannungskondensator
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
US8934215B2 (en) * 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
KR101771730B1 (ko) * 2012-08-07 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
KR101452048B1 (ko) 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101444540B1 (ko) * 2012-11-20 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101452074B1 (ko) * 2012-12-27 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP5987812B2 (ja) 2013-01-25 2016-09-07 株式会社村田製作所 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造
KR101462757B1 (ko) * 2013-01-29 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
WO2014121100A1 (en) * 2013-02-01 2014-08-07 The Trustees Of Dartmouth College Multilayer conductors with integrated capacitors and associated systems and methods
KR101823174B1 (ko) * 2013-06-14 2018-01-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6377957B2 (ja) * 2014-05-29 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP2016001695A (ja) * 2014-06-12 2016-01-07 株式会社村田製作所 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体
JP6388031B2 (ja) * 2014-07-23 2018-09-12 株式会社村田製作所 積層コイル部品
JP6312633B2 (ja) * 2014-08-01 2018-04-18 太陽誘電株式会社 積層セラミックコンデンサ
KR102048094B1 (ko) * 2014-10-08 2019-11-22 삼성전기주식회사 전자 부품 및 이의 제조 방법
CA2919466C (en) * 2015-02-10 2023-06-27 Nova Chemicals Corporation Stand up pouch
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
JP6690176B2 (ja) * 2015-10-06 2020-04-28 Tdk株式会社 電子部品
JP6522549B2 (ja) 2016-06-07 2019-05-29 太陽誘電株式会社 積層セラミックコンデンサ
JP2018006627A (ja) * 2016-07-05 2018-01-11 太陽誘電株式会社 積層セラミックコンデンサ
JP6616929B2 (ja) * 2018-02-15 2019-12-04 太陽誘電株式会社 積層セラミックコンデンサ
JP6527612B2 (ja) * 2018-02-15 2019-06-05 太陽誘電株式会社 積層セラミックコンデンサ
JP2019161212A (ja) * 2018-03-09 2019-09-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
KR102185055B1 (ko) * 2018-10-02 2020-12-01 삼성전기주식회사 적층 세라믹 전자부품
WO2024075402A1 (ja) * 2022-10-03 2024-04-11 株式会社村田製作所 積層セラミック電子部品
US11806577B1 (en) 2023-02-17 2023-11-07 Mad Dogg Athletics, Inc. Programmed exercise bicycle with computer aided guidance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186092A (ja) * 1997-12-25 1999-07-09 Tdk Corp チップ状電子部品
JP2003022929A (ja) * 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241378A (en) * 1978-06-12 1980-12-23 Erie Technological Products, Inc. Base metal electrode capacitor and method of making the same
JP2993301B2 (ja) * 1992-11-26 1999-12-20 松下電器産業株式会社 積層セラミックコンデンサ
JP2853523B2 (ja) 1993-07-14 1999-02-03 トヨタ自動車株式会社 ヘッドランプ照射範囲制御装置
JPH0732936U (ja) * 1993-11-29 1995-06-16 太陽誘電株式会社 積層セラミック電子部品
JPH07211132A (ja) * 1994-01-10 1995-08-11 Murata Mfg Co Ltd 導電性ペーストおよびこれを用いた積層セラミックコンデンサの製造方法
US5600533A (en) * 1994-06-23 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor having an anti-reducing agent
JPH0869939A (ja) 1994-06-23 1996-03-12 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JPH08181033A (ja) 1994-12-22 1996-07-12 Tokin Corp 積層セラミックコンデンサ
JPH08180731A (ja) * 1994-12-26 1996-07-12 Murata Mfg Co Ltd 導電性厚膜組成物、厚膜電極、セラミック電子部品、および積層セラミックコンデンサ
KR100277382B1 (ko) * 1995-08-18 2001-01-15 사토 히로시 다층전자부품
JPH10261546A (ja) * 1997-03-19 1998-09-29 Murata Mfg Co Ltd 積層コンデンサ
JPH10312933A (ja) * 1997-05-09 1998-11-24 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11150037A (ja) 1997-11-19 1999-06-02 Tdk Corp 積層セラミックコンデンサ
JP2000124057A (ja) * 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
JP2000269066A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP2001035738A (ja) * 1999-07-15 2001-02-09 Murata Mfg Co Ltd 積層セラミック電子部品
JP2001185437A (ja) * 1999-12-24 2001-07-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186092A (ja) * 1997-12-25 1999-07-09 Tdk Corp チップ状電子部品
JP2003022929A (ja) * 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20090002918A1 (en) 2009-01-01
TW200741768A (en) 2007-11-01
KR20080077273A (ko) 2008-08-21
DE112007000130B4 (de) 2016-06-09
CN101401177A (zh) 2009-04-01
US7715172B2 (en) 2010-05-11
CN101401177B (zh) 2011-03-30
TWI325597B (ja) 2010-06-01
KR101014508B1 (ko) 2011-02-14
WO2007080852A1 (ja) 2007-07-19
JPWO2007080852A1 (ja) 2009-06-11
DE112007000130T5 (de) 2008-12-18

Similar Documents

Publication Publication Date Title
JP4816648B2 (ja) 積層コンデンサ
JP5485351B2 (ja) 積層チップ電子部品、その実装基板及び包装体
JP5206440B2 (ja) セラミック電子部品
JP4905498B2 (ja) 積層型セラミック電子部品
KR101670120B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102298381B1 (ko) 적층 세라믹 콘덴서
KR101823174B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP7308021B2 (ja) セラミック電子部品、セラミック電子部品の製造方法およびセラミック電子部品実装回路基板
JP2014027255A (ja) セラミック電子部品及びセラミック電子装置
JP2020047908A (ja) 電子部品
JP6421138B2 (ja) 積層セラミックコンデンサ
JP2008085054A (ja) 積層コンデンサ
JP4475338B2 (ja) 積層コンデンサ
JP5251834B2 (ja) 積層コンデンサ
JP7359019B2 (ja) 電子部品
JP2009059888A (ja) 積層セラミックコンデンサ
JP5120450B2 (ja) 積層セラミック電子部品
JP6201477B2 (ja) 積層コンデンサ
JP2021129007A (ja) 電子部品
JP2001015371A (ja) チップ型セラミック電子部品及びその製造方法
JP2000106322A (ja) 積層セラミックコンデンサ
JP6377957B2 (ja) 積層セラミックコンデンサ
JP2010098052A (ja) 積層貫通コンデンサ
JP6064044B2 (ja) 外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスの製造方法
JP2012222290A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4816648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150