JP4816648B2 - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP4816648B2
JP4816648B2 JP2007553899A JP2007553899A JP4816648B2 JP 4816648 B2 JP4816648 B2 JP 4816648B2 JP 2007553899 A JP2007553899 A JP 2007553899A JP 2007553899 A JP2007553899 A JP 2007553899A JP 4816648 B2 JP4816648 B2 JP 4816648B2
Authority
JP
Japan
Prior art keywords
wraparound
main
laminate
region
effective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007553899A
Other languages
English (en)
Other versions
JPWO2007080852A1 (ja
Inventor
牧人 中野
徳之 井上
健一 川崎
彰 斉藤
健一 鴛海
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006006132 priority Critical
Priority to JP2006006132 priority
Priority to JP2006229570 priority
Priority to JP2006229570 priority
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to PCT/JP2007/050089 priority patent/WO2007080852A1/ja
Priority to JP2007553899A priority patent/JP4816648B2/ja
Publication of JPWO2007080852A1 publication Critical patent/JPWO2007080852A1/ja
Application granted granted Critical
Publication of JP4816648B2 publication Critical patent/JP4816648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Description

本発明は、内部電極が誘電体層を介して積層されている積層体を用いた積層コンデンサに関し、より詳細には、異なる電位に接続される内部電極間に挟まれた誘電体層部分の配置が改良された積層コンデンサに関する。

従来より、様々な積層コンデンサが電子機器に広く用いられている。下記の特許文献1には、図11に示す積層コンデンサが開示されている。積層コンデンサ101は、複数枚のセラミックグリーンシートを積層し、焼成することにより得られた積層体102を有する。積層体102内には、複数の内部電極103a〜103dが積層体を構成しているセラミック誘電体層を介して重なり合うように配置されている。内部電極103a,103cが、積層体102の一方端部102aに引き出されており、内部電極103b,103dが他方端部102bに引き出されている。端部102a,102bを覆うように、外部電極104,105が形成されている。

この種の積層コンデンサにおいては、温度変化が与えられた際のクラックを防止したり、機械的応力が加えられた際の破壊によるクラックを防止したりするために、内部電極の形状、誘電体層の厚み、積層体の寸法等の調整が図られている。このような様々な積層コンデンサは、下記の特許文献2〜特許文献6に示されているように種々提案されている。
特開平8−69939号公報 特開2000−124057号公報 特開平6−163311号公報 特開平8−181033号公報 特開平11−150037号公報 実開平7−32936号公報

上記のように、従来、機械的応力等が加わった際のクラックを防止するために、積層コンデンサにおいて、誘電体層の厚み、内部電極の形状及び寸法等において種々工夫がなされてきた。

近年、他の電子部品と同様に、積層コンデンサにおいても、より一層の小型化が求められている。従って、小型化及び高容量化を図ることが強く望まれている。

高容量化を図るには、異なる電位に接続される内部電極同士が誘電体層を介して重なり合う部分の割合を大きくすればよい。

他方、異なる電位に接続される誘電体層部分では、駆動に際し、電歪効果により振動が生じることがあった。特に、高容量化を図るために、異なる電位に接続される内部電極同士が誘電体層を介して重なり合う部分の割合を高めた場合、上記電歪効果に基づく振動が大きくなりがちであった。その結果、積層コンデンサが実装されている基板が振動し、所望でない音、すなわち、基板鳴きが生じたり、積層コンデンサの基板への実装部分が破壊することがあった。

本発明の目的は、従来技術の現状に鑑み、異なる電位に接続される内部電極間に挟まれた誘電体層における上記電歪効果に基づく変位による所望でない異音の発生を抑制し、かつ該変位による実装部分の破壊等が生じ難い、信頼性に優れた積層コンデンサを提供することにある。

本願の第1の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、前記誘電体層間に形成されており、前記第1の外部電極と接続された第1の内部電極と、前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合割合が10%以上であり、前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が15%以下であり、前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が10%以上であり、前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が15%以下であり、前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ1.6±0.1mm、幅0.8±0.1mm、高さ0.8±0.1mmの範囲にあることを特徴とする、積層コンデンサである。

本願の第2の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、前記誘電体層間に形成されており、前記第1の外部電極と接続された第1の内部電極と、前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合が20%以上であり、前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が35%以下であり、前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が20%以上であり、前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が35%以下であり、前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ2.0±0.1mm、幅1.25±0.1mm、高さ1.25±0.1mmの範囲にあることを特徴とする、積層コンデンサである。

本願の第3の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、前記誘電体層間に形成されて¥おり、前記第1の外部電極と接続された第1の内部電極と、前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合が20%以上であり、前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が35%以下であり、前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が20%以上であり、前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が35%以下であり、前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ3.2±0.15mm、幅1.6±0.15mm、高さ1.6±0.15mmの範囲にあることを特徴とする、積層コンデンサである。

本願の第4の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、前記誘電体層間に形成されており、前記第1の外部電極と接続された第1の内部電極と、前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合が20%以上であり、前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が35%以下であり、前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が20%以上であり、前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が35%以下であり、前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ3.2±0.3mm、幅2.5±0.2mm、高さ2.5±0.2mmの範囲にあることを特徴とする、積層コンデンサである。

本願の第5の発明は、複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、前記誘電体層間に形成されており、前記第1の外部電極と接続された第1の内部電極と、前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合割合が10%以上であり、前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が10%以下であり、前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が10%以上であり、前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が10%以下であり、前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ1.0±0.05mm、幅0.5±0.05mm、高さ0.5±0.05mmの範囲にあることを特徴とする、積層コンデンサである。

すなわち、第1〜第5の発明は、それぞれ、現在積層コンデンサとして広く用いられている、1.6×0.8×0.8mmサイズ、2.0×1.25×1.25mmサイズ、3.2×1.6×1.6mmサイズ、3.2×2.5×2.5mmサイズ及び1.0×0.5×0.5mmサイズの積層コンデンサの改良に関する。なお、第1〜第5の発明において、外形寸法における、長さ、幅及び高さの数値の後の数値、すなわち、±0.1mm、±0.15mm、±0.2mm、±0.3mm及び±0.05mmは、製造公差である。 本発明に係る積層コンデンサでは、好ましくは、前記第2の領域及び第4の領域におけ る前記有効層の占有体積が前記積層体の他方主面側に行くに連れて小さくされている。

本発明においては、好ましくは、前記積層体の前記一方端部と他方端部とを結ぶ直線を含み、かつ前記第1,第2の内部電極に直交する断面から見た場合、前記積層体の一方主面と他方主面とを結ぶ方向である厚み方向中央において、有効層が前記第1,第3の領域に至るように前記第1,第2の内部電極が設けられており、有効層が第1,第3の領域に至るように設けられている部分を中央部としたときに、該中央部よりも前記他方主面側に位置している領域においては、前記有効層が第1の領域又は第3の領域に至らない有効層排除部とされており、該有効層排除部において、前記中央部と同様にして積層した場合に比べて有効層が排除されている部分の厚み方向寸法をT、前記積層体の一方端部と他方端部とを結ぶ方向の寸法をLとしたときに、T/Lが0.5〜1.5の範囲とされている。この場合には、実装面近傍における有効層が少なくされ、実装面近傍においてギャップ部における変位がより一層小さくなり、それによって、高容量化を図りつつ、駆動時の鳴きをより効果的に抑制することができる。

本発明においては、好ましくは、前記積層コンデンサにおいて、前記積層体の前記一方端部と他方端部とを結ぶ方向が長さ方向であり、前記積層体の一方主面と他方主面とを結ぶ方向が高さ方向であり、前記積層体の長さ方向及び高さ方向に直交する方向が幅方向とされており、前記第1,2の外部電極の前記幅方向に沿う寸法が、前記積層コンデンサの幅よりも小さくされている。この場合には、外部電極が小さくなり、外部電極を経由して積層コンデンサにおける振動時の振動が基板側に伝わることを効果的に抑制することができる。従って、基板鳴きをより効果的に抑制することができる。より好ましくは、上記外部電極の幅は、上記積層コンデンサの幅の92%以下とされ、それによって、基板鳴きをより一層効果的に抑制することができる。
(発明の効果)

第1の発明では、いわゆる1.6×0.8×0.8mmサイズの積層コンデンサにおいて、第1の外部電極に接続された第1の内部電極と、第2の外部電極に接続された第2の内部電極とに挟まれている部分を有効層とした場合、前記第1の外部電極の第1,第2の回り込み部に挟まれた積層体の第1の領域における有効層の占有体積が10%以上、第1の領域の内他方主面側に位置する半分を占める第2の領域における有効層における占有体積が15%以下とされており、同様に、第2の外部電極側においても、第3の領域における有効層の占有体積が10%以上、第4の領域における有効層の占有体積が15%とされているため、大きな容量を得ることが出来るだけでなく、駆動に際しての電歪効果による変位を抑制することができる。電歪効果による変位が抑制されるので、駆動時に積層コンデンサが実装されている基板が振動し難く、基板鳴きと称されている異音が生じ難い。また、上記変位が抑制されることにより、実装部分の破壊も生じ難い。

第2の発明においても、それぞれ、第1の外部電極側における第1の回り込み部と第2の回り込み部との間に挟まれた第1の領域における有効層の占有体積割合が20%以上、第2の領域における有効層の占有体積割合が35%以下、第3,第4の回り込み部間に挟まれた第3の領域における有効層の占有体積割合が20%以上、かつ第4の領域における有効層の占有体積割合が35%以下とされているため、小型で大きな容量を得ることができ、かつ駆動に際しての電歪効果による変位を抑制でき、基板鳴きを抑制することができる。また、実装部分の破壊も生じ難い。

第3の発明においても、それぞれ、第1の外部電極側における第1の回り込み部と第2の回り込み部との間に挟まれた第1の領域における有効層の占有体積割合が20%以上、第2の領域における有効層の占有体積割合が35%以下、第3,第4の回り込み部間に挟まれた第3の領域における有効層の占有体積割合が20%以上、かつ第4の領域における有効層の占有体積割合が35%以下とされているため、小型で大きな容量を得ることができ、かつ駆動に際しての電歪効果による変位を抑制でき、基板鳴きを抑制することができる。また、実装部分の破壊も生じ難い。

第4の発明においても、それぞれ、第1の外部電極側における第1の回り込み部と第2の回り込み部との間に挟まれた第1の領域における有効層の占有体積割合が20%以上、第2の領域における有効層の占有体積割合が35%以下、第3,第4の回り込み部間に挟まれた第3の領域における有効層の占有体積割合が20%以上、かつ第4の領域における有効層の占有体積割合が35%以下とされているため、小型で大きな容量を得ることができ、かつ駆動に際しての電歪効果による変位を抑制でき、基板鳴きを抑制することができる。また、実装部分の破壊も生じ難い。

第5の発明においても、それぞれ、第1の外部電極側における第1の回り込み部と第2の回り込み部との間に挟まれた第1の領域における有効層の占有体積割合が10%以上、第2の領域における有効層の占有体積割合が10%以下、第3,第4の回り込み部間に挟まれた第3の領域における有効層の占有体積割合が10%以上、かつ第4の領域における有効層の占有体積割合が10%以下とされているため、小型で大きな容量を得ることができ、かつ駆動に際しての電歪効果による変位を抑制でき、基板鳴きを抑制することができる。また、実装部分の破壊も生じ難い。

図1は、本発明の一実施形態に係る積層コンデンサの正面断面図である。 図2は、従来の積層コンデンサの実装構造における問題点を説明するための正面断面図である。 図3(a)及び(b)は、図2に示した積層コンデンサにおける第1,第2の内部電極の形状を説明するための積層体の各平面断面図である。 図4は、従来の積層コンデンサの実装構造において電歪効果による基板の振動が生じる状態を説明するための模式的正面断面図である。 図5は、本発明の実施形態の積層コンデンサにおける第1,第2の領域の定義を説明するための部分切欠正面断面図である。 図6(a),(b)及び(c)は、本発明の積層コンデンサの変形例を示す各正面断面図である。 図7(a)〜(c)は、本発明の積層コンデンサのさらに他の変形例を説明するための各正面断面図である。 図8(a)及び(b)は、本発明の積層コンデンサのさらに別の変形例を説明するための各正面断面図である。 図9は、実験例において基板の鳴き音圧を測定するのに用いた回路のブロック図である。 図10(a)は、本発明の他の実施形態に係る積層コンデンサの横断面図であり、(b)は、他の実施形態の積層コンデンサの第1の端面側から見た側面図である。 図11は、従来の積層コンデンサの一例を示す正面断面図である。

符号の説明

1…積層コンデンサ
2…積層体
2a,2b…第1,第2の端面
2c…上面(一方主面)
2d…下面(他方主面)
3,4…第1,第2の外部電極
3a,3b…第1,第2の回り込み部
4a,4b…第3,第4の回り込み部
5a,5c,5e,5g,5i,5k…第1の内部電極
5b,5d,5f,5h,5j,5l…第2の内部電極
11…基板
12…電極ランド
13…半田
21…積層コンデンサ
22a〜22l…内部電極
23…積層コンデンサ
24a〜24l…内部電極
25…積層コンデンサ
26a〜26l…内部電極
27…積層コンデンサ
28a〜28l…内部電極
29a〜29d…ダミー電極
30…積層コンデンサ
30a〜30l…内部電極
30…積層コンデンサ
31a〜31d…ダミー電極
32…積層コンデンサ
33a〜33h…ダミー電極
34…積層コンデンサ
35a〜35h…ダミー電極
41…積層コンデンサ
42…積層体
43a〜43c…第1の内部電極
44a〜44c…第2の内部電極
45…第1の外部電極
B…外部電極の積層体幅方向に沿う寸法
A…積層コンデンサの幅
S…第1の領域
X…第2の領域

以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

図1は、第1の実施形態に係る積層コンデンサの正面断面図である。積層コンデンサ1は、直方体状の積層体2を有する。積層体2は、複数枚のセラミックグリーンシートを内部電極を介して積層し、焼成してなる周知のセラミックス−内部電極一体焼成技術により得られたセラミック焼結体である。

従って、積層体2内においては、複数の誘電体層が内部電極を介して積層されていることになる。

また、積層体2の一方端部側の端面2aを覆うように第1の外部電極3が形成されており、他方端部側に位置する第2の端面2bを覆うように第2の外部電極4が形成されている。

外部電極3,4は、導電ペーストの塗布・焼付等により形成されている。第1の外部電極3は、端面2a上に位置している部分だけでなく、焼結体2の一方主面としての上面2c及び他方主面としての下面2dに回り込んでいる第1,第2の回り込み部3a,3bを有する。同様に、外部電極4もまた、上面2c及び下面2dに至る第3,第4の回り込み部4a,4bを有する。なお、本明細書においては、第1,第2の回り込み部は、それぞれ、積層体の一方主面及び下面に至っている外部電極延長部分をいうものとするが、外部電極の形成に際して、回り込み部は、上面2c及び下面2dだけでなく、図示されていない一対の側面にも至るように形成されるのが普通である。

もっとも、本発明は、複数の内部電極が積層されている積層体の厚み方向の一方側に位置する一方主面と他方側に位置する他方主面、すなわち、上面2cと下面2dとを結ぶ方向において、後述の有効層の占有体積割合に特徴を有する。従って、図示されていない側面に位置している回り込み部については特に言及せず、上記第1,第2の回り込み部及び第3,第4の回り込み部を基準として、占有体積割合を説明することとする。

積層体2内には、上面2cから下面2d側に向かって複数の内部電極5a〜5lが誘電体層を介して重なり合うように配置されている。

複数の内部電極5a〜5lの内、第1の内部電極5a,5c,5e,5g,5i,5kが第1の端面2aに引き出されており、第1の端面2aにおいて第1の外部電極3に電気的に接続されている。他方、第2の内部電極5b,5d,5f,5h,5j,5lが第2の端面2bに引き出されており、第2の端面2bにおいて第2の外部電極4に電気的に接続されている。

第1,第2の内部電極5a〜5lは、適宜の金属もしくは合金を用いて形成される。このような金属もしくは合金としては、例えばAg、Ag−Pd、NiまたはCuなどを挙げることができる。同様に、上記外部電極3,4についても、導電ペーストの塗布・焼付等により形成され、導電ペーストに含まれる金属材料としては、Ag、Ag−Pd、NiまたはCuなどの適宜の金属もしくは合金を挙げることができる。また、外部電極は、複数の電極層を積層することにより形成されていてもよい。

異なる電位に接続される一対の内部電極間に挟まれた誘電体層は、静電容量を取り出す部分であり、従って、異なる電位に接続される内部電極間に挟まれている誘電体層部分を有効層とする。

本実施形態の積層コンデンサ1の特徴は、第1,第2の回り込み部間に挟まれた積層体の第1の領域における有効層の占有体積割合が10%以上とされており、第1の領域の内、下面2d側に位置する半分を占める第2の領域における有効層の占有体積割合が15%以下とされており、かつ第2の端面2b側においても、第3の回り込み部4aと、第4の回り込み部4bとの間に挟まれた第3の領域における有効層の占有体積割合が10%以上、第3の領域の内、下面2d側に位置する半分を占める第4の領域における占有体積割合が15%以下とされていることにある。それによって、大きな静電容量を得ることができるだけでなく、駆動に際しての電歪効果による変位が生じ難くされている。これを図2〜図5を参照して説明する。

図2は、従来のコンデンサを基板に実装した状態を示す模式的部分切欠正面断面図である。

図2に示すように、基板111の上面に、電極ランド111a,111bが形成されている。電極ランド111a,111bに、積層コンデンサ121が半田122,123を用いて接合され、実装されている。

積層コンデンサ121は、積層体124を有する。積層体124の第1の端面124aに複数の第1の内部電極125が引き出されており、第2の端面124bに複数の第2の内部電極126が引き出されている。

第1,第2の端面124a,124bを覆うように第1,第2の外部電極127,128が形成されている。外部電極127,128は、上記実施形態の場合と同様に、端面124a,124bだけでなく、上面、下面及び一対の側面に至る回り込み部を有する。図2では、第1の外部電極127は、第1の回り込み部127aと、第2の回り込み部127bとを有するように図示されており、第2の外部電極128は、第3,第4の回り込み部128a,128bを有するように図示されている。

積層コンデンサ121において、小型化及び高容量化を図るには、異なる電位に接続される内部電極同士が重なり合う面積を大きくすることが望ましい。

図3(a),(b)は、第1,第2の内部電極125,126の平面形状を略図的に示す平面断面図である。第1の内部電極125と、第2の内部電極126とは、中央部分、すなわち、第1の端面124aと、第2の端面124bとを結ぶ方向の中央部分において、誘電体層を介して重なり合っている。この第1の内部電極125と第2の内部電極126とが重なり合っている部分を有効層とした場合、大きな静電容量を得るには、有効層の占有体積割合を高めることが望ましい。従って、第1,第2の回り込み部127a,127b間で挟まれた積層体部分及び第3,第4の回り込み部128a,128bで挟まれた積層体部分においても、有効層が存在していることが望ましい。

なお、図2において、有効層の外側においては、第1,第2の内部電極が誘電体層を介して重なり合っていないギャップ部124c,124dが設けられている。このギャップ部124c,124dは、駆動に際し電圧が印加されないため、電歪効果により実質的に変位しない部分である。

このような積層コンデンサ121を駆動した際には、第1の内部電極125と第2の内部電極126との間に電圧が加わると、誘電体層部分において電歪効果による変位が生じる。この変位は、1)有効層の厚み方向への膨張及び収縮、2)積層体124の長さ方向L及び幅方向Wにおける収縮/復帰並びに3)有効層における厚み方向Tにおける変位と、前述したギャップ部の変位との差による変形とを含む。

積層コンデンサ121を基板111に実装し、駆動した場合、上記3種類の変位もしくは変形により、積層コンデンサ121が変形する。その結果、図4に略図的に示すように、積層コンデンサ121の積層体124が図示の二点鎖線で示すように変形した状態と、実線で示す当初の状態との間での変形を繰り返すことになる。そのため、基板111が矢印Aで示すように、屈曲し、異音が生じることがあった。加えて、変形に伴って半田122,123による実装部分が破壊されるおそれがあった。

これに対して、上記実施形態では、このような電歪効果に基づく積層コンデンサ1の変形が抑制され、基板鳴きと称されている異音が生じ難く、かつ実装部分の破壊も生じ難い。すなわち、図5に部分切欠正面断面図で模式的に示すように、積層コンデンサ1を基板11上の電極ランド12に半田13を用いて実装した場合を想定する。図5では、第1の外部電極3側が図示されており、第2の外部電極4側は図示されていない。もっとも、第2の外部電極4側も、第1の外部電極3側と同様に構成されている。

いま、積層体2において、第1の外部電極3の第1の回り込み部3aと、第2の回り込み部3bとで挟まれた積層体部分、すなわち、図5において、斜線のハッチングを付した積層体部分を、第1の領域Sとする。この場合、第1の領域Sは、回り込み部3a,3bの先端から端面2aに至る部分に位置しているが、この回り込み部3a,3bに挟まれた第1の領域Sにおいても、有効層の占有体積割合が多くなるほど、静電容量を高めることができる。従って、本実施形態では、第1の領域Sにおける有効層の占有体積割合が10%以上とされている。同様に、第2の外部電極4側においても、第3の領域における有効層の占有体積割合が10%以上とされ、それによって高容量化が図られている。

他方、図5において、第1の領域Sの内、他方主面としての下面2b側に位置している半分の領域を第2の領域Xとする。第2の領域Xは、図5において破線で囲まれた積層体部分である。本実施形態では、第2の領域Xにおける有効層の占有体積割合は15%以下とされている。第2の領域Xにおいても、有効層の占有体積割合が高い方が、高容量化を果たす上では好ましいが、占有体積割合を15%以下とすることにより、下面2b側における電歪効果に基づく積層体2の変形を抑制することができる。従って、基板11の屈曲変位や振動が生じ難くなり、かつ実装部分の破壊も生じ難い。

第2の外部電極4側においても、第3の領域の下方1/2の部分を占める第4の領域において有効層の占有体積割合が15%以下とされている。

すなわち、本願発明者によれば、1.6×幅0.8×高さ0.8mmの寸法の積層コンデンサ1においては、上記第1,第3の領域における有効層の占有体積割合を10%以上とし、第2,第4の領域における有効層の占有体積割合を15%以下とした場合に、高容量化を果たし得るだけでなく、駆動に際しての基板の振動や変形が生じ難く、従って、異音が生じ難く、かつ実装部分の破壊も生じ難いことを見出し、本発明を成すに至ったものである。

前述した特許文献2〜特許文献6に記載のように、従来、積層コンデンサの温度変化等によるクラックの防止を図るために、内部電極の寸法、誘電体層の厚み、積層体の寸法等が工夫されていた。しかしながら、電歪効果に基づく積層体の変形により引き起こされる問題については、何ら認識されていなかった。本実施形態の積層コンデンサ1は、従来知られていなかった、駆動時の電歪効果に基づく積層体の変形により生じる問題点を解決するためになされたものである。

そして、第1,第3の領域における有効占有体積割合と、第2,第4の領域における有効占有体積割合を上記特定の範囲としたことにより、基板鳴きや実装部分の破壊を抑制したことに特徴を有する。

長さL=1.6mm、幅W=0.8mm及び厚みT=0.8mmの寸法、すなわち、1.6×0.8×0.8mmサイズの積層コンデンサにおいては、寸法についての製造公差は±0.1mmである。従って、長さ1.6±0.1mm、幅0.8±0.1mm、高さ0.8±0.1mmの範囲の積層コンデンサであれば、本実施形態のように、第1,第3の領域における有効層の占有体積割合を10%以上かつ第2,第4の領域における有効層の占有体積を15%以下とすることにより、上記実施形態に従って、電歪効果に基づく基板の変形や振動を抑制でき、かつ実装部分の破壊を抑制することができる。

また、上記実施形態では、長さ1.6×幅0.8×高さ0.8mmの積層コンデンサにつき説明したが、下記の表1に示すように、いわゆる2012サイズ、3216サイズ、3225サイズにおいては、第1の領域及び第3の領域における有効層の占有体積割合を20%以上、第2,第4の領域における有効層の占有体積割合を35%以下とすれば、本実施形態と同様に、電歪効果に基づく基板の変形を抑制でき、異音の発生及び実装部分の破壊を抑制することができる。なお、2012サイズとは、長さL=2.0mm、幅W=1.25mm及び厚みT=1.25mmの寸法を意味し、この場合、各寸法の製造公差は±0.1mmである。

また、3216サイズとは、長さL=3.2mm、幅W=1.6mm及び厚みT=1.6mmの寸法の積層コンデンサを意味し、各寸法の製造公差は±0.15mmである。

また、3225サイズとは、長さL=3.2mm、幅W=2.5mm及び厚みT=2.5mmのサイズの積層コンデンサを意味し、この場合、長さLについては製造公差は±0.3mmであり、幅W及び厚みTについては、製造公差は±0.2mmである。

また、長さ1.0×幅0.5×高さ0.5mmの積層コンデンサ、いわゆる1005サイズの積層コンデンサにおいては、第1の領域及び第3の領域における有効層の占有体積割合を10%以上、第2,第4の領域における有効層の遷移の体積割合を10%以下とすれば、上記実施形態と同様に、電歪効果に基づく基板の変形を抑制でき、異音の発生及び実装部分の破壊を抑制することができる。なお、1005サイズの積層コンデンサの各寸法の製造公差は±0.05mmである。

そして、2012サイズ〜3225サイズ及び1005サイズにおいても、製造公差の範囲にある寸法の積層コンデンサの場合、上記実施形態と同様に、電歪効果に基づく基板の変形や振動を抑制でき、かつ実装部分の破壊を抑制することができる。

上記実施形態では、第2,第4の領域における有効層の占有体積割合を低くするために、第2,第4の領域において第1,第2の内部電極5i〜5lの重なり合う部分が第1,第2の端面2a,2bを結ぶ中央領域付近に寄せられている。すなわち、内部電極5i〜5lは、第2,第4の領域においては誘電体層を介して重なり合っていない。しかしながら、第2,第4の領域における有効層の占有体積割合を低める構造は、上記実施形態の構造に限定されない。第2,第4の領域における有効層の占有体積割合を低める構造の変形例を図6(a)〜図8(b)にそれぞれ示す。

図6(a)に示す変形例の積層コンデンサ21では、複数の第1の内部電極22a,22c,22e,22g,22i,22kと、複数の第2の内部電極22b,22d,22f,22h,22j,22lが積層体2内に配置されている。この内、第1の内部電極22a,22c,22e,22gと、複数の第2の内部電極22b,22d,22f,22hとは、上記第1,第3の領域においても重なり合っている。これに対して、内部電極22iから内部電極22lにいくにつれて、すなわち、積層体2内において他方主面である下面2d側にいくにつれて有効層の面積が小さくなるように内部電極22i〜22lが形成されている。それによって、第2,第4の領域における有効層の占有体積割合が小さくされている。

図6(b)に示す変形例の積層コンデンサ23では、積層体2の厚み方向中央に位置している第1の内部電極24eから第2の内部電極24hまでは、有効層が第1,第3の領域に至るように設けられている。これに対して、内部電極24eの上方に位置している複数の内部電極24a〜24dが重なり合っている部分と、内部電極24hよりも下方に位置している複数の内部電極24i〜24lが重なり合っている部分は、いずれも、第1,第3の領域に位置していない。従って、本変形例では、実装時に上下の向きを考慮しなくてもよい。

他方、図7(a)に示す変形例の積層コンデンサ25では、内部電極26a〜26dが重なり合っている部分が、上面2c側にいくにつれて面積が小さくなっており、内部電極26i〜26lが重なり合っている部分が下面2dにいくにつれて順に小さくなるように構成されていることを除いては、積層コンデンサ23と同様とされている。従って、本変形例では、実装時に上下の向きを考慮しなくてもよい。

図7(b)に示す積層コンデンサ27では、内部電極28a〜28hは、第1,第2の領域においても重なり合うように配置されている。すなわち、上面2c側に位置している内部電極28a〜28hは、大面積の有効層を形成するように配置されている。

他方、内部電極28i〜28lは、第1の実施形態と同様に、第1,第2の領域においては重なり合っておらず、第1,第2の領域間の中央領域において重なり合っている。もっとも、本変形例では、内部電極28i〜28lの先端に、ダミー電極29a〜29dが形成されている。ダミー電極29a〜29dが形成されていることを除いては、積層コンデンサ27は積層コンデンサ1と同様に構成されている。

同様に、図7(c)に示す積層コンデンサ30、図8(a)及び(b)に示す各積層コンデンサ32,34は、それぞれ、図6(a)に示した積層コンデンサ21、図6(b)に示した積層コンデンサ23及び図7(a)に示した積層コンデンサ25の内部電極構造を有し、これらにダミー電極31a〜31d,33a〜33h及び35a〜35hを付加した構造に相当する。このように、第2,第4の領域において、有効層の占有体積割合を低めた場合、ダミー電極を適宜形成することにより、マザーの内部電極パターンの種類を増加させず、本発明の積層コンデンサを製造することができる。

次に、具体的な実験例につき説明する。

(実験例1)
BaTiOを主成分とし、希土類元素酸化物としてGdを添加してなる誘電体原料を用い、以下の仕様で積層コンデンサを作製した。外部電極を含む積層体の外形寸法を、長さL=1.6mm、幅W=0.8mm及び厚みT=0.8mmとし、内部電極間に挟まれた誘電体層の厚み=1.8μm、内部電極の厚み=1.0μm、有効層の層数=230とした。内部電極構成材料としては、Niを用い、外部電極はCuからなる厚膜電極層上に、Niめっき膜及びSnめっき膜を積層することにより形成した。

有効層が設けられている部分よりも上方または下方に位置している誘電体層の厚みは各70μm、外部電極の端面上における厚み=60μm、回り込み部における外部電極の厚み=20μm。回り込み部の長さ方向寸法、すなわち、回り込み部の先端と積層体の端面との間の距離=0.4mmとした。

上記積層コンデンサについて、有効層の占有体積割合を種々変化させ、複数種の積層コンデンサを作製した。有効層の占有体積割合を変化させるに際しては、積層される内部電極間の重なり部分を変化させることにより行なった。そして得られた複数種の積層コンデンサについて、1KHz及び0.5Vの電流を流して静電容量を測定した。また、以下の要領で実装基板に積層コンデンサを実装し、駆動時に生じた鳴き音圧を測定した。

(鳴き音圧の測定)
図9にブロック図で示す回路を用い、40mm×100mm×厚み0.5mmのガラスエポキシ基板上に半田を用いて実装された積層コンデンサを駆動し、鳴き音圧を測定した。すなわち、図9に示すように、電源Vdcからダイオード41及びインダクタンス42を介して積層コンデンサ1に通電した。この場合、電源電圧は1.5V、電流値は0.4〜0.8Aの範囲とした。

基板鳴きによる音圧を、超指向性集音マイク(ALC社製、品番:KM−358)を用いて集音し、図9に示すジェネレータ44を用いて解析し、音圧を求めた。結果を下記の表2に示す。

表2から明らかなように、1608サイズにおいて、1μF以上の容量を実現し、鳴き音圧を30dB以下に抑制するには、第1,第3の領域における有効層の占有体積割合を10%以上かつ第2,第4の領域における有効層の占有体積割合を15%以下にしなければならないことがわかる。

(実験例2〜5)
実験例1と同様にして、ただし、実験例2〜5では、それぞれ、以下の仕様の積層コンデンサを作製した。そして、得られた積層コンデンサにおいて実験例1と同様に第1,第3の領域及び第2,第4の領域における有効層の占有体積割合を変化させ、静電容量及び鳴き音圧を測定した。結果を下記の表3〜表6に示す。

実験例2における積層コンデンサの仕様:
外部電極を含めた積層体寸法は、長さL=2.0mm、幅W=1.25mm及び厚みT=1.25mmとし、内部電極間に挟まれた誘電体層の厚みは1.8μm、内部電極の厚みは1.0μm、有効層の積層数は380、有効層が設けられている部分の上下に配置されている誘電体層の厚みは各80μm、外部電極の端面上の厚みは60μm、回り込み部における厚みは30μm、回り込み部の先端と、積層体端面との間の距離を0.5mmとした。誘電体層、内部電極及び外部電極形成材料は、実験例1と同様とした。

実験例3における積層コンデンサの仕様:
外部電極を含めた積層体寸法は、長さL=3.2mm、幅W=1.6mm及び厚みT=1.6mmとし、内部電極間に挟まれた誘電体層の厚みは1.8μm、内部電極の厚みは1.0μm、有効層の積層数は500、有効層が設けられている部分の上下に配置されている誘電体層の厚みは各100μm、外部電極の端面上の厚みは60μm、回り込み部における厚みは40μm、回り込み部の先端と、積層体端面との間の距離を0.6mmとした。誘電体層、内部電極及び外部電極形成材料は、実験例1と同様とした。

実験例4における積層コンデンサの仕様:
外部電極を含めた積層体寸法は、長さL=3.2mm、幅W=2.5mm及び厚みT=2.5mmとし、内部電極間に挟まれた誘電体層の厚みは1.8μm、内部電極の厚みは1.0μm、有効層の積層数は800、有効層が設けられている部分の上下に配置されている誘電体層の厚みは各100μm、外部電極の端面上の厚みは100μm、回り込み部における厚みは40μm、回り込み部の先端と、積層体端面との間の距離を0.6mmとした。誘電体層、内部電極及び外部電極形成材料は、実験例1と同様とした。

実験例5における積層コンデンサの使用:
外部電極を含めた積層体寸法は、長さL=1.0mm、幅W=0.5mm及び厚みT=0.5mmとし、内部電極間に挟まれた誘電体層の厚みは1.8μm、内部電極の厚みは1.0μm、有効層の積層数は120、有効層が設けられている部分の上下に配置されている誘電体層の厚みは各60μm、外部電極の端面上の厚みは30μm、回り込み部における厚みは10μm、回り込み部の先端と、積層体端面との間の距離を0.3mmとした。誘電体層、内部電極及び外部電極形成材料は、実験例1と同様とした。

表3から明らかなように、いわゆる2012サイズにおいて、2.2μF以上の大きな容量を実現し、鳴き音圧を30dB以下に抑制するには、第1,第3の領域における有効層の占有体積割合を20%以上、かつ第2,第4の領域における有効層の占有体積割合を35%以下としなければならないことがわかる。

表4から明らかなように、いわゆる3216サイズにおいて、10μF以上の大きな容量を実現し、鳴き音圧を30dB以下に抑制するには、第1,第3の領域における有効層の占有体積割合を20%以上、かつ第2,第4の領域における有効層の占有体積割合を35%以下としなければならないことがわかる。

表5から明らかなように、いわゆる3225サイズにおいて、22μF以上の大きな容量を実現し、鳴き音圧を30dB以下に抑制するには、第1,第3の領域における有効層の占有体積割合を20%以上、かつ第2,第4の領域における有効層の占有体積割合を35%以下としなければならないことがわかる。

表6から明らかなように、いわゆる1005サイズにおいて、0.47μF以上の大きな容量を実現し、鳴き音圧を29dB以下に抑制するには、第1,第3の領域における有効層の占有体積割合を10%以上、かつ第2,第4の領域における有効層の占有体積割合を10%以下としなければならないことがわかる。

前述した図6(b)に示した積層コンデンサ23では、電極24f〜24hが重なり合っている部分、すなわち、積層体の第1,第2の主面を結ぶ方向中央に位置している中央部では、有効層が第1,第3の領域に至っている。他方、内部電極24hよりも下方の内部電極24i〜24lが重なり合っている部分では、有効層は第1,第3の領域に至っていない。この内部電極24hよりも下方、すなわち積層体の他方主面側に位置している部分は、第1,第3の領域において内部電極が重なり合っていない有効層排除部とされている。有効層排除部では、仮に、内部電極24e〜24hと同様に第1,第2の内部電極が重なり合って、有効層が第1,第3の領域側に、すなわち積層体の一方端部及び他方端部側に延ばされている場合に比べて、図6(c)に一点鎖線Vで示す領域において有効層が排除されている。

この一点鎖線Vで囲まれている部分を図6(c)に示されている断面、すなわち積層体の長さ方向を含み、内部電極24a〜24lに直交する断面から見た場合、一点鎖線Vで囲まれている部分の長さ方向寸法をL、積層体厚み方向に沿う寸法Tとしたときに、比T/Lが、0.5〜1.5の範囲にあることが好ましい。それによって、積層コンデンサの駆動時の変形に伴う異音の発生を効果的に抑制でき、積層コンデンサの容量を大きくした場合であっても、異音の発生を確実に抑制することができる。これは、以下の理由によると考えられる。すなわち、図6(b)に示したように、第2,第4の領域、特に、積層体の下面側の領域においてギャップ部を大きくすると、鳴きを抑制することができる。これは、例えば外部電極3の回り込み部直下までギャップ部を設けておくことにより、積層体の厚み方向における収縮と、積層体の幅方向及び長さ方向に沿う面における収縮が小さくなり、図4に二点鎖線で示したような変形が小さくなることによる。なお、高容量化を図るには、上記ギャップはできるだけ小さい方が好ましい。従って、高容量化を図りつつ、鳴きを抑制するには、高容量化を図る上ではギャップ部の形状を小さくし、鳴きを抑制する上ではギャップを大きくするような形状とすることが望ましい。

図6(c)で示したように、上記一点鎖線Vで囲まれた部分の積層体の長さ方向に沿う寸法Lに対する積層体厚み方向に沿う寸法Tの割合を0.5〜1.5とした場合、鳴きを確実に抑制することができる。すなわち、鳴きの主要因は、有効層における積層体厚み方向の変位と、ギャップ部における変位との差により、外部電極、例えば外部電極3の下方の回り込み部表面が水平方向から傾き、それによって基板が屈曲することによる。従って、実装面近傍における有効層の存在が、鳴きの発生に大きく影響している。

よって、ギャップ部を小さくし、有効層が実装面側の外部電極回り込み部近傍に接近すると、容量は高められ得るものの、鳴きが大きくなる。

そこで、積層体厚み方向の変位及びギャップ部の変位を小さくすることにより、鳴きを抑制するには、上記有効層排除部において、T>Lとすればよいことが分かる。しかしながら、T>Lとすると、積層体厚み方向の変位は小さくなる。容量を維持するには、Lを小さくする必要があり、前述した第2の領域及び第4の領域における有効層の割合を大きくする必要がある。

逆に、T<Lとした場合、積層体長さ方向における変位は小さくなるが、積層体厚み方向の変位は大きくなる。従って、これらを総合して勘案すると、T/Lが、0.5〜1.5の範囲が望ましい。T/Lが、0.5未満の場合には、鳴きが大きくなるおそれがあり、1.5を超えると、鳴きは抑制されるものの、容量が小さくなるおそれがある。

これを、具体的な実験例に基づき説明する。

(実験例6)
前述した実験例1〜5と同様にして、1005サイズ、1608サイズ、2012サイズ、3216サイズ及び3225サイズの各積層コンデンサを作成した。なお、領域S中の有効層の占有体積割合及び領域X中の有効層占有体積割合は下記の表7に示す通りとした。また、下記の表7に示すように、T/Lの比を種々変更し、それぞれのサイズについて、条件1〜5のT/L比の積層コンデンサを作成した。これらの積層コンデンサの取得容量及び鳴き音圧を実験例1〜5と同様にして評価した。結果を下記の表7に併せて示す。

なお、各サイズの積層コンデンサにおいて、T/Lを変更する場合には、容量が同一となるように、前述したギャップの寸法を調整し、その他については、前述した実験例1〜5と同様とした。

表7から明らかなように、いずれのサイズの積層コンデンサにおいても、T/Lを0.5〜1.5の範囲とした場合、取得容量を維持しつつ、鳴きを抑制し得ることが分かる。

また、本発明に変わる積層コンデンサでは、好ましくは、第1,2の外部電極の幅をBとし、積層コンデンサの幅をAとしたときに、幅Bが幅Aよりも小さくされ、それによって基板鳴きをより一層効果的に抑制することができる。これを図10を参照して説明する。

図10(a),(b)、本発明のさらに他の実施形態の積層コンデンサを説明するための図であり、(a)は、セラミック積層体の横断面図であり、(b)は、セラミック積層体の一方端部に第1の外部電極が形成されている状態を示す該一方端部側から見た側面図である。

本実施形態では、図10(a)に示すように積層体42内に複数の第1の内部電極43a〜43cと、第2の内部電極44a〜44cとがセラミック層を介して重なり合うように配置されている。第1の内部電極43a〜43cは、図10(b)に示すように、セラミック積層体42の第1の端部側に露出している。そして、セラミック積層体42の第1の端部に、第1の外部電極45が形成されている。

図示されていないが、セラミック積層体42の第2の端部側に第2の外部電極が形成されている。

本実施形態では、図1に示した積層コンデンサ1と同様に、積層コンデンサ41の長さが1.6±0.1mm、幅が0.8±0.1mm、高さが0.8±0.1mmの範囲にあり、かつ図1に示した実施形態と同様に、第1の領域において、有効層の占有体積割合が10%以上であり、第2の領域において、有効層の占有体積割合が15%以下であり、第3の領域において、有効層の占有体積割合が10%以上であり、第4の領域において、有効層の占有体積割合が15%以下とされている。このような構造については、図1に示した積層コンデンサの説明を援用することにより省略する。

本実施形態の積層コンデンサ41では、図1に示した積層コンデンサと同様に第1〜第4の領域における有効層の占有体積割合が上記特定の範囲とされているため、基板鳴きを効果的に抑制することができる。

加えて、積層コンデンサ41における第1、第2の外部電極の幅Bが、積層コンデンサの幅Aよりも小さくされており、より具体的には、(B/A)×100(%)が92%以下とされているため、基板鳴きをより効果的に抑制することができる。これをより具体的に説明する。

なお、外部電極45の幅Bとは、上記セラミック積層体42の幅方向に沿う寸法をいうものとする。また、本発明において、積層体の長さとは、積層体の一方端部と他方端部とを結ぶ方向の寸法であり、高さとは、積層体の一方主面と他方主面とを結ぶ方向の寸法であり、幅とは、上記長さ方向及び高さ方向と直交する方向の寸法を言うものとする。

本実施形態において、第1の外部電極45及び図示されていない第2の外部電極の幅Bが、積層コンデンサの幅Aよりも小さくされている場合、基板鳴きをより効果的に抑制することができるのは、以下の理由によると考えられる。

すなわち、基板鳴きは、駆動に際しセラミック積層体が収縮したり、回復したりすることに伴う振動が、基板側に伝わり、基板が振動することにより発生する現象である。この振動が伝わる経路に外部電極が存在する。従って、外部電極が小さくなると、セラミック積層体の振動が基板に伝わり難く、基板鳴きを抑制することができる。

本実施形態では、外部電極45の幅Bを積層コンデンサ41の幅Aよりも小さくすることにより、基板側への外部電極を経由した振動を伝達が抑制され、それによって、基板鳴きが抑制されている。

なお、外部電極の形状を小さくするには、外部電極の幅方向寸法だけでなく、積層コンデンサの高さ方向に沿う外部電極寸法を小さくすることも考えられる。しかしながら、セラミック積層体の端面に露出している複数の内部電極に外部電極が確実に接続されることが必要であり、そのためには、図10(b)に示されているように、外部電極45は、積層コンデンサ41の高さ方向に延びる帯状の形状とされている必要がある。従って、静電容量を確実に取り出し、基板鳴きを抑制するには、上記のように、外部電極45の幅Bを小さくすることが望ましい。そこで、本実施形態では、外部電極45の幅Bが積層コンデンサ41の幅Aよりも小さくされている。より好ましくは、幅Bは、幅Aの92%以下とされている。

幅Bが小さい方が、基板鳴きを効果的に抑制することができ、望ましい。しかしながら、外部電極45の幅Bは、外部電極が形成されている積層体42の端面に露出している内部電極43a〜43cの上記積層体の幅方向に沿う寸法よりも大きく、露出している内部電極43a〜43cを確実に被覆していることが望ましい。それによって、露出している内部電極部分が確実に外部電極45で被覆され、耐湿性が高められる。好ましくは、耐湿性をより確実に高め得るため、内部電極に露出している部分の上記幅方向に沿う寸法の1.1倍以上となるように外部電極の幅Bを設定することが望ましい。その場合には、内部電極の積層体端面に露出している部分の中心と、外部電極の幅方向中心が僅かにずれたとしても、確実に内部電極露出部分を外部電極により被覆することができ、耐湿性をより確実に高めることができる。

本実施形態により、基板鳴きが効果的に抑制されることを、具体的な実験例に基づき明らかにする。

(実験例7)
前述した実験例1〜6と同様にして、1005サイズ、1608サイズ、2012サイズ、3216サイズ及び3225サイズの各積層コンデンサを作成した。なお、領域S中の有効層の占有体積割合及び領域X中の有効層占有体積割合は下記の表8に示す通りとした。また、下記の表8に示すように、外部電極の幅Bの積層コンデンサの幅Aに対する割合B/Aを変更し、それぞれのサイズの積層コンデンサについて、条件1〜5の(B/A)×100(%)の積層コンデンサを作製した。これらの積層コンデンサの取得容量及び鳴き音圧を実験例1〜5と同様にして評価した。結果を下記の表8に合わせて示す。

なお、各サイズの積層コンデンサにおいて、条件1〜5の積層コンデンサを作製するに際しては、外部電極の幅Bが所望の寸法となるようにマスクを付与し、外部電極形成用導電ペーストを塗布し、焼付けた。

表8から明らかなように、いずれのサイズの積層コンデンサにおいても、(B/A)×100(%)が100%である場合に比べて、(B/A)×100(%)が小さくなるにつれて、鳴き音圧が小さくなっていることがわかる。特に、(B/A)×100(%)が92%以下では、鳴き音圧を、確実に小さくし得ることがわかる。

Claims (9)

  1. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、
    前記誘電体層間に形成されており、前記第1の外部電極と接続された第1の内部電極と、
    前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、
    複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合割合が10%以上であり、
    前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が15%以下であり、
    前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が10%以上であり、
    前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が15%以下であり、
    前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ1.6±0.1mm、幅0.8±0.1mm、高さ0.8±0.1mmの範囲にあることを特徴とする、積層コンデンサ。
  2. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、
    前記誘電体層間に形成されており、前記第1の外部電極と接続された第1の内部電極と、
    前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、
    複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合が20%以上であり、
    前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が35%以下であり、
    前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が20%以上であり、
    前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が35%以下であり、
    前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ2.0±0.1mm、幅1.25±0.1mm、高さ1.25±0.1mmの範囲にあることを特徴とする、積層コンデンサ。
  3. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、
    前記誘電体層間に形成されており、前記第1の外部電極と接続された第1の内部電極と、
    前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、
    複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合が20%以上であり、
    前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が35%以下であり、
    前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が20%以上であり、
    前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が35%以下であり、
    前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ3.2±0.15mm、幅1.6±0.15mm、高さ1.6±0.15mmの範囲にあることを特徴とする、積層コンデンサ。
  4. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、
    前記誘電体層間に形成されており、前記第1の外部電極と接続された第1の内部電極と、
    前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、
    複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合が20%以上であり、
    前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が35%以下であり、
    前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が20%以上であり、
    前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が35%以下であり、
    前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ3.2±0.3mm、幅2.5±0.2mm、高さ2.5±0.2mmの範囲にあることを特徴とする、積層コンデンサ。
  5. 複数の積層された誘電体層からなり、一方端部、他方端部、一方主面及び他方主面を有する積層体と、
    前記積層体の前記一方端部に形成されており、かつ前記積層体の前記一方主面及び他方主面にそれぞれ回り込んでいる第1の回り込み部及び第2の回り込み部を有する第1の外部電極と、
    前記積層体の前記他方端部に形成されており、かつ前記積層体の前記一方主面及び前記他方主面にそれぞれ回り込んでいる第3の回り込み部及び第4の回り込み部を有する第2の外部電極と、
    前記誘電体層間に形成されており、前記第1の外部電極と接続された第1の内部電極と、
    前記誘電体層間に形成されており、前記第2の外部電極と接続された第2の内部電極とを備え、
    複数の前記誘電体層の内、前記第1の内部電極と前記第2の内部電極との間に挟まれることにより容量が形成される部分を有効層としたとき、
    前記積層体の中で、前記第1の回り込み部と前記第2の回り込み部との間に挟まれた第1の領域において、前記有効層の占有体積割合割合が10%以上であり、
    前記第1の領域の内の前記他方主面側に位置する半分を占める第2の領域において、前記有効層の占有体積割合が10%以下であり、
    前記積層体の中で、前記第3の回り込み部と前記第4の回り込み部との間に挟まれた第3の領域において、前記有効層の占有体積割合が10%以上であり、
    前記第3の領域の内の前記他方主面側に位置する半分を占める第4の領域において、前記有効層の占有体積割合が10%以下であり、
    前記積層体、前記第1の外部電極及び前記第2の外部電極を含む構造の外形寸法が、長さ1.0±0.05mm、幅0.5±0.05mm、高さ0.5±0.05mmの範囲にあることを特徴とする、積層コンデンサ。
  6. 前記第2の領域及び第4の領域における前記有効層の占有体積が前記積層体の他方主面側に行くに連れて小さくされている、請求項1〜5のいずれか1項に記載の積層コンデンサ。
  7. 前記積層体の前記一方端部と他方端部とを結ぶ直線を含み、かつ前記第1,第2の内部電極に直交する断面から見た場合、前記積層体の一方主面と他方主面とを結ぶ方向である厚み方向中央において、有効層が前記第1,第3の領域に至るように前記第1,第2の内部電極が設けられており、有効層が第1,第3の領域に至るように設けられている部分を中央部としたときに、該中央部よりも前記他方主面側に位置している領域においては、前記有効層が第1の領域又は第3の領域に至らない前記有効層排除部とされており、該有効層排除部において前記中央部と同様にして積層した場合に比べて有効層が排除されている部分の厚み方向寸法をT、前記積層体の一方端部と他方端部とを結ぶ方向の寸法をLとしたときに、T/Lが0.5〜1.5の範囲とされていることを特徴とする、請求項1〜のいずれか1項に記載の積層コンデンサ。
  8. 前記積層コンデンサにおいて、前記積層体の前記一方端部と他方端部とを結ぶ方向が長さ方向であり、前記積層体の一方主面と他方主面とを結ぶ方向が高さ方向であり、前記積層体の長さ方向及び高さ方向に直交する方向が幅方向とされており、前記第1,2の外部電極の前記幅方向に沿う寸法が、前記積層コンデンサの幅よりも小さくされている、請求項1〜のいずれか1項に記載の積層コンデンサ。
  9. 前記外部電極の幅が、前記積層コンデンサの幅の92%以下である、請求項に記載の積層コンデンサ。
JP2007553899A 2006-01-13 2007-01-09 積層コンデンサ Active JP4816648B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006006132 2006-01-13
JP2006006132 2006-01-13
JP2006229570 2006-08-25
JP2006229570 2006-08-25
JP2007553899A JP4816648B2 (ja) 2006-01-13 2007-01-09 積層コンデンサ
PCT/JP2007/050089 WO2007080852A1 (ja) 2006-01-13 2007-01-09 積層コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007553899A JP4816648B2 (ja) 2006-01-13 2007-01-09 積層コンデンサ

Publications (2)

Publication Number Publication Date
JPWO2007080852A1 JPWO2007080852A1 (ja) 2009-06-11
JP4816648B2 true JP4816648B2 (ja) 2011-11-16

Family

ID=38256258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007553899A Active JP4816648B2 (ja) 2006-01-13 2007-01-09 積層コンデンサ

Country Status (7)

Country Link
US (1) US7715172B2 (ja)
JP (1) JP4816648B2 (ja)
KR (1) KR101014508B1 (ja)
CN (1) CN101401177B (ja)
DE (1) DE112007000130B4 (ja)
TW (1) TWI325597B (ja)
WO (1) WO2007080852A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008003104B4 (de) * 2007-11-22 2014-09-25 Murata Mfg. Co., Ltd. Ceramic multilayer component
JP4539713B2 (ja) * 2007-12-11 2010-09-08 Tdk株式会社 積層コンデンサアレイ
US8072773B2 (en) * 2008-04-04 2011-12-06 John Mruz Ultra-wideband assembly system and method
JP5751080B2 (ja) * 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
JP5201223B2 (ja) * 2011-01-28 2013-06-05 株式会社村田製作所 電子部品及び基板モジュール
KR101823149B1 (ko) * 2011-04-19 2018-01-29 삼성전기주식회사 적층형 세라믹 커패시터
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
JP5899699B2 (ja) * 2011-08-10 2016-04-06 Tdk株式会社 Multilayer capacitor
KR101548773B1 (ko) * 2011-08-22 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조
DE112013001679T5 (de) * 2012-03-26 2015-05-21 Kemet Electronics Corporation Asymmetrischer Hochspannungskondensator
KR101309326B1 (ko) 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
US8934215B2 (en) * 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
KR101771730B1 (ko) * 2012-08-07 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101474065B1 (ko) 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
KR101452048B1 (ko) 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101444540B1 (ko) * 2012-11-20 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR101452074B1 (ko) * 2012-12-27 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP5987812B2 (ja) 2013-01-25 2016-09-07 株式会社村田製作所 積層コンデンサ、テーピング積層コンデンサ連及び積層コンデンサの実装構造
KR101462757B1 (ko) * 2013-01-29 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
WO2014121100A1 (en) * 2013-02-01 2014-08-07 The Trustees Of Dartmouth College Multilayer conductors with integrated capacitors and associated systems and methods
KR101823174B1 (ko) * 2013-06-14 2018-01-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6377957B2 (ja) * 2014-05-29 2018-08-22 太陽誘電株式会社 積層セラミックコンデンサ
JP2016001695A (ja) * 2014-06-12 2016-01-07 株式会社村田製作所 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体
JP6312633B2 (ja) * 2014-08-01 2018-04-18 太陽誘電株式会社 積層セラミックコンデンサ
KR102048094B1 (ko) * 2014-10-08 2019-11-22 삼성전기주식회사 전자 부품 및 이의 제조 방법
CA2919466A1 (en) * 2015-02-10 2016-08-10 Nova Chemicals Corporation Stand up pouch
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
JP6690176B2 (ja) * 2015-10-06 2020-04-28 Tdk株式会社 電子部品
JP6522549B2 (ja) 2016-06-07 2019-05-29 太陽誘電株式会社 積層セラミックコンデンサ
JP2018006627A (ja) * 2016-07-05 2018-01-11 太陽誘電株式会社 Multilayer ceramic capacitor
JP6527612B2 (ja) * 2018-02-15 2019-06-05 太陽誘電株式会社 積層セラミックコンデンサ
JP6616929B2 (ja) * 2018-02-15 2019-12-04 太陽誘電株式会社 積層セラミックコンデンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186092A (ja) * 1997-12-25 1999-07-09 Tdk Corp チップ状電子部品
JP2003022929A (ja) * 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241378A (en) * 1978-06-12 1980-12-23 Erie Technological Products, Inc. Base metal electrode capacitor and method of making the same
JP2993301B2 (ja) * 1992-11-26 1999-12-20 松下電器産業株式会社 積層セラミックコンデンサ
JP2853523B2 (ja) 1993-07-14 1999-02-03 トヨタ自動車株式会社 ヘッドランプ照射範囲制御装置
JPH0732936U (ja) * 1993-11-29 1995-06-16 太陽誘電株式会社 積層セラミック電子部品
JPH07211132A (ja) * 1994-01-10 1995-08-11 Murata Mfg Co Ltd 導電性ペーストおよびこれを用いた積層セラミックコンデンサの製造方法
JPH0869939A (ja) 1994-06-23 1996-03-12 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
US5600533A (en) * 1994-06-23 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor having an anti-reducing agent
JPH08181033A (ja) 1994-12-22 1996-07-12 Tokin Corp 積層セラミックコンデンサ
JPH08180731A (ja) * 1994-12-26 1996-07-12 Murata Mfg Co Ltd 導電性厚膜組成物、厚膜電極、セラミック電子部品、および積層セラミックコンデンサ
KR100277382B1 (ko) * 1995-08-18 2001-01-15 사토 히로시 다층전자부품
JPH10261546A (ja) * 1997-03-19 1998-09-29 Murata Mfg Co Ltd 積層コンデンサ
JPH10312933A (ja) * 1997-05-09 1998-11-24 Murata Mfg Co Ltd 積層セラミック電子部品
JPH11150037A (ja) 1997-11-19 1999-06-02 Tdk Corp 積層セラミックコンデンサ
JP2000124057A (ja) * 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
JP2000269066A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd Multilayer ceramic capacitors
JP2001035738A (ja) * 1999-07-15 2001-02-09 Murata Mfg Co Ltd Multilayer ceramic electronic components
JP2001185437A (ja) * 1999-12-24 2001-07-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186092A (ja) * 1997-12-25 1999-07-09 Tdk Corp チップ状電子部品
JP2003022929A (ja) * 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Also Published As

Publication number Publication date
DE112007000130B4 (de) 2016-06-09
KR101014508B1 (ko) 2011-02-14
CN101401177A (zh) 2009-04-01
WO2007080852A1 (ja) 2007-07-19
TWI325597B (ja) 2010-06-01
KR20080077273A (ko) 2008-08-21
CN101401177B (zh) 2011-03-30
JPWO2007080852A1 (ja) 2009-06-11
DE112007000130T5 (de) 2008-12-18
TW200741768A (en) 2007-11-01
US20090002918A1 (en) 2009-01-01
US7715172B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
KR102171678B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101504001B1 (ko) 적층 칩 전자부품, 그 실장 기판 및 포장체
JP6036979B2 (ja) 積層コンデンサ
US9053864B2 (en) Multilayer capacitor and method for manufacturing the same
KR101434108B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
JP6275377B2 (ja) 積層チップ電子部品、その実装基板及び包装体
US9111682B2 (en) Multilayer ceramic electronic component
KR101452068B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
JP5955919B2 (ja) 積層チップ電子部品及びその実装基板
KR101952860B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101102184B1 (ko) 적층 세라믹 전자부품
KR101933412B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US7495884B2 (en) Multilayer capacitor
JP5899699B2 (ja) Multilayer capacitor
TWI486983B (zh) 低背型積層陶瓷電容器
JP5217692B2 (ja) 積層セラミック電子部品
KR100884902B1 (ko) 적층 커패시터 및 그 실장구조
JP3747940B2 (ja) 積層コンデンサおよびその製造方法
KR101019323B1 (ko) 다단자형 적층 콘덴서 및 그 제조방법
US8125765B2 (en) Laminated ceramic electronic component
JP4225507B2 (ja) 積層コンデンサ
JP5287658B2 (ja) セラミック電子部品
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP4049182B2 (ja) 積層コンデンサ
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150