JP5811152B2 - 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法 - Google Patents

積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法 Download PDF

Info

Publication number
JP5811152B2
JP5811152B2 JP2013179872A JP2013179872A JP5811152B2 JP 5811152 B2 JP5811152 B2 JP 5811152B2 JP 2013179872 A JP2013179872 A JP 2013179872A JP 2013179872 A JP2013179872 A JP 2013179872A JP 5811152 B2 JP5811152 B2 JP 5811152B2
Authority
JP
Japan
Prior art keywords
electronic component
electrode portion
multilayer ceramic
electrode
wraparound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013179872A
Other languages
English (en)
Other versions
JP2014112647A (ja
Inventor
隆司 澤田
隆司 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013179872A priority Critical patent/JP5811152B2/ja
Priority to US14/063,077 priority patent/US9060461B2/en
Priority to CN201320684606.2U priority patent/CN203631319U/zh
Priority to CN201310530016.9A priority patent/CN103811176B/zh
Priority to KR20130133024A priority patent/KR101509150B1/ko
Publication of JP2014112647A publication Critical patent/JP2014112647A/ja
Application granted granted Critical
Publication of JP5811152B2 publication Critical patent/JP5811152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0084—Containers and magazines for components, e.g. tube-like magazines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Description

本発明は、積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法に関する。
代表的な積層セラミック電子部品の１つに、積層セラミックコンデンサがある。そして、このような積層セラミックコンデンサにおいて、小型化と大容量化を両立するには、厚み（積層方向の寸法）Ｔと、幅Ｗを略同じ四角柱構造とすることが有効である。
また、積層セラミックコンデンサには、例えば、図１１に示すように、コンデンサ本体（セラミック素体）１０１の外表面に、一対の端部側外部電極（例えば信号用端子電極）１０２ａ，１０２ｂと、セラミック素体１０１を周回する帯状の側面外部電極（例えばグラウンド用端子電極）１０３とを備えた構造を有するチップ状の３端子型積層セラミックコンデンサが知られている（特許文献１参照）。
ところで、積層セラミックコンデンサを回路基板などの実装対象上に実装する場合、内部電極の向き（例えば、内部電極の主面の向きが実装面に対して平行であるか垂直であるか）を整えて実装したり、実装された状態における内部電極の向きが認識できたりした方が望ましい場合がある。
しかし、四角柱構造にすると、外部からその形状を観察して内部電極の向きを識別することが難しくなる。また、周回する帯状の側面外部電極を備えた上述の図１１の３端子型積層セラミックコンデンサの場合も同様に、外部から観察して内部電極の向きを識別することは困難である。
そこで、外部から観察して内部電極の向きを識別するのではなく、磁力により積層セラミックコンデンサの向きを整える技術が開発されている（特許文献２および特許文献３参照）。
しかしながら、特許文献２，３の技術は、一般的な２端子構造の積層セラミックコンデンサを想定されたものであり、図１１に示すような、セラミック素体１０１の側面を周回する帯状の側面外部電極１０３を備える積層セラミックコンデンサに適用した場合には、精度よく積層セラミックコンデンサの向きを整えることが難しいのが実情である。
すなわち、磁力による方向整列は、特許文献３の段落０００８〜００１０に記載されているように、磁石によって発せられる磁力線が磁性体（Ｎｉ等）からなる内部電極を通過する際の磁束密度の違いによって行われる。しかし、セラミック素体の側面を周回する帯状の側面外部電極を備える積層セラミックコンデンサの場合、側面外部電極には通常Ｎｉのめっきがなされることから、セラミック素体の側面を磁性体が周回することになるため、内部電極の向きによる磁束密度の違いが小さくなり、磁力による方向整列の精度が低下することになる。
特開２００１−５７３１１号公報 特開２００５−２１７１３６号公報 特許第３４３０８５４号公報
本発明は、上記課題を解決するものであり、セラミック素体の側面を周回するように形成された帯状の外部電極を有する積層セラミック電子部品であって、内部電極の方向を識別することが可能な積層セラミック電子部品、その製造方法、本発明の積層セラミック電子部品をキャリアテープのキャビティに収容したテーピング電子部品連、その製造方法、および外部からの観察により積層セラミック電子部品の方向を識別することが可能な積層セラミック電子部品の方向識別方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の積層セラミック電子部品は、
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有し、端面が略正方形である角柱構造のセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体を周回するように、前記セラミック素体の第１〜第４の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備え、
前記セラミック素体を周回する前記側面外部電極は、前記セラミック素体の第１および第２の側面に形成された側面電極部Ａ１と、前記側面電極部Ａ１から第３および第４の側面の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面に形成された側面電極部Ｂ１と、前記側面電極部Ｂ１から、第１および第２の側面の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを備え、
前記回り込み電極部Ａ２と、前記回り込み電極部Ｂ２とには、外部から両者を識別できるような外観構成が与えられていること
を特徴としている。
なお、本発明において、回り込み電極部Ａ２と、回り込み電極部Ｂ２とに、「外部から両者を識別できるような外観構成が与えられている」とは、例えば、
（ａ）回り込み電極部Ａ２とＢ２の形状を異ならせる、具体的には、両者のうちの一方を丸みを帯びた形状とし、他方を角張った形状としたり、一方を所定の方向に曲折させ、他方を逆の方向に曲折させたりすること、
（ｂ）回り込み電極部Ａ２とＢ２の回り込み長さを異ならせること、
（ｃ）回り込み電極部Ａ２とＢ２のいずれか一方を必ず下層側に位置させ、他方を必ず上層側に位置させること、
（ｄ）上記（ａ），（ｂ），（ｃ）の２つ以上を組み合わせること
などを含む広い概念である。
また、本発明において、セラミック素体の「端面が略正方形である」とは、第１および第２の端面間を結ぶ距離（長さ）をＬ、その方向をＬ方向、第１および第２の側面間を結ぶ距離（幅）をＷ、その方向をＷ方向、第３および第４の側面間を結ぶ距離（厚さ）をＴ、その方向をＴ方向とそれぞれ定義した場合において、Ｗ方向とＴ方向の長さ（すなわち、幅Ｗと厚さＴ）が略同一であること意味する。ここで、Ｗ方向とＴ方向の長さが略同一であるとは、方向識別が困難なサイズを指し、ＷとＴの一方の長さを１００とした場合に、他方の長さが７５〜１００の範囲にある場合、より狭義には、ＷとＴの一方の長さを１００とした場合に、他方の長さが８５〜１００の範囲にある場合をいう。
また、本発明の積層セラミック電子部品においては、
前記第１の電極部Ａの前記回り込み電極部Ａ２が、前記第２の電極部Ｂの外側に位置するように形成されるか、または、前記第２の電極部Ｂの前記回り込み電極部Ｂ２が、前記第１の電極部Ａの外側に位置するように形成されるかが予め定められており、
前記回り込み電極部Ａ２とＢ２のいずれが外側に位置しているかを外部から観察することにより、前記内部電極が引き出されている前記セラミック素体の第１および第２の側面を認識できるように構成されていること
が好ましい。
上記構成を備えることにより、回り込み電極部Ａ２とＢ２のいずれが外側に位置しているかを観察することで、セラミック素体の、内部電極が引き出されている第１および第２の側面を認識することが可能になる。その結果、内部電極の引出し方向や、内部電極の主面の向きが水平であるか、垂直であるかなどを認識することが可能になり、本発明をより実効あらしめることができる。
また、回り込み電極部Ａ２とＢ２のいずれが外側に位置しているかを識別できればよいので、外部からの観察も容易になる。
前記第２の電極部Ｂの前記回り込み電極部Ｂ２が、前記第１の電極部Ａの外側に位置するように形成されており、
外部から観察して、前記回り込み電極部Ｂ２が前記第１の電極部Ａの外側に回り込んでいる方の側面を認識することにより、前記内部電極が引き出されている前記第１および第２の側面を認識することができるように構成されていること
が好ましい。
上記構成を備えることにより、回り込み電極部Ｂ２が前記第１の電極部Ａの外側に回り込んで、第１の電極部Ａの外側に位置している方の側面を外部から観察して、回り込み電極部Ｂ２が前記第１の電極部Ａの外側に回り込んでいる方の側面を、内部電極が引き出されている第１および第２の側面であると認識することが可能になり、本発明をさらに実効あらしめることができる。
また、前記第１の電極部Ａの前記回り込み電極部Ａ２が、前記第２の電極部Ｂの外側に位置するように形成されており、
外部から観察して、前記回り込み電極部Ａ２が回り込んでいる方の側面を認識することにより、前記内部電極が引き出されている前記第１および第２の側面を認識することができるように構成されていること
が好ましい。
上記構成を備えることにより、回り込み電極部Ａ２が前記第２の電極部Ｂの外側に回り込んで第２の電極部Ｂの外側に位置している方の側面が、内部電極の引き出されていない第３および第４の側面であり、回り込み電極部Ａ２が前記第２の電極部Ｂの外側に回り込んでいない側面が、内部電極が引き出されている第１および第２の側面であることを外部から確実に認識することが可能になる。
また、本発明の積層セラミック電子部品においては、
前記第１の電極部Ａの前記回り込み電極部Ａ２の、前記セラミック素体の第１の側面または第２の側面から先端までの距離が、前記第２の電極部Ｂの前記回り込み電極部Ｂ２の、前記セラミック素体の第３の側面または第４の側面から先端までの距離より大きくなるように構成されており、
前記回り込み電極部を外部から観察し、前記セラミック素体の側面から先端までの距離が大きいほうの回り込み電極部を、前記第１の電極部Ａの前記回り込み電極部Ａ２であると認識することにより、前記回り込み電極部Ａ２の位置している面から、前記内部電極が引き出されている前記第１および第２の側面を認識することができるように構成されていること
が好ましい。
上記構成とした場合、回り込み電極部を外部から観察することにより、内部電極の引出し方向や、内部電極の主面の向きが水平であるか、垂直であるかなどを認識することが可能になり、本発明をより実効あらしめることができる。
また、前記第２の電極部Ｂの前記回り込み電極部Ｂ２の、前記セラミック素体の第３の側面または第４の側面から先端までの距離が、第１の電極部Ａの前記回り込み電極部Ａ２の、前記セラミック素体の第１の側面または第２の側面から先端までの距離より大きくなるように構成されており、
前記回り込み電極部を外部から観察し、前記セラミック素体の側面から先端までの距離が大きいほうの回り込み電極部を、前記第２の電極部Ｂの前記回り込み電極部Ｂ２であると認識することにより、前記回り込み電極部Ｂ２の位置している面から、前記内部電極が引き出されている前記第１および第２の側面を認識することができるように構成されていること
が好ましい。
上記構成とした場合、回り込み電極部を外部から観察することにより、内部電極の引出し方向や、内部電極の主面の向きが水平であるか、垂直であるかなどを認識することが可能になり、本発明をより実効あらしめることができる。
また、本発明の積層セラミック電子部品の製造方法は、
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有し、端面が略正方形形状である角柱構造であるセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体を周回するように、前記セラミック素体の第１〜第４の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備えた積層セラミック電子部品の製造方法であって、
前記側面外部電極を形成する工程が、
第１および第２の側面から第３および第４の側面に導電性ペーストが回り込んで、第３および第４の側面への回り込み電極部Ａ２が形成されるように、第１および第２の側面に導電性ペーストを塗布する第１塗布工程と
第３および第４の側面から第１および第２の側面に導電性ペーストが回り込んで、第１および第２の側面への回り込み電極部Ｂ２が形成されるように、第３および第４の側面に導電性ペーストを塗布する第２塗布工程とを有し、
前記回り込み電極部Ａ２と、前記回り込み電極部Ｂ２とに、外部からの観察により両者を識別できるような外観構成を与えること
を特徴としている。
また、本発明の積層セラミック電子部品の製造方法においては、前記第１塗布工程と、前記第２塗布工程のいずれを先に実施するかを予め定めておき、定めた順序で前記第１塗布工程および前記第２塗布工程を実施することが好ましい。
上記構成を備えることにより、回り込み電極部Ａ２とＢ２のいずれが外側に位置しているかを外部から観察することにより、内部電極が引き出されている前記セラミック素体の第１および第２の側面を確実に認識することが可能になり、本発明をより実効あらしめることができる。
また、前記第１塗布工程を実施した後、前記第２塗布工程を実施することが好ましい。
上記構成を備えることにより、回り込み電極部Ｂ２が回り込んで、第１の電極部Ａの外側に位置している方の側面を外部から観察して、回り込み電極部Ｂ２が回り込んでいる方の側面を、内部電極が引き出されている第１および第２の側面であると容易かつ確実に認識することが可能になり、本発明をさらに実効あらしめることができる。
また、前記第２塗布工程を実施した後、前記第１塗布工程を実施することが好ましい。
上記構成を備えることにより、回り込み電極部Ａ２が回り込んでいる方の側面を外部から観察して、回り込み電極部Ａ２が回り込んで第２の電極部Ｂの外側に位置している方の側面を、内部電極の引き出されていない方の側面（第３および第４の側面）であり、回り込み電極部Ａ２が回り込んでいない方の側面が、内部電極が引き出されている第１および第２の側面であると容易かつ確実に認識することが可能になる。
また、本発明のテーピング電子部品連は、
複数のキャビティを有するキャリアテープと、
前記キャビティのそれぞれに収容された積層セラミック電子部品と
を有するテーピング電子部品連であって、
積層セラミック電子部品が、本発明の積層セラミック電子部品（請求項１〜６のいずれかに記載の積層セラミック電子部品）であること
を特徴としている。
また、本発明のテーピング電子部品連においては、前記積層セラミック電子部品は、前記内部電極の引出し方向が揃えられた状態で前記キャビティのそれぞれに収容されていることが好ましい。
本発明のテーピング電子部品連においては、積層セラミック電子部品として、上述の本発明の積層セラミック電子部品が用いられており、内部電極が引き出されている方向を確実に認識することが可能であることから、積層セラミック電子部品が、内部電極の引出し方向が揃えられた状態で各キャビティのそれぞれに収容されたテーピング電子部品連を得ることが可能になる。そして、このテーピング電子部品連から、内部電極の引出し方向が揃った状態で各キャビティに収容された各積層セラミック電子部品を順次供給して、回路基板などの実装対象上に実装することにより、各積層セラミック電子部品を、内部電極の主面の方向などの方向を揃えて、実装対象上に効率よく実装することが可能になる。
また、前記第１の電極部Ａの前記回り込み電極部Ａ２が、前記第２の電極部Ｂの外側に位置するように形成されており、かつ、前記回り込み電極部Ａ２が、前記キャビティの開口部へ向くか、または、
前記第２の電極部Ｂの前記回り込み電極部Ｂ２が、前記第１の電極部Ａの外側に位置するように形成されており、かつ、前記回り込み電極部Ｂ２が、前記キャビティの開口部へ向くような態様で、
前記積層セラミック電子部品が前記キャビティのそれぞれに収容されていること
が好ましい。
上記構成を備えることにより、積層セラミック電子部品が、その内部電極の主面がキャビティの底面に対して平行、あるいは垂直になるように方向が揃えられた状態で各キャビティに収容されたテーピング電子部品連を確実に得ることが可能になる。
また、前記回り込み電極部Ａ２が、前記キャビティの開口部に向いており、前記積層セラミック電子部品が、前記内部電極の主面が前記キャビティの底面に対して平行になるような姿勢で、前記キャビティのそれぞれに収容されていることが好ましい。
上記のように、回り込み電極部Ａ２を、キャビティの開口部に向けることにより、積層セラミック電子部品が、その内部電極の主面がキャビティの底面に対して平行になるような姿勢で、キャビティのそれぞれに収容されたテーピング電子部品連を確実に得ることが可能になる。
また、前記回り込み電極部Ｂ２が、前記キャビティの開口部に向いており、前記積層セラミック電子部品が、前記内部電極の主面が前記キャビティの底面に対して垂直になるような姿勢で、前記キャビティのそれぞれに収容されていることが好ましい。
上記のように、回り込み電極部Ｂ２を、キャビティの開口部に向けることにより、積層セラミック電子部品が、その内部電極の主面がキャビティの底面に対して垂直となり、かつ、セラミック素体の、内部電極が引き出されている第１および第２の側面が、キャビティの底面に平行となるような姿勢で、キャビティのそれぞれに収容されたテーピング電子部品連を確実に得ることが可能になる。
また、本発明のテーピング電子部品連の製造方法は、
複数のキャビティを有するキャリアテープと、
前記キャビティのそれぞれに収容された積層セラミック電子部品と
を有するテーピング電子部品連の製造方法であって、
本発明の積層セラミック電子部品（請求項１〜６のいずれかに記載の積層セラミック電子部品）を、前記キャビティのそれぞれに収容する工程を備えていること
を特徴としている。
また、本発明のテーピング電子部品連の製造方法においては、
前記回り込み電極部Ａ２と前記回り込み電極部Ｂ２の外観構成を観察することにより、前記内部電極の引出し方向を識別し、
前記内部電極の引出し方向を揃えた状態で前記積層セラミック電子部品を前記キャビティのそれぞれに収容すること
が好ましい。
上記構成を備えることにより、積層セラミック電子部品が、その内部電極の主面がキャビティの底面に対して平行、あるいは垂直になるように方向が揃えられた状態で、キャビティのそれぞれに収容されたテーピング電子部品連を確実に製造することが可能になる。
また、積層セラミック電子部品として、本発明の積層セラミック電子部品（請求項２〜６のいずれかに記載の積層セラミック電子部品）を用い、前記回り込み電極部Ａ２と前記回り込み電極部Ｂ２のいずれが外側に位置しているかを外部から観察することにより、前記内部電極の引出し方向を識別し、
前記内部電極の引出し方向を揃えた状態で前記積層セラミック電子部品を前記キャビティのそれぞれに収容すること
が好ましい。
上記構成を備えることにより、回り込み電極部Ａ２とＢ２のいずれが外側に位置しているかを外部から観察することにより、内部電極が引き出されているセラミック素体の第１および第２の側面を確実に認識することが可能になるため、内部電極の引出し方向が揃えられた状態で積層セラミック電子部品が各キャビティに収容されたテーピング電子部品連を効率よくしかも確実に製造することが可能になる。
また、前記積層セラミック電子部品を、前記内部電極の主面が前記キャビティの底面に対して平行になるような姿勢で、前記キャビティのそれぞれに収容する工程を備えていることが好ましい。
本発明のテーピング電子部品連の製造方法においては、回り込み電極部Ａ２を、キャビティの開口部に向けることにより、積層セラミック電子部品が、その内部電極の主面がキャビティの底面に対して平行となり、かつ、セラミック素体の、内部電極が引き出されている第１および第２の側面が、キャビティの開口部に露出していない一対の垂直な面となるような姿勢で、キャビティのそれぞれに収容されたテーピング電子部品連を効率よくしかも確実に製造することが可能になる。
また、前記積層セラミック電子部品を、前記内部電極の主面が前記キャビティの底面に対して垂直になるような姿勢で、前記キャビティのそれぞれに収容する工程を備えていることが好ましい。
また、本発明のテーピング電子部品連の製造方法においては、回り込み電極部Ｂ２を、キャビティの開口部に向けることにより、積層セラミック電子部品を、その内部電極の主面がキャビティの底面に対して垂直となり、かつ、セラミック素体の、内部電極が引き出されている第１および第２の側面が、キャビティの底面に平行となるような姿勢で、キャビティのそれぞれに収容されたテーピング電子部品連を効率よくしかも確実に製造することが可能になる。
また、本発明の積層セラミック電子部品の方向識別方法は、
実装対象上に実装された、本発明の積層セラミック電子部品（請求項１〜６のいずれかに記載の積層セラミック電子部品）の方向を識別するための方法であって、
前記積層セラミック電子部品を実装した後に、前記回り込み電極部Ａ２および前記回り込み電極部Ｂ２の少なくとも一方について、その外観構成を観察することにより、前記内部電極の引出し方向を認識して前記積層セラミック電子部品の方向を識別すること
を特徴としている。
また、本発明の積層セラミック電子部品の方向識別方法においては、
積層セラミック電子部品が、本発明の積層セラミック電子部品（請求項２〜６のいずれかに記載の積層セラミック電子部品）であって、
前記回り込み電極部Ａ２と前記回り込み電極部Ｂ２のいずれが外側に位置しているかを外部から観察することにより、前記内部電極の引出し方向を認識して前記積層セラミック電子部品の方向を識別すること
が好ましい。
上記構成を備えることにより、回り込み電極部Ａ２とＢ２のいずれが外側に位置しているかを外部から観察することにより、内部電極が引き出されている前記セラミック素体の第１および第２の側面を確実に認識することが可能になり、本発明をより実効あらしめることができる。
また、前記実装対象に実装された状態で、実装面の上方側から、前記積層セラミック電子部品の上面における前記外観構成を観察することが好ましい。
上記構成を備えることにより、実装面の上方から、積層セラミック電子部品の上面における外観構成を観察することにより、内部電極が引き出されているセラミック素体の第１および第２の側面を容易かつ確実に認識することができるようになり、有意義である。
さらに、前記積層セラミック電子部品の側面における前記外観構成を観察することが好ましい。
積層セラミック電子部品の上面に加えてさらに側面における外観構成を観察することにより、内部電極が引き出されているセラミック素体の第１および第２の側面をさらに確実に認識することができるようになる。
本発明の第１の積層セラミック電子部品は、セラミック素体を周回する側面外部電極を構成する回り込み電極部Ａ２と、回り込み電極部Ｂ２とに、外部から両者を識別できるような外観構成が与えられているため、外部から回り込み電極部Ａ２やＢ２の外観構成を観察することにより内部電極の引出し方向や、内部電極の主面が水平であるか、垂直であるかなどを認識することが可能になる。
また、本発明の積層セラミック電子部品の製造方法は、セラミック素体を周回する前記側面外部電極を構成する回り込み電極部Ａ２と、回り込み電極部Ｂ２とに、外部からの観察により両者を識別できるような外観構成を与えるようにしているので、外部から回り込み電極部Ａ２やＢ２の外観構成を観察することにより内部電極の引出し方向や、内部電極の主面が水平であるか、垂直であるかなどを認識することが可能な積層セラミック電子部品を効率よく製造することができる。
また、本発明のテーピング電子部品連は、複数のキャビティを有するキャリアテープと、キャビティのそれぞれに収容された積層セラミック電子部品とを有するテーピング電子部品連であって、積層セラミック電子部品として、本発明の積層セラミック電子部品（請求項１〜６のいずれかに記載の積層セラミック電子部品）を用いるようにしているので、内部電極が引き出されている方向を認識することができる積層セラミック電子部品が各キャビティに収容されたテーピング電子部品連を得ることが可能になる。
なお、キャビティに収容された各積層セラミック電子部品を外観構成を観察することにより、内部電極が引き出されている方向や、積層セラミック電子部品の姿勢（内部電極がキャビティの底面に平行であるか、あるいは垂直であるかなど）を認識できることから、テーピング電子部品連の段階では、積層セラミック電子部品の方向が揃えられていない（ランダムに収容されている）場合にも、実装の段階で、テーピング電子部品連から積層セラミック電子部品を順次取り出し、姿勢を揃えてから供給するように構成することも可能である。
また、本発明のテーピング電子部品連の製造方法は、複数のキャビティを有するキャリアテープと、複数のキャビティのそれぞれに収容された積層セラミック電子部品とを有するテーピング電子部品連を製造するにあたって、積層セラミック電子部品として、本発明の積層セラミック電子部品（請求項１〜６のいずれかに記載の積層セラミック電子部品）を用い、この積層セラミック電子部品を複数のキャビティのそれぞれに収容する工程を備えているので、各キャビティに、内部電極が引き出されている方向を認識することが可能な積層セラミック電子部品が収容されたテーピング電子部品連を製造することができる。
また、本発明の積層セラミック電子部品の方向識別方法は、実装対象上に実装された、本発明の積層セラミック電子部品（請求項１〜６のいずれかに記載の積層セラミック電子部品）の方向を識別するための方法であって、積層セラミック電子部品を実装した後に、回り込み電極部Ａ２および回り込み電極部Ｂ２の少なくとも一方について、その外観構成を観察することにより、内部電極の引出し方向を認識して前記積層セラミック電子部品の方向を識別するようにしているので、外部から観察することにより、内部電極の引出し方向や、内部電極が実装対象の実装面に平行であるか、垂直であるかなどを容易に識別することができる。
本発明の実施形態にかかる積層セラミック電子部品（積層セラミックコンデンサ）の斜視図である。 本発明の実施形態にかかる積層セラミックコンデンサを構成するセラミック素体の斜視図である。 本発明の実施形態にかかる積層セラミックコンデンサを第１の側面側から見た状態を示す図である。 本発明の実施形態にかかる積層セラミックコンデンサの内部電極を示す図であり、（ａ）はセラミック素体の側面に引き出される内部電極の構成を示す図、（ｂ）はセラミック素体の端面に引き出される内部電極の構成を示す図である。 本発明の実施形態にかかる積層セラミックコンデンサの要部構成を示す断面図である。 （ａ）は本発明の実施形態にかかるテーピング電子部品連の要部構成を示す平面図であり、（ｂ）はその要部構成を示す正面断面図である。 （ａ）は本発明の実施形態にかかる他のテーピング電子部品連の要部構成を示す平面図であり、（ｂ）はその要部構成を示す正面断面図である。 （ａ）は本発明の実施形態にかかるさらに他のテーピング電子部品連の要部構成を示す平面図であり、（ｂ）はその要部構成を示す正面断面図である。 本発明の実施形態にかかる積層セラミック電子部品の方向識別方法を説明するための図であって、（ａ）は実装対象上に実装した積層セラミック電子部品（積層セラミックコンデンサ）を示す平面図、（ｂ）は正面図、（ｃ）は（ｂ）のｃ−ｃ線断面図である。 本発明の実施形態にかかる積層セラミック電子部品の方向識別方法の他の例を説明するための図であって、（ａ）は実装対象上に実装した積層セラミック電子部品（積層セラミックコンデンサ）を示す平面図、（ｂ）は正面図、（ｃ）は（ｂ）のｃ−ｃ線断面図である。 従来の積層セラミック電子部品の問題点を説明するための図である。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
［実施形態１］
ここでは、本発明の実施形態（実施形態１）にかかる積層セラミック電子部品（積層セラミックコンデンサ）およびその製造方法について説明する。
＜積層セラミックコンデンサの構成＞
図１は、本発明の実施形態１にかかる積層セラミック電子部品（３端子型の積層セラミックコンデンサ）の構成を示す斜視図、図２は該積層セラミックコンデンサを構成するセラミック素体の構成を示す斜視図、図３は、本発明の実施形態１にかかる積層セラミックコンデンサを第１の側面側から見た状態を示す図である。
この積層セラミックコンデンサ５０は、複数のセラミック層３を積層することにより形成され、互いに対向する第１の端面１および第２の端面２と、第１および第２の端面１，２を連結する、それぞれ互いに対向する第１の側面１１および第２の側面１２ならびに第３の側面１３および第４の側面１４とを有するセラミック素体１０を備えている。
そして、セラミック素体１０の内部には、図４に示すように、平面が十字形状を有し、対向する一対の端部２１ｘ，２１ｙが第１および第２の側面１１，１２に引き出された複数の第１の内部電極（側面引出し内部電極）２１（図４（ａ））が配設されている。さらに、セラミック素体１０の内部には、セラミック層３を介して第１の内部電極（側面引出し内部電極）２１と対向するとともに、対向する一対の端部２２ｘ，２２ｙが第１および第２の端面１，２に引き出された複数の第２の内部電極（端面引出し内部電極）２２（図４（ｂ））が配設されている。
また、この積層セラミックコンデンサ５０は、セラミック素体１０を周回するように、セラミック素体１０の第１、第２、第３および第４の側面１１，１２，１３および１４に形成された帯状の側面外部電極３１であって、第１および第２の側面１１，１２に引き出された第１の内部電極（側面引出し内部電極）２１と接続する側面外部電極３１を備えている。
また、セラミック素体１０の第１および第２の端面１，２には、第１および第２の端面１，２に引き出された第２の内部電極（端面引出し内部電極）２２と接続する端面外部電極４１を備えている。
さらに、側面外部電極３１は、第１および第２の側面１１，１２に形成された側面電極部Ａ１と、側面電極部Ａ１から第３および第４の側面１３，１４の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面１３，１４に形成された側面電極部Ｂ１と、側面電極部Ｂ１から、第１および第２の側面の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを備えている。
そして、第２の電極部Ｂの回り込み電極部Ｂ２は、複数の第１の内部電極（側面引出し内部電極）２１のうち最も外側に位置する最外層内部電極２１ａの、セラミック素体１０の第１および第２の側面１１，１２に露出した部分を覆う領域に達するように形成されている。また、この実施形態１では、回り込み電極部Ｂ２の回り込み部分の長さ（セラミック素体１０の稜線部から回り込み電極部Ｂ２の先端までの距離）は、回り込み電極部Ａ２のセラミック素体１０の稜線部から先端までの距離より長くなるように構成されている。
以下、本発明の実施形態１にかかる積層セラミック電子部品（積層セラミックコンデンサ）についてさらに詳しく説明する。
（１）セラミック素体
この実施形態１の積層セラミックコンデンサ５０を構成するセラミック素体１０は、上述のように、複数のセラミック層３を積層することにより形成され、互いに対向する第１の端面１および第２の端面２と、第１および第２の端面１，２を連結する、それぞれ互いに対向する第１の側面１１および第２の側面１２ならびに第３の側面１３および第４の側面１４とを有するセラミック素体１０を備えている。
セラミック素体１０は、第１および第２の端面１，２を略正方形とする四角柱形状（ほぼ直方体状）とされている。セラミック素体１０は、コーナー部および稜部が面取りされ、丸みが付けられている。
ここで、図２に示すように、第１および第２の端面１，２間を結ぶ距離（長さ）をＬ、その方向をＬ方向、第１および第２の側面間を結ぶ距離（幅）をＷ、その方向をＷ方向、第３および第４の側面間を結ぶ距離（厚さ）をＴ、その方向をＴ方向とそれぞれ定義すると、セラミック素体１０は、Ｗ方向およびＬ方向に延びかつＴ方向に積層された複数のセラミック層３からなる積層構造を有している。
なお、セラミック素体１０は、Ｗ方向とＴ方向の長さ（すなわち、幅Ｗと厚さＴ）が略同一で、第１および第２の端面１および２が正方形を有する角柱構造であることが好ましい。
また、各セラミック層の厚みは０．５〜１０μｍであることが好ましい。
セラミック層を構成するセラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いることも可能である。
（２）内部電極
この実施形態１の積層セラミックコンデンサ５０は、上述のように、内部電極として、第１および第２の側面１１，１２に引き出された複数の第１の内部電極（側面引出し内部電極）２１と、第１および第２の端面１，２に引き出された複数の第２の内部電極（端面引出し内部電極）２２を備えている。
そして、複数の第１の内部電極（側面引出し内部電極）２１と、複数の第２の内部電極（端面引出し内部電極）２２は、セラミック素体１０の積層方向すなわちＴ方向に、セラミック層３を介して交互に積層（配列）されている。
（２−１）第１の内部電極（側面引出し内部電極）
この実施形態１にかかる積層セラミックコンデンサ５０において、第１の内部電極（側面引出し内部電極）２１は接地用電極（グラウンド用電極）として機能するように構成されている。
第１の内部電極２１は、図４（ａ）に示すように、平面形状が十字状に形成され、中央部がセラミック層３を介して隣り合う第２の内部電極２２の対向部２２ｚと対向する対向部２１ｚとして機能するように構成されている。
また、第１の内部電極（側面引出し内部電極）２１の互いに対向する一対の端部２１ｘ，２１ｙは、それぞれ、セラミック素体１０の第１および第２の側面１１，１２に露出している。すなわち、第１の内部電極２１は、第１の側面１１から第２の側面１２に至るように構成されている。
（２−２）第２の内部電極（端面引出し内部電極）
この実施形態１にかかる積層セラミックコンデンサ５０において、第２の内部電極（端面引出し内部電極）２２は信号用電極として機能するように構成されている。
第２の内部電極２２は、図４（ｂ）に示すように、幅広の帯状に構成されており、互いに対向する一対の端部２２ｘ，２２ｙは、それぞれ、セラミック素体１０の第１および第２の端面１，２に露出している。すなわち、第２の内部電極２２は、第１の端面１から第２の端面２に至るように構成されている。
そして、第２の内部電極（端面引出し内部電極）２２の中央部は、セラミック層３を介して隣り合う第１の内部電極２１の対向部２１ｚと対向する対向部２２ｚとして機能するように構成されている。
なお、第１および第２の内部電極２１および２２を構成する導電材料としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
また、第１および第２の内部電極２１および２２の各厚みは、０．３〜２．０μｍであることが好ましい。
なお、この実施形態１の積層セラミックコンデンサ５０においては、第１の内部電極２１の対向部２１ｚと、第２の内部電極２２の対向部２２ｚとがセラミック層３を介して対向する領域において静電容量が生じる。なお、この実施形態１では、この静電容量が生じる領域を有効部と定義する。
一方、セラミック層３の積層方向に沿って、第１の内部電極２１および第２の内部電１極２２がいずれも存在しない外側の領域を外層部と定義する。
この実施形態１の積層セラミックコンデンサ５０においては、セラミック素体１０の第３の側面１３側および第４の側面１４側にそれぞれ外層部１０ａ（図２参照）が存在している。
なお、外層部１０ａの厚み（Ｔ方向に沿った寸法）は、セラミック素体１０の第１および第２の側面１１，１２から、第２の内部電極２２までの、Ｗ方向に沿った寸法（ギャップ寸法）に比べ得て、同等であることが好ましいが、それより薄く形成されていてもよい。一方、外層部１０ａの厚みが過度に厚くなると、望ましくない製品の大型化を招くため、この実施形態１の積層セラミックコンデンサ５０においては、外層部の厚みが、６０μｍ以下であることが好ましい。
（３）外部電極
この実施形態１の積層セラミック電子部品は、上述のように、外部電極として、第１および第２の側面１１，１２に形成される側面外部電極３１と、第１および第２の端面に形成される端面外部電極４１とを有している。
また、側面外部電極３１と端面外部電極４１とは、異なる電位に接続される。
また、側面外部電極３１と端面外部電極４１とは、下地層（外部電極本体）とその上に形成されるめっき層とを備えた構成を有していることが好ましい。
この実施形態１において、側面外部電極３１および端面外部電極４１は、金属粉末とガラスを含む導電性ペーストを塗布して焼成した下地層を備えている。
下地層を構成する金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
下地層の厚みは、１０〜５０μｍであることが好ましい。
めっき層を構成する金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
めっき層は、複数のめっき層から構成されていてもよい。好ましい例として、Ｎｉめっき層とＳｎめっき層の２層構造などが挙げられる。
めっき層の各層の厚みは、最も厚い部分において、１〜２０μｍであることが好ましい。
（３−１）側面外部電極
この実施形態１の積層セラミックコンデンサ５０において接地用電極（グラウンド用電極）として機能する側面外部電極３１は、セラミック素体１０の第１〜第４の側面１１〜１４を周回するように形成されている。
また、この実施形態１の積層セラミックコンデンサ５０では、上述のように、側面外部電極３１は、第１および第２の側面１１，１２に形成された側面電極部Ａ１と、側面電極部Ａ１から第３および第４の側面１３，１４の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面１３，１４に形成された側面電極部Ｂ１と、側面電極部Ｂ１から、第１および第２の側面の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを備えている。そして、この実施形態１では、上述のように、回り込み電極部Ｂ２の回り込み部分の長さ（セラミック素体１０の稜線部から回り込み電極部Ｂ２の先端までの距離）は、回り込み電極部Ａ２のそれより長くなるように構成されている。
なお、第１の電極部Ａの回り込み電極部Ａ２と、第２の電極部Ｂの回り込み電極部Ｂ２は、いずれが上層側あるいは下層側であってもよいが、内部電極の方向との関係において、いずれを上層側あるいは下層側とするのかを予め定めておくことが重要である。
すなわち、第１の電極部Ａの回り込み電極部Ａ２と第２の電極部Ｂの回り込み電極部Ｂ２のいずれが上層側に位置しているか、より具体的には回り込み電極部Ｂ２と回り込み電極部Ａ２のいずれが側面電極部Ａ１、Ｂ１より上層側に位置しているかを予め定めておけば、第１の内部電極（側面引出し内部電極）２１の引出し方向や、第１の内部電極（側面引出し内部電極）２１および第２の内部電極（端面引出し内部電極）２２の主面の向きと、側面外部電極の外観状態（回り込み電極部Ｂ２と回り込み電極部Ａ２のいずれが上層側に位置しているか）が一定の関係になる。そのため、回り込み電極部Ａ２，Ｂ２の外観状態を観察することによって内部電極（第１および第２の内部電極）２１，２２の方向を容易かつ確実に識別することが可能になる。もちろん、回り込み電極部Ａ２，Ｂ２のいずれが上層側に位置しているかだけでなく、回り込み電極部Ａ２，Ｂ２の回り込み部の長さや形状の差異などからも積層セラミックコンデンサの方向を認識することができる。
例えば、回路基板などの実装対象の実装面に対して内部電極（第１および第２の内部電極）２１，２２の主面が平行（または垂直）になるように方向を揃えて実装したり、テーピング部品を構成するキャリアテープのキャビティにその底面に対して内部電極（第１および第２の内部電極）２１，２２の主面が平行（または垂直）になるように方向を揃えて収容したりする場合、外観状態を観察して、回り込み電極部Ａ２，Ｂ２のいずれが上層側に位置しているかや、回り込み電極部Ａ２，Ｂ２の回り込み部の長さや形状の差異などから、積層セラミック電子部品の方向を認識し、積層セラミック電子部品を、方向を揃えて実装したり収容したりする、すなわち、実装面に対して内部電極の主面が平行（または垂直）になるように方向を揃えて実装したり、キャビティに内部電極の主面が平行（または垂直）になるように方向を揃えて収容したりすることが可能になる。
例えば、第２の電極部Ｂの回り込み電極部Ｂ２が側面電極部Ａ１の上層側に位置している場合（側面電極部Ａ１の上に回り込み電極部Ｂ２が形成されている場合）において、側面外部電極３１の回り込み電極部Ｂ２の境界線が見える面が、第１の内部電極（側面引出し内部電極）２１が引き出されている第１あるいは第２の側面１１，１２であることが認識される。言い換えると、セラミック素体１０の上面側に回り込み電極部Ｂ２が「存在しないこと」、すなわち、回り込み電極部Ｂ２の境界線が見えないことを確認すれば、内部電極（第１および第２の内部電極）２１，２２の主面が、その面（上面）と平行であることが認識される。
また、例えば、第１の電極部Ａの回り込み電極部Ａ２が側面電極部Ｂ１の上層側に位置している場合（側面電極部Ｂ１の上に回り込み電極部Ａ２が形成されている場合）においては、回り込み電極部Ａ２の回り込み境界線が見える面が、第３あるいは第４の側面１３，１４であることが認識される。言い換えると、セラミック素体１０の上面側に回り込み電極部Ａ２の境界線が「存在すること」を確認すれば、内部電極（第１および第２の内部電極）２１，２２の主面が、その面（上面）と平行であることが認識される。
なお、回り込み電極部Ｂ２の境界線が見えないことおよび回り込み電極部Ａ２の境界線が「存在すること」を確認する方法としては、例えば、セラミック素体１０の側面に、白色ＬＥＤランプにて光を照射し、回り込み電極部と側面電極部の輝度に差が生じるように光量を調整した後に、セラミック素体１０の上面に直交する位置に配置されたＣＣＤカメラでセラミック素体１０の上面を撮像することが挙げられる。
また、第１の電極部Ａの回り込み電極部Ａ２の、第１の側面１１から先端までの距離が、第２の電極部Ｂの回り込み電極部Ｂ２の、第３の側面１３から先端までの距離より大きくなるように予め定めておき、回り込み電極部Ａの第１の側面１１から先端までの距離と回り込み電極部Ｂ２の、第３の側面１３から先端までの距離を比較することによっても内部電極（第１および第２の内部電極）２１、２２の方向を容易かつ確実に識別することが可能になる。
なお、回り込み電極部Ａ２の第１の側面１１から先端までの距離を測定する方法としては、例えば、セラミック素体１０の第１の側面１１に向かって白色ＬＥＤランプにて光を照射し、回り込み電極部と側面電極部の輝度に差が生じるように光量を調整した後に、セラミック素体１０の上面に直交する位置に配置されたＣＣＤカメラでセラミック素体１０の上面を撮像することによって、回り込み電極部Ａ２の境界線を確認し、第１の側面１１に接する線分と回り込み電極部Ａ２の境界線の先端に直交する線分との距離を測定することが挙げられる。
また、回り込み電極部Ｂ２の第３の側面１３から先端までの距離を測定する方法としては、例えば、セラミック素体１０の第３の側面１３に向かって、白色ＬＥＤランプにて光を照射し、回り込み電極部と側面電極部の輝度に差が生じるように光量を調整した後に、セラミック素体１０の上面に直交する位置に配置されたＣＣＤカメラでセラミック素体１０の上面を撮像することによって、回り込み電極部Ｂ２の境界線を確認し、第３の側面１３に接する線分と回り込み電極部Ｂ２の境界線の先端に直交する線分との距離を測定することが挙げられる。
なお、この実施形態１の積層セラミックコンデンサの場合、第１および第２の側面１１，１２に形成された側面電極部Ａ１と、第３および第４の側面の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａの、該側面電極部Ａ１上に、第２の電極部Ｂの回り込み電極部Ｂ２が形成され、セラミック素体１０の側面の第１の内部電極（側面引出し内部電極）２１の露出した部分が、第１の電極部Ａの側面電極部Ａ１により一体的に覆われた状態で、第２の電極部Ｂの回り込み電極部Ｂ２が側面電極部Ａ１を覆うように形成されているため、側面外部電極と内部電極との接続信頼性を確保することができる。
また、図５に示すように、第２の電極部Ｂの回り込み電極部Ｂ２が、最外層内部電極２１ａの、第１および第２の側面１１，１２に露出した部分を覆う領域に達するように形成されているので、最外層内部電極２１ａの露出部をより側面電極部Ａ１と、回り込み電極部Ｂ２の両方で、確実に被覆して、耐湿性を向上させることができる。その結果、より耐湿信頼性に優れ、側面外部電極３１と第１の内部電極（側面引出し内部電極）２１との接続信頼性に優れた積層セラミック電子部品を得ることが可能になる。
（３−２）端面外部電極
また、この実施形態１の積層セラミックコンデンサにおいて信号用電極として機能する端面外部電極４１は、セラミック素体１０の第１および第２の端面１，２に形成されている。
なお、端面外部電極４１は、端面電極部４１ａと第１〜第４の側面１１〜１４に回り込むように形成された回り込み電極部４１ｂを備えている。
＜積層セラミックコンデンサの製造方法＞
次に、実施形態１にかかる積層セラミックコンデンサの製造方法について説明する。
セラミック層となるセラミックグリーンシート、内部電極用導電性ペースト、および外部電極用導電性ペーストを準備する。
セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、バインダーおよび溶剤が含まれるが、公知のバインダーや有機溶剤を用いることができる。
そして、セラミックグリーンシート上に、例えばスクリーン印刷などの方法により、所定のパターンで内部電極用導電性ペーストを印刷し、内部電極パターンを形成する。
それから、上述のようにして各種の内部電極パターンが印刷されたセラミックグリーンシートと、内部電極パターンの形成されていない外層用セラミックグリーンシートを、所定枚数、所定順序で積層し、マザー積層体を作製する。
そして、このマザー積層体をラバープレスなどの方法により積層方向にプレスする。プレスされたマザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。
それから、この生のセラミック素体を焼成することにより、セラミック素体を得る。焼成温度は、セラミック材料や内部電極材料などにもよるが、通常は、９００〜１３００℃であることが好ましい。
次に、焼成後のセラミック素体を研磨し、セラミック素体のコーナー部や稜部を面取りして丸みを付ける。研磨方法としては、バレル研磨などの方法を用いることができる。これにより、図２に示すようなセラミック素体１０が得られる。
焼成後のセラミック素体１０に、側面外部電極（の下地層）を形成する。側面外部電極（の下地層）を形成する方法としては、代表的な例として、導電性ペーストを塗布して焼き付ける方法が挙げられる。なお、導電性ペーストを塗布して焼き付ける際の具体的な方法に特別の制約はなく、公知の種々の方法の中から適切な方法を任意に選択して用いることが可能である。
例えば、円周面に形成された導電性ペースト用の溝を有するローラーを用い、ローラーに保持させた導電性ペーストを転写して、セラミック素体の表面に導電性ペーストを塗布するローラー転写法を用いることができる（例えば、特開２０１２−２８５０２号公報の段落００９２，００９３や、特開２００１−１６７９８９号公報参照）。
このようなローラー転写法を用いる場合、セラミック素体１０を保持具に保持し、１回目の塗布として、セラミック素体１０の第１および第２の側面（左右の両側面）１１，１２に導電性ペーストを塗布し、形成された導電性ペースト塗布膜を乾燥させる。
なお、側面引出し内部電極２１の露出した第１および第２の側面１１，１２に、導電性ペーストを塗布する場合、側面引出し内部電極２１の露出した第１および第２の側面１１，１２を検出するにあたっては、カメラなどの光学的手段を用いることが可能である。ただし、検出速度を高めて生産性を向上させる見地からは、特許第３４３０８５４号に記載されているような磁力を利用した方向整列の方法を用いることが好ましい。
なお、側面を周回する側面外部電極が形成された積層セラミックコンデンサの場合、磁力による方向整列の精度が低くなるという問題があるが、この時点（セラミック素体の段階）では側面外部電極が形成されていないので、上述の磁力による方向整列により、高い精度でセラミック素体を所定の方向をもって整列させることができる。
それから、例えば、上述のようなカメラなどの光学的手段を用いる方法や、磁力を用いる方向整列などを適用して、セラミック素体１０の第３および第４の側面（上下の両側面）１３，１４を検出し、２回目の塗布として、セラミック素体１０の第３および第４の側面（上下の両側面）１３，１４に導電性ペーストを塗布する。これにより、セラミック素体１０を周回する側面外部電極３１（図１）を形成するとともに、回り込み電極部Ｂ２を形成することができる。
回り込み電極部Ｂ２の長さはローラー転写の際の押し付け圧力を調整することにより変えることができる。
他には、例えば、特開２００１−５７３１１号公報に開示されているような装置を用いて、ペースト層に収容された導電性ペーストをスリット板に形成されたスリットから押し出して塗布する方法などを用いることができる。
なお、いずれの塗布方法を用いる場合も、導電性ペーストの塗布は、上述のように、内部電極２１が露出している第１および第２の側面１１，１２に対して最初に行うことが好ましいが、場合によっては、１回目に、セラミック素体１０の第３および第４の側面（上下の両側面）１３，１４に導電性ペーストを塗布し、２回目に、セラミック素体１０の第１および第２の側面（上下の両側面）１１，１２に導電性ペーストを塗布することも可能である。
また、導電性ペーストを塗布するにあたっては、セラミック素体１０の形状が第１および第２の端面１，２を略正方形とする四角柱形状である場合は、導電性ペーストの塗布前に、内部電極２１の露出している第１および第２の側面１１，１２を検出することが必要になるが、その際、カメラなどの光学的手段により内部電極２１の露出の有無を調べて、第１および第２の側面１１，１２を検出するようにしてもよいが、磁力を用いた方向整列を適用して検出するようにしてもよいことは上述の通りである。
次に、セラミック素体１０の端面に、端面外部電極（の下地層）を形成する。端面外部電極（の下地層）を形成するにあたっては、セラミック素体の両端面に、端面外部電極用の導電性ペースト塗布膜を形成する。
それから、上述のようにして形成した側面外部電極用および端面外部電極用の導電性ペースト塗布膜を焼成する。焼成温度は、通常、７００〜９００℃であることが好ましい。
これにより、側面外部電極（の下地層）および端面外部電極（の下地層）が形成される。
その後、例えば、電解めっき法などの公知の方法で、めっき処理を行い下地層上にめっき層を形成する。めっき層としては、Ｎｉめっき層、Ｓｎめっき層の順で、下地層上にめっき層を形成してもよい。
これにより、図１に示すような構造を有する積層セラミックコンデンサが得られる。
なお、積層セラミックコンデンサの寸法は、例えば、長さＬが約１．６ｍｍ以下、幅Ｗが約０．８ｍｍ以下、厚みＴが約０．８ｍｍ以下であることが好ましい。これは、積層セラミック電子部品が小型品になるほど方向識別が困難になることから、本発明がより有意義なものになることによる。
［実施形態２］
この実施形態２では、本発明にかかるテーピング部品連の構成およびその製造方法について説明する。
＜テーピング電子部品連の構成＞
図６（ａ）は、本発明の実施形態２にかかるテーピング電子部品連の要部構成を示す平面図、図６（ｂ）は正面断面図である。
また、図７（ａ）は、本発明の実施形態２にかかる他のテーピング電子部品連の要部構成を示す平面図、図７（ｂ）は正面断面図である。
さらに、図８（ａ）は、本発明の実施形態２にかかるさらに他のテーピング電子部品連の要部構成を示す平面図、図８（ｂ）は正面断面図である。
（１）電子部品連の基本的構成
図６（ａ），（ｂ）に示すテーピング電子部品連６０は、プラスチック製基材に複数のキャビティ（凹部）６１を設けたキャリアテープ６２と、複数のキャビティ６１のそれぞれに収容された電子部品（積層セラミックコンデンサ）５０と、キャビティ６１の開口部６１ｂを覆うためのトップテープ６３を備えている。
そして、電子部品としては、上記の本発明の実施形態１にかかる積層セラミックコンデンサ５０が用いられている。
なお、テーピング電子部品連６０を構成する、トップテープを含むキャリアテープとしては、例えば、下記のような構成を備えたものを用いることが可能である。
（ａ）キャリアテープとして、プラスチック製のテープ状基材に凹部（キャビティ）を設け、キャビティ内に電子部品を収納し、キャビティの開口部をトップテープにより封止するようにした構成のもの（プラスチック製エンボステープとトップテープを備えた構成のもの）。この実施形態２にかかるテーピング電子部品連がこれに相当する。
（ｂ）低コストの厚紙製の基材をキャリアテープに用い、この基材に貫通孔を成形するとともに、電子部品を貫通孔内に収納した状態で基材の上下両主面にカバーフィルム（トップテープとボトムテープ）を取り付けた構成のもの。
（ｃ）一方側主面面が平坦状に保たれた基材の、他方側主面に凹部（キャビティ）を形成するとともに、このキャビティ内に電子部品を収納し、基材の他方側主面に、キャビティの開口を覆う蓋材を設けたもの。これは、上記（ｂ）とは異なり、基材の１つの面（他方側主面）側にのみ蓋材を取り付けるようにしたものである。
（２）収容されている積層セラミックコンデンサの方向
（ａ）内部電極がキャビティの底面と平行になるように収容した例
図６（ａ），（ｂ）に示したテーピング電子部品連６０（６０ａ）においては、各積層セラミックコンデンサ５０が、その第１の内部電極（側面引出し内部電極）２１および第２の内部電極（端面引出し内部電極）２２の主面が、キャビティ６１の底面６１ａと平行になるように、方向を揃えてキャビティ６１内に収容されている。
すなわち、このテーピング電子部品連６０（６０ａ）においては、各積層セラミックコンデンサ５０が、第２の電極部Ｂの回り込み電極部Ｂ２が、キャビティ６１の開口部６１ｂに臨んでいるセラミック素体１０の上面には位置せず、キャビティ６１の底面６１ａに直交する側面に位置し、キャビティ６１の開口部６１ｂに臨んでいるセラミック素体１０の上面には、第１の電極部Ａの回り込み電極部Ａ２が、位置する（第２の電極部Ｂの側面電極部Ｂ１の下側に回り込み電極部Ａ２が位置している）ような態様で、キャビティ６１に収容されている。
このように、積層セラミックコンデンサ５０が、第１の内部電極（側面引出し内部電極）２１および第２の内部電極（端面引出し内部電極）２２の主面が、キャビティ６１の底面６１ａと平行になるように、方向を揃えて各キャビティ６１内に収容されている場合、テーピング電子部品連６０（６０ａ）のキャビティ６１から順次積層セラミックコンデンサ５０を取り出し、自動実装機を用いて回路基板などの実装対象上に実装することにより、各積層セラミックコンデンサ５０を、効率よく内部電極の主面が実装面と平行になるように、方向を揃えて実装することが可能になる。
なお、内部電極の主面が、実装面と平行になるように、方向を揃えて実装するようにした場合、積層セラミックコンデンサ５０の耐湿性を向上させることができる。すなわち、実装面には湿気が溜まりやすく、内部電極の主面が実装面に垂直になるように実装された場合、耐湿性が問題になりやすいが、内部電極の主面が、実装面と平行になるように、方向を揃えて実装することにより、耐湿性の問題を軽減することができる。
また、積層セラミックコンデンサ５０を回路基板などの実装対象に実装した場合、内部電極の向きによっては、回路基板が振動して異音を生じる、いわゆる「鳴き」が発生する場合があるが、内部電極の主面が、実装面と平行になるような姿勢で実装することにより、この「鳴き」の発生を抑制することができる場合がある。
（ｂ）内部電極がキャビティの底面に垂直になるように収容した例
また、図７（ａ），（ｂ）に示す、実施形態２の他の例にかかるテーピング電子部品連６０（６０ｂ）においては、各積層セラミックコンデンサ５０が、その第１の内部電極（側面引出し内部電極）２１および第２の内部電極（端面引出し内部電極）２２の主面が、キャビティ６１の底面６１ａに対して垂直になるように、方向を揃えて各キャビティ６１内に収容されている。
このテーピング電子部品連６０（６０ｂ）においては、各積層セラミックコンデンサ５０が、第２の電極部Ｂの回り込み電極部Ｂ２が、キャビティ６１の開口部６１ｂに臨んでいるセラミック素体１０の上面に位置するような態様で、キャビティ６１に収容されている。
このテーピング電子部品連６０（６０ｂ）のように、内部電極２１，２２の主面が、キャビティ６１の底面６１ａに対して垂直になるように、方向を揃えてキャビティ６１内に収容されている場合、テーピング電子部品連６０（６０ｂ）から順次積層セラミックコンデンサ５０を取り出し、自動実装機を用いて回路基板などの実装対象上に実装することにより、各積層セラミックコンデンサ５０を、効率よく内部電極２１，２２の主面が実装面に対して垂直になるように方向を揃えて実装することが可能になる。
このように、内部電極の主面が、実装面に対して垂直になるように、方向を揃えて積層セラミックコンデンサを実装するようにした場合、内部電極の主面が実装面と平行である場合に比べて、内部電極と実装ランドとの距離を短くしてＥＳＬを低下させることが可能になる点で好ましい。
また、場合によっては、内部電極の主面が実装面に平行である場合に比べて、いわゆる「鳴き」を抑制することが可能になることもある。
（ｃ）内部電極の向きがランダムになるように収容した例
上記のテーピング電子部品連６０（６０ａおよび６０ｂ）では、積層セラミックコンデンサ５０を、その方向が揃うように、すなわち、内部電極（第１および第２の内部電極）２１，２２の主面がキャビティ６１の底面６１ａに対して平行になるか、または垂直になるように、各キャビティ６１に収容するようにしているが、本発明のテーピング電子部品連は、例えば、図８（ａ），（ｂ）に示すテーピング電子部品連６０（６０ｃ）のように、積層セラミックコンデンサ５０が、複数のキャビティ６１のそれぞれにランダムに（すなわち、内部電極の向きを特に揃えることなく）収容された構成とすることも可能である。
このテーピング電子部品連６０（６０ｃ）においては、積層セラミックコンデンサ５０が複数のキャビティ６１のそれぞれに、ランダムに（内部電極の向きを特に揃えることなく）収容されているが、積層セラミックコンデンサ５０が上述のように、第１の内部電極２１の引出し方向や、内部電極の主面の向きなどを、外部から認識することができるように構成されているため、積層セラミックコンデンサ５０をテーピング電子部品連６０から取り出して実装する段階で、その方向を認識した上で実装したり、必要に応じて方向を揃えてから実装したりすることができる。
なお、この実施形態においては、上述のテーピング電子部品連の内部電極の向きが一定の方向に揃えられた状態とは、テーピング電子部品連に収納されている、積層セラミックコンデンサの収納方向を少なくとも１００個確認し、７５％以上の確率で内部電極の向きが所定の方向に揃えられていることをいう。より好ましくは８０％以上、さらに好ましくは９０％以上の確率で内部電極の向きが揃えられていることが好ましい。
また、積層セラミックコンデンサ５０が複数のキャビティ６１のそれぞれに、ランダムに収容された構成の場合、約５０％の確率で一定の方向に揃うことになる。
＜テーピング電子部品連の製造方法＞
次に、テーピング電子部品連６０（６０ａ，６０ｂ，６０ｃ）の製造方法について説明する。
（１）図６（ａ），（ｂ）に示すテーピング電子部品連を製造する場合
（ａ）積層セラミックコンデンサの用意
上記の＜積層セラミックコンデンサの製造方法＞で説明した方法と同じ方法で作製された、図１〜４に示すような構成を備えた積層セラミックコンデンサ５０を用意する。
（ｂ）キャリアテープのキャビティへの積層セラミックコンデンサの収容
図６（ａ），（ｂ）に示すテーピング電子部品連６０（６０ａ）を製造する場合、キャリアテープ６２に形成された複数のキャビティ６１のそれぞれに積層セラミックコンデンサ５０を以下の態様で収容する。
すなわち、積層セラミックコンデンサ５０を、第２の電極部Ｂの回り込み電極部Ｂ２が、キャビティ６１の開口部６１ｂに臨んでいるセラミック素体１０の上面には位置せず、キャビティ６１の底面６１ａに直交する側面に位置し、キャビティ６１の開口部６１ｂに臨んでいるセラミック素体１０の上面には、第１の電極部Ａの回り込み電極部Ａ２が、第２の電極部Ｂの側面電極部Ｂ１の下側に位置するような態様で、キャビティ６１に収容する。
（ｃ）キャビティの開口部の封止
それから、キャリアテープ６２の上面６２ａにトップテープ６３を配設して、キャビティ６１の開口部６１ｂを封止する。
このとき、トップテープ６３を接着剤を介してキャリアテープ６２の上面６２ａに接合させるようにしてもよく、また、キャリアテープに接合される面に粘着材を付与したトップテープ６３を用いてもよい。さらに他の方法でトップテープ６３をキャリアテープ６２に接合するようにしてもよい。
上述の手順により、図６（ａ），（ｂ）に示すように、積層セラミックコンデンサ５０が、その内部電極の主面が、キャビティ６１の底面６１ａと平行になるように、方向を揃えてキャビティ６１内に収容されたテーピング電子部品連６０を得ることができる。
なお、上述のように、内部電極の主面が、キャビティ６１の底面６１ａと平行になるよう姿勢で積層セラミックコンデンサ５０をキャビティ６１に収容するにあたっては、カメラなどの光学的手段を用いて、回り込み電極部Ａ２あるいは前記回り込み電極部Ｂ２の外観構成を観察して、積層セラミックコンデンサ５０の方向を定めてキャビティ６１に収容することが望ましい。
また、光学的手段による外観構成の確認の前に、前述のような磁力を用いた方向整列を実施することも可能である。この場合、側面外部電極が形成されているので、整列の精度は低下するが、いわゆるダブルチェックになるため良品率は向上する傾向となる。
（２）図７（ａ），（ｂ）に示すテーピング電子部品連を製造する場合
（ａ）積層セラミックコンデンサの用意
上記の図６（ａ），（ｂ）に示すテーピング電子部品連６０（６０ａ）を製造する場合と同様に、図１〜４に示すような構成を備えた積層セラミックコンデンサ５０を用意する。
（ｂ）キャリアテープのキャビティへの積層セラミックコンデンサの収容
図７（ａ），（ｂ）に示すテーピング電子部品連６０（６０ｂ）を製造する場合には、積層セラミックコンデンサ５０を、第２の電極部Ｂの回り込み電極部Ｂ２が、キャビティ６１の開口部６１ｂに臨んでいるセラミック素体１０の上面に、第１の電極部Ａの側面電極部Ａ１の上側に位置するような態様で、キャリアテープ６２の複数のキャビティ６１のそれぞれに収容する。
（ｃ）キャビティの開口部の封止
それから、図６（ａ），（ｂ）に示すテーピング電子部品連６０（６０ａ）を製造する場合と同様の方法で、キャリアテープ６２の上面６２ａにトップテープ６３を配設して、キャビティ６１の開口部６１ｂを封止する。
これにより、積層セラミックコンデンサ５０が、第１の内部電極（側面引出し内部電極）２１および第２の内部電極（端面引出し内部電極）２２の主面が、キャビティ６１の底面６１ａに対して垂直になるように、方向を揃えてキャビティ６１内に収容されたテーピング電子部品連６０（６０ｂ）を得ることができる。
なお、上述の図６（ａ），（ｂ）に示すテーピング電子部品連６０（６０ａ）、および、図７（ａ），（ｂ）に示すテーピング電子部品連６０（６０ｂ）のように、第１の内部電極（側面引出し内部電極）２１および第２の内部電極（端面引出し内部電極）２２の主面が、キャビティ６１の底面６１ａに対して平行、あるいは垂直になるよう姿勢で積層セラミックコンデンサ５０が複数のキャビティ６１のそれぞれに収容されたテーピング電子部品を製造する場合において、キャビティ６１に積層セラミックコンデンサ５０を収容する場合、カメラなどの光学的手段を用いて、回り込み電極部Ａ２あるいは前記回り込み電極部Ｂ２の外観構成を観察して、積層セラミックコンデンサ５０の方向を定めてキャビティ６１に収容することが望ましい。
また、光学的手段による外観構成の確認の前に、前述のような磁力を用いた方向整列を実施することも可能である。この場合、側面外部電極３１が形成されているので、整列の精度は低下するが、いわゆるダブルチェックになるため良品率を向上させることができる。
（３）図８（ａ），（ｂ）に示すテーピング電子部品連を製造する場合
（ａ）積層セラミックコンデンサの用意
上記の図６（ａ），（ｂ）に示すテーピング電子部品連６０（６０ａ）を製造する場合と同様に、図１〜４に示すような構成を備えた積層セラミックコンデンサ５０を用意する。
（ｂ）キャリアテープのキャビティへの積層セラミックコンデンサの収容
複数のキャビティ６１のそれぞれに積層セラミックコンデンサ５０を収容する。このとき、特に積層セラミックコンデンサ５０の方向（内部電極２１，２２の向き）を識別せずに、収容する。
（ｃ）キャビティの開口部の封止
それから、図６（ａ），（ｂ）に示すテーピング電子部品連６０（６０ａ）を製造する場合と同様の方法で、キャリアテープ６２の上面６２ａにトップテープ６３を配設して、キャビティ６１の開口部６１ｂを封止する。
これにより、各キャビティ６１に積層セラミックコンデンサ５０が、その方向を揃えることなくランダムに収容されたテーピング電子部品連６０（６０ｃ）を得ることができる。
なお、この実施形態２では、積層セラミックコンデンサ５０として、第２の電極部Ｂの回り込み電極部Ｂ２が側面電極部Ａ１の上層側に位置している（側面電極部Ａ１の上に回り込み電極部Ｂ２が形成されている）積層セラミックコンデンサ５０を用いる場合を例にとって説明したが、第１の電極部Ａの回り込み電極部Ａ２が側面電極部Ｂ１の上層側に位置している（側面電極部Ｂ１の上に回り込み電極部Ａ２が形成されている）積層セラミックコンデンサを用いることも可能である。
すなわち、内部電極の方向との関係において、いずれを上層側あるいは下層側とするのかを予め定めておきさえすれば、上述のように、回り込み電極部Ａ２，Ｂ２の外観状態を観察することにより、内部電極の方向を確実に識別することが可能であり、その結果から、積層セラミックコンデンサを所定の方向に揃えてキャビティに収容することができる。
［実施形態３］
この実施形態３では、本発明にかかる積層セラミック電子部品の方向識別方法について説明する。
上述のようにして作製したテーピング電子部品連６０（６０ａ，６０ｂ，６０ｃ）のうち、テーピング電子部品連６０ａ（図６（ａ），（ｂ）参照）を実装する場合、例えば、自動実装機を用いて、テーピング電子部品連６０ａのキャビティ６１から、順次積層セラミックコンデンサ５０を取り出し回路基板７０の実装面７０ａに形成された実装ランド７１上に載置して、リフローはんだ付け方法で実装すると、通常は、図９（ａ），（ｂ），（ｃ）に模式的に示すように、内部電極２１，２２の主面が回路基板７０の実装面７０ａに平行になるような姿勢で実装されることになる。
なお、積層セラミックコンデンサ５０は、上記実施形態１で作製した積層セラミックコンデンサと同じ構成のものである。
この場合に、実装された積層セラミックコンデンサ５０について、その回り込み電極部Ａ２，Ｂ２の外観構成を、以下に説明する方法で観察することにより、第１の内部電極２１の引出し方向を認識して積層セラミック電子部品５０の方向を識別することができる。
実装された積層セラミックコンデンサ５０について、その回り込み電極部Ａ２，Ｂ２の外観構成を観察するにあたっては、回路基板７０の実装面７０ａの上方から、積層セラミックコンデンサ５０の上面における回り込み電極部Ａ２，Ｂ２の外観構成を観察する。
そして、この積層セラミックコンデンサ５０では、第２の電極部Ｂの回り込み電極部Ｂ２が側面電極部Ａ１の上層側に位置している（側面電極部Ａ１の上に回り込み電極部Ｂ２が形成されている）ので、実装面７０ａの上方側から、積層セラミックコンデンサ５０を構成するセラミック素体１０の上面を観察したときに、図９（ａ）に示すように、セラミック素体１０の上面側に、回り込み電極部Ｂ２の先端部の境界線が見えない場合（側面電極部Ｂ１の下層側に位置する回り込み電極部Ａ２が認識できる場合）、すなわち、回り込み電極部Ｂ２が上面側に存在しないことが確認できた場合には、図９（ｃ）に示すように、第１の内部電極（側面引出し内部電極）２１、第２の内部電極（端面引出し内部電極）２２の主面が、実装面７０ａと平行になるように実装されていると判断（識別）する。
さらに、実装面７０ａと平行な方向から、積層セラミック電子部品５０の側面における外観構成を観察して、セラミック素体１０の側面に、回り込み電極部Ｂ２の先端部の境界線を視認することができた場合、すなわち、回り込み電極部Ｂ２が当該側面に存在することが確認できた場合には、図９（ｃ）に示すように、第１の内部電極（側面引出し内部電極）２１の主面が、実装面７０ａと平行になるように実装されていると判断（識別）する。
なお、実装面７０ａと平行な方向からの観察は行わなくても、積層セラミックコンデンサ５０の方向は識別できるが、実装面７０ａと平行な方向からの観察も併せて行うことにより方向識別の信頼性を向上させることができる。
また、上述のようにして作製したテーピング電子部品連６０（６０ａ，６０ｂ，６０ｃ）のうち、テーピング電子部品連６０ｂ（図７（ａ），（ｂ）参照）を実装する場合、例えば、自動実装機を用いて、テーピング電子部品連６０ｂのキャビティ６１から、順次積層セラミックコンデンサ５０を取り出し回路基板７０の実装面７０ａに形成された実装ランド７１上に載置して、リフローはんだ付け方法で実装すると、通常は、図１０（ａ），（ｂ），（ｃ）に模式的に示すように、内部電極２１，２２の主面が回路基板７０の実装面７０ａに対して垂直になるような姿勢で実装されることになる。
この場合にも、実装された積層セラミックコンデンサ５０について、その回り込み電極部Ａ２，Ｂ２の外観構成を、以下に説明する方法で観察することにより、第１の内部電極２１の引出し方向を認識して積層セラミック電子部品５０の方向を識別することができる。
まず、実装面７０ａの上方側から、積層セラミックコンデンサ５０を構成するセラミック素体１０の上面を観察したときに、図１０（ａ）に示すように、セラミック素体１０の上面側に、回り込み電極部Ｂ２の先端部の境界線が見える場合場合、第１の内部電極（側面引出し内部電極）２１、第２の内部電極（端面引出し内部電極）２２の主面が、実装面７０ａに対して垂直になるように実装されていると判断（識別）する。
さらに、実装面７０ａと平行な方向から、積層セラミック電子部品５０の側面における外観構成を観察して、図１０（ｂ）に示すように、セラミック素体１０の側面側に、回り込み電極部Ａ２の先端部の境界線が見えない場合（側面電極部Ｂ１の下層側に位置する回り込み電極部Ａ２の存在が認識できた場合）には、図１０（ｃ）に示すように、第１の内部電極（側面引出し内部電極）２１、第２の内部電極（端面引出し内部電極）２２の主面が、実装面７０ａに対して垂直になるように実装されていると判断（識別）する。
なお、この場合も、実装面７０ａと平行な方向からの観察は行わなくても、積層セラミックコンデンサ５０の方向は識別できるが、実装面７０ａと平行な方向からの観察も併せて行うことにより方向識別の信頼性を向上させることができる。
上記の例では、積層セラミックコンデンサが、その内部電極が実装面に対して平行になるように実装されている場合と垂直になるように実装されている場合の方向識別方法について説明したが、１つの実装対象上に、その実装面に対して平行になるように実装されている積層セラミックコンデンサと、垂直になるように実装されている積層セラミックコンデンサが混在している場合にも、同様の方法で方向を識別することができる。
なお、回り込み電極部Ａ２とＢ２のいずれが上層側に形成されるかにより、観察したときの回り込み電極部Ａ２とＢ２の視認のされ方は異なるが、上述の場合に準じる方法で、その外観構成を観察することにより、積層セラミック電子部品５０の方向識別を行うことができる。
なお、上記実施形態では、本発明の効果が最も期待できる３端子型の積層セラミックコンデンサを例にとって説明したが、本発明において、積層セラミック電子部品の種類はこれに限られるものではなく、帯状の側面外部電極を有する種々の積層セラミック電子部品に適用することが可能である。
例えば、側面に引出される内部電極は備えているが、端面に引出される内部電極を備えていない積層セラミック電子部品などにも本発明を適用することが可能である。
また、本発明は、帯状の側面外部電極を複数備えている積層セラミック電子部品にも適用することが可能である。
また、本発明はさらにその他の点においても上記実施形態に限定されるものではなく、セラミック素体を構成するセラミック層や内部電極の層数、寸法、形状などに関し、発明の範囲内において種々の応用、変形を加えることが可能である。
１ セラミック素体の第１の端面
２ セラミック素体の第２の端面
３ セラミック層
１０ セラミック素体
１０ａ セラミック素体の外層部
１１ セラミック素体の第１の側面
１２ セラミック素体の第２の側面
１３ セラミック素体の第３の側面
１４ セラミック素体の第４の側面
２１ 第１の内部電極（側面引出し内部電極）
２１ａ 最外内部電極（最も外側に位置する第１の内部電極）
２１ｘ，２１ｙ 第１の内部電極の対向する一対の端部
２１ｚ 第２の内部電極の対向部と対向する対向部
２２ 第２の内部電極（端面引出し内部電極）
２２ｘ，２２ｙ 第２の内部電極の対向する一対の端部
２２ｚ 第１の内部電極の対向部と対向する対向部
３１ 側面外部電極
４１ 端面外部電極
４１ａ 端面外部電極を構成する端面電極部
４１ｂ 端面外部電極を構成する回り込み電極部
５０ 積層セラミックコンデンサ
６０（６０ａ，６０ｂ，６０ｃ） テーピング電子部品連
６１ キャビティ
６１ａ キャビティの底面
６１ｂ キャビティの開口部
６２ キャリアテープ
６２ａ キャリアテープの上面
６３ トップテープ
７０ 回路基板
７０ａ 回路基板の実装面
７１ 実装ランド
Ａ 側面外部電極を構成する第１の電極部
Ａ１ 第１の電極部Ａを構成する側面電極部
Ａ２ 第１の電極部Ａを構成する回り込み電極部
Ｂ 側面外部電極を構成する第２の電極部
Ｂ１ 第２の電極部Ｂを構成する側面電極部
Ｂ２ 第２の電極部Ｂを構成する回り込み電極部
Ｌ 第１および第２の端面間を結ぶ方向
Ｗ 第１および第２の側面間を結ぶ方向
Ｔ 第３および第４の側面間を結ぶ方向

Claims (24)

  1. 積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有し、端面が略正方形である角柱構造のセラミック素体と、
    前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
    前記セラミック素体を周回するように、前記セラミック素体の第１〜第４の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
    を備え、
    前記セラミック素体を周回する前記側面外部電極は、前記セラミック素体の第１および第２の側面に形成された側面電極部Ａ１と、前記側面電極部Ａ１から第３および第４の側面の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面に形成された側面電極部Ｂ１と、前記側面電極部Ｂ１から、第１および第２の側面の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを備え、
    前記回り込み電極部Ａ２と、前記回り込み電極部Ｂ２とには、外部から両者を識別できるような外観構成が与えられていること
    を特徴とする積層セラミック電子部品。
  2. 前記第１の電極部Ａの前記回り込み電極部Ａ２が、前記第２の電極部Ｂの外側に位置するように形成されるか、または、前記第２の電極部Ｂの前記回り込み電極部Ｂ２が、前記第１の電極部Ａの外側に位置するように形成されるかが予め定められており、
    前記回り込み電極部Ａ２とＢ２のいずれが外側に位置しているかを外部から観察することにより、前記内部電極が引き出されている前記セラミック素体の第１および第２の側面を認識できるように構成されていること
    を特徴とする請求項１記載の積層セラミック電子部品。
  3. 前記第２の電極部Ｂの前記回り込み電極部Ｂ２が、前記第１の電極部Ａの外側に位置するように形成されており、
    外部から観察して、前記回り込み電極部Ｂ２が前記第１の電極部Ａの外側に回り込んでいる方の側面を認識することにより、前記内部電極が引き出されている前記第１および第２の側面を認識することができるように構成されていること
    を特徴とする請求項１記載の積層セラミック電子部品。
  4. 前記第１の電極部Ａの前記回り込み電極部Ａ２が、前記第２の電極部Ｂの外側に位置するように形成されており、
    外部から観察して、前記回り込み電極部Ａ２が回り込んでいる方の側面を認識することにより、前記内部電極が引き出されている前記第１および第２の側面を認識することができるように構成されていること
    を特徴とする請求項１記載の積層セラミック電子部品。
  5. 前記第１の電極部Ａの前記回り込み電極部Ａ２の、前記セラミック素体の第１の側面または第２の側面から先端までの距離が、前記第２の電極部Ｂの前記回り込み電極部Ｂ２の、前記セラミック素体の第３の側面または第４の側面から先端までの距離より大きくなるように構成されており、
    前記回り込み電極部を外部から観察し、前記セラミック素体の側面から先端までの距離が大きいほうの回り込み電極部を、前記第１の電極部Ａの前記回り込み電極部Ａ２であると認識することにより、前記回り込み電極部Ａ２の位置している面から、前記内部電極が引き出されている前記第１および第２の側面を認識することができるように構成されていること
    を特徴とする請求項１記載の積層セラミック電子部品。
  6. 前記第２の電極部Ｂの前記回り込み電極部Ｂ２の、前記セラミック素体の第３の側面または第４の側面から先端までの距離が、第１の電極部Ａの前記回り込み電極部Ａ２の、前記セラミック素体の第１の側面または第２の側面から先端までの距離より大きくなるように構成されており、
    前記回り込み電極部を外部から観察し、前記セラミック素体の側面から先端までの距離が大きいほうの回り込み電極部を、前記第２の電極部Ｂの前記回り込み電極部Ｂ２であると認識することにより、前記回り込み電極部Ｂ２の位置している面から、前記内部電極が引き出されている前記第１および第２の側面を認識することができるように構成されていること
    を特徴とする請求項１記載の積層セラミック電子部品。
  7. 積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有し、端面が略正方形形状である角柱構造であるセラミック素体と、
    前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
    前記セラミック素体を周回するように、前記セラミック素体の第１〜第４の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
    を備えた積層セラミック電子部品の製造方法であって、
    前記側面外部電極を形成する工程が、
    第１および第２の側面から第３および第４の側面に導電性ペーストが回り込んで、第３および第４の側面への回り込み電極部Ａ２が形成されるように、第１および第２の側面に導電性ペーストを塗布する第１塗布工程と
    第３および第４の側面から第１および第２の側面に導電性ペーストが回り込んで、第１および第２の側面への回り込み電極部Ｂ２が形成されるように、第３および第４の側面に導電性ペーストを塗布する第２塗布工程とを有し、
    前記回り込み電極部Ａ２と、前記回り込み電極部Ｂ２とに、外部からの観察により両者を識別できるような外観構成を与えること
    を特徴とする積層セラミック電子部品の製造方法。
  8. 前記第１塗布工程と、前記第２塗布工程のいずれを先に実施するかを予め定めておき、定めた順序で前記第１塗布工程および前記第２塗布工程を実施すること
    を特徴とする請求項７記載の積層セラミック電子部品の製造方法。
  9. 前記第１塗布工程を実施した後、前記第２塗布工程を実施することを特徴とする請求項７または８記載の積層セラミック電子部品の製造方法。
  10. 前記第２塗布工程を実施した後、前記第１塗布工程を実施することを特徴とする請求項７または８記載の積層セラミック電子部品の製造方法。
  11. 複数のキャビティを有するキャリアテープと、
    前記キャビティのそれぞれに収容された積層セラミック電子部品と
    を有するテーピング電子部品連であって、
    積層セラミック電子部品が、請求項１〜６のいずれかに記載の積層セラミック電子部品であること
    を特徴とするテーピング電子部品連。
  12. 前記積層セラミック電子部品は、前記内部電極の引出し方向が揃えられた状態で前記キャビティのそれぞれに収容されていることを特徴とする請求項１１記載のテーピング電子部品連。
  13. 前記第１の電極部Ａの前記回り込み電極部Ａ２が、前記第２の電極部Ｂの外側に位置するように形成されており、かつ、前記回り込み電極部Ａ２が、前記キャビティの開口部へ向くか、または、
    前記第２の電極部Ｂの前記回り込み電極部Ｂ２が、前記第１の電極部Ａの外側に位置するように形成されており、かつ、前記回り込み電極部Ｂ２が、前記キャビティの開口部へ向くような態様で、
    前記積層セラミック電子部品が前記キャビティのそれぞれに収容されていること
    を特徴とする請求項１１または１２記載のテーピング電子部品連。
  14. 前記回り込み電極部Ａ２が、前記キャビティの開口部に向いており、前記積層セラミック電子部品が、前記内部電極の主面が前記キャビティの底面に対して平行になるような姿勢で、前記キャビティのそれぞれに収容されていることを特徴とする請求項１１または１２記載のテーピング電子部品連。
  15. 前記回り込み電極部Ｂ２が、前記キャビティの開口部に向いており、前記積層セラミック電子部品が、前記内部電極の主面が前記キャビティの底面に対して垂直になるような姿勢で、前記キャビティのそれぞれに収容されていることを特徴とする請求項１１または１２記載のテーピング電子部品連。
  16. 複数のキャビティを有するキャリアテープと、
    前記キャビティのそれぞれに収容された積層セラミック電子部品と
    を有するテーピング電子部品連の製造方法であって、
    請求項１〜６のいずれかに記載の積層セラミック電子部品を、前記キャビティのそれぞれに収容する工程を備えていること
    を特徴とするテーピング電子部品連の製造方法。
  17. 前記回り込み電極部Ａ２と前記回り込み電極部Ｂ２の外観構成を観察することにより、前記内部電極の引出し方向を識別し、
    前記内部電極の引出し方向を揃えた状態で前記積層セラミック電子部品を前記キャビティのそれぞれに収容すること
    を特徴とする請求項１６記載のテーピング電子部品連の製造方法。
  18. 積層セラミック電子部品として、請求項２〜６のいずれかに記載の積層セラミック電子部品を用い、前記回り込み電極部Ａ２と前記回り込み電極部Ｂ２のいずれが外側に位置しているかを外部から観察することにより、前記内部電極の引出し方向を識別し、
    前記内部電極の引出し方向を揃えた状態で前記積層セラミック電子部品を前記キャビティのそれぞれに収容すること
    を特徴とする請求項１６記載のテーピング電子部品連の製造方法。
  19. 前記積層セラミック電子部品を、前記内部電極の主面が前記キャビティの底面に対して平行になるような姿勢で、前記キャビティのそれぞれに収容する工程を備えていることを特徴とする請求項１７または１８記載のテーピング電子部品連の製造方法。
  20. 前記積層セラミック電子部品を、前記内部電極の主面が前記キャビティの底面に対して垂直になるような姿勢で、前記キャビティのそれぞれに収容する工程を備えていることを特徴とする請求項１７または１８記載のテーピング電子部品連の製造方法。
  21. 実装対象上に実装された、請求項１〜６のいずれかに記載の積層セラミック電子部品の方向を識別するための方法であって、
    前記積層セラミック電子部品を実装した後に、前記回り込み電極部Ａ２および前記回り込み電極部Ｂ２の少なくとも一方について、その外観構成を観察することにより、前記内部電極の引出し方向を認識して前記積層セラミック電子部品の方向を識別すること
    を特徴とする積層セラミック電子部品の方向識別方法。
  22. 積層セラミック電子部品が、請求項２〜６のいずれかに記載の積層セラミック電子部品であって、
    前記回り込み電極部Ａ２と前記回り込み電極部Ｂ２のいずれが外側に位置しているかを外部から観察することにより、前記内部電極の引出し方向を認識して前記積層セラミック電子部品の方向を識別すること
    を特徴とする積層セラミック電子部品の方向識別方法。
  23. 前記実装対象に実装された状態で、実装面の上方側から、前記積層セラミック電子部品の上面における前記外観構成を観察することを特徴とする請求項２１記載の積層セラミック電子部品の方向識別方法。
  24. さらに、前記積層セラミック電子部品の側面における前記外観構成を観察することを特徴とする請求項２３記載の積層セラミック電子部品の方向識別方法。
JP2013179872A 2012-11-05 2013-08-30 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法 Active JP5811152B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013179872A JP5811152B2 (ja) 2012-11-05 2013-08-30 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
US14/063,077 US9060461B2 (en) 2012-11-05 2013-10-25 Laminated ceramic electronic component, manufacturing method therefor, serial taping electronic component, manufacturing method therefor, and direction identification method for laminated ceramic electronic component
CN201320684606.2U CN203631319U (zh) 2012-11-05 2013-10-31 层叠陶瓷电子部件和编带电子部件串
CN201310530016.9A CN103811176B (zh) 2012-11-05 2013-10-31 层叠陶瓷电子部件、其制造方法以及编带电子部件串
KR20130133024A KR101509150B1 (ko) 2012-11-05 2013-11-04 적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 및 적층 세라믹 전자부품의 방향 식별방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012243384 2012-11-05
JP2012243384 2012-11-05
JP2013179872A JP5811152B2 (ja) 2012-11-05 2013-08-30 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法

Publications (2)

Publication Number Publication Date
JP2014112647A JP2014112647A (ja) 2014-06-19
JP5811152B2 true JP5811152B2 (ja) 2015-11-11

Family

ID=50622133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013179872A Active JP5811152B2 (ja) 2012-11-05 2013-08-30 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法

Country Status (4)

Country Link
US (1) US9060461B2 (ja)
JP (1) JP5811152B2 (ja)
KR (1) KR101509150B1 (ja)
CN (2) CN203631319U (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708586B2 (ja) * 2012-07-26 2015-04-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
JP2016001695A (ja) * 2014-06-12 2016-01-07 株式会社村田製作所 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体
US9714921B2 (en) 2014-06-25 2017-07-25 Murata Manufacturing Co., Ltd. Method of identifying direction of multilayer ceramic capacitor, apparatus identifying direction of multilayer ceramic capacitor, and method of manufacturing multilayer ceramic capacitor
KR101713088B1 (ko) * 2014-06-25 2017-03-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서의 방향 식별 방법, 적층 세라믹 콘덴서의 방향 식별 장치 및 적층 세라믹 콘덴서의 제조 방법
JP2014241452A (ja) * 2014-08-13 2014-12-25 株式会社村田製作所 積層セラミック電子部品
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ
KR101659216B1 (ko) * 2015-03-09 2016-09-22 삼성전기주식회사 코일 전자부품 및 그 제조방법
JP6373247B2 (ja) * 2015-07-27 2018-08-15 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
US10074482B2 (en) * 2015-07-27 2018-09-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component having side face external electrode and method of producing the same
JP2017112170A (ja) 2015-12-15 2017-06-22 株式会社村田製作所 コンデンサ
JP2017117865A (ja) * 2015-12-22 2017-06-29 株式会社村田製作所 コンデンサ及びコンデンサ内蔵基板
JP2017216332A (ja) 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2018110185A (ja) * 2017-01-04 2018-07-12 株式会社村田製作所 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ
US10468185B2 (en) * 2017-06-02 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same mounted thereon
US11430940B2 (en) * 2017-07-18 2022-08-30 Taiyo Yuden Co., Ltd. Multilayer piezoelectric element, piezoelectric vibration apparatus, and electronic device
JP7032900B2 (ja) * 2017-10-02 2022-03-09 太陽誘電株式会社 電子部品、電子装置、及び電子部品の製造方法
JP7356207B2 (ja) * 2017-12-22 2023-10-04 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20190116140A (ko) 2019-07-24 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260313A (ja) * 1986-05-07 1987-11-12 株式会社　巴川製紙所 電子部品用キヤリヤ−テ−プ
JPH0491415A (ja) * 1990-08-02 1992-03-24 Mitsubishi Electric Corp 積層コンデンサ
JPH0444131U (ja) * 1990-08-13 1992-04-15
JP2853074B2 (ja) * 1993-02-24 1999-02-03 株式会社村田製作所 貫通コンデンサの取付け構造
JPH09153430A (ja) * 1995-11-30 1997-06-10 Taiyo Yuden Co Ltd チップ状回路部品とその製造方法
JP3430854B2 (ja) 1997-04-09 2003-07-28 株式会社村田製作所 電子部品の整列装置及び整列方法
JP3240963B2 (ja) * 1997-07-24 2001-12-25 株式会社村田製作所 チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ
JP3301415B2 (ja) 1999-08-19 2002-07-15 株式会社村田製作所 チップ状電子部品
JP3376971B2 (ja) * 1999-09-09 2003-02-17 株式会社村田製作所 セラミック電子部品
JP4255591B2 (ja) 1999-12-08 2009-04-15 株式会社 東京ウエルズ 電子部品の電極形成装置
JP2001196263A (ja) * 2000-01-07 2001-07-19 Philips Japan Ltd 多層誘電体貫通型コンデンサ
JP2002237429A (ja) * 2000-12-08 2002-08-23 Murata Mfg Co Ltd 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ
JP2002184648A (ja) 2000-12-15 2002-06-28 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2004235377A (ja) * 2003-01-29 2004-08-19 Kyocera Corp セラミック電子部品
JP2005217136A (ja) 2004-01-29 2005-08-11 Tdk Corp 積層電子部品の整列方法及び装置
JP2006100708A (ja) 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板および３端子型積層コンデンサ
JP2006295076A (ja) * 2005-04-14 2006-10-26 Rohm Co Ltd セラミック製チップ型電子部品とその製造方法
JP3904024B1 (ja) * 2005-09-30 2007-04-11 株式会社村田製作所 積層電子部品
JP4816648B2 (ja) * 2006-01-13 2011-11-16 株式会社村田製作所 積層コンデンサ
JP4983400B2 (ja) 2007-05-25 2012-07-25 株式会社村田製作所 貫通型三端子コンデンサ
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP2009200168A (ja) * 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
JP4946941B2 (ja) 2008-03-27 2012-06-06 Ｔｄｋ株式会社 表面実装型電子部品アレイ及びその製造方法
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2011192968A (ja) 2010-02-19 2011-09-29 Murata Mfg Co Ltd コンデンサ及びその製造方法
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
JP2012028502A (ja) 2010-07-22 2012-02-09 Ngk Spark Plug Co Ltd 積層コンデンサ、及び配線基板
JP2012028559A (ja) 2010-07-23 2012-02-09 Murata Mfg Co Ltd 電子部品
JP2012156315A (ja) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法

Also Published As

Publication number Publication date
CN103811176A (zh) 2014-05-21
US9060461B2 (en) 2015-06-16
CN203631319U (zh) 2014-06-04
JP2014112647A (ja) 2014-06-19
CN103811176B (zh) 2016-08-17
KR20140058371A (ko) 2014-05-14
KR101509150B1 (ko) 2015-04-07
US20140126106A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
JP5811152B2 (ja) 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
JP5708586B2 (ja) 積層セラミック電子部品およびその製造方法
JP4905498B2 (ja) 積層型セラミック電子部品
JP5310238B2 (ja) 積層セラミック電子部品
US10068710B2 (en) Laminated ceramic electronic component and method for manufacturing same
US8508912B2 (en) Capacitor and method for manufacturing the same
KR102004761B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101547678B1 (ko) 적층 콘덴서, 연속 테이핑 적층 콘덴서 및 적층 콘덴서의 실장구조
US20130208398A1 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
JP6714840B2 (ja) 積層セラミック電子部品およびその製造方法
JP4375006B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2017022365A (ja) 積層セラミックコンデンサ
JP6373247B2 (ja) 積層セラミック電子部品及びその製造方法
KR101292776B1 (ko) 대용량 패키지형 적층 박막 커패시터
JP2017112170A (ja) コンデンサ
US9613755B2 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
CN110828173A (zh) 多层陶瓷电容器及制造该多层陶瓷电容器的方法
JP5347350B2 (ja) 積層型電子部品の製造方法
KR20140120110A (ko) 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR20170078136A (ko) 적층 전자 부품 및 그 제조 방법
US20210074482A1 (en) Multilayer ceramic capacitor
JP2018160500A (ja) 電子部品の製造方法
JP2018148059A (ja) 熱収縮チューブ付き積層セラミック電子部品およびその実装方法
KR20220092376A (ko) 적층 세라믹 전자부품
JP2023085167A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150831

R150 Certificate of patent or registration of utility model

Ref document number: 5811152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150