JP4946941B2 - 表面実装型電子部品アレイ及びその製造方法 - Google Patents

表面実装型電子部品アレイ及びその製造方法 Download PDF

Info

Publication number
JP4946941B2
JP4946941B2 JP2008084351A JP2008084351A JP4946941B2 JP 4946941 B2 JP4946941 B2 JP 4946941B2 JP 2008084351 A JP2008084351 A JP 2008084351A JP 2008084351 A JP2008084351 A JP 2008084351A JP 4946941 B2 JP4946941 B2 JP 4946941B2
Authority
JP
Japan
Prior art keywords
electrode layer
coating film
main surface
resin
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008084351A
Other languages
English (en)
Other versions
JP2009239094A (ja
Inventor
敬 小松
彰敏 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008084351A priority Critical patent/JP4946941B2/ja
Publication of JP2009239094A publication Critical patent/JP2009239094A/ja
Application granted granted Critical
Publication of JP4946941B2 publication Critical patent/JP4946941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表面実装型電子部品アレイ及びその製造方法に関する。
従来、表面実装型コンデンサアレイとして、下記特許文献1に記載されたものが知られている。特許文献1に記載の表面実装型コンデンサアレイは、2つの内部電極が表面に併設された誘電体層を複数積層してなる直方体形状の素体と、素体の外表面に配置された4つの外部電極とを備える。
素体は、互いに対向する一対の第1主面及び第2主面と、第1主面及び第2主面をそれぞれ連結すると共に互いに対向する一対の第1側面及び第2側面と、第1主面及び第2主面並びに第1側面及び第2側面をそれぞれ連結すると共に互いに対向する一対の第3側面及び第4側面とを有する。2つの外部電極は、第1主面から第1側面及び第2側面に回り込むようにそれぞれ形成されており、他の2つの外部電極は、第2主面から第1側面及び第2側面に回り込むようにそれぞれ形成されている。
各外部電極は、素体表面に形成された焼付電極層と、焼付電極層のうち素体の稜部近傍部分をそれぞれ覆うように形成された一対の樹脂電極層と、焼付電極層及び一対の樹脂電極層を覆うように形成されためっき層とを有している。そのため、各焼付電極層は、第1主面側又は第2主面側において一対の樹脂電極層に覆われていない部分を有しており、当該部分と樹脂電極層との境界部分は、段差となっている。
特開2004−296936号公報
ところで、表面実装型コンデンサアレイを回路基板に実装する際には、表面実装型コンデンサアレイの実装面を回路基板の主面と対向させた状態で、表面実装型コンデンサアレイの外部電極と回路基板の主面上に形成されている信号電極とをはんだ付けする。このとき、はんだが外部電極の表面を這い上がってくる。外部電極表面の大部分をはんだが覆ってしまうと、表面実装型コンデンサアレイがはんだによって回路基板に強力に固定される。
ここで、表面実装型コンデンサアレイの回路基板への実装後に、回路基板に外力が与えられたり、表面実装型コンデンサアレイの作動時に発生する熱によって表面実装型コンデンサアレイ自身が膨張・収縮等したりすると、表面実装型コンデンサアレイの素体に対してはんだからの応力が作用し、素体にクラックが発生することがある。素体にクラックが発生すると、素体内に配置されている内部電極同士が短絡してしまうことがある。そのため、上記特許文献1に記載された表面実装型コンデンサアレイでは、焼付電極層のうち一対の樹脂電極層に覆われていない部分と樹脂電極層との境界部分に設けた段差によって、はんだの過剰な這い上がりを防止している。
しかしながら、上記特許文献1に記載された表面実装型コンデンサアレイは、焼付電極層のうち一対の樹脂電極層に覆われていない部分を有していた。そのため、焼付電極層及び一対の樹脂電極層を覆うようにめっき層を形成する際に、焼付電極層及び焼付電極層と物理的且つ電気的に接続された内部電極を通って素体内部にめっき液が滲入してしまうことがあり、表面実装型コンデンサアレイの特性が劣化してしまうという問題があった。また、樹脂電極層は、焼付電極層と比較して変形しやすいので、素体に作用する応力を樹脂電極層で吸収することができるようになっているが、上記特許文献1に記載された表面実装型コンデンサアレイでは焼付電極層の全体が樹脂電極層によって覆われていなかったので、樹脂電極層による応力緩和が十分に行われないという問題があった。
そこで、本発明は、はんだの過剰な這い上がりを防止しつつ、めっき液の素体内への滲入の防止及び素体への応力の緩和を十分に図ることが可能な表面実装型電子部品アレイ及びその製造方法を提供することを目的とする。
本発明に係る表面実装型電子部品アレイは、素体と、素体上に配置された第1外部電極とを備える表面実装型電子部品アレイであって、素体は、第1主面と、第1主面と隣り合う側面とを有し、第1外部電極は、金属を主成分として含有すると共に第1主面上に形成された第1焼付電極層と、導電性材料を含有すると共に、第1焼付電極層の表面全体を覆い且つ第1主面及び側面にわたって形成された第1樹脂電極層と、金属を主成分として含有すると共に第1樹脂電極層を覆うように形成された第1めっき層とを有し、第1樹脂電極層のうち第1主面側に位置する部分は、第1−1幅広部、第1−2幅広部及び第1幅狭部を含み、第1−1幅広部、第1幅狭部及び第1−2幅広部は、第1樹脂電極層の延在方向においてこの順に並んで配置されており、第1樹脂電極層のうち第1幅狭部の近傍には、第1樹脂電極層のうち第1主面側に位置する部分の第1主面に直交する方向における表面高さが側面から遠い側において側面に近い側よりも高くなっていることで構成された第1段差が設けられていることを特徴とする。
本発明に係る表面実装型電子部品アレイでは、第1外部電極が、第1焼付電極層の表面全体を覆い且つ第1主面及び側面にわたって形成された第1樹脂電極層を有しており、第1樹脂電極層の第1幅狭部の近傍に、第1樹脂電極層のうち第1主面側に位置する部分の第1主面に直交する方向における表面高さが側面から遠い側において側面に近い側よりも高くなっていることで構成された第1段差が設けられている。つまり、第1樹脂電極層(第1外部電極)の第1主面に直交する方向における表面高さは、その延在方向において変化している。そのため、側面を実装面として表面実装型電子部品アレイを回路基板に実装する際に、はんだが第1外部電極の表面を這い上がってきても、第1段差によってはんだの這い上がりが抑制されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることを防止でき、素体にクラックが生じる虞を低減することが可能となる。
また、本発明に係る表面実装型電子部品アレイでは、第1樹脂電極層が、第1−1幅広部、第1−2幅広部及び第1幅狭部を含んでおり、第1−1幅広部、第1幅狭部及び第1−2幅広部が、第1樹脂電極層の延在方向においてこの順に並んで配置されている。つまり、第1樹脂電極層(第1外部電極)の幅は、その延在方向において変化している。そのため、側面を実装面として表面実装型電子部品アレイを回路基板に実装する際に、はんだが第1外部電極の表面を這い上がってきても、第1−1幅広部及び第1−2幅広部に対して第1幅狭部の幅が狭くなっているので、第1幅狭部によってはんだの這い上がりが抑制されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることをより防止でき、素体にクラックが生じる虞を更に低減することが可能となる。
また、本発明に係る表面実装型電子部品アレイでは、第1樹脂電極層が、第1焼付電極層の表面全体を覆うように第1焼付電極層上に形成されている。ここで、第1樹脂電極層は、第1焼付電極層と比較して変形しやすい。そのため、表面実装型電子部品アレイの回路基板への実装後に、回路基板に外力が与えられたり、表面実装型電子部品アレイの作動時に発生する熱によって表面実装型電子部品アレイ自身が膨張・収縮したりしても、素体に作用する応力を第1樹脂電極層で吸収することができるようになっている。
また、本発明に係る表面実装型電子部品アレイでは、第1樹脂電極層が、第1焼付電極層の表面全体を覆うように第1焼付電極層上に形成されていることにより、第1めっき層が第1焼付電極層上に形成されていない。つまり、第1めっき層を形成するにあたり、第1焼付電極層の表面全体が第1樹脂電極層によって覆われているので、第1焼付電極層等を通って素体内部にめっき液が滲入し難くなっている。その結果、めっき液の素体内部への滲入による表面実装型電子部品アレイの特性劣化を十分に抑制することができるようになっている。
好ましくは、第1幅狭部の近傍には、第1樹脂電極層のうち第1主面側に位置する部分が側面から遠い側において厚肉となり側面に近い側において薄肉となることにより、第1段差が構成されている。このようにすると、厚肉部分と薄肉部分との境界において急峻な第1段差が構成されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることをより一層防止することが可能となる。
好ましくは、素体上に配置された第2外部電極を更に備え、素体は、側面と隣り合う第2主面を更に有し、第2外部電極は、金属を主成分として含有すると共に第2主面上に形成された第2焼付電極層と、導電性材料を含有すると共に、第2焼付電極層の表面全体を覆い且つ第2主面及び側面にわたって形成された第2樹脂電極層と、金属を主成分として含有すると共に第2樹脂電極層を覆うように形成された第2めっき層とを有し、第2樹脂電極層のうち第2主面側に位置する部分は、第2−1幅広部、第2−2幅広部及び第2幅狭部を含み、第2−1幅広部、第2幅狭部及び第2−2幅広部は、第2樹脂電極層の延在方向においてこの順に並んで配置されており、第2幅狭部の近傍には、第2樹脂電極層のうち第2主面側に位置する部分の第2主面に直交する方向における表面高さが側面から遠い側において側面に近い側よりも高くなっていることで構成された第2段差が設けられている。
より好ましくは、第2幅狭部の近傍には、第2樹脂電極層のうち第2主面側に位置する部分が側面に近い側において薄肉となり側面から遠い側において厚肉となることにより、第2段差が構成されている。
また、本発明に係る表面実装型電子部品アレイは、素体と、素体上に配置された第1外部電極とを備える表面実装型電子部品アレイであって、素体は、第1主面と、第1主面とそれぞれ隣り合うと共に互いに対向する一対の第1側面及び第2側面とを有し、第1外部電極は、金属を主成分として含有すると共に第1主面上に形成された第1焼付電極層と、導電性材料を含有すると共に、第1焼付電極層の表面全体を覆い且つ第1側面、第1主面及び第2側面にわたって形成された第1樹脂電極層と、金属を主成分として含有すると共に第1樹脂電極層を覆うように形成された第1めっき層とを有し、第1樹脂電極層のうち第1主面側に位置する部分は、第1−1幅広部、第1−2幅広部及び第1幅狭部を含み、第1−1幅広部、第1幅狭部及び第1−2幅広部は、第1樹脂電極層の延在方向においてこの順に並んで配置されており、第1幅狭部の近傍には、第1主面に直交する方向における第1樹脂電極層の表面高さが第1樹脂電極層の延在方向において変化することで構成された第1段差が設けられていることを特徴とする。
本発明に係る表面実装型電子部品アレイでは、第1外部電極が、第1焼付電極層の表面全体を覆い且つ第1側面、第1主面及び第2側面にわたって形成された第1樹脂電極層を有しており、第1樹脂電極層の第1幅狭部の近傍に、第1主面に直交する方向における第1樹脂電極層の表面高さが第1樹脂電極層の延在方向において変化することで構成された第1段差が設けられている。そのため、第1側面又は第2側面を実装面として表面実装型電子部品アレイを回路基板に実装する際に、はんだが第1外部電極の表面を這い上がってきても、第1段差によってはんだの這い上がりが抑制されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることを防止でき、素体にクラックが生じる虞を低減することが可能となる。
また、本発明に係る表面実装型電子部品アレイでは、第1樹脂電極層が、第1−1幅広部、第1−2幅広部及び第1幅狭部を含んでおり、第1−1幅広部、第1幅狭部及び第1−2幅広部が、第1樹脂電極層の延在方向においてこの順に並んで配置されている。つまり、第1樹脂電極層(第1外部電極)の幅は、その延在方向において変化している。そのため、側面を実装面として表面実装型電子部品アレイを回路基板に実装する際に、はんだが第1外部電極の表面を這い上がってきても、第1−1幅広部及び第1−2幅広部に対して第1幅狭部の幅が狭くなっているので、第1幅狭部によってはんだの這い上がりが抑制されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることをより防止でき、素体にクラックが生じる虞を更に低減することが可能となる。
また、本発明に係る表面実装型電子部品アレイでは、第1樹脂電極層が、第1焼付電極層の表面全体を覆うように第1焼付電極層上に形成されている。ここで、第1樹脂電極層は、第1焼付電極層と比較して変形しやすい。そのため、表面実装型電子部品アレイの回路基板への実装後に、回路基板に外力が与えられたり、表面実装型電子部品アレイの作動時に発生する熱によって表面実装型電子部品アレイ自身が膨張・収縮したりしても、素体に作用する応力を第1樹脂電極層で吸収することができるようになっている。
また、本発明に係る表面実装型電子部品アレイでは、第1樹脂電極層が、第1焼付電極層の表面全体を覆うように第1焼付電極層上に形成されていることにより、第1めっき層が第1焼付電極層上に形成されていない。つまり、第1めっき層を形成するにあたり、第1焼付電極層の表面全体が第1樹脂電極層によって覆われているので、第1焼付電極層等を通って素体内部にめっき液が滲入し難くなっている。その結果、めっき液の素体内部への滲入による表面実装型電子部品アレイの特性劣化を十分に抑制することができるようになっている。
好ましくは、第1幅狭部の近傍には、第1樹脂電極層のうち第1主面側に位置する部分の厚みが第1樹脂電極層の延在方向において変化することにより、第1段差が構成されている。このようにすると、第1樹脂電極層のうち第1主面側に位置する部分の厚みが変化している境界において急峻な第1段差が構成されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることをより一層防止することが可能となる。
好ましくは、第1幅狭部は、第1側面と第2側面との対向方向における第1主面の略中央に位置している。このようにすると、表面実装型電子部品アレイを回路基板に実装する際に、第1側面又は第2側面のどちらを実装面としても、第1幅狭部及び第1段差によるはんだの這い上がり防止効果が同等に発揮されることとなる。
好ましくは、素体上に配置された第2外部電極を更に備え、素体は、第1側面及び第2側面とそれぞれ隣り合うと共に第1主面と対向する第2主面を更に有し、第2外部電極は、金属を主成分として含有すると共に第2主面上に形成された第2焼付電極層と、導電性材料を含有すると共に、第2焼付電極層の表面全体を覆い且つ第1側面、第2主面及び第2側面にわたって形成された第2樹脂電極層と、金属を主成分として含有すると共に第2樹脂電極層を覆うように形成された第2めっき層とを有し、第2樹脂電極層のうち第2主面側に位置する部分は、第2−1幅広部、第2−2幅広部及び第2幅狭部を含み、第2−1幅広部、第2幅狭部及び第2−2幅広部は、第2樹脂電極層の延在方向においてこの順に並んで配置されており、第2幅狭部の近傍には、第2主面に直交する方向における第2樹脂電極層の表面高さが第2樹脂電極層の延在方向において変化することで構成された第2段差が設けられている。
より好ましくは、第2幅狭部の近傍には、第2樹脂電極層のうち第2主面側に位置する部分の厚みが第2樹脂電極層の延在方向において変化することにより、第2段差が構成されている。
より好ましくは、第2幅狭部は、第1側面と第2側面との対向方向における第2主面の略中央に位置している。
一方、本発明に係る表面実装型電子部品アレイの製造方法は、第1主面と、第1主面と隣り合う側面とを有する素体を用意する素体用意工程と、素体上に第1外部電極を形成する第1外部電極形成工程とを備え、第1外部電極形成工程は、金属を主成分として含有する導電ペーストを第1主面に塗布して焼付けることで第1焼付電極層を形成する第1−1工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを、第1焼付電極層の表面全体を覆い且つ第1主面及び側面にわたって塗布して加熱により硬化させることで第1樹脂電極層を形成する第1−2工程と、第1樹脂電極層を覆うように金属めっきを施すことで第1めっき層を形成する第1−3工程とを有しており、第1−2工程では、第1樹脂電極層のうち第1主面側に位置する部分が、第1−1幅広部、第1−2幅広部及び第1幅狭部を含み、第1−1幅広部、第1幅狭部及び第1−2幅広部が、第1樹脂電極層の延在方向においてこの順に並んで配置され、第1幅狭部の近傍に、第1樹脂電極層のうち第1主面側に位置する部分の第1主面に直交する方向における表面高さが側面から遠い側において側面に近い側よりも高くなっていることで構成された第1段差が位置するように第1樹脂電極層を形成することを特徴とする。
本発明に係る表面実装型電子部品アレイの製造方法では、第1−2工程において、第1焼付電極層の表面全体を覆い且つ第1主面及び側面にわたって導電樹脂ペーストを塗布して加熱により硬化させることで第1樹脂電極層を形成しており、第1樹脂電極層の第1幅狭部の近傍に、第1樹脂電極層のうち第1主面側に位置する部分の第1主面に直交する方向における表面高さが側面から遠い側において側面に近い側よりも高くなっていることで構成された第1段差を設けている。つまり、第1樹脂電極層(第1外部電極)の第1主面に直交する方向における表面高さは、その延在方向において変化している。そのため、本発明に係る製造方法により製造された表面実装型電子部品アレイを、側面を実装面として回路基板に実装する際に、はんだが第1外部電極の表面を這い上がってきても、第1段差によってはんだの這い上がりが抑制されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることを防止でき、素体にクラックが生じる虞を低減することが可能となる。
また、本発明に係る表面実装型電子部品アレイの製造方法では、第1樹脂電極層が、第1−1幅広部、第1−2幅広部及び第1幅狭部を含んでおり、第1−1幅広部、第1幅狭部及び第1−2幅広部が、第1樹脂電極層の延在方向においてこの順に並んで配置されている。つまり、第1樹脂電極層(第1外部電極)の幅は、その延在方向において変化している。そのため、本発明に係る製造方法により製造された表面実装型電子部品アレイを、側面を実装面として回路基板に実装する際に、はんだが第1外部電極の表面を這い上がってきても、第1−1幅広部及び第1−2幅広部に対して第1幅狭部の幅が狭くなっているので、第1幅狭部によってはんだの這い上がりが抑制されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることをより防止でき、素体にクラックが生じる虞を更に低減することが可能となる。
また、本発明に係る表面実装型電子部品アレイの製造方法では、第1−2工程において、第1焼付電極層の表面全体を覆うように第1樹脂電極層を第1焼付電極層上に形成している。ここで、第1樹脂電極層は、第1焼付電極層と比較して変形しやすい。そのため、本発明に係る製造方法により製造された表面実装型電子部品アレイの回路基板への実装後に、回路基板に外力が与えられたり、表面実装型電子部品アレイの作動時に発生する熱によって表面実装型電子部品アレイ自身が膨張・収縮したりしても、素体に作用する応力を第1樹脂電極層で吸収することができるようになっている。
また、本発明に係る表面実装型電子部品アレイの製造方法では、第1−2工程において、第1焼付電極層の表面全体を覆うように第1樹脂電極層を第1焼付電極層上に形成していることにより、第1めっき層が第1焼付電極層上に形成されていない。つまり、第1−3工程において第1めっき層を形成するにあたり、第1焼付電極層の表面全体が第1樹脂電極層によって覆われているので、第1焼付電極層等を通って素体内部にめっき液が滲入し難くなっている。その結果、めっき液の素体内部への滲入による表面実装型電子部品アレイの特性劣化を十分に抑制することができるようになっている。
好ましくは、第1−2工程は、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−1塗膜を第1主面上に形成する第1−1塗膜形成工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−2塗膜を第1主面上に形成する第1−2塗膜形成工程とを含み、第1−1塗膜は、側面から離れるにつれて幅狭となると共に薄肉となる先細部を有し、第1−2塗膜は、側面に近づくにつれて幅狭となると共に薄肉となる先細部を有しており、第1−1塗膜の先細部と第1−2塗膜の先細部とは接触しており、第1−1塗膜の先細部と第1−2塗膜の先細部とにより第1幅狭部及び第1段差が構成されている。このようにすると、第1幅狭部を容易に形成することができると共に、第1幅狭部の近傍に第1段差を容易に形成することができる。
好ましくは、第1−2工程は、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−1塗膜を第1主面上に形成する第1−1塗膜形成工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−2塗膜を第1主面上に形成する第1−2塗膜形成工程とを含み、第1−1塗膜は、側面から離れるにつれて幅狭となると共に薄肉となる先細部を有し、第1−2塗膜は、側面に近づくにつれて幅狭となると共に薄肉となる先細部を有すると共に第1−1塗膜とは膜厚が異なっており、第1−1塗膜の先細部と第1−2塗膜の先細部とは接触しており、第1−1塗膜の先細部と第1−2塗膜の先細部とにより第1幅狭部及び第1段差が構成されている。このようにすると、第1幅狭部を容易に形成することができると共に、第1幅狭部の近傍に第1段差を容易に形成することができる。また、このようにすると、第1樹脂電極層のうち第1主面側に位置する部分の厚みが変化している境界において急峻な第1段差が構成されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることをより一層防止することが可能となる。
好ましくは、第1−2工程は、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−1塗膜を第1主面上に形成する第1−1塗膜形成工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−2塗膜を第1主面上に形成する第1−2塗膜形成工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−3塗膜を第1主面上に形成する第1−3塗膜形成工程とを含み、第1−1塗膜は、第1主面上において側面から離れる方向に延び、第1−2塗膜及び第1−3塗膜は、共に第1−1塗膜よりも幅広とされ、第1−1塗膜の延在方向において互いに離間するように配置されていると共に第1−1塗膜の幅方向において第1−1塗膜からはみ出るように第1−1塗膜と重なり合っており、第1−1塗膜のうち第1−2塗膜と第1−3塗膜との間に位置する部分により第1幅狭部が構成され、第1−1塗膜と第1−2塗膜との境界部分及び第1−1塗膜と第1−3塗膜との境界部分により第1段差が構成されている。このようにすると、第1幅狭部を容易に形成することができると共に、第1幅狭部の近傍に第1段差を容易に形成することができる。また、このようにすると、第1−1塗膜と第1−2塗膜との境界部分及び第1−1塗膜と第1−3塗膜との境界部分において急峻な第1段差がそれぞれ構成されることとなる。その結果、はんだが第1外部電極の表面を過剰に這い上がることをより一層防止することが可能となる。
好ましくは、素体上に第2外部電極を形成する第2外部電極形成工程を更に備え、素体は、側面と隣り合う第2主面を更に有し、第2外部電極形成工程は、金属を主成分として含有する導電ペーストを第2主面に塗布して焼付けることで第2焼付電極層を形成する第2−1工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを、第2焼付電極層の表面全体を覆い且つ第2主面及び側面にわたって塗布して加熱により硬化させることで第2樹脂電極層を形成する第2−2工程と、第2樹脂電極層を覆うように金属めっきを施すことで第2めっき層を形成する第2−3工程とを有しており、第2−2工程では、第2樹脂電極層のうち第2主面側に位置する部分が、第2−1幅広部、第2−2幅広部及び第2幅狭部を含み、第2−1幅広部、第2幅狭部及び第2−2幅広部が、第2樹脂電極層の延在方向においてこの順に並んで配置され、第2幅狭部の近傍に、第2樹脂電極層のうち第2主面側に位置する部分の第2主面に直交する方向における表面高さが側面から遠い側において側面に近い側よりも高くなっていることで構成された第2段差が位置するように第2樹脂電極層を形成する。
より好ましくは、第2−2工程は、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−1塗膜を第2主面上に形成する第2−1塗膜形成工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−2塗膜を第2主面上に形成する第2−2塗膜形成工程とを含み、第2−1塗膜は、側面から離れるにつれて幅狭となると共に薄肉となる先細部を有し、第2−2塗膜は、側面に近づくにつれて幅狭となると共に薄肉となる先細部を有しており、第2−1塗膜の先細部と第2−2塗膜の先細部とは接触しており、第2−1塗膜の先細部と第2−2塗膜の先細部とにより第2幅狭部及び第2段差が構成されている。
より好ましくは、第2−2工程は、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−1塗膜を第2主面上に形成する第2−1塗膜形成工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−2塗膜を第2主面上に形成する第2−2塗膜形成工程とを含み、第2−1塗膜は、側面から離れるにつれて幅狭となると共に薄肉となる先細部を有し、第2−2塗膜は、側面に近づくにつれて幅狭となると共に薄肉となる先細部を有すると共に第2−1塗膜とは膜厚が異なっており、第2−1塗膜の先細部と第2−2塗膜の先細部とは接触しており、第2−1塗膜の先細部と第2−2塗膜の先細部とにより第2幅狭部及び第2段差が構成されている。
より好ましくは、第2−2工程は、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−1塗膜を第2主面上に形成する第2−1塗膜形成工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−2塗膜を第2主面上に形成する第2−2塗膜形成工程と、導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−3塗膜を第2主面上に形成する第2−3塗膜形成工程とを含み、第2−1塗膜は、第2主面上において側面から離れる方向に延び、第2−2塗膜及び第2−3塗膜は、共に第2−1塗膜よりも幅広とされ、第2−1塗膜の延在方向において互いに離間するように配置されていると共に第2−1塗膜の幅方向において第2−1塗膜からはみ出るように第1−1塗膜と重なり合っており、第2−1塗膜のうち第2−2塗膜と第2−3塗膜との間に位置する部分により第2幅狭部が構成され、第2−1塗膜と第2−2塗膜との境界部分及び第2−1塗膜と第2−3塗膜との境界部分により第2段差が構成されている。
本発明によれば、はんだの過剰な這い上がりを防止しつつ、めっき液の素体内への滲入の防止及び素体への応力の緩和を十分に図ることが可能な表面実装型電子部品アレイ及びその製造方法を提供することができる。
本発明の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
[1]第1実施形態
[1.1]表面実装型電子部品アレイの構成
第1実施形態に係る表面実装型電子部品アレイの構成について、図1〜図4を参照して説明する。なお、以下では、表面実装型電子部品アレイとして表面実装型コンデンサアレイ1を例にとって説明している。
表面実装型コンデンサ1は、直方体形状の誘電体素体(素体)10と、内部電極12A〜12A,12B〜12B,14A〜14A,14B〜14Bと、外部電極16A〜16A,16B〜16Bとを備える。
誘電体素体10は、互いに対向する主面10a(第1主面),10b(第2主面)と、互いに対向する側面10c(第1側面),10d(第2側面)と、互いに対向する側面10e,10fとを有する。なお、第1実施形態においては、側面10c又は側面10dが回路基板(図示せず)の主面と対向する実装面とされている。
側面10c,10dは、主面10a,10b及び側面10e,10fを連結するように延びている。側面10e,10fは、主面10a,10b及び側面10c,10dを連結
するように延びている。なお、誘電体素体10は、通常、焼成後にバレル研磨されるので、隣り合う面同士を連結する誘電体素体10の稜部は、所定の大きさの曲率を有する曲面状を呈している。
誘電体素体10は、例えばチタン酸バリウムやチタン酸ストロンチウムに希土類元素を
添加した誘電性セラミック材料で形成することができる。第1実施形態においては、誘電体素体10の長手方向の長さを例えば2.0mm程度、幅を例えば1.25mm程度、厚みを例えば0.85mm程度に設定することができる。
誘電体素体10は、図4に示されるように、矩形状を呈する誘電体層A10〜A15と、内部電極12A〜12A,12B〜12B,14A〜14A,14B〜14Bとが積層されて構成されている。実際の表面実装型コンデンサアレイ1は、各誘電体層A10〜A15の境界が視認できない程度に一体化されている。つまり、内部電極12A〜12A,12B〜12B,14A〜14A,14B〜14Bは、いずれも誘電体素体10の内部に配置されている。
誘電体層A11上には、矩形状を呈する3つの内部電極12A〜12Aが誘電体層A11の長手方向(側面10e,10fの対向方向)に沿って併設されている。各内部電極12A〜12Aは、誘電体層A11上において、互いに所定の間隔を有している。各内部電極12A〜12Aには、主面10a側の短辺の中央部に導出部12a〜12aがそれぞれ一体的に形成されている。各導出部12a〜12aは、それぞれ矩形状を呈しており、その一端が主面10aに露出している。
誘電体層A12上には、矩形状を呈する3つの内部電極12B〜12Bが誘電体層A12の長手方向(側面10e,10fの対向方向)に沿って併設されている。各内部電極12B〜12Bは、誘電体層A12上において、互いに所定の間隔を有している。各内部電極12B〜12Bには、主面10b側の短辺の中央部に導出部12b〜12bがそれぞれ一体的に形成されている。各導出部12b〜12bは、それぞれ矩形状を呈しており、その一端が主面10bに露出している。
誘電体層A13上には、矩形状を呈する3つの内部電極14A〜14Aが誘電体層A13の長手方向(側面10e,10fの対向方向)に沿って併設されている。各内部電極14A〜14Aは、誘電体層A13上において、互いに所定の間隔を有している。各内部電極14A〜14Aには、主面10a側の短辺の中央部に導出部14a〜14aがそれぞれ一体的に形成されている。各導出部14a〜14aは、それぞれ矩形状を呈しており、その一端が主面10aに露出している。
誘電体層A14上には、矩形状を呈する3つの内部電極14B〜14Bが誘電体層A14の長手方向(側面10e,10fの対向方向)に沿って併設されている。各内部電極14B〜14Bは、誘電体層A14上において、互いに所定の間隔を有している。各内部電極14B〜14Bには、主面10b側の短辺の中央部に導出部14b〜14bがそれぞれ一体的に形成されている。各導出部14b〜14bは、それぞれ矩形状を呈しており、その一端が主面10bに露出している。
内部電極12A,12B,14A,14Bは、誘電体層A11〜A13を介して交互に積層されており、積層方向から見て重なり合っている。内部電極12A,12B,14A,14Bは、誘電体層A11〜A13を介して交互に積層されており、積層方向から見て重なり合っている。内部電極12A,12B,14A,14Bは、誘電体層A11〜A13を介して交互に積層されており、積層方向から見て重なり合っている。
積層方向から見たときの内部電極12A,12B,14A,14Bの対向面積と、内部電極12A,12B,14A,14Bのそれぞれの間隔(すなわち、誘電体層A11〜A13の厚み)とによって、表面実装型コンデンサアレイ1の一部の静電容量が規定される。積層方向から見たときの内部電極12A,12B,14A,14Bの対向面積と、内部電極12A,12B,14A,14Bのそれぞれの間隔(すなわち、誘電体層A11〜A13の厚み)とによって、表面実装型コンデンサアレイ1の一部の静電容量が規定される。積層方向から見たときの内部電極12A,12B,14A,14Bの対向面積と、内部電極12A,12B,14A,14Bのそれぞれの間隔(すなわち、誘電体層A11〜A13の厚み)とによって、表面実装型コンデンサアレイ1の一部の静電容量が規定される。
内部電極12A〜12A,12B〜12B,14A〜14A,14B〜14Bは、例えばAgやNi等の導電性材料からなる。内部電極12A〜12A,12B〜12B,14A〜14A,14B〜14Bは、上記導電性材料を含む導電性ペーストの焼結体として構成されている。
図1〜図3に戻って、外部電極16A(第1外部電極)は、誘電体素体10の主面10aを覆うと共にこの主面10aと隣り合う側面10c,10dに回り込むように形成されている。つまり、外部電極16Aは、主面10aと、側面10c,10dのうち主面10a寄りの部分とに配置されている。
外部電極16Aは、焼付電極層18A、樹脂電極層20A、第1めっき層22A及び第2めっき層24Aを有している。焼付電極層18A、樹脂電極層20A、第1めっき層22A及び第2めっき層24Aは、この順に誘電体素体10から外方に向かって配置されている。
焼付電極層18Aは、帯状を呈しており、誘電体素体10の主面10aを覆うと共にこの主面10aと隣り合う側面10c,10dに回り込むように、誘電体素体10上に形成されている。つまり、焼付電極層18Aは、主面10aと、側面10cのうち主面10a寄りの領域と、側面10dのうち主面10a寄りの領域とに配置されている。
焼付電極層18Aは、主面10aに露出している導出部12a,14aの端部と物理的且つ電気的に接続されている。そのため、焼付電極層18Aは、導出部12aを介して内部電極12Aと電気的に接続されており、導出部14aを介して内部電極14Aと電気的に接続されている。
樹脂電極層20Aは、焼付電極層18Aの表面全体を覆うように、焼付電極層18A上及び誘電体素体10上に形成されている。具体的には、樹脂電極層20Aは、幅広部201A,202Aと、幅狭部203Aとを有している。
幅広部201Aは、主面10aのうち側面10c寄りの領域及び側面10cのうち主面10a寄りの領域に配置され、焼付電極層18Aの一部の表面を覆っている。幅広部202Aは、主面10aのうち側面10d寄りの領域及び側面10dのうち主面10a寄りの領域に配置され、焼付電極層18Aの一部の表面を覆っている。幅狭部203Aは、側面10c,10dの対向方向における主面10aの略中央に配置され、焼付電極層18Aの一部の表面を覆っている。つまり、幅広部201A、幅狭部203A及び幅広部202Aは、樹脂電極層20Aの延在方向(側面10c,10dの対向方向)においてこの順に並んでいる。
幅狭部203Aは、特に図1及び図2に示されるように、その幅が幅広部201A,202Aの幅よりも狭くなっている。つまり、樹脂電極層20Aは、幅狭部203Aにおいて括れた状態となっている。
幅狭部203Aは、特に図3に示されるように、側面10c,10dの対向方向における主面10aの略中央に、凹部を有している。つまり、主面10aに直交する方向における幅狭部203Aの表面高さは、樹脂電極層20Aの延在方向(側面10c,10dの対向方向)において変化している。
より詳しくは、幅狭部203Aには、主面10aに直交する方向における幅狭部203Aの表面高さが側面10cから遠い側において側面10cに近い側よりも高くなっている段差が設けられていると共に、主面10aに直交する方向における幅狭部203Aの表面高さが側面10dから遠い側において側面10dに近い側よりも高くなっている段差が設けられている。これらの段差は、幅狭部203Aが、側面10cから遠い側において厚肉となり、側面10dから遠い側において厚肉となると共に、これらの厚肉部分の間において薄肉となることにより、構成されている。なお、第1実施形態において、幅広部201Aの厚みと幅広部202Aの厚みとは略同一となっている。
第1めっき層22Aは、樹脂電極層20Aを覆うように形成されている。第2めっき層24Aは、第1めっき層22Aを覆うように形成されている。そのため、外部電極16Aは、全体として樹脂電極層20Aの外形と同等の外形を呈している。
外部電極16A,16Aの構成は外部電極16Aの構成と同様であるので、その説明は省略する。
外部電極16B(第2外部電極)は、誘電体素体10の主面10bを覆うと共にこの主面10bと隣り合う側面10c,10dに回り込むように形成されている。つまり、外部電極16Bは、主面10bと、側面10c,10dのうち主面10b寄りの部分とに配置されている。
外部電極16Bは、焼付電極層18B、樹脂電極層20B、第1めっき層22B及び第2めっき層24Bを有している。焼付電極層18B、樹脂電極層20B、第1めっき層22B及び第2めっき層24Bは、この順に誘電体素体10から外方に向かって配置されている。
焼付電極層18Bは、帯状を呈しており、誘電体素体10の主面10bを覆うと共にこの主面10bと隣り合う側面10c,10dに回り込むように、誘電体素体10上に形成されている。つまり、焼付電極層18Bは、主面10bと、側面10cのうち主面10b寄りの領域と、側面10dのうち主面10b寄りの領域とに配置されている。
焼付電極層18Bは、主面10bに露出している導出部12b,14bの端部と物理的且つ電気的に接続されている。そのため、焼付電極層18Bは、導出部12bを介して内部電極12Bと電気的に接続されており、導出部14bを介して内部電極14Bと電気的に接続されている。
樹脂電極層20Bは、焼付電極層18Bの表面全体を覆うように、焼付電極層18B上及び誘電体素体10上に形成されている。具体的には、樹脂電極層20Bは、幅広部201B,202Bと、幅狭部202Bとを有している。
幅広部201Bは、主面10bのうち側面10c寄りの領域及び側面10cのうち主面10b寄りの領域に配置され、焼付電極層18Bの一部の表面を覆っている。幅広部202Bは、主面10bのうち側面10d寄りの領域及び側面10dのうち主面10b寄りの領域に配置され、焼付電極層18Bの一部の表面を覆っている。幅狭部203Bは、側面10c,10dの対向方向における主面10bの略中央に配置され、焼付電極層18Bの一部の表面を覆っている。つまり、幅広部201B、幅狭部203B及び幅広部202Bは、樹脂電極層20Bの延在方向(側面10c,10dの対向方向)においてこの順に並んでいる。
幅狭部203Bは、樹脂電極層20Aの幅狭部203Aと同様、その幅が幅広部201B,202Bの幅よりも狭くなっている。つまり、樹脂電極層20Bは、幅狭部203Bにおいて括れた状態となっている。
幅狭部203Bは、特に図3に示されるように、側面10c,10dの対向方向における主面10bの略中央に、凹部を有している。つまり、主面10bに直交する方向における幅狭部203Bの表面高さは、樹脂電極層20Bの延在方向(側面10c,10dの対向方向)において変化している。
より詳しくは、幅狭部203Bには、主面10bに直交する方向における幅狭部203Bの表面高さが側面10cから遠い側において側面10cに近い側よりも高くなっている段差が設けられていると共に、主面10bに直交する方向における幅狭部203Bの表面高さが側面10dから遠い側において側面10dに近い側よりも高くなっている段差が設けられている。これらの段差は、幅狭部203Bが、側面10cから遠い側において厚肉となり、側面10dから遠い側において厚肉となると共に、これらの厚肉部分の間において薄肉となることにより、構成されている。
第1めっき層22Bは、樹脂電極層20Bを覆うように形成されている。第2めっき層24Bは、第1めっき層22Bを覆うように形成されている。そのため、外部電極16Bは、全体として樹脂電極層20Bの外形と同等の外形を呈している。
外部電極16B,16Bの構成は外部電極16Bの構成と同様であるので、その説明は省略する。
[1.2]表面実装型電子部品アレイの製造方法
続いて、図1及び図5〜図8を参照して、第1実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ1)の製造方法について説明する。
まず、誘電体素体10の主成分である誘電体材料と、副成分である希土類酸化物、酸化マグネシウム、酸化マンガン等を所定の割合で混合して、誘電体スラリーを調整する。主成分である誘電体材料としては、積層セラミックコンデンサの誘電体層に主に含まれる公知のセラミックス誘電体材料であれば特に限定されず、例えば、BaTiO、CaTiO及びSrTiOなどのチタン酸化物が挙げられる。主成分の誘電体材料は、一種を単独で、又は、二種以上を組み合わせて用いられる。
また、ニッケル粉末(金属粉末)に、共材、有機バインダ、分散剤及び有機溶剤等を混合すると共に、ボールミル又はロールミル等で分散してペースト状にすることで、内部電極18A〜18Dとなる導電ペーストを調整する。
続いて、PETフィルム等の支持体上にドクターブレード法等の塗布方法により誘電体スラリーを塗布して、60℃〜100℃程度にて1秒〜10秒程度乾燥することにより、誘電体層A10〜A15となる誘電体グリーンシートを形成する。
続いて、各誘電体グリーンシート上にスクリーン印刷により導電ペーストを塗布して80℃〜120℃程度にて1分〜5分程度乾燥することにより、内部電極12A〜12A,12B〜12B,14A〜14A,14B〜14Bとなる複数の導電塗膜を形成する。そして、導電塗膜が3つずつ形成された各誘電体グリーンシートを複数枚積層し、例えば1100℃〜1300℃の温度下で2時間程度焼成する。これにより、焼結体としての誘電体素体10が得られる(図5参照)
続いて、Cuを主成分とする導電ペーストを、内部電極12Aの導出部12aと内部電極14Aの導出部14aとを接続し、内部電極12Aの導出部12aと内部電極14Aの導出部14aとを接続し、内部電極12Aの導出部12aと内部電極14Aの導出部14aとを接続するように、主面10a及び主面10aと隣り合う側面10c,10dにそれぞれ塗布する。また、Cuを主成分とするペーストを、内部電極12Bの導出部12bと内部電極14Bの導出部14bとを接続し、内部電極12Bの導出部12bと内部電極14Bの導出部14bとを接続し、内部電極12Bの導出部12bと内部電極14Bの導出部14bとを接続するように、主面10b及び主面10bと隣り合う側面10c,10dにそれぞれ塗布する。そして、これらの導電ペーストを、例えば600℃〜800℃程度の温度下で20分〜40分程度焼付けることで、焼付電極層18A〜18A,18B〜18Bを形成する(図6参照)。焼付電極層18A〜18A,18B〜18Bの厚みは、例えば30μm〜40μm程度に設定することができる。
続いて、図7に示されるように、熱硬化性樹脂に金属粒子が導電性材料として含有された樹脂電極ペーストを、焼付電極層18A〜18Aの一部の表面をそれぞれ覆うように塗布し、例えば80℃〜160℃程度の温度下で10分〜30分程度樹脂電極ペーストを乾燥させることで、導電塗膜211A〜211Aを形成する。導電塗膜211A〜211Aの厚みは、例えば10μm〜100μm程度に設定することができる。
具体的には、導電塗膜211Aは、焼付電極層18Aのうち側面10cに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10c寄りの部分を覆っている。導電塗膜211Aは、焼付電極層18Aのうち側面10cに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10c寄りの部分を覆っている。導電塗膜211Aは、焼付電極層18Aのうち側面10cに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10c寄りの部分を覆っている。これらの導電塗膜211A〜211Aは、側面10c,10dの対向方向における主面10aの略中央に位置する部分(先細部)が、側面10cから離れるにつれて幅狭となると共に薄肉となっている。
続いて、図8に示されるように、熱硬化性樹脂に金属粒子が導電性材料として含有された樹脂電極ペーストを、焼付電極層18A〜18Aの一部の表面をそれぞれ覆うように塗布し、例えば80℃〜160℃程度の温度下で10分〜30分程度樹脂電極ペーストを乾燥させることで、導電塗膜212A〜212Aを形成する。導電塗膜212A〜212Aの厚みは、例えば10μm〜100μm程度に設定することができる。
具体的には、導電塗膜212Aは、焼付電極層18Aのうち側面10dに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10d寄りの部分を覆っている。導電塗膜212Aは、焼付電極層18Aのうち側面10dに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10d寄りの部分を覆っている。導電塗膜212Aは、焼付電極層18Aのうち側面10dに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10d寄りの部分を覆っている。これらの導電塗膜212A〜212Aは、側面10c,10dの対向方向における主面10aの略中央に位置する部分(先細部)が、側面10dから離れるにつれて幅狭となると共に薄肉となっている。
ここで、導電塗膜211Aの先細部と導電塗膜212Aの先細部とは繋がっており、導電塗膜211Aの先細部と導電塗膜212Aの先細部とは繋がっており、導電塗膜211Aの先細部と導電塗膜212Aの先細部とは繋がっている。そのため、導電塗膜211Aの先細部と導電塗膜212Aの先細部とが繋がっている部分において幅狭部203Aが構成され、導電塗膜211Aの先細部と導電塗膜212Aの先細部とが繋がっている部分において幅狭部203Aが構成され、導電塗膜211Aの先細部と導電塗膜212Aの先細部とが繋がっている部分において幅狭部203Aが構成される。
これらの導電塗膜211A,212A,211A,212A,211A,212Aと同様の方法により、主面10b側にも導電塗膜が形成される。そして、主面10a,10bにそれぞれ形成された導電塗膜を、例えば180℃〜220℃程度の温度下で30分〜120分程度加熱して硬化させることで、主面10a側に樹脂電極層が3つ形成されると共に主面10b側に樹脂電極層が3つ形成されることとなる。
ここで、第1実施形態では、樹脂電極ペーストに含まれる金属粒子の材料として、貴金属であるAgが用いられている。樹脂電極ペーストに含まれる熱硬化性樹脂としては特に制限されないが、例えば、フェノール樹脂、アクリル樹脂、シリコン樹脂、エポキシ樹脂、ポリイミド等を用いることができる。なお、熱硬化時の温度は、使用する熱硬化性樹脂に応じて適宜調節される。
上記樹脂電極ペースト中の全金属粒子の含有量は、樹脂電極ペーストの固形分全量を基準として60質量%〜95質量%であることが好ましい。この含有量が60質量%未満であると、含有量が上記範囲内である場合と比較して、樹脂電極層の内部における導電性が不十分となる傾向にある。含有量が95質量%を超えると、含有量が上記範囲内である場合と比較して、熱硬化性樹脂の量が不足するため、焼付電極層と樹脂電極層との密着性が低下する傾向にある。
樹脂電極ペーストは、必要に応じて溶媒を更に含むものである。溶媒としては、上記熱硬化性樹脂を溶解又は分散可能なものであれば公知の溶媒を特に制限なく使用することができる。溶媒として具体的には、例えば、メチルカルビトール、エチルカルビトール、ブチルカルビトール、ブチルカルビトールアセテート、セロソルブ、ブチルセロソルブ、ブチルセロソルブアセテート、テルピネオール等が挙げられる。
続いて、各樹脂電極層の表面をNiでめっき処理することで、Niを主成分として含む第1めっき層(第1めっき層22A,22Bを含む)をそれぞれ形成する。各めっき層の厚みは、例えば1μm程度とすることができる。
樹脂電極層の表面に第1めっき層をめっき処理する際には、樹脂電極層の表面を予めバレル研磨することが好ましい。バレル研磨することにより、樹脂電極層表面に露出している金属粒子が延ばされて樹脂電極層表面に露出している金属粒子の面積が大きくなり、樹脂電極層と第1めっき層との接合強度が大きくなるためである。
続いて、各第1めっき層の表面をSn又はSn合金でめっき処理することで、Sn又はSn合金を主成分として含む第2めっき層(第2めっき層24A,24Bを含む)をそれぞれ形成する。各めっき層の厚みは、例えば1μm〜10μm程度とすることができる。
[1.3]作用
以上のような第1実施形態においては、外部電極16Aが、焼付電極層18Aの表面全体を覆い且つ主面10a及び側面10c,10dにわたって形成された樹脂電極層20Aを有しており、幅狭部203Aに凹部が形成されている。つまり、幅狭部203Aには、主面10aに直交する方向における樹脂電極層20Aの表面高さが樹脂電極層20Aの延在方向において変化することで構成された段差が設けられている。そのため、側面10c又は側面10dを実装面として表面実装型コンデンサアレイ1を回路基板に実装する際に、はんだが外部電極16Aの表面を這い上がってきても、段差(凹部)によってはんだの這い上がりが抑制されることとなる。その結果、はんだが外部電極16Aの表面を過剰に這い上がることを防止でき、誘電体素体10にクラックが生じる虞を低減することが可能となる。
また、第1実施形態においては、樹脂電極層20Aが、幅広部201A,202A及び幅狭部203Aを含んでおり、幅広部201A、幅狭部203A及び幅広部202Aが、樹脂電極層20Aの延在方向(側面10c,10dの対向方向)においてこの順に並んで配置されている。つまり、樹脂電極層20A(外部電極16A)の幅は、その延在方向において変化している。そのため、側面10c又は側面10dを実装面として表面実装型コンデンサアレイ1を回路基板に実装する際に、はんだが外部電極16Aの表面を這い上がってきても、幅広部201A,202Aに対して幅狭部203Aの幅が狭くなっている(樹脂電極層20Aにおいて幅狭部203Aが括れている)ので、幅狭部203Aによってはんだの這い上がりが抑制されることとなる。その結果、はんだが外部電極16Aの表面を過剰に這い上がることをより防止でき、誘電体素体10にクラックが生じる虞を更に低減することが可能となる。
また、第1実施形態においては、樹脂電極層20Aが、焼付電極層18Aの表面全体を覆うように焼付電極層18A上に形成されている。ここで、樹脂電極層20Aは、焼付電極層18Aと比較して変形しやすい。そのため、表面実装型コンデンサアレイ1の回路基板への実装後に、回路基板に外力が与えられたり、表面実装型コンデンサアレイ1の作動時に発生する熱によって表面実装型コンデンサアレイ1自身が膨張・収縮したりしても、誘電体素体10に作用する応力を樹脂電極層20Aで吸収することができるようになっている。
また、第1実施形態においては、樹脂電極層20Aが、焼付電極層18Aの表面全体を覆うように焼付電極層18A上に形成されていることにより、第1めっき層22Aが焼付電極層18A上に形成されていない。つまり、第1めっき層22Aを形成するにあたり、焼付電極層18Aの表面全体が樹脂電極層20Aによって覆われているので、焼付電極層18A等を通って誘電体素体10内部にめっき液が滲入し難くなっている。その結果、めっき液の誘電体素体10内部への滲入による表面実装型コンデンサアレイ1の特性劣化を十分に抑制することができるようになっている。
また、第1実施形態においては、幅狭部203Aが、側面10c,10dの対向方向における主面10aの略中央に位置している。そのため、表面実装型コンデンサアレイ1を回路基板に実装する際に、側面10c又は側面10dのどちらを実装面としても、幅狭部203A及び段差(凹部)によるはんだの這い上がり防止効果が同等に発揮されることとなる。
[2]第2実施形態
[2.1]表面実装型電子部品アレイの構成
次に、第2実施形態に係る表面実装型電子部品アレイの構成について、第1実施形態に係る表面実装型電子部品アレイの構成との相違点を中心に、図9〜図10を参照して説明する。なお、以下では、表面実装型電子部品アレイとして表面実装型コンデンサアレイ2を例にとって説明している。
幅狭部203Aは、特に図10に示されるように、側面10c,10dの対向方向における主面10aの略中央に、凹部を有している。つまり、主面10aに直交する方向における幅狭部203Aの表面高さは、樹脂電極層20Aの延在方向(側面10c,10dの対向方向)において変化している。
より詳しくは、幅狭部203Aには、主面10aに直交する方向における幅狭部203Aの表面高さが側面10cから遠い側において側面10cに近い側よりも高くなっている段差が設けられていると共に、主面10aに直交する方向における幅狭部203Aの表面高さが側面10dから遠い側において側面10dに近い側よりも高くなっている段差が設けられている。これらの段差は、幅狭部203Aが、側面10cから遠い側において厚肉となり、側面10dから遠い側において厚肉となると共に、これらの厚肉部分の間において薄肉となることにより、構成されている。
幅狭部203Aのうち凹部よりも側面10c側の部分、及び、幅広部201Aは、幅狭部203Aのうち凹部よりも側面10d側の部分、及び、幅広部202Aの厚みよりも厚くなっている。つまり、幅狭部203Aの凹部よりも側面10c側における樹脂電極層20Aは、全体として、幅狭部203Aの凹部よりも側面10d側における樹脂電極層20Aの厚みよりも厚くなっている。
外部電極16A,16A,16B〜16Bの構成は外部電極16Aの構成と同様であるので、その説明は省略する。
[2.2]表面実装型電子部品アレイの製造方法
続いて、第2実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ2)の製造方法について、第1実施形態に係る表面実装型電子部品アレイの製造方法との相違点を中心に、図11〜図12を参照して説明する。なお、第2実施形態では、焼付電極層18A〜18A,18B〜18Bを形成するまでの工程は第1実施形態と同じであるので、その説明を省略する。
焼付電極層18A〜18A,18B〜18Bの形成後の工程では、図11に示されるように、熱硬化性樹脂に金属粒子が導電性材料として含有された樹脂電極ペーストを、焼付電極層18A〜18Aの一部の表面をそれぞれ覆うように塗布し、加熱により樹脂電極ペーストを乾燥させることで、導電塗膜211A〜211Aを形成する。導電塗膜211A〜211Aの厚みは、例えば20μm〜100μm程度に設定することができる。
具体的には、導電塗膜211Aは、焼付電極層18Aのうち側面10cに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10c寄りの部分を覆っている。導電塗膜211Aは、焼付電極層18Aのうち側面10cに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10c寄りの部分を覆っている。導電塗膜211Aは、焼付電極層18Aのうち側面10cに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10c寄りの部分を覆っている。
続いて、図12に示されるように、熱硬化性樹脂に金属粒子が導電性材料として含有された樹脂電極ペーストを、焼付電極層18A〜18Aの一部の表面をそれぞれ覆うように塗布し、加熱により樹脂電極ペーストを乾燥させることで、導電塗膜212A〜212Aを形成する。導電塗膜212A〜212Aの厚みは、例えば10μm〜80μm程度に設定することができる。
具体的には、導電塗膜212Aは、焼付電極層18Aのうち側面10dに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10d寄りの部分を覆っている。導電塗膜212Aは、焼付電極層18Aのうち側面10dに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10d寄りの部分を覆っている。導電塗膜212Aは、焼付電極層18Aのうち側面10dに位置する部分、及び、焼付電極層18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10d寄りの部分を覆っている。
[2.3]作用
以上のような第2実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ2)おいては、第1実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ1)と同様の効果を奏する。
また、第2実施形態においては、幅狭部203Aが、側面10cから遠い側において厚肉となり、側面10dから遠い側において厚肉となると共に、これらの厚肉部分の間において薄肉となることにより、幅狭部203Aの段差が構成されている。そして、幅狭部203Aの凹部よりも側面10c側における樹脂電極層20Aが、全体として、幅狭部203Aの凹部よりも側面10d側における樹脂電極層20Aの厚みよりも厚くなっている。このようにすると、樹脂電極層20Aのうち主面10a側に位置する部分の厚みが変化している境界において急峻な段差が構成されることとなる。その結果、はんだが外部電極16Aの表面を過剰に這い上がることをより一層防止することが可能となる。
ここで、第2実施形態に係る表面実装型電子部品アレイにおいてこのようなはんだの這い上がり防止の効果を確実に発揮させるためには、側面10dを実装面として第2実施形態に係る表面実装型電子部品アレイを回路基板上に搭載する必要がある。そのため、第2実施形態に係る表面実装型電子部品アレイでは、実装の際に方向性が生じている。その結果、表面実装型電子部品アレイが例えばLCフィルタアレイといった、方向性を識別する必要のあるものである場合には、更なるマーカ(標識)の付与が不要となり、有用である。
[3]第3実施形態
[3.1]表面実装型電子部品アレイの構成
次に、第3実施形態に係る表面実装型電子部品アレイの構成について、第1実施形態に係る表面実装型電子部品アレイの構成との相違点を中心に、図13〜図15を参照して説明する。なお、以下では、表面実装型電子部品アレイとして表面実装型コンデンサアレイ5を例にとって説明している。
幅狭部203Aは、特に図13及び図14に示されるように、その幅が幅広部201A,202Aの幅よりも狭くなっている。つまり、樹脂電極層20Aは、幅狭部203Aにおいて括れた状態となっている。
幅狭部203Aは、幅広部201A,202Aの厚みよりも薄くなっている。そのため、樹脂電極層20Aを側面10e,10fの対向方向から見たときに、幅狭部203Aが幅広部201A,202Aよりも窪んでおり、幅広部201A,202A及び幅狭部203Aが一体となって樹脂電極層20Aに凹部を成している。つまり、主面10aに直交する方向における樹脂電極層20Aの表面高さは、樹脂電極層20Aの延在方向(側面10c,10dの対向方向)において変化している。
より詳しくは、幅広部202Aと幅狭部203Aとの境界には、主面10aに直交する方向における樹脂電極層20Aの表面高さが側面10cから遠い側において側面10cに近い側よりも高くなっている段差が設けられており、幅広部201Aと幅狭部203Aとの境界には、主面10aに直交する方向における樹脂電極層20Aの表面高さが側面10dから遠い側において側面10dに近い側よりも高くなっている段差が設けられている。つまり、これらの段差は、幅狭部203Aの近傍に設けられている。また、これらの段差は、上記凹部と同様、幅狭部203Aが、幅広部201A,202Aの厚みよりも薄くなっていることに起因して生じている。
外部電極16A,16A,16B〜16Bの構成は外部電極16Aの構成と同様であるので、その説明は省略する。
[3.2]表面実装型電子部品アレイの製造方法
続いて、第3実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ3)の製造方法について、第1実施形態に係る表面実装型電子部品アレイの製造方法との相違点を中心に、図16〜図18を参照して説明する。なお、第3実施形態では、焼付電極層18A〜18A,18B〜18Bを形成するまでの工程は第1実施形態と同じであるので、その説明を省略する。
焼付電極層18A〜18A,18B〜18Bの形成後の工程では、図16に示されるように、熱硬化性樹脂に金属粒子が導電性材料として含有された樹脂電極ペーストを、焼付電極層18A〜18Aの表面全体をそれぞれ覆うように塗布し、加熱により樹脂電極ペーストを乾燥させることで、導電塗膜211A〜211Aを形成する。導電塗膜211A〜211Aの厚みは、例えば10μm〜50μm程度に設定することができる。
続いて、図17に示されるように、熱硬化性樹脂に金属粒子が導電性材料として含有された樹脂電極ペーストを、導電塗膜211A〜211Aの一部の表面をそれぞれ覆うように塗布し、加熱により樹脂電極ペーストを乾燥させることで、導電塗膜212A〜212Aを形成する。導電塗膜212A〜212Aの厚みは、例えば10μm〜50μm程度に設定することができる。
具体的には、導電塗膜212Aは、導電塗膜211Aのうち側面10cに位置する部分、及び、導電塗膜211Aのうち主面10aに位置する部分であって側面10c寄りの部分を覆っている。導電塗膜212Aは、導電塗膜211Aのうち側面10cに位置する部分、及び、導電塗膜211Aのうち主面10aに位置する部分であって側面10c寄りの部分を覆っている。導電塗膜212Aは、導電塗膜211Aのうち側面10cに位置する部分、及び、導電塗膜211Aのうち主面10aに位置する部分であって側面10c寄りの部分を覆っている。
続いて、図18に示されるように、熱硬化性樹脂に金属粒子が導電性材料として含有された樹脂電極ペーストを、導電塗膜211A〜211Aの一部の表面をそれぞれ覆うように塗布し、加熱により樹脂電極ペーストを乾燥させることで、導電塗膜213A〜213Aを形成する。導電塗膜213A〜213Aの厚みは、例えば10μm〜50μm程度に設定することができる。
具体的には、導電塗膜213Aは、導電塗膜211Aのうち側面10dに位置する部分、及び、導電塗膜211Aのうち主面10aに位置する部分であって側面10d寄りの部分を覆っている。導電塗膜213Aは、導電塗膜211Aのうち側面10dに位置する部分、及び、導電塗膜211Aのうち主面10aに位置する部分であって側面10d寄りの部分を覆っている。導電塗膜213Aは、導電塗膜211Aのうち側面10dに位置する部分、及び、導電塗膜211Aのうち主面10aに位置する部分であって側面10d寄りの部分を覆っている。
[3.3]作用
以上のような第3実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ3)おいては、第1実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ1)と同様の効果を奏する。
[4]第4実施形態
[4.1]表面実装型電子部品アレイの構成
次に、第4実施形態に係る表面実装型電子部品アレイの構成について、第1実施形態に係る表面実装型電子部品アレイの構成との相違点を中心に、図19〜図20を参照して説明する。なお、以下では、表面実装型電子部品アレイとして表面実装型コンデンサアレイ4を例にとって説明している。
幅狭部203Aは、図19及び図20に示されるように、側面10c,10dの対向方向における主面10aの略中央に、凸部を有している。つまり、主面10aに直交する方向における幅狭部203Aの表面高さは、樹脂電極層20Aの延在方向(側面10c,10dの対向方向)において変化している。
より詳しくは、幅狭部203Aには、主面10aに直交する方向における幅狭部203Aの表面高さが、側面10cから側面10c,10dの対向方向における主面10aの略中央に向かうにつれて高くなると共に側面10c,10dの対向方向における主面10aの略中央から側面10dに向かうにつれて低くなることにより、段差が設けられている。これらの段差は、側面10c,10dの対向方向における主面10aの略中央において厚肉となると共に、この厚肉部分の両側において薄肉となることにより、構成されている。なお、第4実施形態において、幅広部201Aの厚みと幅広部202Aの厚みとは略同一となっている。
[4.2]表面実装型電子部品アレイの製造方法
続いて、第4実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ3)の製造方法について、第1実施形態に係る表面実装型電子部品アレイの製造方法との相違点を中心に、図21を参照して説明する。なお、第4実施形態では、導電塗膜211A〜211A,212A〜212Aを形成するまでの工程は第1実施形態と同じであるので、その説明を省略する。
導電塗膜211A〜211A,212A〜212Aの形成後の工程では、図21に示されるように、熱硬化性樹脂に金属粒子が導電性材料として含有された樹脂電極ペーストを、導電塗膜211Aの先細部と導電塗膜212Aの先細部とをそれぞれ覆うようにディスペンサ(定量吐出装置)等によって塗布(滴下)し、加熱により樹脂電極ペーストを乾燥させることで、導電塗膜213Aを形成する。導電塗膜213A,213Aについても同様である。導電塗膜213A〜213Aの厚みは、例えば50μm〜150μm程度に設定することができる。
[4.3]作用
以上のような第4実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ4)おいては、第1実施形態に係る表面実装型電子部品アレイ(表面実装型コンデンサアレイ1)と同様の効果を奏する。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、第1〜第4実施形態では本発明を表面実装型コンデンサアレイ1〜3に適用したが、これに限られず、種々の表面実装型電子部品アレイ(例えば、表面実装型バリスタアレイ、表面実装型フィルタアレイ)に対して適用することができる。
また、第1〜第4実施形態では、主面10a側において側面10e,10fの対向方向に沿って3つの外部電極16A〜16Aが配列されており、主面10b側において側面10e,10fの対向方向に沿って3つの外部電極16B〜16Bが配列されている表面実装型コンデンサアレイ1〜3を説明したが、主面10a,10b側において外部電極がそれぞれ2つ以上配列されている表面実装型電子部品アレイであれば本発明を適用可能である。そのため、主面10a側に配列されている外部電極の数と主面10b側に配列されている外部電極の数とが異なっていてもよい。
また、第1〜第4実施形態では、焼付電極層18A〜18Aが、誘電体素体10の主面10aを覆うと共にこの主面10aと隣り合う側面10c,10dに回り込むように形成されており、焼付電極層18B〜18Bが、誘電体素体10の主面10bを覆うと共にこの主面10bと隣り合う側面10c,10dに回り込むように形成されていたが、焼付電極層18A〜18A,18B〜18Bが対応する内部電極12A〜12A,12B〜12B,14A〜14A,14B〜14Bと物理的且つ電気的に接続されていればこれに限られない。具体的には、焼付電極層18A〜18Aは、主面10aにのみ形成されていてもよく、主面10a及び主面10aと隣り合う側面10cに回り込むように形成されていてもよく、主面10a及び主面10aと隣り合う側面10dに回り込むように形成されていてもよい。焼付電極層18B〜18Bについても同様である。
また、第1〜第4実施形態では、外部電極16A〜16Aが、誘電体素体10の主面10aを覆うと共にこの主面10aと隣り合う側面10c,10dに回り込むように形成されており、外部電極16B〜16Bが、誘電体素体10の主面10bを覆うと共にこの主面10bと隣り合う側面10c,10dに回り込むように形成されていたが、これに限られない。具体的には、外部電極16A〜16Aは、主面10a及び主面10aと隣り合う側面10cに回り込むように形成されていてもよく、主面10a及び主面10aと隣り合う側面10dに回り込むように形成されていてもよい。外部電極16B〜16Bについても同様である。なお、第1〜第3実施形態において、例えば、外部電極16A〜16Aが主面10a及び主面10aと隣り合う側面10dに回り込むように形成されている場合には、幅狭部の凹部よりも側面10c側における樹脂電極層が、全体として、幅狭部の凹部よりも側面10d側における樹脂電極層の厚みよりも厚くなるようにする。
また、第1〜第4実施形態では、幅狭部が側面10c,10dの対向方向における主面10a,10bの略中央に位置していたが、略中央に位置していなくてもよい。なお、段差は、幅広部及び幅狭部が一体となって形成されているので、幅狭部が側面10c,10dの対向方向における主面10a,10bの略中央に位置していないときは、段差も当然側面10c,10dの対向方向における主面10a,10bの略中央に位置していない。
また、樹脂電極層は、主面10a,10bから見て、その幅がその延在方向(側面10c,10dの対向方向)において変化しており(括れており)、且つ、幅狭部近傍に、主面10a,10bに直交する方向におけるその表面高さがその延在方向(側面10c,10dの対向方向)において変化することで構成された段差が設けられていればよく、その形状については特に限定されない。
また、第1実施形態では、樹脂電極ペーストを塗布して乾燥させることで導電塗膜211A〜211Aを形成した後、樹脂電極ペーストを塗布して乾燥させることで導電塗膜212A〜212Aを形成したが、導電塗膜の形成方法はこれに限られない。例えば、焼付電極層18A〜18Aのうち側面10cに位置する部分、及び、焼付電極層18A〜18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10c寄りの部分を覆うように樹脂電極ペーストをそれぞれ塗布した後、焼付電極層18A〜18Aのうち側面10dに位置する部分、及び、焼付電極層18A〜18Aのうち側面10c,10dの対向方向における主面10aの略中央から側面10d寄りの部分を覆うように樹脂電極ペーストをそれぞれ塗布し、これらの樹脂電極ペーストを同時に加熱して乾燥させることで、導電塗膜211A〜211A及び導電塗膜212A〜212Aを同じタイミングで形成するようにしてもよい。第2〜第4実施形態においても同様である。
また、第3実施形態では、導電塗膜211A、導電塗膜212A及び導電塗膜213Aをこの順に形成したが、導電塗膜211A、導電塗膜212A及び導電塗膜213Aを形成する順序はこれに限られず、6通りある順序のうちいずれの順序であってもよい。
図1は、第1実施形態に係る表面実装型電子部品アレイを示す斜視図である。 図2は、第1実施形態に係る表面実装型電子部品アレイを示す側面図である。 図3は、図1のIII−III線断面図である。 図4は、第1実施形態に係る表面実装型電子部品アレイを構成する素体の分解斜視図である。 図5は、第1実施形態に係る表面実装型電子部品アレイの製造工程を説明するための図である。 図6は、図5の後続の工程を示す図である。 図7は、図6の後続の工程を示す図である。 図8は、図7の後続の工程を示す図である。 図9は、第2実施形態に係る表面実装型電子部品アレイを示す斜視図である。 図10は、図9のX−X線断面図である。 図11は、第2実施形態に係る表面実装型電子部品アレイの製造工程を説明するための図である。 図12は、図11の後続の工程を示す図である。 図13は、第3実施形態に係る表面実装型電子部品アレイを示す斜視図である。 図14は、第3実施形態に係る表面実装型電子部品アレイを示す側面図である。 図15は、図13のXV−XV線断面図である。 図16は、第3実施形態に係る表面実装型電子部品アレイの製造工程を説明するための図である。 図17は、図16の後続の工程を示す図である。 図18は、図17の後続の工程を示す図である。 図19は、第4実施形態に係る表面実装型電子部品アレイを示す斜視図である。 図20は、第4実施形態に係る表面実装型電子部品アレイを示す断面図である。 図21は、第4実施形態に係る表面実装型電子部品アレイの製造工程を説明するための図である。
符号の説明
1〜4…表面実装型コンデンサアレイ、10…誘電体素体、10a,10b…主面、10c〜10f…側面、16A〜16A,16B〜16B…外部電極、18A〜18A,18B〜18B…焼付電極層、20A,20B…樹脂電極層、201A,202A,201B,202B…幅広部、203A,203B…幅狭部、211A〜211A,212A〜212A,213A〜213A…導電塗膜、22A,22B…第1めっき層、24A,24B…第2めっき層。

Claims (18)

  1. 素体と、前記素体上に配置された第1外部電極とを備える表面実装型電子部品アレイであって、
    前記素体は、第1主面と、前記第1主面と隣り合う側面とを有し、
    前記第1外部電極は、
    金属を主成分として含有すると共に前記第1主面上に形成された第1焼付電極層と、
    導電性材料を含有すると共に、前記第1焼付電極層の表面全体を覆い且つ前記第1主面及び前記側面にわたって形成された第1樹脂電極層と、
    金属を主成分として含有すると共に前記第1樹脂電極層を覆うように形成された第1めっき層とを有し、
    前記第1樹脂電極層のうち前記第1主面側に位置する部分は、第1−1幅広部、第1−2幅広部及び第1幅狭部を含み、
    前記第1−1幅広部、前記第1幅狭部及び前記第1−2幅広部は、前記第1樹脂電極層の延在方向においてこの順に並んで配置されており、
    前記第1樹脂電極層のうち前記第1幅狭部の近傍には、前記第1樹脂電極層のうち前記第1主面側に位置する部分の前記第1主面に直交する方向における表面高さが前記側面から遠い側において前記側面に近い側よりも高くなっていることで構成された第1段差が設けられていることを特徴とする表面実装型電子部品アレイ。
  2. 前記第1幅狭部の近傍には、前記第1樹脂電極層のうち前記第1主面側に位置する部分が前記側面から遠い側において厚肉となり前記側面に近い側において薄肉となることにより、前記第1段差が構成されていることを特徴とする請求項1に記載された表面実装型電子部品アレイ。
  3. 前記素体上に配置された第2外部電極を更に備え、
    前記素体は、前記側面と隣り合う第2主面を更に有し、
    前記第2外部電極は、
    金属を主成分として含有すると共に前記第2主面上に形成された第2焼付電極層と、
    導電性材料を含有すると共に、前記第2焼付電極層の表面全体を覆い且つ前記第2主面及び前記側面にわたって形成された第2樹脂電極層と、
    金属を主成分として含有すると共に前記第2樹脂電極層を覆うように形成された第2めっき層とを有し、
    前記第2樹脂電極層のうち前記第2主面側に位置する部分は、第2−1幅広部、第2−2幅広部及び第2幅狭部を含み、
    前記第2−1幅広部、前記第2幅狭部及び前記第2−2幅広部は、前記第2樹脂電極層の延在方向においてこの順に並んで配置されており、
    前記第2幅狭部の近傍には、前記第2樹脂電極層のうち前記第2主面側に位置する部分の前記第2主面に直交する方向における表面高さが前記側面から遠い側において前記側面に近い側よりも高くなっていることで構成された第2段差が設けられていることを特徴とする請求項1又は2に記載された表面実装型電子部品アレイ。
  4. 前記第2幅狭部の近傍には、前記第2樹脂電極層のうち前記第2主面側に位置する部分が前記側面に近い側において薄肉となり前記側面から遠い側において厚肉となることにより、前記第2段差が構成されていることを特徴とする請求項3に記載された表面実装型電子部品アレイ。
  5. 素体と、前記素体上に配置された第1外部電極とを備える表面実装型電子部品アレイであって、
    前記素体は、第1主面と、前記第1主面とそれぞれ隣り合うと共に互いに対向する一対の第1側面及び第2側面とを有し、
    前記第1外部電極は、
    金属を主成分として含有すると共に前記第1主面上に形成された第1焼付電極層と、
    導電性材料を含有すると共に、前記第1焼付電極層の表面全体を覆い且つ前記第1側面、前記第1主面及び前記第2側面にわたって形成された第1樹脂電極層と、
    金属を主成分として含有すると共に前記第1樹脂電極層を覆うように形成された第1めっき層とを有し、
    前記第1樹脂電極層のうち前記第1主面側に位置する部分は、第1−1幅広部、第1−2幅広部及び第1幅狭部を含み、
    前記第1−1幅広部、前記第1幅狭部及び前記第1−2幅広部は、前記第1樹脂電極層の延在方向においてこの順に並んで配置されており、
    前記第1幅狭部の近傍には、前記第1主面に直交する方向における前記第1樹脂電極層の表面高さが前記第1樹脂電極層の延在方向において変化することで構成された第1段差が設けられていることを特徴とする表面実装型電子部品アレイ。
  6. 前記第1幅狭部の近傍には、前記第1樹脂電極層のうち前記第1主面側に位置する部分の厚みが前記第1樹脂電極層の延在方向において変化することにより、前記第1段差が構成されていることを特徴とする請求項5に記載された表面実装型電子部品アレイ。
  7. 前記第1幅狭部は、前記第1側面と前記第2側面との対向方向における前記第1主面の略中央に位置していることを特徴とする請求項5又は6に記載された表面実装型電子部品アレイ。
  8. 前記素体上に配置された第2外部電極を更に備え、
    前記素体は、前記第1側面及び前記第2側面とそれぞれ隣り合うと共に前記第1主面と対向する第2主面を更に有し、
    前記第2外部電極は、
    金属を主成分として含有すると共に前記第2主面上に形成された第2焼付電極層と、
    導電性材料を含有すると共に、前記第2焼付電極層の表面全体を覆い且つ前記第1側面、前記第2主面及び前記第2側面にわたって形成された第2樹脂電極層と、
    金属を主成分として含有すると共に前記第2樹脂電極層を覆うように形成された第2めっき層とを有し、
    前記第2樹脂電極層のうち前記第2主面側に位置する部分は、第2−1幅広部、第2−2幅広部及び第2幅狭部を含み、
    前記第2−1幅広部、前記第2幅狭部及び前記第2−2幅広部は、前記第2樹脂電極層の延在方向においてこの順に並んで配置されており、
    前記第2幅狭部の近傍には、前記第2主面に直交する方向における前記第2樹脂電極層の表面高さが前記第2樹脂電極層の延在方向において変化することで構成された第2段差が設けられていることを特徴とする請求項5〜7のいずれか一項に記載された表面実装型電子部品アレイ。
  9. 前記第2幅狭部の近傍には、前記第2樹脂電極層のうち前記第2主面側に位置する部分の厚みが前記第2樹脂電極層の延在方向において変化することにより、前記第2段差が構成されていることを特徴とする請求項8に記載された表面実装型電子部品アレイ。
  10. 前記第2幅狭部は、前記第1側面と前記第2側面との対向方向における前記第2主面の略中央に位置していることを特徴とする請求項8又は9に記載された表面実装型電子部品アレイ。
  11. 第1主面と、前記第1主面と隣り合う側面とを有する素体を用意する素体用意工程と、
    前記素体上に第1外部電極を形成する第1外部電極形成工程とを備え、
    前記第1外部電極形成工程は、
    金属を主成分として含有する導電ペーストを前記第1主面に塗布して焼付けることで第1焼付電極層を形成する第1−1工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを、前記第1焼付電極層の表面全体を覆い且つ前記第1主面及び前記側面にわたって塗布して加熱により硬化させることで第1樹脂電極層を形成する第1−2工程と、
    前記第1樹脂電極層を覆うように金属めっきを施すことで第1めっき層を形成する第1−3工程とを有しており、
    前記第1−2工程では、
    前記第1樹脂電極層のうち前記第1主面側に位置する部分が、第1−1幅広部、第1−2幅広部及び第1幅狭部を含み、
    前記第1−1幅広部、前記第1幅狭部及び前記第1−2幅広部が、前記第1樹脂電極層の延在方向においてこの順に並んで配置され、
    前記第1幅狭部の近傍に、前記第1樹脂電極層のうち前記第1主面側に位置する部分の前記第1主面に直交する方向における表面高さが前記側面から遠い側において前記側面に近い側よりも高くなっていることで構成された第1段差が位置するように前記第1樹脂電極層を形成することを特徴とする表面実装型電子部品アレイの製造方法。
  12. 前記第1−2工程は、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−1塗膜を前記第1主面上に形成する第1−1塗膜形成工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−2塗膜を前記第1主面上に形成する第1−2塗膜形成工程とを含み、
    前記第1−1塗膜は、前記側面から離れるにつれて幅狭となると共に薄肉となる先細部を有し、
    前記第1−2塗膜は、前記側面に近づくにつれて幅狭となると共に薄肉となる先細部を有しており、
    前記第1−1塗膜の前記先細部と前記第1−2塗膜の前記先細部とは接触しており、前記第1−1塗膜の前記先細部と前記第1−2塗膜の前記先細部とにより前記第1幅狭部及び前記第1段差が構成されていることを特徴とする請求項11に記載された表面実装型電子部品アレイの製造方法。
  13. 前記第1−2工程は、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−1塗膜を前記第1主面上に形成する第1−1塗膜形成工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−2塗膜を前記第1主面上に形成する第1−2塗膜形成工程とを含み、
    前記第1−1塗膜は、前記側面から離れるにつれて幅狭となると共に薄肉となる先細部を有し、
    前記第1−2塗膜は、前記側面に近づくにつれて幅狭となると共に薄肉となる先細部を有すると共に前記第1−1塗膜とは膜厚が異なっており、
    前記第1−1塗膜の前記先細部と前記第1−2塗膜の前記先細部とは接触しており、前記第1−1塗膜の前記先細部と前記第1−2塗膜の前記先細部とにより前記第1幅狭部及び前記第1段差が構成されていることを特徴とする請求項11に記載された表面実装型電子部品アレイの製造方法。
  14. 前記第1−2工程は、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−1塗膜を前記第1主面上に形成する第1−1塗膜形成工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−2塗膜を前記第1主面上に形成する第1−2塗膜形成工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第1−3塗膜を前記第1主面上に形成する第1−3塗膜形成工程とを含み、
    前記第1−1塗膜は、前記第1主面上において前記側面から離れる方向に延び、
    前記第1−2塗膜及び前記第1−3塗膜は、共に前記第1−1塗膜よりも幅広とされ、前記第1−1塗膜の延在方向において互いに離間するように配置されていると共に前記第1−1塗膜の幅方向において前記第1−1塗膜からはみ出るように前記第1−1塗膜と重なり合っており、
    前記第1−1塗膜のうち前記第1−2塗膜と前記第1−3塗膜との間に位置する部分により前記第1幅狭部が構成され、前記第1−1塗膜と前記第1−2塗膜との境界部分及び前記第1−1塗膜と前記第1−3塗膜との境界部分により前記第1段差が構成されていることを特徴とする請求項11に記載された表面実装型電子部品アレイの製造方法。
  15. 前記素体上に第2外部電極を形成する第2外部電極形成工程を更に備え、
    前記素体は、前記側面と隣り合う第2主面を更に有し、
    前記第2外部電極形成工程は、
    金属を主成分として含有する導電ペーストを前記第2主面に塗布して焼付けることで第2焼付電極層を形成する第2−1工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを、前記第2焼付電極層の表面全体を覆い且つ前記第2主面及び前記側面にわたって塗布して加熱により硬化させることで第2樹脂電極層を形成する第2−2工程と、
    前記第2樹脂電極層を覆うように金属めっきを施すことで第2めっき層を形成する第2−3工程とを有しており、
    前記第2−2工程では、
    前記第2樹脂電極層のうち前記第2主面側に位置する部分が、第2−1幅広部、第2−2幅広部及び第2幅狭部を含み、
    前記第2−1幅広部、前記第2幅狭部及び前記第2−2幅広部が、前記第2樹脂電極層の延在方向においてこの順に並んで配置され、
    前記第2幅狭部の近傍に、前記第2樹脂電極層のうち前記第2主面側に位置する部分の前記第2主面に直交する方向における表面高さが前記側面から遠い側において前記側面に近い側よりも高くなっていることで構成された第2段差が位置するように前記第2樹脂電極層を形成することを特徴とする請求項11〜14のいずれか一項に記載された表面実装型電子部品アレイの製造方法。
  16. 前記第2−2工程は、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−1塗膜を前記第2主面上に形成する第2−1塗膜形成工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−2塗膜を前記第2主面上に形成する第2−2塗膜形成工程とを含み、
    前記第2−1塗膜は、前記側面から離れるにつれて幅狭となると共に薄肉となる先細部を有し、
    前記第2−2塗膜は、前記側面に近づくにつれて幅狭となると共に薄肉となる先細部を有しており、
    前記第2−1塗膜の前記先細部と前記第2−2塗膜の前記先細部とは接触しており、前記第2−1塗膜の前記先細部と前記第2−2塗膜の前記先細部とにより前記第2幅狭部及び前記第2段差が構成されていることを特徴とする請求項15に記載された表面実装型電子部品アレイの製造方法。
  17. 前記第2−2工程は、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−1塗膜を前記第2主面上に形成する第2−1塗膜形成工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−2塗膜を前記第2主面上に形成する第2−2塗膜形成工程とを含み、
    前記第2−1塗膜は、前記側面から離れるにつれて幅狭となると共に薄肉となる先細部を有し、
    前記第2−2塗膜は、前記側面に近づくにつれて幅狭となると共に薄肉となる先細部を有すると共に前記第2−1塗膜とは膜厚が異なっており、
    前記第2−1塗膜の前記先細部と前記第2−2塗膜の前記先細部とは接触しており、前記第2−1塗膜の前記先細部と前記第2−2塗膜の前記先細部とにより前記第2幅狭部及び前記第2段差が構成されていることを特徴とする請求項15に記載された表面実装型電子部品アレイの製造方法。
  18. 前記第2−2工程は、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−1塗膜を前記第2主面上に形成する第2−1塗膜形成工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−2塗膜を前記第2主面上に形成する第2−2塗膜形成工程と、
    導電性材料及び熱硬化性樹脂材料を含有する導電樹脂ペーストを塗布して加熱により乾燥させることで、第2−3塗膜を前記第2主面上に形成する第2−3塗膜形成工程とを含み、
    前記第2−1塗膜は、前記第2主面上において前記側面から離れる方向に延び、
    前記第2−2塗膜及び前記第2−3塗膜は、共に前記第2−1塗膜よりも幅広とされ、前記第2−1塗膜の延在方向において互いに離間するように配置されていると共に前記第2−1塗膜の幅方向において前記第2−1塗膜からはみ出るように前記第1−1塗膜と重なり合っており、
    前記第2−1塗膜のうち前記第2−2塗膜と前記第2−3塗膜との間に位置する部分により前記第2幅狭部が構成され、前記第2−1塗膜と前記第2−2塗膜との境界部分及び前記第2−1塗膜と前記第2−3塗膜との境界部分により前記第2段差が構成されていることを特徴とする請求項15に記載された表面実装型電子部品アレイの製造方法。
JP2008084351A 2008-03-27 2008-03-27 表面実装型電子部品アレイ及びその製造方法 Active JP4946941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008084351A JP4946941B2 (ja) 2008-03-27 2008-03-27 表面実装型電子部品アレイ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008084351A JP4946941B2 (ja) 2008-03-27 2008-03-27 表面実装型電子部品アレイ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009239094A JP2009239094A (ja) 2009-10-15
JP4946941B2 true JP4946941B2 (ja) 2012-06-06

Family

ID=41252675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008084351A Active JP4946941B2 (ja) 2008-03-27 2008-03-27 表面実装型電子部品アレイ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4946941B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210090807A1 (en) * 2019-09-20 2021-03-25 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5811152B2 (ja) 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
JP2016219624A (ja) * 2015-05-21 2016-12-22 京セラ株式会社 積層型コンデンサおよびその実装構造体
US10074482B2 (en) * 2015-07-27 2018-09-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component having side face external electrode and method of producing the same
JP6910773B2 (ja) * 2016-09-16 2021-07-28 Tdk株式会社 電子部品
JP6942989B2 (ja) * 2017-03-29 2021-09-29 Tdk株式会社 電子部品
WO2018116665A1 (ja) 2016-12-20 2018-06-28 株式会社村田製作所 電子部品およびその製造方法
JP6965638B2 (ja) * 2017-08-31 2021-11-10 Tdk株式会社 電子部品
JP7003541B2 (ja) * 2017-09-28 2022-01-20 Tdk株式会社 電子部品及び電子部品装置
JP7192207B2 (ja) * 2017-11-28 2022-12-20 Tdk株式会社 電子部品
WO2019132017A1 (ja) * 2017-12-29 2019-07-04 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200316A (ja) * 1989-12-27 1991-09-02 Nec Kansai Ltd 電子部品の製造方法
JPH08115612A (ja) * 1994-10-13 1996-05-07 Murata Mfg Co Ltd 導電ペースト
JP3307234B2 (ja) * 1996-07-04 2002-07-24 株式会社村田製作所 セラミック電子部品
JP2000306757A (ja) * 1999-04-20 2000-11-02 Tdk Corp コイル部品
JP2004259991A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 積層セラミック部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210090807A1 (en) * 2019-09-20 2021-03-25 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US11721486B2 (en) * 2019-09-20 2023-08-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component having specified thickness ratio for different portions of external electrode

Also Published As

Publication number Publication date
JP2009239094A (ja) 2009-10-15

Similar Documents

Publication Publication Date Title
JP4946941B2 (ja) 表面実装型電子部品アレイ及びその製造方法
US10475584B2 (en) Electronic component mount structure, electronic component, and method for manufacturing electronic component
KR102242091B1 (ko) 적층 세라믹 콘덴서
US10964479B2 (en) Electronic component
JP6693125B2 (ja) 電子部品
US20190378654A1 (en) Multilayer ceramic electronic component
US10026556B2 (en) Electronic component
US10615327B2 (en) Monolithic ceramic electronic component
US9450556B2 (en) Thin film surface mount components
JP5082919B2 (ja) 電子部品の実装構造
US9892855B2 (en) Electronic component
US11062848B2 (en) Multilayer ceramic electronic component
US9418790B2 (en) Method for manufacturing a multilayer ceramic electronic component
JP4985485B2 (ja) 表面実装型電子部品及び電子部品の実装構造
US11367574B2 (en) Multilayer ceramic capacitor
US11335501B2 (en) Multilayer ceramic electronic component and method for producing the same
US10186381B2 (en) Composite electronic component and resistance element
KR20140046301A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP4853482B2 (ja) 表面実装型電子部品及び表面実装型電子部品アレイ
JP2021089924A (ja) 積層セラミック電子部品
JP2017199847A (ja) 積層セラミックコンデンサ
US20140238578A1 (en) Method for manufacturing monolithic ceramic electronic component
WO2024018719A1 (ja) 積層セラミック電子部品
KR20140128914A (ko) 적층 세라믹 전자부품의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4946941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150