JP2021089924A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】リフロー時において、樹脂成分を含む外部電極に対する加熱に起因する半田爆ぜを抑制しうる積層セラミック電子部品を提供する。【解決手段】本発明に係る積層セラミック電子部品としての積層セラミックコンデンサ１０は、積層体１２と、積層体１２の両端面に外部電極２４とを備える。外部電極２４は、下地電極層２６と、下地電極層２６上に配置される樹脂電極層２８と、樹脂電極層２８上に配置される下層めっき層３０と、下層めっき層３０上に配置される上層めっき層３２と、を有する。下層めっき層３０の一部には空孔３４が形成され、上層めっき層３２の一部には、空孔３６が形成されている。【選択図】図２

Description

本発明は、積層セラミック電子部品に関する。

近年、積層セラミックコンデンサに代表される積層セラミック電子部品は、従来に比べて過酷な環境下で使用されるようになってきている。
たとえば、携帯電話や携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミック電子部品として、たとえば、積層セラミックコンデンサは、落下などの衝撃に耐えることが求められる。具体的には、積層セラミックコンデンサは、落下などの衝撃を受けても、実装基板から脱落せず、クラックが生じないようにする必要がある。また、ＥＣＵなどの車載機器に用いられる積層セラミックコンデンサは、熱サイクルなどの衝撃に耐えることが求められる。具体的には、積層セラミックコンデンサは、熱サイクルを受けて実装基板が線膨張・収縮することにより発生するたわみ応力や外部電極にかかる引張り応力が、積層体の強度を上回ると積層体にクラックが生じさせるので、それらの応力を受けても、クラックが生じないようにする必要がある。

これを受けて、積層セラミックコンデンサの外部電極に熱硬化性導電樹脂ペーストを用いることが提案されている。たとえば、特許文献１では、従来の電極層とＮｉめっきとの間に、エポキシ系熱硬化性樹脂層を形成し、厳しい環境下でも積層体にクラックが入らないような対策が行われている（たわみ耐性の向上）。
このような構成においては、落下時の衝撃による応力や、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力が発生した際、実装基板に伝わる応力（実装基板のゆがみ）を、エポキシ系熱硬化性樹脂層の先端を基点として電極層とエポキシ系熱硬化性樹脂層との間で剥離させることで応力を逃がし、積層体にクラックが生じることを抑制する設計となっている。

特開平１１−１６２７７１号公報

しかしながら、一般的に、熱硬化性の樹脂を含む積層セラミックコンデンサにおいては、樹脂成分に含まれている水分や樹脂成分そのものが、積層セラミックコンデンサを実装基板にリフロー時の加熱によって気化／分解され、そこで発生したガスが外部電極中の内圧を上昇させることがある。その結果、めっき層の薄膜部が破壊され、外部電極外にガスが噴出する現象が生じることがある。また、この際、リフロー時において、積層セラミックコンデンサを実装する際に使用する溶融した半田や、溶融した外部電極のめっき層が、ガスの噴出と同時に外部電極外に噴出することがある（いわゆる半田爆ぜ）。

それゆえに、この発明の主たる目的は、リフロー時において、樹脂成分を含む外部電極に対する加熱に起因する半田爆ぜを抑制しうる積層セラミック電子部品を提供することである。

この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面及び第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、複数のセラミック層上に配置され、第１の端面に露出する第１の内部電極層と、複数のセラミック層上に配置され、第２の端面に露出する第２の内部電極層と、第１の内部電極層に接続され、第１の端面上に配置される第１の外部電極と、第２の内部電極層に接続され、第２の端面上に配置される第２の外部電極と、を有する積層セラミック電子部品において、第１の外部電極および第２の外部電極は、熱硬化性樹脂および金属成分を含む樹脂電極層と、樹脂電極層上に配置される下層めっき層と、下層めっき層上に配置される上層めっき層と、を含み、下層めっき層の一部および上層めっき層の一部には、空孔が形成されている、積層セラミック電子部品である。

この発明によれば、リフロー時において、樹脂成分を含む外部電極に対する加熱に起因する半田爆ぜを抑制しうる積層セラミック電子部品を提供することができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。 （ａ）はこの発明にかかる積層セラミックコンデンサを示す図１の線ＩＩ−ＩＩにおける断面図であり、（ｂ）はａ部拡大図である。 この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ−ＩＩＩにおける断面図である。 （ａ）は、この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が２つに分割された構造を示す図１の線ＩＩ−ＩＩにおける断面図であり、（ｂ）は、この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が３つに分割された構造を示す図１の線ＩＩ−ＩＩにおける断面図であり、（ｃ）は、この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が４つに分割された構造を示す図１の線ＩＩ−ＩＩにおける断面図である。 下層めっき層に形成される空孔を示す画像である。 上層めっき層に形成される空孔を示す画像である。 この発明にかかる積層セラミックコンデンサの実装構造の一例を示す断面図である。

１．積層セラミック電子部品
この発明の積層セラミック電子部品の例として、積層セラミックコンデンサについて説明する。図１は、この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２（ａ）はこの発明にかかる積層セラミックコンデンサを示す図１の線ＩＩ−ＩＩにおける断面図であり、図２（ｂ）はａ部拡大図である。図３は、この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ−ＩＩＩにおける断面図である。

図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。

積層体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。

セラミック層１４の枚数は、外層も含み、１５枚以上２０００枚以下であることが好ましい。

積層体１２は、第１の主面１２ａと第２の主面１２ｂとを結ぶ積層方向ｘにおいて、内部電極層１６同士が対向する有効層部１５ａと、最も第１の主面１２ａに近い内部電極層１６と第１の主面１２ａとの間に位置する第１の外層部１５ｂと、最も第２の主面１２ｂに近い内部電極層１６と第２の主面１２ｂとの間に位置する第２の外層部１５ｃと、を有する。
第１の外層部１５ｂは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。
第２の外層部１５ｃは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電競争１６との間に位置する複数枚のセラミック層１４の集合体である。
第１の外層部１５ｂと第２の外層部１５ｃに挟まれた領域が有効層部１５ａである。

積層体１２の寸法は、特に限定されないが、長さ方向ｚの寸法は、０．１５ｍｍ以上４．５５ｍｍ以下、幅方向ｙの寸法は、０．０５ｍｍ以上３．２５ｍｍ以下、積層方向ｘの寸法は、０．０５ｍｍ以上２．５５ｍｍ以下であることが好ましい。

セラミック層１４は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、またはＣａＺｒＯ₃などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。

なお、積層体１２に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。

焼成後のセラミック層１４の厚みは、０．５μｍ以上１０．０μｍ以下であることが好ましい。

積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、実装面に対して平行になるように配置されていてもよく、垂直になるように配置されていてもよい。

第１の内部電極層１６ａは第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し第１の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。

第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層１６ａの第１の引出電極部２０ａと第２の内部電極層１６ｂの第２の引出電極部２０ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層１６ａの第１の対向電極部１８ａの幅と第１の内部電極層１６ａの第１の引出電極部２０ａの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。同様に、第２の内部電極層１６ｂの第２の対向電極部１８ｂの幅と第２の内部電極層１６ｂの第２の引出電極部２０ｂの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。

積層体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（Ｗギャップ）２２ａを含む。さらに、積層体１２は、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（Ｌギャップ）２２ｂを含む。

内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ−Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極層１６さらに、セラミック層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。

内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６の枚数は、１５枚以上２０００枚以下であることが好ましい。

積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。なお、第１の外部電極２４ａは、積層体１２の第１の端面１２ｅのみに形成されていてもよい。

第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。なお、第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆのみに形成されていてもよい。

積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとがセラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。

なお、図４に示すように、内部電極層１６として、第１の内部電極層１６ａおよび第２の内部電極層１６ｂに加えて、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層１６ｃが設けられ、浮き内部電極層１６ｃによって、対向電極部１８ｃが複数に分割された構造としてもよい。たとえば、図４（ａ）に示すような２連、図４（ｂ）に示すような３連、図４（ｃ）に示すような４連構造であり、４連以上の構造でもよいことは言うまでもない。このように、対向電極部１８ｃを複数個に分割した構造とすることによって、対向する内部電極層１６ａ、１６ｂ、１６ｃ間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサの高耐圧化を図ることができる。

第１の外部電極２４ａおよび第２の外部電極２４ｂは、金属成分のみあるいは金属成分およびガラス成分を含む下地電極層２６と、下地電極層２６を覆うように配置された熱硬化性樹脂および金属成分を含む樹脂電極層２８と、樹脂電極層２８を覆うように配置された下層めっき層３０と、下層めっき層３０を覆うように配置された上層めっき層３２とを含む。

樹脂電極層２８と積層体１２との間に下地電極層２６が配置されることで、内部電極層１６と外部電極２４との接合を樹脂電極層２８だけでなく下地電極層２６においても確保することができる。また、ガラス成分を含む下地電極層２６を設けることにより、両端面１２ｅ，１２ｆより露出する内部電極層１６の露出部から水分が浸入することを防ぐことができ、耐湿信頼性を確保することができる。これは、下地電極層２６に含まれるガラス成分が溶融して、内部電極層１６の露出部を封止する作用があるためである。
なお、外部電極２４において、下地電極層２６は、必ずしも配置されていなくてもよい。

下地電極層２６は、第１の下地電極層２６ａおよび第２の下地電極層２６ｂを有する。
第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
なお、第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。

第１の端面１２ｅに位置する第１の下地電極層２６ａおよび第２の端面１２ｆに位置する第２の下地電極層２６ｂの積層方向中央部におけるそれぞれの厚みは、１５μｍ以上１６０μｍ以下であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に下地電極層２６を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂである長さ方向ｚの中央部におけるそれぞれの厚みは、５μｍ以上４０μｍ以下程度であることが好ましい。

下地電極層２６は、金属成分およびガラス成分を含む。下地電極層２６の金属成分としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、下地電極層２６のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、ＡｌおよびＬｉ等から選ばれる少なくとも１つを含む。下地電極層２６は、複数層であってもよい。下地電極層２６は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、セラミック層１４および内部電極層１６と同時に焼成したものでもよく、セラミック層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。なお、ガラスの代わりに誘電体材料を用いてもよく、ガラスの代わりに誘電体材料を用いる場合には、下地電極層２６はセラミック層１４および内部電極層１６と同時に焼成することが好ましい。

樹脂電極層２８は、第１の樹脂電極層２８ａおよび第２の樹脂電極層２８ｂを有する。
第１の樹脂電極層２８ａは、第１の下地電極層２６ａを覆うように配置される。具体的には、第１の樹脂電極層２８ａは、第１の下地電極層２６ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２６ａの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第１の樹脂電極層２８ａは、第１の端面１２ｅに配置される第１の下地電極層２６ａの表面のみに配置されてもよく、第１の端面１２ｅに配置される第１の下地電極層２６ａの表面、ならびに第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに配置される第１の下地電極層２６ａの表面の一部を覆うように配置されていてもよい。
第２の樹脂電極層２８ｂは、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２の樹脂電極層２８ｂは、第２の下地電極層２６ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２６ｂの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２の樹脂電極層２８ｂは、第２の端面１２ｆに配置される第２の下地電極層２６ｂの表面のみに配置されてもよく、第２の端面１２ｆに配置される第２の下地電極層２６ｂの表面、ならびに第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに配置される第２の樹脂電極層２８ｂの表面の一部を覆うように配置されていてもよい。

第１の端面１２ｅに位置する第１の下地電極層２６ａおよび第２の端面１２ｆに位置する第２の下地電極層２６ｂの積層方向中央部におけるそれぞれの樹脂電極層２８の厚みは、たとえば、５μｍ以上１５０μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に下地電極層２６を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂである長さ方向の中央部におけるそれぞれの樹脂電極層２８の厚みは、５μｍ以上１０μｍ以下程度であることが好ましい。

樹脂電極層２８は、熱硬化性樹脂および金属成分を含む。
樹脂電極層２８は、熱硬化性樹脂を含むため、たとえば、めっき膜や金属成分とガラス成分の焼成物からなる下地電極層２６よりも柔軟性に富んでいる。このため、実装基板にたわみ応力が加わり、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、樹脂電極層２８が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。

樹脂電極層２８に含まれる金属成分としては、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉を用いることが好ましい。また、Ｃｕ、Ｎｉに酸化防止処理を施したものを使用することもできる。

なお、樹脂電極層２８に含まれる金属成分としてＡｇの導電性金属粉を用いることは、Ａｇが金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いため、好ましい。なお、樹脂電極層２８に含まれる金属としてＡｇコーティングされた金属を用いることは、上記のＡｇの特性を保ちつつ、母材の金属を安価なものにすることが可能になるため、好ましい。

また、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉を使用することもできる。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には、金属粉としてＡｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはこれらの合金粉を用いることが好ましい。

樹脂電極層２８に含まれる金属成分は、樹脂電極全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。

樹脂電極層２８に含まれる金属成分の形状は、特に限定されない。導電性フィラーは、球状、扁平状、針状等であってもよい。また、それらが混合されていてもよい。
樹脂電極層２８に含まれる金属成分の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、例えば、０．３μｍ以上１０μｍ以下程度であってもよい。

樹脂電極層２８に含まれる金属は、主に、樹脂電極層２８の通電性を担う。具体的には、導電性フィラー同士が接触することにより、樹脂電極層２８の内部に通電経路が形成される。

樹脂電極層２８の樹脂としては、たとえば、エポキシ樹脂、フェノキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂の一つである。
また、樹脂電極層２８には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。

樹脂電極層２８に含まれる樹脂は、樹脂電極層全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。

下層めっき層３０は、第１の下層めっき層３０ａおよび第２の下層めっき層３０ｂを有する。
第１の下層めっき層３０ａは、第１の樹脂電極層２８ａを覆うように配置される。具体的には、第１の下層めっき層３０ａは、第１の樹脂電極層２８ａの表面の第１の端面１２ｅに配置され、第１の樹脂電極層２８ａの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第１の下層めっき層３０ａは、第１の端面１２ｅに配置される第１の下地電極層２６ａの表面のみに配置されてもよい。
第２の下層めっき層３０ｂは、第２の樹脂電極層２８ｂを覆うように配置される。具体的には、第２の下層めっき層３０ｂは、第２の樹脂電極層２８ｂの表面の第２の端面１２ｆに配置され、第２の樹脂電極層２８ｂの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２の下層めっき層３０ｂは、第２の端面１２ｆに配置される第２の下地電極層２６ｂの表面のみに配置されてもよい。

第１の端面１２ｅに位置する第１の下層めっき層３０ａおよび第２の端面１２ｆに位置する第２の下層めっき層３０ｂの積層方向中央部におけるそれぞれの厚みは、たとえば、２μｍ以上１５μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に位置する第１の下層めっき層３０ａおよび第２の下層めっき層３０ｂである長さ方向ｚの中央部におけるそれぞれの厚みは、２μｍ以上１５μｍ以下程度であることが好ましい。

下層めっき層３０としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
本実施の形態では、下層めっき層３０は、Ｎｉめっき層として形成される。下層めっき層３０が、Ｎｉめっき層として形成され、樹脂電極層２８の表面を覆うように設けられることで、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田によって樹脂電極層２８や下地電極層２６が侵食されることを防止することができる。なお、下層めっき層３０は、複数層により形成されていてもよい。

上層めっき層３２は、第１の上層めっき層３２ａおよび第２の上層めっき層３２ｂを有する。
第１の上層めっき層３２ａは、第１の下層めっき層３０ａを覆うように配置される。具体的には、第１の上層めっき層３２ａは、第１の下層めっき層３０ａの表面の第１の端面１２ｅに配置され、第１の下層めっき層３０ａの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第１の上層めっき層３２ａは、第１の端面１２ｅに配置される第１の下地電極層２６ａの表面のみに配置されてもよい。
第２の上層めっき層３２ｂは、第２の下層めっき層３０ｂを覆うように配置される。具体的には、第２の上層めっき層３２ｂは、第２の下層めっき層３０ｂの表面の第２の端面１２ｆに配置され、第２の下層めっき層３０ｂの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２の上層めっき層３２ｂは、第２の端面１２ｆに配置される第２の下地電極層２６ｂの表面のみに配置されてもよい。

第１の端面１２ｅに位置する第１の上層めっき層３２ａおよび第２の端面１２ｆに位置する第２の上層めっき層３２ｂの積層方向中央部におけるそれぞれの厚みは、たとえば、２μｍ以上１５μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に位置する第１の上層めっき層３２ａおよび第２の上層めっき層３２ｂである長さ方向ｚの中央部におけるそれぞれの厚みは、２μｍ以上１５μｍ以下程度であることが好ましい。

上層めっき層３２としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
本実施の形態では、上層めっき層３２は、Ｓｎめっき層として形成される。上層めっき層３２が、Ｓｎめっき層として形成され、下層めっき層３０の表面を覆うように設けられることで、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。なお、なお、上層めっき層３２は、複数層により形成されていてもよい。

なお、本実施の形態にかかる外部電極２４では、めっき層として、下層めっき層３０および上層めっき層３２が２層に形成されているが、これに限るものではなく、下層めっき層３０のみが形成されていてもよく、上層めっき層３２のみが形成されていてもよい。

図５に示すように、下層めっき層３０の一部には空孔３４が形成され、図６に示すように、上層めっき層３２の一部には空孔３６が形成されている。
下層めっき層３０の一部に形成される空孔３４および上層めっき層３２の一部に形成される空孔３６の位置は、同じ位置に形成されていることが好ましい。しかしながら、下層めっき層３０の一部に形成される空孔３４および上層めっき層３２の一部に形成される空孔３６の位置は、部分的に異なる位置に形成されていてもよい。図２（ｂ）には、下層めっき層３０の一部に形成される空孔３４の位置と、上層めっき層３２の一部に形成される空孔３６の位置とが同じ位置の場合と異なる位置に形成される場合とが混在している。

下層めっき層３０の一部に形成される空孔３４および上層めっき層３２の一部に形成される空孔３６の直径の最大部は、０．５μｍ以上であることが好ましい。これにより、脂層電極層２８中に存在する樹脂成分や、樹脂に含まれている水分が積層セラミックコンデンサ１０を実装基板にリフロー実装する際に気化／分解され、ガスが発生したとしても、ガスが空孔３４および空孔３６から外部電極２４から外に順次放出されやすくなるため、本発明の効果をより顕著なものにすることが可能となる。

なお、本実施の形態にかかる下層めっき層３０の一部に形成される空孔３４および上層めっき層３２の一部に形成される空孔３６の直径の最大部とは、たとえば、それぞれの空孔の形状が楕円のような形状の場合は、もっとも長い部分（長軸）の長さをいう。

下層めっき層３０の一部に形成される空孔３４および上層めっき層３２の一部に形成される空孔３６は、第１の端面１２ｅまたは第２の端面１２ｆの面積に対して、０．１％以上３０％以下の面積を有することが好ましい。これにより、リフローの加熱時に、気化したガスが順次放出され、外部電極２４内の圧力上昇が起こりにくくなり、ガスが高圧で外部電極２４から外に噴出されることを抑制することができる。下層めっき層３０の一部に形成される空孔３４および上層めっき層３２の一部に形成される空孔３６が、第１の端面１２ｅまたは第２の端面１２ｆに対して０．１％よりも少ない場合は、リフロー加熱時に樹脂電極層２８で発生するガスを放出しきれず、はんだ爆ぜを抑制する効果が十分に得られない。一方、下層めっき層３０の一部に形成される空孔３４および上層めっき層３２の一部に形成される空孔３６が、第１の端面１２ｅまたは第２の端面１２ｆに対して３０％よりも多い場合は、リフロー時に濡れ上がる半田の量が少なくなるため、積層セラミックコンデンサ１０の実装基板に対する固着力が不十分となり、積層セラミックコンデンサ１０が実装基板から外れるなどの不具合の発生が懸念される。

上層めっき層３２の一部に形成される空孔３６の直径は、１０μｍ以上であることが好ましい。これにより、図７に示すように、仮にリフロー時において、積層セラミックコンデンサ１０を、ランド電極４０の表面に配置された実装基板４２に実装する際に使用する溶融した半田５０が外部電極２４に濡れ上がったとしても、空孔３６を避けるように半田５０が外部電極２４の表面に対して濡れ上がるようになるため、仮に多少のガスの噴出が生じたとしても、空孔３６上には半田成分が存在しないため、外部電極２４の表面から外に半田５０が飛散することが抑制することが可能となる。

また、下層めっき層３０の一部に形成される空孔３４および上層めっき層３２の一部に形成される空孔３６は、第１の端面１２ｅまたは第２の端面１２ｆの面積に対して、１０％以上３０％以下の面積を有することがより好ましい。これにより、半田で被覆される電極面積が減少するため、半田が噴出する確率を低減する効果を得ることができる。

積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２０ｍｍ以上４．６０ｍｍ以下、幅方向ｙのＷ寸法が０．１０ｍｍ以上３．３０ｍｍ以下、積層方向ｘのＴ寸法が０．１０ｍｍ以上２．６ｍｍ以下であることが好ましい。

図１に示す積層セラミックコンデンサ１０では、下層めっき層３０の一部に空孔３４が存在し、そして上層めっき層３２の一部に空孔３６が存在することで、樹脂電極層２８中に存在する樹脂成分や、樹脂に含まれている水分が積層セラミックコンデンサ１０を実装基板にリフロー実装する際に、気化／分解され、ガスが発生したとしても、ガスが空孔３４および空孔３６から外部電極２４から外へ順次放出される。
従って、外部電極２４の内部の圧力の上昇が起こりにくくなり、ガスが高圧で外部電極２４から外に噴出されることを抑制することができる。その結果、リフロー時において、積層セラミックコンデンサ１０を実装する際に使用する溶融した半田や、溶融した積層セラミックコンデンサ１０のめっきが、外部電極２４から外に噴出されることも抑制することができる。

また、上層めっき層３２に空孔３６が存在することで、仮に、リフロー時において、積層セラミックコンデンサ１０を実装する際に使用する溶融した半田が外部電極２４の表面に濡れ上がったとしても、空孔３６を避けるように半田が外部電極２４の表面を濡れ上がるようになるため、仮に、多少のガスの噴出が生じたとしても、空孔３６上に半田成分が存在しないため、外部電極２４から外に半田が噴出することを抑制することが可能となる。また、半田自体の濡れ上がり量が抑制され、半田で被覆される電極面積が減少するため、半田が噴出する確率が低減する効果もある。
以上のことから、本発明にかかる積層セラミックコンデンサ１０では、半田爆ぜを抑制することができる。

２．積層セラミックコンデンサの製造方法
次に、積層セラミック電子部品である積層セラミックコンデンサの製造方法について説明する。

まず、セラミック粉末を含むセラミックペーストを、たとえば、スクリーン印刷法などによりシート状に塗布し、乾燥させることにより、セラミックグリーンシートが作製される。

次に、内部電極形成用の導電ペーストが準備され、セラミックグリーンシートの上に、内部電極形成用の導電ペーストを、たとえば、スクリーン印刷法やグラビア印刷などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとが用意される。

なお、セラミックペーストや、内部電極形成用の導電ペーストには、たとえば、公知の有機バインダや溶媒が含まれていてもよい。

続いて、内部電極形成用導電パターンが形成されていない外層用のセラミックグリーンシートが所定枚数積層され、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートが順次積層され、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体が作製される。この時、内部電極形成用導電パターンが印刷されているセラミックグリーンシートは、内部電極形成用導電パターンの引き出し部が互い違いになるように複数枚積層されて、積層シートが作製される。

この積層シートは、静水圧プレスなどの手段により積層方向に圧着させて、積層ブロックが作製される。

その後、積層ブロックが所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。

続いて、切り出された生の積層体チップが焼成され、積層体の内部に第１の内部電極層および第２の内部電極層が配され、第１の内部電極層が第１の端面に引き出され、第２の内部電極層が第２の端面に引き出された積層体が生成される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極形成用導電ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。

次に、下地電極層２６が形成される。まず、焼成後の積層体チップの両端面に外部電極用導電性ペーストを塗布し、焼き付け、第１の外部電極２４ａの第１の下地電極層２６ａおよび第２の外部電極２４ｂの第２の下地電極層２６ｂとして焼き付け層が形成される。焼き付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを、たとえば、ディッピングなどの方法により、塗布し、その後、焼き付け処理を行い、下地電極層２６として焼き付け層を形成する。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。

続いて、下地電極層２６を覆うように熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、樹脂電極層２８が形成される。この時の熱処理時の雰囲気は、Ｎ₂雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。

その後、樹脂電極層２８の表面に、下層めっき層３０が形成され、下層めっき層３０の表面に上層めっき層３２が形成されることによって、外部電極２４が形成される。図１に示す積層セラミックコンデンサ１０は、樹脂電極層２８上に形成される下層めっき層３０として、Ｎｉめっき層が形成され、上層めっき層３２としてＳｎめっき層が形成される。下層めっき層３０および上層めっき層３２の形成方法としては、電解めっき法、もしくは無電解めっき法などによって形成される。電解めっき法により下層めっき層３０に空孔３４を形成する、および上層めっき層３２に空孔３６を形成するには、電解めっき法でのめっき時の温度、電流値、時間、樹脂電極層２８の表面処理を好適化することによって、空孔３４，３６を形成することができる。また、無電解めっき法により下層めっき層３０に空孔３４を形成する、および上層めっき層３２に空孔３６を形成するには、無電解めっき法でのめっき時の温度、電流値、時間、樹脂電極層２８の表面処理を好適化して調整することによって、空孔３４，３６を形成することができる。

上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。

なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。

１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ セラミック層
１５ａ 有効層部
１５ｂ 第１の外層部
１５ｃ 第２の外層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１６ｃ 浮き内部電極層
１８ａ 第１の対向電極部
１８ｂ 第２の対向電極部
１８ｃ 対向電極部
２０ａ 第１の引出電極部
２０ｂ 第２の引出電極部
２２ａ 側部（Ｗギャップ）
２２ｂ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ 下地電極層
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２８ 樹脂電極層
２８ａ 第１の樹脂電極層
２８ｂ 第２の樹脂電極層
３０ 下層めっき層
３０ａ 第１の下層めっき層
３０ｂ 第２の下層めっき層
３２ 上層めっき層
３２ａ 第１の上層めっき層
３２ｂ 第２の上層めっき層
３４ 下層めっき層に形成される空孔
３６ 上層めっき層に形成される空孔
４０ ランド電極
４２ 実装基板
５０ 半田
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向

Claims (7)

1. 積層された複数のセラミック層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面及び第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
   前記複数のセラミック層上に配置され、前記第１の端面に露出する第１の内部電極層と、
   前記複数のセラミック層上に配置され、前記第２の端面に露出する第２の内部電極層と、
   前記第１の内部電極層に接続され、前記第１の端面上に配置される第１の外部電極と、
   前記第２の内部電極層に接続され、前記第２の端面上に配置される第２の外部電極と、
   を有する積層セラミック電子部品において、
   前記第１の外部電極および前記第２の外部電極は、熱硬化性樹脂および金属成分を含む樹脂電極層と、前記樹脂電極層上に配置される下層めっき層と、前記下層めっき層上に配置される上層めっき層と、を含み、
   前記下層めっき層の一部および前記上層めっき層の一部には、空孔が形成されている、積層セラミック電子部品。
2. 前記下層めっき層の一部および前記上層めっき層の一部に形成される空孔の直径の最大部の長さは、０．５μｍ以上であることを特徴とする、請求項１に記載の積層セラミック電子部品。
3. 前記下層めっき層の一部および前記上層めっき層の一部に形成される空孔は、前記第１の端面または前記第２の端面の面積に対して、０．１％以上３０％以下の面積を有する、請求項１または請求項２に記載の積層セラミック電子部品。
4. 前記下層めっき層の一部に形成される空孔の直径は、１０μｍ以上であることを特徴とする、請求項１ないし請求項３のいずれかに記載の積層セラミック電子部品。
5. 前記下層めっき層の一部に形成される空孔は、前記第１の端面または前記第２の端面の面積に対して、１０％以上３０％以下の面積を有する、請求項１ないし請求項４のいずれかに記載の積層セラミック電子部品。
6. 前記上層めっき層はＮｉめっき層であり、前記下層めっき層はＳｎめっき層である、請求項１ないし請求項５のいずれかに記載の積層セラミック電子部品。
7. 前記樹脂電極層と前記積層体との間には、金属成分とガラス成分とを含む下地電極層が配置される、請求項１ないし請求項６のいずれかに記載の積層セラミック電子部品。

Images