KR20140058371A - 적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 및 적층 세라믹 전자부품의 방향 식별방법 - Google Patents

적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 및 적층 세라믹 전자부품의 방향 식별방법 Download PDF

Info

Publication number
KR20140058371A
KR20140058371A KR1020130133024A KR20130133024A KR20140058371A KR 20140058371 A KR20140058371 A KR 20140058371A KR 1020130133024 A KR1020130133024 A KR 1020130133024A KR 20130133024 A KR20130133024 A KR 20130133024A KR 20140058371 A KR20140058371 A KR 20140058371A
Authority
KR
South Korea
Prior art keywords
electrode portion
electronic component
electrode
multilayer ceramic
wraparound
Prior art date
Application number
KR1020130133024A
Other languages
English (en)
Other versions
KR101509150B1 (ko
Inventor
타카시 사와다
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140058371A publication Critical patent/KR20140058371A/ko
Application granted granted Critical
Publication of KR101509150B1 publication Critical patent/KR101509150B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0084—Containers and magazines for components, e.g. tube-like magazines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Abstract

방향을 식별하는 것이 가능한 적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 실장된 적층 세라믹 전자부품의 방향을 확실하게 식별하는 전자부품의 방향 식별방법을 제공한다.
세라믹 소체(10)를 주회하는 측면외부전극(31)을, 세라믹 소체의 제1 및 제2 측면(11, 12)에 형성된 측면전극부(A1)와, 측면전극부(A1)로부터 제3 및 제4 측면(13, 14)의 일부에 랩 어라운드하도록 형성된 랩 어라운드 전극부(A2)를 가지는 제1 전극부(A)와, 제3 및 제4 측면에 형성된 측면전극부(B1)와, 측면전극부(B1)로부터 제1 및 제2 측면의 일부에 랩 어라운드하도록 형성된 랩 어라운드 전극부(B2)를 가지는 제2 전극부(B)를 구비한 구성으로 하고, 랩 어라운드 전극부(A2)와 랩 어라운드 전극부(B2)에 외부에서 양자를 식별할 수 있는 외관구성을 부여한다.

Description

적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 및 적층 세라믹 전자부품의 방향 식별방법{LAMINATED CERAMIC ELECTRONIC COMPONENT, MANUFACTURING METHOD THEREFOR, SERIAL TAPING ELECTRONIC COMPONENT, MANUFACTURING METHOD THEREFOR, AND DIRECTION IDENTIFICATION METHOD FOR LAMINATED CERAMIC ELECTRONIC COMPONENT}
본 발명은 적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 및 적층 세라믹 전자부품의 방향 식별방법에 관한 것이다.
대표적인 적층 세라믹 전자부품 중 하나로 적층 세라믹 콘덴서가 있다. 그리고 이러한 적층 세라믹 콘덴서에 있어서 소형화와 대용량화를 양립하기 위해서는 두께(적층방향의 치수) T와, 폭 W를 대략 같은 사각기둥 구조로 하는 것이 유효하다.
또 적층 세라믹 콘덴서에는, 예를 들면 도 11에 도시하는 바와 같이 콘덴서 본체(세라믹 소체)(101)의 외표면에 한 쌍의 단부(端部)측 외부전극(예를 들어 신호용 단자전극)(102a, 102b)과, 세라믹 소체(101)를 주회(周回)하는 띠(帶)형상의 측면외부전극(예를 들어 그라운드용 단자전극)(103)을 구비한 구조를 가지는 칩 형상의 3단자형 적층 세라믹 콘덴서가 알려져 있다(특허문헌 1 참조).
그런데 적층 세라믹 콘덴서를 회로 기판 등의 실장 대상 위에 실장할 경우, 내부전극의 방향(예를 들면 내부전극의 주면(主面)의 방향이 실장면에 대하여 평행인지 수직인지)을 조정하여 실장하거나, 실장된 상태의 내부전극의 방향을 인식할 수 있는 편이 바람직한 경우가 있다.
그러나 사각기둥 구조로 하면, 외부에서 그 형상을 관찰하여 내부전극의 방향을 식별하는 것이 어려워진다. 또 주회하는 띠형상의 측면외부전극을 구비한 상술한 도 11의 3단자형 적층 세라믹 콘덴서의 경우도 마찬가지로 외부에서 관찰하여 내부전극의 방향을 식별하는 것은 곤란하다.
그러므로 외부에서 관찰하여 내부전극의 방향을 식별하는 것이 아니라, 자력에 의해 적층 세라믹 콘덴서의 방향을 조정하는 기술이 개발되어 있다(특허문헌 2 및 특허문헌 3 참조).
그러나 특허문헌 2, 3의 기술은 일반적인 2단자 구조의 적층 세라믹 콘덴서를 상정한 것으로서, 도 11에 도시한 바와 같은 세라믹 소체(101)의 측면을 주회하는 띠형상의 측면외부전극(103)을 구비하는 적층 세라믹 콘덴서에 적용한 경우에는 높은 정밀도로 적층 세라믹 콘덴서의 방향을 조정하는 것이 어려운 것이 실정이다.
즉, 자력에 의한 방향정렬은 특허문헌 3의 단락 0008~0010에 기재되어 있는 바와 같이 자석이 의해 발생하는 자력선이 자성체(Ni 등)로 이루어지는 내부전극을 통과할 때의 자속밀도의 차이에 의해 시행된다. 그러나 세라믹 소체의 측면을 주회하는 띠형상의 측면외부전극을 구비하는 적층 세라믹 콘덴서의 경우, 측면외부전극에는 보통 Ni의 도금이 됨으로써 세라믹 소체의 측면을 자성체가 주회하게 되기 때문에 내부전극의 방향으로 의한 자속밀도의 차이가 작아져서 자력에 의한 방향정렬의 정밀도가 저하되게 된다.
일본국 공개특허공보 2001-57311호 일본국 공개특허공보 2005-217136호 일본국 특허공보 제3430854호
본 발명은 상기 과제를 해결하는 것이며, 세라믹 소체의 측면을 주회하도록 형성된 띠형상의 외부전극을 가지는 적층 세라믹 전자부품으로서, 내부전극의 방향을 식별하는 것이 가능한 적층 세라믹 전자부품, 그 제조방법, 본 발명의 적층 세라믹 전자부품을 캐리어 테이프의 캐비티(cavities)에 수용한 연속 테이핑 전자부품, 그 제조방법, 및 외부에서의 관찰에 의해 적층 세라믹 전자부품의 방향을 식별 가능한 적층 세라믹 전자부품의 방향 식별방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서 본 발명의 제1 적층 세라믹 전자부품은,
적층된 복수의 세라믹층을 포함하고, 서로 대향하는 제1 및 제2 단면(端面)과, 상기 제1 및 제2 단면을 연결하는 각각 서로 대향하는 제1 및 제2 측면 그리고 제3 및 제4 측면을 가지고, 단면이 대략 정방형인 각기둥 구조의 세라믹 소체와,
상기 세라믹 소체의 내부에 배치되어, 제1 및 제2 측면에 인출된 복수의 내부전극과,
상기 세라믹 소체를 주회하도록 상기 세라믹 소체의 제1~제4 측면에 형성되어, 제1 및 제2 측면에 인출된 상기 내부전극과 접속하는 띠형상의 측면외부전극을 포함하고,
상기 세라믹 소체를 주회하는 상기 측면외부전극은 상기 세라믹 소체의 제1 및 제2 측면에 형성된 측면전극부(A1)와, 상기 측면전극부(A1)로부터 제3 및 제4 측면의 일부에 랩 어라운드(wrap around)하도록 형성된 랩 어라운드 전극부(A2)를 가지는 제1 전극부(A)와, 제3 및 제4 측면에 형성된 측면전극부(B1)와, 상기 측면전극부(B1)로부터 제1 및 제2 측면의 일부에 랩 어라운드하도록 형성된 랩 어라운드 전극부(B2)를 가지는 제2 전극부(B)를 포함하고,
상기 랩 어라운드 전극부(A2)와 상기 랩 어라운드 전극부(B2)에는 외부에서 양자를 식별할 수 있는 외관구성이 주어져 있는 것을 특징으로 하고 있다.
또한 본 발명에 있어서 랩 어라운드 전극부(A2)와 랩 어라운드 전극부(B2)에 「외부에서 양자를 식별할 수 있는 외관구성이 부여되어 있다」란, 예를 들면
(a) 랩 어라운드 전극부 A2와 B2의 형상을 다르게 하는, 구체적으로는 양자 중 한쪽을 둥그스름한 형상으로 하고, 다른 쪽을 네모진 형상으로 하거나, 한쪽을 소정의 방향으로 곡절(曲折)시키고, 다른 쪽을 반대 방향으로 곡절시키거나 하는 것,
(b) 랩 어라운드 전극부 A2와 B2의 랩 어라운드 길이를 다르게 하는 것,
(c) 랩 어라운드 전극부 A2와 B2 중 어느 한쪽을 반드시 하층측에 위치시키고, 다른 쪽을 반드시 상층측에 위치시키는 것,
(d) 상기 (a), (b), (c) 중 2개 이상을 조합시키는 것 등을 포함하는 넓은 개념이다.
또 본 발명에 있어서 세라믹 소체의 「단면이 대략 정방형이다」란, 제1 및 제2 단면 사이를 잇는 거리(길이)를 L, 그 방향을 L방향, 제1 및 제2 측면 사이를 잇는 거리(폭)를 W, 그 방향을 W방향, 제3 및 제4 측면 사이를 잇는 거리(두께)를 T, 그 방향을 T방향으로 각각 정의한 경우에 있어서, W방향과 T방향의 길이(즉, 폭 W와 두께 T)가 대략 동일한 것 의미한다. 여기에서 W방향과 T방향의 길이가 대략 동일하다는 것은 방향식별이 곤란한 사이즈를 가리키고, W와 T 중 한쪽의 길이를 100으로 했을 경우에 다른 쪽의 길이가 75~100의 범위에 있는 경우, 보다 좁은 의미로는 W와 T의 한쪽의 길이를 100으로 했을 경우에 다른 쪽의 길이가 85~100의 범위에 있는 경우를 말한다.
또 본 발명의 적층 세라믹 전자부품에 있어서는,
상기 제1 전극부(A)의 상기 랩 어라운드 전극부(A2)가 상기 제2 전극부(B)의 외측에 위치하도록 형성될지, 또는 상기 제2 전극부(B)의 상기 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 위치하도록 형성될지가 미리 정해져 있고,
상기 랩 어라운드 전극부 A2와 B2 중 어느 것이 외측에 위치하고 있는지를 외부에서 관찰함으로써 상기 내부전극이 인출되어 있는 상기 세라믹 소체의 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것이 바람직하다.
상기 구성을 구비함으로 인해 랩 어라운드 전극부 A2와 B2 중 어느 것이 외측에 위치하고 있는지를 관찰함으로써 세라믹 소체의 내부전극이 인출되어 있는 제1 및 제2 측면을 인식할 수 있게 된다. 그 결과, 내부전극의 인출방향이나 내부전극의 주면의 방향이 수평인지, 수직인지 등을 인식할 수 있게 되고 본 발명을 보다 실효성있게 할 수 있다.
또 랩 어라운드 전극부 A2와 B2 중 어느 것이 외측에 위치하고 있는지를 식별할 수 있으면 되므로 외부에서의 관찰도 용이해진다.
상기 제2 전극부(B)의 상기 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 위치하도록 형성되어 있고,
외부에서 관찰해서 상기 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 랩 어라운드하고 있는 쪽의 측면을 인식함으로써 상기 내부전극이 인출되어 있는 상기 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것이 바람직하다.
상기 구성을 구비함으로써 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 랩 어라운드하여 제1 전극부(A)의 외측에 위치하고 있는 쪽의 측면을 외부에서 관찰해서, 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 랩 어라운드하고 있는 쪽의 측면을 내부전극이 인출되어 있는 제1 및 제2 측면이라고 인식할 수 있게 되어서 본 발명을 더욱 실효성있게 할 수 있다.
또 상기 제1 전극부(A)의 상기 랩 어라운드 전극부(A2)가 상기 제2 전극부(B)의 외측에 위치하도록 형성되어 있고,
외부에서 관찰해서, 상기 랩 어라운드 전극부(A2)가 랩 어라운드하고 있는 쪽의 측면을 인식함으로써 상기 내부전극이 인출되어 있는 상기 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것이 바람직하다.
상기 구성을 구비함으로써, 랩 어라운드 전극부(A2)가 상기 제2 전극부(B)의 외측으로 랩 어라운드하여 제2 전극부(B)의 외측에 위치하고 있는 쪽의 측면이 내부전극의 인출되어 있지 않은 제3 및 제4 측면이며, 랩 어라운드 전극부(A2)가 상기 제2 전극부(B)의 외측으로 랩 어라운드하고 있지 않은 측면이 내부전극이 인출되어 있는 제1 및 제2 측면인 것을 외부에서 확실하게 인식할 수 있게 된다.
또 본 발명의 적층 세라믹 전자부품에 있어서는,
상기 제1 전극부(A)의 상기 랩 어라운드 전극부(A2)의, 상기 세라믹 소체의 제1 측면 또는 제2 측면에서 선단까지의 거리가, 상기 제2 전극부(B)의 상기 랩 어라운드 전극부(B2)의, 상기 세라믹 소체의 제3 측면 또는 제4 측면에서 선단까지의 거리보다 커지도록 구성되어 있고,
상기 랩 어라운드 전극부를 외부에서 관찰해서, 상기 세라믹 소체의 측면에서 선단까지의 거리가 큰 쪽의 랩 어라운드 전극부를 상기 제1 전극부(A)의 상기 랩 어라운드 전극부(A2)인 것을 인식함으로써, 상기 랩 어라운드 전극부(A2)가 위치하고 있는 면으로부터 상기 내부전극이 인출되어 있는 상기 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것이 바람직하다.
상기 구성으로 했을 경우, 랩 어라운드 전극부를 외부에서 관찰함으로써 내부전극의 인출방향이나 내부전극의 주면의 방향이 수평인지, 수직인지 등을 인식할 수 있게 되어서 본 발명을 보다 실효성있게 할 수 있다.
또 상기 제2 전극부(B)의 상기 랩 어라운드 전극부(B2)의, 상기 세라믹 소체의 제3 측면 또는 제4 측면에서 선단까지의 거리가, 제1 전극부(A)의 상기 랩 어라운드 전극부(A2)의, 상기 세라믹 소체의 제1 측면 또는 제2 측면에서 선단까지의 거리보다 커지도록 구성되어 있고,
상기 랩 어라운드 전극부를 외부에서 관찰해서, 상기 세라믹 소체의 측면에서 선단까지의 거리가 큰 쪽의 랩 어라운드 전극부를 상기 제2 전극부(B)의 상기 랩 어라운드 전극부(B2)라고 인식함으로써, 상기 랩 어라운드 전극부(B2)의 위치하고 있는 면으로부터 상기 내부전극이 인출되어 있는 상기 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것이 바람직하다.
상기 구성으로 했을 경우, 랩 어라운드 전극부를 외부에서 관찰함으로써 내부전극의 인출방향이나, 내부전극의 주면의 방향이 수평인지, 수직인지 등을 인식할 수 있게 되어서 본 발명을 보다 실효성있게 할 수 있다.
또 본 발명의 적층 세라믹 전자부품의 제조방법은,
적층된 복수의 세라믹층을 포함하고, 서로 대향하는 제1 및 제2 단면과, 상기 제1 및 제2 단면을 연결하는 각각 서로 대향하는 제1 및 제2 측면 그리고 제3 및 제4 측면을 가지고, 단면이 대략 정방형 형상인 각기둥 구조인 세라믹 소체와,
상기 세라믹 소체의 내부에 배치되어 제1 및 제2 측면에 인출된 복수의 내부전극과,
상기 세라믹 소체를 주회하도록 상기 세라믹 소체의 제1~제4 측면에 형성되어 제1 및 제2 측면에 인출된 상기 내부전극과 접속하는 띠형상의 측면외부전극을 포함한 적층 세라믹 전자부품의 제조방법으로서,
상기 측면외부전극을 형성하는 공정이,
제1 및 제2 측면에서 제3 및 제4 측면으로 도전성 페이스트가 랩 어라운드하여 제3 및 제4 측면에 대한 랩 어라운드 전극부(A2)가 형성되도록 제1 및 제2 측면에 도전성 페이스트를 도포하는 제1 도포공정과
제3 및 제4 측면에서 제1 및 제2 측면으로 도전성 페이스트가 랩 어라운드하여 제1 및 제2 측면에 대한 랩 어라운드 전극부(B2)가 형성되도록 제3 및 제4 측면에 도전성 페이스트를 도포하는 제2 도포공정을 가지고,
상기 랩 어라운드 전극부(A2)와 상기 랩 어라운드 전극부(B2)에 외부에서의 관찰에 의해 양자를 식별할 수 있는 외관구성을 부여하는 것을 특징으로 하고 있다.
또 본 발명의 적층 세라믹 전자부품의 제조방법에 있어서는, 상기 제1 도포공정과, 상기 제2 도포공정 중 어느 것을 먼저 실시할지를 미리 정해 두고, 정한 순서대로 상기 제1 도포공정 및 상기 제2 도포공정을 실시하는 것이 바람직하다.
상기 구성을 구비함으로 인해 랩 어라운드 전극부 A2와 B2 중 어느 것이 외측에 위치하고 있는지를 외부에서 관찰함으로써 내부전극이 인출되어 있는 상기 세라믹 소체의 제1 및 제2 측면을 확실하게 인식할 수 있게 되어서 본 발명을 보다 실효성있게 할 수 있다.
또 상기 제1 도포공정을 실시한 후, 상기 제2 도포공정을 실시하는 것이 바람직하다.
상기 구성을 구비함으로써 랩 어라운드 전극부(B2)가 랩 어라운드하여 제1 전극부(A)의 외측에 위치하고 있는 쪽의 측면을 외부에서 관찰해서, 랩 어라운드 전극부(B2)가 랩 어라운드하고 있는 쪽의 측면을 내부전극이 인출되어 있는 제1 및 제2 측면이라고 용이하며 확실하게 인식할 수 있게 되어서 본 발명을 더욱 실효성있게 할 수 있다.
또 상기 제2 도포공정을 실시한 후, 상기 제1 도포공정을 실시하는 것이 바람직하다.
상기 구성을 구비함으로써 랩 어라운드 전극부(A2)가 랩 어라운드하고 있는 쪽의 측면을 외부에서 관찰해서, 랩 어라운드 전극부(A2)가 랩 어라운드하여 제2 전극부(B)의 외측에 위치하고 있는 쪽의 측면을, 내부전극이 인출되어 있지 않은 쪽의 측면(제3 및 제4 측면)이며 랩 어라운드 전극부(A2)가 랩 어라운드하고 있지 않은 쪽의 측면이 내부전극이 인출되어 있는 제1 및 제2 측면이라고 용이하며 확실하게 인식할 수 있게 된다.
또 본 발명의 연속 테이핑 전자부품은,
복수의 캐비티를 가지는 캐리어 테이프와,
상기 캐비티의 각각에 수용된 적층 세라믹 전자부품을 가지는 연속 테이핑 전자부품으로서,
적층 세라믹 전자부품이 본 발명의 적층 세라믹 전자부품(제1항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품)인 것을 특징으로 하고 있다.
또 본 발명의 연속 테이핑 전자부품에 있어서는, 상기 적층 세라믹 전자부품은 상기 내부전극의 인출방향이 정렬된 상태로 상기 캐비티의 각각에 수용되어 있는 것이 바람직하다.
본 발명의 연속 테이핑 전자부품에 있어서는, 적층 세라믹 전자부품으로서 상술한 본 발명의 적층 세라믹 전자부품이 이용되고 있고, 내부전극이 인출되어 있는 방향을 확실하게 인식 가능함으로 인해서 적층 세라믹 전자부품이 내부전극의 인출방향이 정렬된 상태로 각 캐비티의 각각에 수용된 연속 테이핑 전자부품을 얻을 수 있게 된다. 그리고 이 연속 테이핑 전자부품으로부터 내부전극의 인출방향이 정렬된 상태로 각 캐비티에 수용된 각 적층 세라믹 전자부품을 순차 공급하고, 회로 기판 등의 실장 대상 위에 실장함으로써 각 적층 세라믹 전자부품을 내부전극의 주면의 방향 등의 방향을 정렬하여 실장 대상 위에 효율적으로 실장할 수 있게 된다.
또 상기 제1 전극부(A)의 상기 랩 어라운드 전극부(A2)가 상기 제2 전극부(B)의 외측에 위치하도록 형성되어 있으며, 또한 상기 랩 어라운드 전극부(A2)가 상기 캐비티의 개구부로 향하거나, 또는
상기 제2 전극부(B)의 상기 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 위치하도록 형성되어 있으며, 또한 상기 랩 어라운드 전극부(B2)가 상기 캐비티의 개구부로 향하는 양태로,
상기 적층 세라믹 전자부품이 상기 캐비티의 각각에 수용되어 있는 것이 바람직하다.
상기 구성을 구비함으로써 적층 세라믹 전자부품이 그 내부전극의 주면이 캐비티의 바닥면에 대하여 평행, 혹은 수직이 되도록 방향이 정렬된 상태로 각 캐비티에 수용된 연속 테이핑 전자부품을 확실하게 얻을 수 있게 된다.
또 상기 랩 어라운드 전극부(A2)가 상기 캐비티의 개구부를 향하고 있고, 상기 적층 세라믹 전자부품이, 상기 내부전극의 주면이 상기 캐비티의 바닥면에 대하여 평행이 되는 자세로 상기 캐비티의 각각에 수용되어 있는 것이 바람직하다.
상기한 바와 같이 랩 어라운드 전극부(A2)를 캐비티의 개구부로 향함으로써 적층 세라믹 전자부품이 그 내부전극의 주면이 캐비티의 바닥면에 대하여 평행이 되는 자세로 캐비티의 각각에 수용된 연속 테이핑 전자부품을 확실하게 얻을 수 있게 된다.
또 상기 랩 어라운드 전극부(B2)가 상기 캐비티의 개구부를 향하고 있고, 상기 적층 세라믹 전자부품이, 상기 내부전극의 주면이 상기 캐비티의 바닥면에 대하여 수직이 되는 자세로 상기 캐비티의 각각에 수용되어 있는 것이 바람직하다.
상기한 바와 같이 랩 어라운드 전극부(B2)를 캐비티의 개구부로 향함으로써 적층 세라믹 전자부품이, 그 내부전극의 주면이 캐비티의 바닥면에 대하여 수직이 되며, 또한 세라믹 소체의 내부전극이 인출되어 있는 제1 및 제2 측면이, 캐비티의 바닥면에 평행이 되는 자세로 캐비티의 각각에 수용된 연속 테이핑 전자부품을 확실하게 얻을 수 있게 된다.
또 본 발명의 연속 테이핑 전자부품의 제조방법은,
복수의 캐비티를 가지는 캐리어 테이프와,
상기 캐비티의 각각에 수용된 적층 세라믹 전자부품을 가지는 연속 테이핑 전자부품의 제조방법으로서,
본 발명의 적층 세라믹 전자부품(제1항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품)을 상기 캐비티의 각각에 수용하는 공정을 포함하고 있는 것을 특징으로 하고 있다.
또 본 발명의 연속 테이핑 전자부품의 제조방법에 있어서는,
상기 랩 어라운드 전극부(A2)와 상기 랩 어라운드 전극부(B2)의 외관구성을 관찰함으로써 상기 내부전극의 인출방향을 식별하고,
상기 내부전극의 인출방향을 정렬한 상태로 상기 적층 세라믹 전자부품을 상기 캐비티의 각각에 수용하는 것이 바람직하다.
상기 구성을 구비함으로써 적층 세라믹 전자부품이 그 내부전극의 주면이 캐비티의 바닥면에 대하여 평행, 혹은 수직이 되도록 방향이 정렬된 상태로 캐비티의 각각에 수용된 연속 테이핑 전자부품을 확실하게 제조할 수 있게 된다.
또 적층 세라믹 전자부품으로서 본 발명의 적층 세라믹 전자부품(제2항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품)을 이용하여 상기 랩 어라운드 전극부(A2)와 상기 랩 어라운드 전극부(B2) 중 어느 것이 외측에 위치하고 있는지를 외부에서 관찰함으로써 상기 내부전극의 인출방향을 식별하고,
상기 내부전극의 인출방향을 정렬한 상태로 상기 적층 세라믹 전자부품을 상기 캐비티의 각각에 수용하는 것이 바람직하다.
상기 구성을 구비함으로 인해 랩 어라운드 전극부 A2와 B2 중 어느 것이 외측에 위치하고 있는지를 외부에서 관찰함으로써 내부전극이 인출되어 있는 세라믹 소체의 제1 및 제2 측면을 확실하게 인식할 수 있게 되기 때문에, 내부전극의 인출방향이 정렬된 상태로 적층 세라믹 전자부품이 각 캐비티에 수용된 연속 테이핑 전자부품을 효율적으로 게다가 확실하게 제조할 수 있게 된다.
또 상기 적층 세라믹 전자부품을, 상기 내부전극의 주면이 상기 캐비티의 바닥면에 대하여 평행이 되는 자세로 상기 캐비티의 각각에 수용하는 공정을 포함하고 있는 것이 바람직하다.
본 발명의 연속 테이핑 전자부품의 제조방법에 있어서는 랩 어라운드 전극부(A2)를 캐비티의 개구부로 향함으로써 적층 세라믹 전자부품이, 그 내부전극의 주면이 캐비티의 바닥면에 대하여 평행이 되며, 또한 세라믹 소체의 내부전극이 인출되어 있는 제1 및 제2 측면이 캐비티의 개구부에 노출되어 있지 않은 한 쌍이 수직인 면이 되는 자세로 캐비티의 각각에 수용된 연속 테이핑 전자부품을 효율적으로 게다가 확실하게 제조할 수 있게 된다.
또 상기 적층 세라믹 전자부품을, 상기 내부전극의 주면이 상기 캐비티의 바닥면에 대하여 수직이 되는 자세로 상기 캐비티의 각각에 수용하는 공정을 포함하고 있는 것이 바람직하다.
또 본 발명의 연속 테이핑 전자부품의 제조방법에 있어서는, 랩 어라운드 전극부(B2)를 캐비티의 개구부로 향함으로써 적층 세라믹 전자부품을, 그 내부전극의 주면이 캐비티의 바닥면에 대하여 수직이 되며, 또한 세라믹 소체의 내부전극이 인출되어 있는 제1 및 제2 측면이 캐비티의 바닥면에 평행이 되는 자세로 캐비티의 각각에 수용된 연속 테이핑 전자부품을 효율적으로 게다가 확실하게 제조할 수 있게 된다.
또 본 발명의 적층 세라믹 전자부품의 방향 식별방법은,
실장 대상 위에 실장된 본 발명의 적층 세라믹 전자부품(제1항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품)의 방향을 식별하기 위한 방법으로서,
상기 적층 세라믹 전자부품을 실장한 후에, 상기 랩 어라운드 전극부(A2) 및 상기 랩 어라운드 전극부(B2) 중 적어도 한쪽에 대하여 그 외관구성을 관찰함으로써 상기 내부전극의 인출방향을 인식하여 상기 적층 세라믹 전자부품의 방향을 식별하는 것을 특징으로 하고 있다.
또 본 발명의 적층 세라믹 전자부품의 방향 식별방법에 있어서는,
적층 세라믹 전자부품이, 본 발명의 적층 세라믹 전자부품(제2항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품)으로서,
상기 랩 어라운드 전극부(A2)와 상기 랩 어라운드 전극부(B2) 중 어느 것이 외측에 위치하고 있는지를 외부에서 관찰함으로써 상기 내부전극의 인출방향을 인식하여 상기 적층 세라믹 전자부품의 방향을 식별하는 것이 바람직하다.
상기 구성을 구비함으로 인해 랩 어라운드 전극부 A2와 B2 중 어느 것이 외측에 위치하고 있는지를 외부에서 관찰함으로써 내부전극이 인출되어 있는 상기 세라믹 소체의 제1 및 제2 측면을 확실하게 인식할 수 있게 되어서 본 발명을 보다 실효성있게 할 수 있다.
또 상기 실장 대상에 실장된 상태로 실장면의 윗쪽측에서 상기 적층 세라믹 전자부품의 상부면에 있어서의 상기 외관구성을 관찰하는 것이 바람직하다.
상기 구성을 구비함으로 인해 실장면의 윗쪽에서 적층 세라믹 전자부품의 상부면에 있어서의 외관구성을 관찰함으로써 내부전극이 인출되어 있는 세라믹 소체의 제1 및 제2 측면을 용이하며 확실하게 인식할 수 있게 되어서 의미가 있다.
또한 상기 적층 세라믹 전자부품의 측면에서의 상기 외관구성을 관찰하는 것이 바람직하다.
적층 세라믹 전자부품의 상부면에 추가하여 또한 측면에서의 외관구성을 관찰함으로써 내부전극이 인출되어 있는 세라믹 소체의 제1 및 제2 측면을 더욱 확실하게 인식할 수 있게 된다.
본 발명의 제1 적층 세라믹 전자부품은 세라믹 소체를 주회하는 측면외부전극을 구성하는 랩 어라운드 전극부(A2)와 랩 어라운드 전극부(B2)에 외부에서 양자를 식별할 수 있는 외관구성이 부여되어 있기 때문에, 외부에서 랩 어라운드 전극부(A2나 B2)의 외관구성을 관찰함으로써 내부전극의 인출방향이나, 내부전극의 주면이 수평인지, 수직인지 등을 인식할 수 있게 된다.
또 본 발명의 적층 세라믹 전자부품의 제조방법은 세라믹 소체를 주회하는 상기 측면외부전극을 구성하는 랩 어라운드 전극부(A2)와 랩 어라운드 전극부(B2)에 외부에서의 관찰에 의해 양자를 식별할 수 있는 외관구성을 부여하도록 하고 있으므로, 외부에서 랩 어라운드 전극부(A2나 B2)의 외관구성을 관찰함으로써 내부전극의 인출방향이나, 내부전극의 주면이 수평인지, 수직인지 등을 인식할 수 있는 적층 세라믹 전자부품을 효율적으로 제조할 수 있다.
또 본 발명의 연속 테이핑 전자부품은 복수의 캐비티를 가지는 캐리어 테이프와, 캐비티의 각각에 수용된 적층 세라믹 전자부품을 가지는 연속 테이핑 전자부품으로서, 적층 세라믹 전자부품으로서 본 발명의 적층 세라믹 전자부품(제1항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품)을 이용하도록 하고 있으므로 내부전극이 인출되어 있는 방향을 인식할 수 있는 적층 세라믹 전자부품이 각 캐비티에 수용된 연속 테이핑 전자부품을 얻을 수 있게 된다.
또한 캐비티에 수용된 각 적층 세라믹 전자부품을 외관구성을 관찰함으로써 내부전극이 인출되어 있는 방향이나, 적층 세라믹 전자부품의 자세(내부전극이 캐비티의 바닥면에 평행인지, 혹은 수직인지 등)를 인식할 수 있는 것으로부터, 연속 테이핑 전자부품의 단계에서는 적층 세라믹 전자부품의 방향이 정렬되어 있지 않은(랜덤으로 수용되어 있는) 경우에도 실장의 단계에서 연속 테이핑 전자부품에서 적층 세라믹 전자부품을 순차적으로 꺼내서 자세를 정렬하고 나서 공급하도록 구성하는 것도 가능하다.
또 본 발명의 연속 테이핑 전자부품의 제조방법은 복수의 캐비티를 가지는 캐리어 테이프와, 복수의 캐비티의 각각에 수용된 적층 세라믹 전자부품을 가지는 연속 테이핑 전자부품을 제조하는데 있어서, 적층 세라믹 전자부품으로서 본 발명의 적층 세라믹 전자부품(제1항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품)을 이용하여 이 적층 세라믹 전자부품을 복수의 캐비티의 각각에 수용하는 공정을 구비하고 있으므로, 각 캐비티에 내부전극이 인출되어 있는 방향을 인식할 수 있는 적층 세라믹 전자부품이 수용된 연속 테이핑 전자부품을 제조할 수 있다.
또 본 발명의 적층 세라믹 전자부품의 방향 식별방법은 실장 대상 위에 실장된, 본 발명의 적층 세라믹 전자부품(제1항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품)의 방향을 식별하기 위한 방법으로서, 적층 세라믹 전자부품을 실장한 후에, 랩 어라운드 전극부(A2) 및 랩 어라운드 전극부(B2) 중 적어도 한쪽에 대하여 그 외관구성을 관찰함으로써 내부전극의 인출방향을 인식하여 상기 적층 세라믹 전자부품의 방향을 식별하도록 하고 있으므로, 외부에서 관찰함으로써 내부전극의 인출방향이나, 내부전극이 실장 대상의 실장면에 평행인지, 수직인지 등을 용이하게 식별할 수 있다.
도 1은 본 발명의 실시형태에 따른 적층 세라믹 전자부품(적층 세라믹 콘덴서)의 사시도이다.
도 2는 본 발명의 실시형태에 따른 적층 세라믹 콘덴서를 구성하는 세라믹 소체의 사시도이다.
도 3은 본 발명의 실시형태에 따른 적층 세라믹 콘덴서를 제1 측면측에서 본 상태를 나타내는 도면이다.
도 4는 본 발명의 실시형태에 따른 적층 세라믹 콘덴서의 내부전극을 나타내는 도면이며, (a)는 세라믹 소체의 측면에 인출되는 내부전극의 구성을 나타내는 도면, (b)는 세라믹 소체의 단면에 인출되는 내부전극의 구성을 나타내는 도면이다.
도 5는 본 발명의 실시형태에 따른 적층 세라믹 콘덴서의 주요부 구성을 나타내는 단면도이다.
도 6은, (a)는 본 발명의 실시형태에 따른 연속 테이핑 전자부품의 주요부 구성을 나타내는 평면도이며, (b)는 그 주요부 구성을 나타내는 정면단면도이다.
도 7은, (a)는 본 발명의 실시형태에 따른 다른 연속 테이핑 전자부품의 주요부 구성을 나타내는 평면도이며, (b)는 그 주요부 구성을 나타내는 정면단면도이다.
도 8은, (a)는 본 발명의 실시형태에 따른 또 다른 연속 테이핑 전자부품의 주요부 구성을 나타내는 평면도이며, (b)는 그 주요부 구성을 나타내는 정면단면도이다.
도 9는 본 발명의 실시형태에 따른 적층 세라믹 전자부품의 방향 식별방법을 설명하기 위한 도면으로서, (a)는 실장 대상 위에 실장한 적층 세라믹 전자부품(적층 세라믹 콘덴서)을 나타내는 평면도, (b)는 정면도, (c)는 (b)의 c-c선 단면도이다.
도 10은 본 발명의 실시형태에 따른 적층 세라믹 전자부품의 방향 식별방법의 다른 예를 설명하기 위한 도면으로서, (a)는 실장 대상 위에 실장한 적층 세라믹 전자부품(적층 세라믹 콘덴서)을 나타내는 평면도, (b)는 정면도, (c)는 (b)의 c-c선 단면도이다.
도 11은 종래의 적층 세라믹 전자부품의 문제점을 설명하기 위한 도면이다.
이하에 본 발명의 실시형태를 나타내어서 본 발명의 특징으로 하는 곳을 더욱 상세하게 설명한다.
[실시형태 1]
여기서는 본 발명의 실시형태(실시형태 1)에 따른 적층 세라믹 전자부품(적층 세라믹 콘덴서) 및 그 제조방법에 대해서 설명한다.
<적층 세라믹 콘덴서의 구성>
도 1은 본 발명의 실시형태 1에 따른 적층 세라믹 전자부품(3단자형의 적층 세라믹 콘덴서)의 구성을 도시하는 사시도, 도 2는 상기 적층 세라믹 콘덴서를 구성하는 세라믹 소체의 구성을 도시하는 사시도, 도 3은 본 발명의 실시형태 1에 따른 적층 세라믹 콘덴서를 제1 측면측에서 본 상태를 도시하는 도면이다.
이 적층 세라믹 콘덴서(50)는 복수의 세라믹층(3)을 적층함으로써 형성되고, 서로 대향하는 제1 단면(1) 및 제2 단면(2)과, 제1 및 제2 단면(1, 2)을 연결하는 각각 서로 대향하는 제1 측면(11) 및 제2 측면(12) 그리고 제3 측면(13) 및 제4 측면(14)을 가지는 세라믹 소체(10)를 구비하고 있다.
그리고 세라믹 소체(10)의 내부에는 도 4에 도시하는 바와 같이 평면이 십자형상을 가지고, 대향하는 한 쌍의 단부(21x, 21y)가 제1 및 제2 측면(11, 12)에 인출된 복수의 제1 내부전극(측면인출 내부전극)(21)(도 4(a))이 배치되어 있다. 또한 세라믹 소체(10)의 내부에는 세라믹층(3)을 개재하여 제1 내부전극(측면인출 내부전극)(21)과 대향함과 아울러 대향하는 한 쌍의 단부(22x, 22y)가 제1 및 제2 단면(1, 2)에 인출된 복수의 제2 내부전극(단면인출 내부전극)(22)(도 4(b))이 배치되어 있다.
또 이 적층 세라믹 콘덴서(50)는 세라믹 소체(10)를 주회하도록 세라믹 소체(10)의 제1, 제2, 제3 및 제4 측면(11, 12, 13 및 14)에 형성된 띠형상의 측면외부전극(31)으로서, 제1 및 제2 측면(11, 12)에 인출된 제1 내부전극(측면인출 내부전극)(21)과 접속하는 측면외부전극(31)을 구비하고 있다.
또 세라믹 소체(10)의 제1 및 제2 단면(1, 2)에는 제1 및 제2 단면(1, 2)에 인출된 제2 내부전극(단면인출 내부전극)(22)과 접속하는 단면외부전극(41)을 구비하고 있다.
또한 측면외부전극(31)은 제1 및 제2 측면(11, 12)에 형성된 측면전극부(A1)와, 측면전극부(A1)로부터 제3 및 제4 측면(13, 14)의 일부에 랩 어라운드하도록 형성된 랩 어라운드 전극부(A2)를 가지는 제1 전극부(A)와, 제3 및 제4 측면(13, 14)에 형성된 측면전극부(B1)와, 측면전극부(B1)로부터 제1 및 제2 측면의 일부에 랩 어라운드하도록 형성된 랩 어라운드 전극부(B2)를 가지는 제2 전극부(B)를 구비하고 있다.
그리고 제2 전극부(B)의 랩 어라운드 전극부(B2)는 복수의 제1 내부전극(측면인출 내부전극)(21) 중 가장 외측에 위치하는 최외층 내부전극(21a)의 세라믹 소체(10)의 제1 및 제2 측면(11, 12)에 노출된 부분을 덮는 영역에 도달하도록 형성되어 있다. 또 이 실시형태 1에서는 랩 어라운드 전극부(B2)의 랩 어라운드 부분의 길이(세라믹 소체(10)의 능선부에서 랩 어라운드 전극부(B2)의 선단까지의 거리)는 랩 어라운드 전극부(A2)의 세라믹 소체(10)의 능선부에서 선단까지의 거리보다 길어지도록 구성되어 있다.
이하, 본 발명의 실시형태 1에 따른 적층 세라믹 전자부품(적층 세라믹 콘덴서)에 대해서 더욱 상세하게 설명한다.
(1) 세라믹 소체
이 실시형태 1의 적층 세라믹 콘덴서(50)를 구성하는 세라믹 소체(10)는 상술한 바와 같이 복수의 세라믹층(3)을 적층함으로써 형성되어, 서로 대향하는 제1 단면(1) 및 제2 단면(2)과, 제1 및 제2 단면(1, 2)을 연결하는 각각 서로 대향하는 제1 측면(11) 및 제2 측면(12) 그리고 제3 측면(13) 및 제4 측면(14)을 가지는 세라믹 소체(10)를 구비하고 있다.
세라믹 소체(10)는 제1 및 제2 단면(1, 2)을 대략 정방형으로 하는 사각기둥 형상(거의 직방체형상)으로 하고 있다. 세라믹 소체(10)는 코너부 및 능부(稜部)가 모따기되어서(chamfered) 둥그스름하다.
여기에서 도 2에 도시하는 바와 같이 제1 및 제2 단면(1, 2) 사이를 잇는 거리(길이)를 L, 그 방향을 L방향, 제1 및 제2 측면 사이를 잇는 거리(폭)를 W, 그 방향을 W방향, 제3 및 제4 측면 사이를 잇는 거리(두께)를 T, 그 방향을 T방향으로 각각 정의하면, 세라믹 소체(10)는 W방향 및 L방향으로 연장하며 또한 T방향으로 적층된 복수의 세라믹층(3)으로 이루어지는 적층구조를 가지고 있다.
또한 세라믹 소체(10)는 W방향과 T방향의 길이(즉, 폭 W와 두께T)가 대략 동일하며 제1 및 제2 단면(1 및 2)이 정방형을 가지는 각기둥 구조인 것이 바람직하다.
또 각 세라믹층의 두께는 0.5~10㎛인 것이 바람직하다.
세라믹층을 구성하는 세라믹 재료로는, 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 주성분으로 하는 유전체 세라믹을 이용할 수 있다. 또 이들의 주성분에 Mn화합물, Mg화합물, Si화합물, Co화합물, Ni화합물, 희토류 원소화합물 등의 부성분을 첨가한 것을 이용하는 것도 가능하다.
(2) 내부전극
이 실시형태 1의 적층 세라믹 콘덴서(50)는 상술한 바와 같이 내부전극으로서 제1 및 제2 측면(11, 12)에 인출된 복수의 제1 내부전극(측면인출 내부전극)(21)과, 제1 및 제2 단면(1, 2)에 인출된 복수의 제2 내부전극(단면인출 내부전극)(22)을 구비하고 있다.
그리고 복수의 제1 내부전극(측면인출 내부전극)(21)과, 복수의 제2 내부전극(단면인출 내부전극)(22)은 세라믹 소체(10)의 적층방향 즉 T방향으로 세라믹층(3)을 개재하여 교대로 적층(배열)되어 있다.
(2-1) 제1 내부전극(측면인출 내부전극)
이 실시형태 1에 따른 적층 세라믹 콘덴서(50)에 있어서 제1 내부전극(측면인출 내부전극)(21)은 접지용 전극(그라운드용 전극)으로서 기능하도록 구성되어 있다.
제1 내부전극(21)은 도 4(a)에 도시하는 바와 같이 평면형상이 십자형상으로 형성되어, 중앙부가 세라믹층(3)을 개재하여 이웃하는 제2 내부전극(22)의 대향부(22z)와 대향하는 대향부(21z)로서 기능하도록 구성되어 있다.
또 제1 내부전극(측면인출 내부전극)(21)의 서로 대향하는 한 쌍의 단부(21x, 21y)는 각각 세라믹 소체(10)의 제1 및 제2 측면(11, 12)에 노출되어 있다. 즉, 제1 내부전극(21)은 제1 측면(11)으로부터 제2 측면(12)에 이르도록 구성되어 있다.
(2-2) 제2 내부전극(단면인출 내부전극)
이 실시형태 1에 따른 적층 세라믹 콘덴서(50)에 있어서 제2 내부전극(단면인출 내부전극)(22)은 신호용 전극으로서 기능하도록 구성되어 있다.
제2 내부전극(22)은 도 4(b)에 도시하는 바와 같이 폭이 넓은 띠형상으로 구성되어 있고, 서로 대향하는 한 쌍의 단부(22x, 22y)는 각각, 세라믹 소체(10)의 제1 및 제2 단면(1, 2)에 노출되어 있다. 즉, 제2 내부전극(22)은 제1 단면(1)으로부터 제2 단면(2)에 이르도록 구성되어 있다.
그리고 제2 내부전극(단면인출 내부전극)(22)의 중앙부는 세라믹층(3)을 개재하여 이웃하는 제1 내부전극(21)의 대향부(21z)와 대향하는 대향부(22z)로서 기능하도록 구성되어 있다.
또한 제1 및 제2 내부전극(21 및 22)을 구성하는 도전재료로는, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd합금, Au 등을 이용할 수 있다.
또 제1 및 제2 내부전극(21 및 22)의 각 두께는 0.3~2.0㎛인 것이 바람직하다.
또한 이 실시형태 1의 적층 세라믹 콘덴서(50)에 있어서는 제1 내부전극(21)의 대향부(21z)와, 제2 내부전극(22)의 대향부(22z)가 세라믹층(3)을 개재하여 대향하는 영역에 있어서 정전용량이 생긴다. 또한 이 실시형태 1에서는 이 정전용량이 생기는 영역을 유효부라고 정의한다.
한편, 세라믹층(3)의 적층방향을 따라서 제1 내부전극(21) 및 제2 내부전극(22)이 모두 존재하지 않는 외측의 영역을 외층부라고 정의한다.
이 실시형태 1의 적층 세라믹 콘덴서(50)에 있어서는 세라믹 소체(10)의 제3 측면(13)측 및 제4 측면(14)측에 각각 외층부(10a)(도 2 참조)가 존재하고 있다.
또한 외층부(10a)의 두께(T방향을 따른 치수)는 세라믹 소체(10)의 제1 및 제2 측면(11, 12)으로부터 제2 내부전극(22)까지의, W방향을 따른 치수(갭 치수)에 비교하여 얻어서 동등한 것이 바람직하지만, 그것보다 얇게 형성되어 있어도 된다. 한편, 외층부(10a)의 두께가 과도하게 두꺼워지면 바람직하지 않은 제품의 대형화를 초래하기 때문에 이 실시형태 1의 적층 세라믹 콘덴서(50)에 있어서는 외층부의 두께가 60㎛ 이하인 것이 바람직하다.
(3) 외부전극
이 실시형태 1의 적층 세라믹 전자부품은 상술한 바와 같이 외부전극으로서 제1 및 제2 측면(11, 12)에 형성된 측면외부전극(31)과, 제1 및 제2 단면에 형성되는 단면외부전극(41)을 가지고 있다.
또 측면외부전극(31)과 단면외부전극(41)은 다른 전위에 접속된다.
또 측면외부전극(31)과 단면외부전극(41)은 하지층(외부전극 본체)과 그 위에 형성되는 도금층을 구비한 구성을 가지고 있는 것이 바람직하다.
이 실시형태 1에 있어서 측면외부전극(31) 및 단면외부전극(41)은 금속분말과 유리를 포함하는 도전성 페이스트를 도포하여 소성한 하지층을 구비하고 있다.
하지층을 구성하는 금속으로는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd합금, Au 등을 이용할 수 있다.
하지층의 두께는 10~50㎛인 것이 바람직하다.
도금층을 구성하는 금속으로는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd합금, Au 등을 이용할 수 있다.
도금층은 복수의 도금층으로 구성되어 있어도 된다. 바람직한 예로서 Ni도금층과 Sn도금층의 2층 구조 등을 들 수 있다.
도금층의 각 층의 두께는 가장 두꺼운 부분에 있어서 1~20㎛인 것이 바람직하다.
(3-1) 측면외부전극
이 실시형태 1의 적층 세라믹 콘덴서(50)에 있어서 접지용 전극(그라운드용 전극)으로서 기능하는 측면외부전극(31)은 세라믹 소체(10)의 제1~제4 측면(11~14)을 주회하도록 형성되어 있다.
또 이 실시형태 1의 적층 세라믹 콘덴서(50)에서는, 상술한 바와 같이 측면외부전극(31)은 제1 및 제2 측면(11, 12)에 형성된 측면전극부(A1)와, 측면전극부(A1)로부터 제3 및 제4 측면(13, 14)의 일부에 랩 어라운드하도록 형성된 랩 어라운드 전극부(A2)를 가지는 제1 전극부(A)와, 제3 및 제4 측면(13, 14)에 형성된 측면전극부(B1)와, 측면전극부(B1)로부터 제1 및 제2 측면의 일부에 랩 어라운드하도록 형성된 랩 어라운드 전극부(B2)를 가지는 제2 전극부(B)를 구비하고 있다. 그리고 이 실시형태 1에서는 상술한 바와 같이 랩 어라운드 전극부(B2)의 랩 어라운드 부분의 길이(세라믹 소체(10)의 능선부에서 랩 어라운드 전극부(B2)의 선단까지의 거리)는 랩 어라운드 전극부(A2)의 그것보다 길어지도록 구성되어 있다.
또한 제1 전극부(A)의 랩 어라운드 전극부(A2)와 제2 전극부(B)의 랩 어라운드 전극부(B2)는 어느 것이 상층측 혹은 하층측이어도 되지만, 내부전극의 방향과의 관계에 있어서 어느 것을 상층측 혹은 하층측으로 할지를 미리 정해두는 것이 중요하다.
즉, 제1 전극부(A)의 랩 어라운드 전극부(A2)와 제2 전극부(B)의 랩 어라운드 전극부(B2) 중 어느 것이 상층측에 위치하고 있는지, 보다 구체적으로는 랩 어라운드 전극부(B2)와 랩 어라운드 전극부(A2) 중 어느 것이 측면전극부(A1, B1)보다 상층측에 위치하고 있는지를 미리 정해두면, 제1 내부전극(측면인출 내부전극)(21)의 인출방향이나, 제1 내부전극(측면인출 내부전극)(21) 및 제2 내부전극(단면인출 내부전극)(22)의 주면의 방향과, 측면외부전극의 외관상태(랩 어라운드 전극부(B2)와 랩 어라운드 전극부(A2) 중 어느 것이 상층측에 위치하고 있는지)가 일정한 관계가 된다. 그렇기 때문에 랩 어라운드 전극부(A2, B2)의 외관상태를 관찰함으로써 내부전극(제1 및 제2 내부전극)(21, 22)의 방향을 용이하며 확실하게 식별할 수 있게 된다. 물론, 랩 어라운드 전극부(A2, B2) 중 어느 것이 상층측에 위치하고 있는지 뿐만 아니라, 랩 어라운드 전극부(A2, B2)의 랩 어라운드부의 길이나 형상의 차이 등으로부터도 적층 세라믹 콘덴서의 방향을 인식할 수 있다.
예를 들면, 회로 기판 등의 실장 대상의 실장면에 대하여 내부전극(제1 및 제2 내부전극)(21, 22)의 주면이 평행(또는 수직)이 되도록 적층 세라믹 콘덴서의 방향을 정렬하여 실장하거나, 테이핑 부품을 구성하는 캐리어 테이프의 캐비티에 그 바닥면에 대하여 내부전극(제1 및 제2 내부전극)(21, 22)의 주면이 평행(또는 수직)이 되도록 적층 세라믹 콘덴서의 방향을 정렬하여 수용하거나 하는 경우, 외관상태를 관찰하여 랩 어라운드 전극부(A2, B2) 중 어느 것이 상층측에 위치하고 있는지나, 랩 어라운드 전극부(A2, B2)의 랩 어라운드부의 길이나 형상의 차이 등으로부터 적층 세라믹 전자부품의 방향을 인식하고, 적층 세라믹 전자부품을, 방향을 정렬하여 실장하거나 수용하거나 하는, 즉, 실장면에 대하여 내부전극의 주면이 평행(또는 수직)이 되도록 방향을 정렬하여 실장하거나, 캐비티에 내부전극의 주면이 평행(또는 수직)이 되도록 방향을 정렬하여 수용하거나 할 수 있게 된다.
예를 들면, 제2 전극부(B)의 랩 어라운드 전극부(B2)가 측면전극부(A1)의 상층측에 위치하고 있는 경우(측면전극부(A1) 위에 랩 어라운드 전극부(B2)가 형성되어 있는 경우)에 있어서, 측면외부전극(31)의 랩 어라운드 전극부(B2)의 경계선이 보이는 면이 제1 내부전극(측면인출 내부전극)(21)이 인출되어 있는 제1 혹은 제2 측면(11, 12)인 것이 인식된다. 바꿔 말하면, 세라믹 소체(10)의 상부면측에 랩 어라운 전극부(B2)가 「존재하지 않는 것」, 즉, 랩 어라운드 전극부(B2)의 경계선이 보이지 않는 것을 확인하면, 내부전극(제1 및 제2 내부전극)(21, 22)의 주면이 그 면(상부면)과 평행한 것이 인식된다.
또, 예를 들면 제1 전극부(A)의 랩 어라운드 전극부(A2)가 측면전극부(B1)의 상층측에 위치하고 있는 경우(측면전극부(B1) 위에 랩 어라운드 전극부(A2)가 형성되어 있는 경우)에 있어서는 랩 어라운드 전극부(A2)의 랩 어라운드 경계선이 보이는 면이 제3 혹은 제4 측면(13, 14)인 것이 인식된다. 바꿔 말하면, 세라믹 소체(10)의 상부면측에 랩 어라운드 전극부(A2)의 경계선이 「존재하는 것」을 확인하면 내부전극(제1 및 제2 내부전극)(21, 22)의 주면이 그 면(상부면)과 평행인 것이 인식된다.
또한 랩 어라운드 전극부(B2)의 경계선이 보이지 않는 것 및 랩 어라운드 전극부(A2)의 경계선이 「존재하는 것」을 확인하는 방법으로는, 예를 들면 세라믹 소체(10)의 측면에 백색 LED 램프로 빛을 조사하고, 랩 어라운드 전극부와 측면전극부의 휘도에 차이가 생기도록 광량을 조정한 후에, 세라믹 소체(10)의 상부면에 직교하는 위치에 배치된 CCD 카메라로 세라믹 소체(10)의 상부면을 촬상하는 것을 들 수 있다.
또 제1 전극부(A)의 랩 어라운드 전극부(A2)의 제1 측면(11)에서 선단까지의 거리가, 제2 전극부(B)의 랩 어라운드 전극부(B2)의 제3 측면(13)에서 선단까지의 거리보다 커지도록 미리 정해 두고, 랩 어라운드 전극부(A2)의 제1 측면(11)에서 선단까지의 거리와 랩 어라운드 전극부(B2)의 제3 측면(13)에서 선단까지의 거리를 비교함으로써도 내부전극(제1 및 제2 내부전극)(21, 22)의 방향을 용이하며 확실하게 식별할 수 있게 된다.
또한 랩 어라운드 전극부(A2)의 제1 측면(11)에서 선단까지의 거리를 측정하는 방법으로는, 예를 들면 세라믹 소체(10)의 제1 측면(11)을 향하여 백색 LED 램프로 빛을 조사하고, 랩 어라운드 전극부와 측면전극부의 휘도에 차이가 생기도록 광량을 조정한 후에, 세라믹 소체(10)의 상부면에 직교하는 위치에 배치된 CCD 카메라로 세라믹 소체(10)의 상부면을 촬상함으로써 랩 어라운드 전극부(A2)의 경계선을 확인하고, 제1 측면(11)에 접하는 선분과 랩 어라운드 전극부(A2)의 경계선의 선단에 직교하는 선분의 거리를 측정하는 것을 들 수 있다.
또 랩 어라운드 전극부(B2)의 제3 측면(13)에서 선단까지의 거리를 측정하는 방법으로는, 예를 들면 세라믹 소체(10)의 제3 측면(13)을 향하여 백색 LED 램프로 빛을 조사하고, 랩 어라운드 전극부와 측면전극부의 휘도에 차이가 생기도록 광량을 조정한 후에, 세라믹 소체(10)의 상부면에 직교하는 위치에 배치된 CCD 카메라로 세라믹 소체(10)의 상부면을 촬상함으로써 랩 어라운드 전극부(B2)의 경계선을 확인하고, 제3 측면(13)에 접하는 선분과 랩 어라운드 전극부(B2)의 경계선의 선단에 직교하는 선분의 거리를 측정하는 것을 들 수 있다.
또한 이 실시형태 1의 적층 세라믹 콘덴서의 경우, 제1 및 제2 측면(11, 12)에 형성된 측면전극부(A1)와, 제3 및 제4 측면의 일부에 랩 어라운드하도록 형성된 랩 어라운드 전극부(A2)를 가지는 제1 전극부(A)의, 상기 측면전극부(A1) 위에 제2 전극부(B)의 랩 어라운드 전극부(B2)가 형성되고, 세라믹 소체(10)의 측면의 제1 내부전극(측면인출 내부전극)(21)의 노출된 부분이 제1 전극부(A)의 측면전극부(A1)에 의해 일체적으로 덮힌 상태로 제2 전극부(B)의 랩 어라운드 전극부(B2)가 측면전극부(A1)를 덮도록 형성되어 있기 때문에 측면외부전극과 내부전극의 접속 신뢰성을 확보할 수 있다.
또 도 5에 도시하는 바와 같이 제2 전극부(B)의 랩 어라운드 전극부(B2)가, 최외층 내부전극(21a)의 제1 및 제2 측면(11, 12)에 노출된 부분을 덮는 영역에 도달하도록 형성되어 있으므로, 최외층 내부전극(21a)의 노출부를 측면전극부(A1)와 랩 어라운드 전극부(B2)의 양쪽에서 확실하게 피복하여 내습성을 향상시킬 수 있다. 그 결과, 내습 신뢰성이 보다 뛰어나고 측면외부전극(31)과 제1 내부전극(측면인출 내부전극)(21)의 접속 신뢰성이 뛰어난 적층 세라믹 전자부품을 얻을 수 있게 된다.
(3-2) 단면외부전극
또 이 실시형태 1의 적층 세라믹 콘덴서에 있어서 신호용 전극으로서 기능하는 단면외부전극(41)은 세라믹 소체(10)의 제1 및 제2 단면(1, 2)에 형성되어 있다.
또한 단면외부전극(41)은 단면 전극부(41a)와 제1~제4 측면(11~14)에 랩 어라운드하도록 형성된 랩 어라운드 전극부(4lb)를 구비하고 있다.
<적층 세라믹 콘덴서의 제조방법>
다음으로 실시형태 1에 따른 적층 세라믹 콘덴서의 제조방법에 대해서 설명한다.
세라믹층이 되는 세라믹 그린시트, 내부전극용 도전성 페이스트, 및 외부전극용 도전성 페이스트를 준비한다.
세라믹 그린시트, 내부전극용 도전성 페이스트 및 외부전극용 도전성 페이스트에는 바인더 및 용제가 포함되지만, 공지의 바인더나 유기용제를 이용할 수 있다.
그리고 세라믹 그린시트 위에 예를 들면 스크린 인쇄 등의 방법에 의해 소정의 패턴으로 내부전극용 도전성 페이스트를 인쇄하여 내부전극 패턴을 형성한다.
그리고나서 상술한 바와 같이 하여 각종 내부전극 패턴이 인쇄된 세라믹 그린시트와, 내부전극 패턴이 형성되어 있지 않은 외층용 세라믹 그린시트를 소정 매수, 소정 순서대로 적층하여 마더 적층체를 제작한다.
그리고 이 마더 적층체를 러버 프레스(rubber pressing) 등의 방법에 의해 적층방향으로 프레스한다. 프레스된 마더 적층체를 소정의 사이즈에 자르고, 소성전의 세라믹 소체를 잘라낸다.
그러고나서 이 소성전의 세라믹 소체를 소성함으로써 세라믹 소체를 얻는다. 소성온도는 세라믹 재료나 내부전극 재료 등에 따라 다르지만 통상은 900~1300℃인 것이 바람직하다.
다음으로 소성후의 세라믹 소체를 연마하고, 세라믹 소체의 코너부나 능부를 모따기하여 둥그스름하게 한다. 연마 방법으로는 배럴 연마 등의 방법을 이용할 수 있다. 이로 인해 도 2에 도시하는 바와 같은 세라믹 소체(10)가 얻어진다.
소성후의 세라믹 소체(10)에 측면외부전극(의 하지층)을 형성한다. 측면외부전극(의 하지층)을 형성하는 방법으로는, 대표적인 예로서 도전성 페이스트를 도포하여 베이킹하는 방법을 들 수 있다. 또한 도전성 페이스트를 도포하여 베이킹할 때의 구체적인 방법에 특별한 제약은 없고, 공지의 다양한 방법 중에서 적절한 방법을 임의로 선택해서 이용할 수 있다.
예를 들면, 원주면에 형성된 도전성 페이스트용의 홈을 가지는 롤러를 이용하여 롤러로 유지시킨 도전성 페이스트를 전사하여, 세라믹 소체의 표면에 도전성 페이스트를 도포하는 롤러 전사법을 이용할 수 있다(예를 들면, 일본국 공개특허공보 2012-28502호의 단락 0092, 0093이나, 일본국 공개특허공보 2001-167989호 참조).
이러한 롤러 전사법을 이용할 경우, 세라믹 소체(10)를 유지구로 유지하고, 첫 번째의 도포로서 세라믹 소체(10)의 제1 및 제2 측면(좌우의 양측면)(11, 12)에 도전성 페이스트를 도포하고, 형성된 도전성 페이스트 도포막을 건조시킨다.
또한 측면인출 내부전극(21)의 노출된 제1 및 제2 측면(11, 12)에 도전성 페이스트를 도포할 경우, 측면인출 내부전극(21)의 노출된 제1 및 제2 측면(11, 12)을 검출하는데 있어서 카메라 등의 광학적 수단을 이용하는 것이 가능하다. 단, 검출 속도를 높여서 생산성을 향상시키는 견지로는 일본국 특허 제3430854호에 기재되어 있는 바와 같은 자력을 이용한 방향정렬의 방법을 이용하는 것이 바람직하다.
또한 측면을 주회하는 측면외부전극이 형성된 적층 세라믹 콘덴서의 경우, 자력에 의한 방향정렬의 정밀도가 낮아진다는 문제가 있지만, 이 시점(세라믹 소체의 단계)에서는 측면외부전극이 형성되어 있지 않으므로, 상술한 자력에 의한 방향정렬에 의해 높은 정밀도로 세라믹 소체를 소정의 방향을 가지고 정렬시킬 수 있다.
그리고나서, 예를 들면 상술한 바와 같은 카메라 등의 광학적 수단을 이용하는 방법이나, 자력을 이용하는 방향정렬 등을 적용하여 세라믹 소체(10)의 제3 및 제4 측면(상하의 양측면)(13,14)을 검출하고, 두 번째의 도포로서 세라믹 소체(10)의 제3 및 제4 측면(상하의 양측면)(13,14)에 도전성 페이스트를 도포한다. 이로 인해 세라믹 소체(10)를 주회하는 측면외부전극(31)(도 1)을 형성함과 아울러 랩 어라운드 전극부(B2)를 형성할 수 있다.
랩 어라운드 전극부(B2)의 길이는 롤러 전사할 때의 누르는 압력을 조정함으로써 바꿀 수 있다.
이외에는, 예를 들면 일본국 공개특허공보 2001-57311호에 개시되어 있는 바와 같은 장치를 이용하여 페이스트층에 수용된 도전성 페이스트를 슬릿판에 형성된 슬릿으로부터 밀어서 도포하는 방법 등을 이용할 수 있다.
또한 어느 쪽의 도포방법을 이용하는 경우도 도전성 페이스트의 도포는 상술한 바와 같이 내부전극(21)이 노출되어 있는 제1 및 제2 측면(11, 12)에 대하여 처음에 실시하는 것이 바람직하지만, 경우에 따라서는 첫 번째에 세라믹 소체(10)의 제3 및 제4 측면(상하의 양측면)(13, 14)에 도전성 페이스트를 도포하고 두 번째에 세라믹 소체(10)의 제1 및 제2 측면(좌우의 양측면)(11, 12)에 도전성 페이스트를 도포하는 것도 가능하다.
또 도전성 페이스트를 도포하는데에 있어서는, 세라믹 소체(10)의 형상이 제1 및 제2 단면(1, 2)을 대략 정방형으로 하는 사각기둥 형상일 경우는 도전성 페이스트의 도포전에 내부전극(21)이 노출되어 있는 제1 및 제2 측면(11, 12)을 검출하는 것이 필요하게 되는데, 그때, 카메라 등의 광학적 수단에 의해 내부전극(21)의 노출의 유무를 조사하여 제1 및 제2 측면(11, 12)을 검출하도록 해도 되지만 자력을 이용한 방향정렬을 적용하여 검출하도록 해도 되는 것은 상술한 대로이다.
다음으로 세라믹 소체(10)의 단면에 단면외부전극(의 하지층)을 형성한다. 단면외부전극(의 하지층)을 형성하는데에 있어서는 세라믹 소체의 양단면에 단면외부전극용의 도전성 페이스트 도포막을 형성한다.
그리고나서, 상술한 바와 같이 하여 형성한 측면외부전극용 및 단면외부전극용의 도전성 페이스트 도포막을 소성한다. 소성온도는 통상 700~900℃인 것이 바람직하다.
이로 인해 측면외부전극(의 하지층) 및 단면외부전극(의 하지층)이 형성된다.
그 후, 예를 들면 전해 도금법 등의 공지의 방법으로 도금 처리하여 하지층 위에 도금층을 형성한다. 도금층으로는 Ni도금층, Sn도금층의 순서로 하지층 위에 도금층을 형성해도 된다.
이로 인해 도 1에 도시하는 바와 같은 구조를 가지는 적층 세라믹 콘덴서가 얻어진다.
또한 적층 세라믹 콘덴서의 치수는, 예를 들면 길이 L이 약 1.6㎜ 이하, 폭 W가 약 0.8㎜ 이하, 두께 T가 약 0.8㎜ 이하인 것이 바람직하다. 이것은 적층 세라믹 전자부품이 소형품이 될수록 방향식별이 곤란해지는 것으로부터 본 발명이 보다 의미가 있는 것이 되는 것이다.
[실시형태 2]
이 실시형태 2에서는 본 발명에 따른 연속 테이핑 부품의 구성 및 그 제조방법에 대해서 설명한다.
<연속 테이핑 전자부품의 구성>
도 6(a)는 본 발명의 실시형태 2에 따른 연속 테이핑 전자부품의 주요부 구성을 나타내는 평면도, 도 6(b)는 정면단면도이다.
또 도 7(a)는 본 발명의 실시형태 2에 따른 다른 연속 테이핑 전자부품의 주요부 구성을 나타내는 평면도, 도 7(b)는 정면단면도이다.
또한 도 8(a)는 본 발명의 실시형태 2에 따른 또 다른 연속 테이핑 전자부품의 주요부 구성을 나타내는 평면도, 도 8(b)는 정면단면도이다.
(1) 연속 전자부품의 기본적 구성
도 6(a), (b)에 도시하는 연속 테이핑 전자부품(60)은 플라스틱제 기재에 복수의 캐비티(오목부)(61)를 마련한 캐리어 테이프(62)와, 복수의 캐비티(61)의 각각에 수용된 전자부품(적층 세라믹 콘덴서)(50)과, 캐비티(61)의 개구부(6lb)를 덮기 위한 탑 테이프(63)를 구비하고 있다.
그리고, 전자부품으로는 상기 본 발명의 실시형태 1에 따른 적층 세라믹 콘덴서(50)가 이용되고 있다.
또한 연속 테이핑 전자부품(60)을 구성하는 탑 테이프를 포함하는 캐리어 테이프로는, 예를 들면 하기와 같은 구성을 구비한 것을 이용하는 것이 가능하다.
(a) 캐리어 테이프로서 플라스틱제의 테이프형상 기재에 오목부(캐비티)를 마련하여 캐비티내에 전자부품을 수납하고, 캐비티의 개구부를 탑 테이프로 봉지하도록 한 구성의 것(플라스틱제 엠보스 테이프와 탑 테이프를 구비한 구성의 것). 이 실시형태 2에 따른 연속 테이핑 전자부품이 이것에 상당한다.
(b) 저비용의 두꺼운 종이제의 기재를 캐리어 테이프에 이용하고, 이 기재에 관통 구멍을 성형함과 아울러 전자부품을 관통 구멍내에 수납한 상태로 기재의 상하 양주면에 커버 필름(탑 테이프와 보텀 테이프)을 장착한 구성의 것.
(c) 한쪽측 주면이 평탄형상으로 유지된 기재의 다른쪽측 주면에 오목부(캐비티)를 형성함과 아울러 이 캐비티내에 전자부품을 수납하고, 기재의 다른쪽측 주면에 캐비티의 개구를 덮는 뚜껑재를 마련한 것. 이는 상기 (b)와는 달리 기재의 하나의 면(다른쪽측 주면)측에만 뚜껑재를 장착하도록 한 것이다.
(2) 수용되어 있는 적층 세라믹 콘덴서의 방향
(a) 내부전극이 캐비티의 바닥면과 평행이 되도록 수용한 예
도 6(a), (b)에 도시한 연속 테이핑 전자부품(60(60a))에 있어서는 각 적층 세라믹 콘덴서(50)가, 그 제1 내부전극(측면인출 내부전극)(21) 및 제2 내부전극(단면인출 내부전극)(22)의 주면이 캐비티(61)의 바닥면(61a)과 평행이 되도록 방향을 정렬하여 캐비티(61)내에 수용되어 있다.
즉, 이 연속 테이핑 전자부품(60(60a))에 있어서는 각 적층 세라믹 콘덴서(50)가, 제2 전극부(B)의 랩 어라운드 전극부(B2)가 캐비티(61)의 개구부(6lb)에 임하고 있는 세라믹 소체(10)의 상부면에는 위치하지 않고, 캐비티(61)의 바닥면(61a)에 직교하는 측면에 위치하고, 캐비티(61)의 개구부(6lb)에 임하고 있는 세라믹 소체(10)의 상부면에는 제1 전극부(A)의 랩 어라운드 전극부(A2)가 위치하는(제2 전극부(B)의 측면전극부(B1)의 하측에 랩 어라운드 전극부(A2)가 위치하고 있는) 양태로 캐비티(61)에 수용되어 있다.
이와 같이 적층 세라믹 콘덴서(50)가, 제1 내부전극(측면인출 내부전극)(21) 및 제2 내부전극(단면인출 내부전극)(22)의 주면이 캐비티(61)의 바닥면(61a)과 평행이 되도록 방향을 정렬하여 각 캐비티(61)내에 수용되어 있는 경우, 연속 테이핑 전자부품(60(60a))의 캐비티(61)로부터 순차적으로 적층 세라믹 콘덴서(50)를 꺼내고, 자동 실장기를 이용하여 회로 기판 등의 실장 대상 위에 실장함으로써 각 적층 세라믹 콘덴서(50)를 효율적으로 내부전극의 주면이 실장면과 평행이 되도록 방향을 정렬하여 실장할 수 있게 된다.
또한 내부전극의 주면이 실장면과 평행이 되도록 방향을 정렬하여 실장하도록 했을 경우, 적층 세라믹 콘덴서(50)의 내습성을 향상시킬 수 있다. 즉, 실장면에는 습기가 고이기 쉽고, 내부전극의 주면이 실장면에 수직이 되도록 실장되었을 경우, 내습성이 문제가 되기 쉽지만, 내부전극의 주면이 실장면과 평행이 되도록 방향을 정렬하여 실장함으로써 내습성의 문제를 경감할 수 있다.
또 적층 세라믹 콘덴서(50)를 회로 기판 등의 실장 대상에 실장한 경우, 내부전극의 방향을 따라서는 회로 기판이 진동하여 이음(異音)이 생기는, 이른바 「울림」이 발생할 경우가 있지만, 내부전극의 주면이 실장면과 평행이 되는 자세로 실장함으로써 이 「울림」의 발생을 억제할 수 있는 경우가 있다.
(b) 내부전극이 캐비티의 바닥면에 수직이 되도록 수용한 예
또 도 7(a), (b)에 도시하는 실시형태 2의 다른 예에 따른 연속 테이핑 전자부품(60(60b))에 있어서는 각 적층 세라믹 콘덴서(50)가, 그 제1 내부전극(측면인출 내부전극)(21) 및 제2 내부전극(단면인출 내부전극)(22)의 주면이 캐비티(61)의 바닥면(61a)에 대하여 수직이 되도록 방향을 정렬하여 각 캐비티(61)내에 수용되어 있다.
이 연속 테이핑 전자부품(60(60b))에 있어서는 각 적층 세라믹 콘덴서(50)가, 제2 전극부(B)의 랩 어라운드 전극부(B2)가 캐비티(61)의 개구부(6lb)에 임하고 있는 세라믹 소체(10)의 상부면에 위치하는 것과 같은 양태로 캐비티(61)에 수용되어 있다.
이 연속 테이핑 전자부품(60(60b))과 같이 내부전극(21, 22)의 주면이 캐비티(61)의 바닥면(61a)에 대하여 수직이 되도록 방향을 정렬하여 캐비티(61)내에 수용되어 있는 경우, 연속 테이핑 전자부품(60(60b))으로부터 순차적으로 적층 세라믹 콘덴서(50)를 꺼내고, 자동 실장기를 이용하여 회로 기판 등의 실장 대상 위에 실장함으로써 각 적층 세라믹 콘덴서(50)를 효율적으로 내부전극(21, 22)의 주면이 실장면에 대하여 수직이 되도록 방향을 정렬하여 실장할 수 있게 된다.
이와 같이 내부전극의 주면이 실장면에 대하여 수직이 되도록 방향을 정렬하여 적층 세라믹 콘덴서를 실장하도록 한 경우, 내부전극의 주면이 실장면과 평행할 경우에 비교하여 내부전극과 실장 랜드의 거리를 짧게 해서 ESL을 저하시키는 것이 가능하게 되는 점에서 바람직하다.
또 경우에 따라서는 내부전극의 주면이 실장면에 평행할 경우에 비교하여 이른바 「울림」을 억제할 수 있게 되는 경우도 있다.
(c) 내부전극의 방향이 랜덤이 되도록 수용한 예
상기 연속 테이핑 전자부품(60(60a 및 60b))에서는 적층 세라믹 콘덴서(50)를 그 방향이 정렬되도록, 즉 내부전극(제1 및 제2 내부전극)(21, 22)의 주면이 캐비티(61)의 바닥면(61a)에 대하여 평행이 되거나, 또는 수직이 되도록 각 캐비티(61)에 수용하도록 하고 있지만, 본 발명의 연속 테이핑 전자부품은, 예를 들면 도 8(a), (b)에 도시하는 연속 테이핑 전자부품(60(60c))과 같이 적층 세라믹 콘덴서(50)가 복수의 캐비티(61)의 각각에 랜덤으로(즉, 내부전극의 방향을 특별히 정렬하는 일 없이) 수용된 구성으로 하는 것도 가능하다.
이 연속 테이핑 전자부품(60(60c))에 있어서는 적층 세라믹 콘덴서(50)가 복수의 캐비티(61)의 각각에 랜덤으로(내부전극의 방향을 특별히 정렬하는 일 없이) 수용되어 있지만, 적층 세라믹 콘덴서(50)가 상술한 바와 같이 제1 내부전극(21)의 인출방향이나, 내부전극의 주면의 방향 등을 외부에서 인식할 수 있도록 구성되어 있기 때문에 적층 세라믹 콘덴서(50)를 연속 테이핑 전자부품(60)으로부터 꺼내서 실장하는 단계에서, 그 방향을 인식한 후에 실장하거나, 필요에 따라서 방향을 정렬하고 나서 실장할 수 있다.
또한 이 실시형태에 있어서는 상술한 연속 테이핑 전자부품의 내부전극의 방향이 일정한 방향으로 정렬된 상태란, 연속 테이핑 전자부품에 수납되어 있는 적층 세라믹 콘덴서의 수납 방향을 적어도 100개 확인하고, 75% 이상의 확률로 내부전극의 방향이 소정의 방향으로 정렬되어 있는 것을 말한다. 보다 바람직하게는 80% 이상, 더욱 바람직하게는 90% 이상의 확률로 내부전극의 방향이 정렬되어 있는 것이 바람직하다.
또 적층 세라믹 콘덴서(50)가 복수의 캐비티(61)의 각각에 랜덤으로 수용된 구성인 경우, 약 50%의 확률로 일정한 방향으로 정렬하게 된다.
<연속 테이핑 전자부품의 제조방법>
다음으로 연속 테이핑 전자부품(60(60a, 60b, 60c))의 제조방법에 대해서 설명한다.
(1) 도 6(a), (b)에 도시하는 연속 테이핑 전자부품을 제조하는 경우
(a) 적층 세라믹 콘덴서의 준비
상기 <적층 세라믹 콘덴서의 제조방법>에서 설명한 방법과 같은 방법으로 제작된 도 1~4에 도시하는 바와 같은 구성을 구비한 적층 세라믹 콘덴서(50)를 준비한다.
(b) 캐리어 테이프의 캐비티에 대한 적층 세라믹 콘덴서의 수용
도 6(a), (b)에 도시하는 연속 테이핑 전자부품(60(60a))을 제조할 경우, 캐리어 테이프(62)에 형성된 복수의 캐비티(61)의 각각에 적층 세라믹 콘덴서(50)를 이하의 앵태로 수용한다.
즉, 적층 세라믹 콘덴서(50)를 제2 전극부(B)의 랩 어라운드 전극부(B2)가 캐비티(61)의 개구부(6lb)에 임하고 있는 세라믹 소체(10)의 상부면에는 위치하지 않고 캐비티(61)의 바닥면(61a)에 직교하는 측면에 위치하고, 캐비티(61)의 개구부(6lb)에 임하고 있는 세라믹 소체(10)의 상부면에는 제1 전극부(A)의 랩 어라운드 전극부(A2)가 제2 전극부(B)의 측면전극부(B1)의 하측에 위치하는 양태로 캐비티(61)에 수용한다.
(c) 캐비티의 개구부의 봉지
그리고나서, 캐리어 테이프(62)의 상부면(62a)에 탑 테이프(63)를 배치하고 캐비티(61)의 개구부(6lb)를 봉지한다.
이때, 탑 테이프(63)를 접착제를 개재하여 캐리어 테이프(62)의 상부면(62a)에 접합시키도록 해도 되고, 또 캐리어 테이프에 접합되는 면에 점착재를 부여한 탑 테이프(63)를 이용해도 된다. 또한 다른 방법으로 탑 테이프(63)를 캐리어 테이프(62)에 접합하도록 해도 된다.
상술한 순서에 의해 도 6(a), (b)에 도시하는 바와 같이 적층 세라믹 콘덴서(50)가, 그 내부전극의 주면이 캐비티(61)의 바닥면(61a)과 평행이 되도록 방향을 정렬하여 캐비티(61)내에 수용된 연속 테이핑 전자부품(60)을 얻을 수 있다.
또한 상술한 바와 같이 내부전극의 주면이 캐비티(61)의 바닥면(61a)과 평행이 되는 자세로 적층 세라믹 콘덴서(50)를 캐비티(61)에 수용하는데에 있어서, 카메라 등의 광학적 수단을 이용해서 랩 어라운드 전극부(A2) 혹은 상기 랩 어라운드 전극부(B2)의 외관구성을 관찰하여 적층 세라믹 콘덴서(50)의 방향을 정해서 캐비티(61)에 수용하는 것이 바람직하다.
또 광학적 수단에 의한 외관구성의 확인전에 상술한 바와 같은 자력을 이용한 방향정렬을 실시하는 것도 가능하다. 이 경우, 측면외부전극이 형성되어 있으므로 정렬의 정밀도는 저하되지만 이른바 더블체크가 되기 때문에 양품률은 향상되는 경향이 있다.
(2) 도 7(a), (b)에 도시하는 연속 테이핑 전자부품을 제조할 경우
(a) 적층 세라믹 콘덴서의 준비
상기 도 6(a), (b)에 도시하는 연속 테이핑 전자부품(60(60a))을 제조할 경우와 마찬가지로 도 1~4에 도시하는 바와 같은 구성을 구비한 적층 세라믹 콘덴서(50)를 준비한다.
(b) 캐리어 테이프의 캐비티에 대한 적층 세라믹 콘덴서의 수용
도 7(a), (b)에 도시하는 연속 테이핑 전자부품(60(60b))을 제조할 경우에는, 적층 세라믹 콘덴서(50)를, 제2 전극부(B)의 랩 어라운드 전극부(B2)가 캐비티(61)의 개구부(6lb)에 임하고 있는 세라믹 소체(10)의 상부면에 제1 전극부(A)의 측면전극부(A1)의 상측에 위치하는 양태로 캐리어 테이프(62)의 복수의 캐비티(61)의 각각에 수용한다.
(c) 캐비티의 개구부의 봉지
그리고나서, 도 6(a), (b)에 도시하는 연속 테이핑 전자부품(60(60a))을 제조하는 경우와 마찬가지 방법으로, 캐리어 테이프(62)의 상부면(62a)에 탑 테이프(63)를 배치하고 캐비티(61)의 개구부(6lb)를 봉지한다.
이로 인해 적층 세라믹 콘덴서(50)가, 제1 내부전극(측면인출 내부전극)(21) 및 제2 내부전극(단면인출 내부전극)(22)의 주면이 캐비티(61)의 바닥면(61a)에 대하여 수직이 되도록 방향을 정렬하여 캐비티(61)내에 수용된 연속 테이핑 전자부품(60(60b))을 얻을 수 있다.
또한 상술한 도 6(a), (b)에 도시하는 연속 테이핑 전자부품(60(60a)), 및 도 7(a), (b)에 도시하는 연속 테이핑 전자부품(60(60b))과 같이 제1 내부전극(측면인출 내부전극)(21) 및 제2 내부전극(단면인출 내부전극)(22)의 주면이 캐비티(61)의 바닥면(61a)에 대하여 평행, 혹은 수직이 되는 자세로 적층 세라믹 콘덴서(50)가 복수의 캐비티(61)의 각각에 수용된 테이핑 전자부품을 제조하는 경우에 있어서, 캐비티(61)에 적층 세라믹 콘덴서(50)를 수용하는 경우, 카메라 등의 광학적 수단을 이용해서 랩 어라운드 전극부(A2) 혹은 상기 랩 어라운드 전극부(B2)의 외관구성을 관찰하여 적층 세라믹 콘덴서(50)의 방향을 정해서 캐비티(61)에 수용하는 것이 바람직하다.
또 광학적 수단에 의한 외관구성의 확인전에 상술한 바와 같은 자력을 이용한 방향정렬을 실시하는 것도 가능하다. 이 경우, 측면외부전극(31)이 형성되어 있으므로 정렬의 정밀도는 저하되지만, 이른바 더블체크가 되기 때문에 양품률을 향상시킬 수 있다.
(3) 도 8(a), (b)에 도시하는 연속 테이핑 전자부품을 제조하는 경우
(a) 적층 세라믹 콘덴서의 준비
상기 도 6(a), (b)에 도시하는 연속 테이핑 전자부품(60(60a))을 제조하는 경우와 마찬가지로 도 1~4에 도시하는 바와 같은 구성을 구비한 적층 세라믹 콘덴서(50)를 준비한다.
(b) 캐리어 테이프의 캐비티에 대한 적층 세라믹 콘덴서의 수용
복수의 캐비티(61)의 각각에 적층 세라믹 콘덴서(50)를 수용한다. 이때, 특별히 적층 세라믹 콘덴서(50)의 방향(내부전극(21, 22)의 방향)을 식별하지 않고 수용한다.
(c) 캐비티의 개구부의 봉지
그리고나서 도 6(a), (b)에 도시하는 연속 테이핑 전자부품(60(60a))을 제조하는 경우와 마찬가지 방법으로 캐리어 테이프(62)의 상부면(62a)에 탑 테이프(63)를 배치하여 캐비티(61)의 개구부(6lb)를 봉지한다.
이로 인해 각 캐비티(61)에 적층 세라믹 콘덴서(50)가 그 방향을 정렬하지 않고 랜덤으로 수용된 연속 테이핑 전자부품(60(60c))을 얻을 수 있다.
또한 이 실시형태 2에서는 적층 세라믹 콘덴서(50)로서 제2 전극부(B)의 랩 어라운드 전극부(B2)가 측면전극부(A1)의 상층측에 위치하고 있는(측면전극부(A1) 위에 랩 어라운드 전극부(B2)가 형성되어 있는) 적층 세라믹 콘덴서(50)를 이용하는 경우를 예로 들어서 설명했지만, 제1 전극부(A)의 랩 어라운드 전극부(A2)가 측면전극부(B1)의 상층측에 위치하고 있는(측면전극부(B1) 위에 랩 어라운드 전극부(A2)가 형성되어 있는) 적층 세라믹 콘덴서를 이용하는 것도 가능하다.
즉, 내부전극의 방향과의 관계에 있어서 어느 것을 상층측 혹은 하층측으로 할지를 미리 정해 두기만 하면, 상술한 바와 같이 랩 어라운드 전극부(A2, B2)의 외관상태를 관찰함으로써 내부전극의 방향을 확실하게 식별하는 것이 가능하며, 그 결과로부터 적층 세라믹 콘덴서를 소정의 방향으로 정렬하여 캐비티에 수용할 수 있다.
[실시형태 3]
이 실시형태 3에서는 본 발명에 따른 적층 세라믹 전자부품의 방향 식별방법에 대해서 설명한다.
상술한 바와 같이 하여 제작한 연속 테이핑 전자부품(60(60a,60b,60c)) 중에 연속 테이핑 전자부품(60a)(도 6(a), (b) 참조)을 실장하는 경우, 예를 들면 자동 실장기를 이용하여 연속 테이핑 전자부품(60a)의 캐비티(61)로부터 순차적으로 적층 세라믹 콘덴서(50)를 꺼내서 회로 기판(70)의 실장면(70a)에 형성된 실장 랜드(71) 위에 올려놓고 리플로우 솔더링 방법으로 실장하면 통상적으로는 도 9(a), (b), (c)에 모식적으로 도시하는 바와 같이 내부전극(21, 22)의 주면이 회로 기판(70)의 실장면(70a)에 평행이 되는 자세로 실장되게 된다.
또한 적층 세라믹 콘덴서(50)는 상기 실시형태 1에서 제작한 적층 세라믹 콘덴서와 같은 구성의 것이다.
이 경우에, 실장된 적층 세라믹 콘덴서(50)에 대해서 그 랩 어라운드 전극부(A2, B2)의 외관구성을, 이하에 설명하는 방법으로 관찰함으로써 제1 내부전극(21)의 인출방향을 인식하여 적층 세라믹 전자부품(50)의 방향을 식별할 수 있다.
실장된 적층 세라믹 콘덴서(50)에 대해서 그 랩 어라운드 전극부(A2, B2)의 외관구성을 관찰하는데에 있어서는, 회로 기판(70)의 실장면(70a)의 윗쪽으로부터 적층 세라믹 콘덴서(50)의 상부면에 있어서의 랩 어라운드 전극부(A2, B2)의 외관구성을 관찰한다.
그리고 이 적층 세라믹 콘덴서(50)에서는 제2 전극부(B)의 랩 어라운드 전극부(B2)가 측면전극부(A1)의 상층측에 위치하고 있으므로(측면전극부(A1) 위에 랩 어라운드 전극부(B2)가 형성되어 있으므로) 실장면(70a)의 윗쪽측에서 적층 세라믹 콘덴서(50)를 구성하는 세라믹 소체(10)의 상부면을 관찰했을 때에, 도 9(a)에 도시하는 바와 같이 세라믹 소체(10)의 상부면측에 랩 어라운드 전극부(B2)의 선단부의 경계선이 보이지 않을 경우(측면전극부(B1)의 하층측에 위치하는 랩 어라운드 전극부(A2)를 인식할 수 있는 경우), 즉 랩 어라운드 전극부(B2)가 상부면측에 존재하지 않는 것이 확인되었을 경우에는, 도 9(c)에 도시하는 바와 같이 제1 내부전극(측면인출 내부전극)(21), 제2 내부전극(단면인출 내부전극)(22)의 주면이 실장면(70a)과 평행이 되도록 실장되어 있다고 판단(식별)한다.
또한 실장면(70a)과 평행한 방향에서 적층 세라믹 전자부품(50)의 측면에 있어서의 외관구성을 관찰하여 세라믹 소체(10)의 측면에 랩 어라운드 전극부(B2)의 선단부의 경계선을 시인(視認)할 수 있었을 경우, 즉 랩 어라운드 전극부(B2)가 상기 측면에 존재하는 것이 확인되었을 경우에는 도 9(c)에 도시하는 바와 같이 제1 내부전극(측면인출 내부전극)(21)의 주면이 실장면(70a)과 평행이 되도록 실장되어 있다고 판단(식별)한다.
또한 실장면(70a)과 평행한 방향에서의 관찰은 시행하지 않아도 적층 세라믹 콘덴서(50)의 방향은 식별할 수 있지만, 실장면(70a)과 평행한 방향에서의 관찰도 아울러 실시함으로써 방향식별의 신뢰성을 향상시킬 수 있다.
또 상술한 바와 같이 하여 제작한 연속 테이핑 전자부품(60(60a,60b,60c)) 중에 연속 테이핑 전자부품(60b)(도 7(a), (b) 참조)을 실장하는 경우, 예를 들면 자동 실장기를 이용하여 연속 테이핑 전자부품(60b)의 캐비티(61)로부터 순차적으로 적층 세라믹 콘덴서(50)를 꺼내서 회로 기판(70)의 실장면(70a)에 형성된 실장 랜드(71) 위에 올려놓고 리플로우 솔더링 방법으로 실장하면, 통상적으로는 도 10(a), (b), (c)에 모식적으로 도시하는 바와 같이 내부전극(21, 22)의 주면이 회로 기판(70)의 실장면(70a)에 대하여 수직이 되는 자세로 실장되게 된다.
이 경우에도 실장된 적층 세라믹 콘덴서(50)에 대해서 그 랩 어라운드 전극부(A2, B2)의 외관구성을 이하에 설명하는 방법으로 관찰함으로써 제1 내부전극(21)의 인출방향을 인식하여 적층 세라믹 전자부품(50)의 방향을 식별할 수 있다.
먼저, 실장면(70a)의 윗쪽측에서 적층 세라믹 콘덴서(50)를 구성하는 세라믹 소체(10)의 상부면을 관찰했을 때에, 도 10(a)에 도시하는 바와 같이 세라믹 소체(10)의 상부면측에 랩 어라운드 전극부(B2)의 선단부의 경계선이 보일 경우, 제1 내부전극(측면인출 내부전극)(21), 제2 내부전극(단면인출 내부전극)(22)의 주면이 실장면(70a)에 대하여 수직이 되도록 실장되어 있다고 판단(식별)한다.
또한 실장면(70a)과 평행한 방향에서 적층 세라믹 전자부품(50)의 측면에 있어서의 외관구성을 관찰하여, 도 10(b)에 도시하는 바와 같이 세라믹 소체(10)의 측면측에 랩 어라운드 전극부(A2)의 선단부의 경계선이 보이지 않을 경우(측면전극부(B1)의 하층측에 위치하는 랩 어라운드 전극부(A2)의 존재가 인식되었을 경우)에는 도 10(c)에 도시하는 바와 같이 제1 내부전극(측면인출 내부전극)(21), 제2 내부전극(단면인출 내부전극)(22)의 주면이 실장면(70a)에 대하여 수직이 되도록 실장되어 있다고 판단(식별)한다.
또한, 이 경우도 실장면(70a)과 평행한 방향에서의 관찰은 실시하지 않아도 적층 세라믹 콘덴서(50)의 방향은 식별할 수 있지만, 실장면(70a)과 평행한 방향에서의 관찰도 아울러 시행함으로써 방향식별의 신뢰성을 향상시킬 수 있다.
상기의 예에서는 적층 세라믹 콘덴서가, 그 내부전극이 실장면에 대하여 평행이 되도록 실장되어 있는 경우와 수직되도록 실장되어 있는 경우의 방향 식별방법에 대해서 설명했지만, 하나의 실장 대상 위에 그 실장면에 대하여 평행이 되도록 실장되어 있는 적층 세라믹 콘덴서와, 수직되도록 실장되어 있는 적층 세라믹 콘덴서가 섞어 있는 경우에도 마찬가지 방법으로 방향을 식별할 수 있다.
또한 랩 어라운드 전극부 A2와 B2 중 어느 것이 상층측에 형성될지에 따라서 관찰했을 때의 랩 어라운드 전극부 A2와 B2의 시인 방법은 다르지만, 상술한 경우에 준하는 방법으로 그 외관구성을 관찰함으로써 적층 세라믹 전자부품(50)의 방향식별을 시행할 수 있다.
또한 상기 실시형태에서는 본 발명의 효과를 가장 기대할 수 있는 3단자형의 적층 세라믹 콘덴서를 예로 들어서 설명했지만, 본 발명에 있어서 적층 세라믹 전자부품의 종류는 이에 한정되는 것이 아니라, 띠형상의 측면외부전극을 가지는 다양한 적층 세라믹 전자부품에 적용하는 것이 가능하다.
예를 들면, 측면에 인출되는 내부전극은 구비하고 있지만, 단면에 인출되는 내부전극을 구비하고 있지 않은 적층 세라믹 전자부품 등에도 본 발명을 적용할 수 있다.
또 본 발명은 띠형상의 측면외부전극을 복수 구비하고 있는 적층 세라믹 전자부품에도 적용할 수 있다.
또, 본 발명은 또한 그 밖의 점에 있어서도 상기 실시형태에 한정되는 것이 아니라, 세라믹 소체를 구성하는 세라믹층이나 내부전극의 층수, 치수, 형상 등에 관하여 발명의 범위내에 있어서 다양한 응용, 변형을 추가하는 것이 가능하다.
1 세라믹 소체의 제1 단면
2 세라믹 소체의 제2 단면
3 세라믹층
10 세라믹 소체
10a 세라믹 소체의 외층부
11 세라믹 소체의 제1 측면
12 세라믹 소체의 제2 측면
13 세라믹 소체의 제3 측면
14 세라믹 소체의 제4 측면
21 제1 내부전극(측면인출 내부전극)
21a 최외층 내부전극(가장 외측에 위치하는 제1 내부전극)
21x, 21y 제1 내부전극의 대향하는 한 쌍의 단부
21z 제2 내부전극의 대향부와 대향하는 대향부
22 제2 내부전극(단면인출 내부전극)
22x,22y 제2 내부전극의 대향하는 한 쌍의 단부
22z 제1 내부전극의 대향부와 대향하는 대향부
31 측면외부전극
41 단면외부전극
41a 단면외부전극을 구성하는 단면 전극부
4lb 단면외부전극을 구성하는 랩 어라운드 전극부
50 적층 세라믹 콘덴서
60(60a,60b,60c) 연속 테이핑 전자부품
61 캐비티
61a 캐비티의 바닥면
6lb 캐비티의 개구부
62 캐리어 테이프
62a 캐리어 테이프의 상부면
63 탑 테이프
70 회로 기판
70a 회로 기판의 실장면
71 실장 랜드
A 측면외부전극을 구성하는 제1 전극부
A1 제1 전극부(A)를 구성하는 측면전극부
A2 제1 전극부(A)를 구성하는 랩 어라운드 전극부
B 측면외부전극을 구성하는 제2 전극부
B1 제2 전극부(B)를 구성하는 측면전극부
B2 제2 전극부(B)를 구성하는 랩 어라운드 전극부
L 제1 및 제2 단면 사이를 잇는 방향
W 제1 및 제2 측면 사이를 잇는 방향
T 제3 및 제4 측면 사이를 잇는 방향

Claims (24)

  1. 적층된 복수의 세라믹층을 포함하고, 서로 대향하는 제1 및 제2 단면(端面)과, 상기 제1 및 제2 단면을 연결하는 각각 서로 대향하는 제1 및 제2 측면 그리고 제3 및 제4 측면을 가지고, 단면이 대략 정방형인 각기둥 구조의 세라믹 소체와,
    상기 세라믹 소체의 내부에 배치되어, 제1 및 제2 측면에 인출된 복수의 내부전극과,
    상기 세라믹 소체를 주회(周回)하도록 상기 세라믹 소체의 제1~제4 측면에 형성되어, 제1 및 제2 측면에 인출된 상기 내부전극과 접속하는 띠형상의 측면외부전극을 포함하고,
    상기 세라믹 소체를 주회하는 상기 측면외부전극은 상기 세라믹 소체의 제1 및 제2 측면에 형성된 제1 측면전극부(A1)와, 상기 제1 측면전극부(A1)로부터 제3 및 제4 측면의 일부에 랩 어라운드(wrap around)하도록 형성된 제1 랩 어라운드 전극부(A2)를 가지는 제1 전극부(A)와, 제3 및 제4 측면에 형성된 제2 측면전극부(B1)와, 상기 제2 측면전극부(B1)로부터 제1 및 제2 측면의 일부에 랩 어라운드하도록 형성된 제2 랩 어라운드 전극부(B2)를 가지는 제2 전극부(B)를 포함하고,
    상기 제1 랩 어라운드 전극부(A2)와 상기 제2 랩 어라운드 전극부(B2)에는 외부에서 양자를 식별할 수 있는 외관구성이 부여되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 제1 전극부(A)의 상기 제1 랩 어라운드 전극부(A2)가 상기 제2 전극부(B)의 외측에 위치하도록 형성될지, 또는 상기 제2 전극부(B)의 상기 제2 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 위치하도록 형성될지가 미리 정해져 있고,
    상기 랩 어라운드 전극부 A2와 B2 중 어느 것이 외측에 위치하고 있는지를 외부에서 관찰함으로써 상기 내부전극이 인출되어 있는 상기 세라믹 소체의 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 제2 전극부(B)의 상기 제2 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 위치하도록 형성되어 있고,
    외부에서 관찰해서, 상기 제2 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 랩 어라운드하고 있는 쪽의 측면을 인식함으로써 상기 내부전극이 인출되어 있는 상기 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 제1 전극부(A)의 상기 제1 랩 어라운드 전극부(A2)가 상기 제2 전극부(B)의 외측에 위치하도록 형성되어 있고,
    외부에서 관찰해서, 상기 제1 랩 어라운드 전극부(A2)가 랩 어라운드하고 있는 쪽의 측면을 인식함으로써 상기 내부전극이 인출되어 있는 상기 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 제1 전극부(A)의 상기 제1 랩 어라운드 전극부(A2)의, 상기 세라믹 소체의 제1 측면 또는 제2 측면에서 선단까지의 거리가, 상기 제2 전극부(B)의 상기 제2 랩 어라운드 전극부(B2)의, 상기 세라믹 소체의 제3 측면 또는 제4 측면에서 선단까지의 거리보다 커지도록 구성되어 있고,
    상기 랩 어라운드 전극부를 외부에서 관찰해서, 상기 세라믹 소체의 측면에서 선단까지의 거리가 큰 쪽의 랩 어라운드 전극부를 상기 제1 전극부(A)의 상기 제1 랩 어라운드 전극부(A2)인 것을 인식함으로써, 상기 제1 랩 어라운드 전극부(A2)가 위치하고 있는 면으로부터 상기 내부전극이 인출되어 있는 상기 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 제2 전극부(B)의 상기 제2 랩 어라운드 전극부(B2)의, 상기 세라믹 소체의 제3 측면 또는 제4 측면에서 선단까지의 거리가, 제1 전극부(A)의 상기 제1 랩 어라운드 전극부(A2)의, 상기 세라믹 소체의 제1 측면 또는 제2 측면에서 선단까지의 거리보다 커지도록 구성되어 있고,
    상기 랩 어라운드 전극부를 외부에서 관찰해서, 상기 세라믹 소체의 측면에서 선단까지의 거리가 큰 쪽의 랩 어라운드 전극부를 상기 제2 전극부(B)의 상기 제2 랩 어라운드 전극부(B2)라고 인식함으로써, 상기 제2 랩 어라운드 전극부(B2)의 위치하고 있는 면으로부터 상기 내부전극이 인출되어 있는 상기 제1 및 제2 측면을 인식할 수 있도록 구성되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  7. 적층된 복수의 세라믹층을 포함하고, 서로 대향하는 제1 및 제2 단면과, 상기 제1 및 제2 단면을 연결하는 각각 서로 대향하는 제1 및 제2 측면 그리고 제3 및 제4 측면을 가지고, 단면이 대략 정방형 형상인 각기둥 구조인 세라믹 소체와,
    상기 세라믹 소체의 내부에 배치되어 제1 및 제2 측면에 인출된 복수의 내부전극과,
    상기 세라믹 소체를 주회하도록 상기 세라믹 소체의 제1~제4 측면에 형성되어 제1 및 제2 측면에 인출된 상기 내부전극과 접속하는 띠형상의 측면외부전극을 포함한 적층 세라믹 전자부품의 제조방법으로서,
    상기 측면외부전극을 형성하는 공정이,
    제1 및 제2 측면에서 제3 및 제4 측면으로 도전성 페이스트가 랩 어라운드하여 제3 및 제4 측면에 대한 제1 랩 어라운드 전극부(A2)가 형성되도록 제1 및 제2 측면에 도전성 페이스트를 도포하는 제1 도포공정과
    제3 및 제4 측면에서 제1 및 제2 측면으로 도전성 페이스트가 랩 어라운드하여 제1 및 제2 측면에 대한 제2 랩 어라운드 전극부(B2)가 형성되도록 제3 및 제4 측면에 도전성 페이스트를 도포하는 제2 도포공정을 가지고,
    상기 제1 랩 어라운드 전극부(A2)와 상기 제2 랩 어라운드 전극부(B2)에 외부에서의 관찰에 의해 양자를 식별할 수 있는 외관구성을 부여하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  8. 제7항에 있어서,
    상기 제1 도포공정과, 상기 제2 도포공정 중 어느 것을 먼저 실시할지를 미리 정해 두고, 정한 순서대로 상기 제1 도포공정 및 상기 제2 도포공정을 실시하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  9. 제7항 또는 제8항에 있어서,
    상기 제1 도포공정을 실시한 후, 상기 제2 도포공정을 실시하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  10. 제7항 또는 제8항에 있어서,
    상기 제2 도포공정을 실시한 후, 상기 제1 도포공정을 실시하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  11. 복수의 캐비티를 가지는 캐리어 테이프와,
    상기 캐비티의 각각에 수용된 적층 세라믹 전자부품을 가지는 연속 테이핑 전자부품으로서,
    적층 세라믹 전자부품이 제1항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품인 것을 특징으로 하는 연속 테이핑 전자부품.
  12. 제11항에 있어서,
    상기 적층 세라믹 전자부품은 상기 내부전극의 인출방향이 정렬된 상태로 상기 캐비티의 각각에 수용되어 있는 것을 특징으로 하는 연속 테이핑 전자부품.
  13. 제11항 또는 제12항에 있어서,
    상기 제1 전극부(A)의 상기 제1 랩 어라운드 전극부(A2)가 상기 제2 전극부(B)의 외측에 위치하도록 형성되어 있으며, 또한 상기 제1 랩 어라운드 전극부(A2)가 상기 캐비티의 개구부로 향하거나, 또는
    상기 제2 전극부(B)의 상기 제2 랩 어라운드 전극부(B2)가 상기 제1 전극부(A)의 외측에 위치하도록 형성되어 있으며, 또한 상기 제2 랩 어라운드 전극부(B2)가 상기 캐비티의 개구부로 향하는 양태로,
    상기 적층 세라믹 전자부품이 상기 캐비티의 각각에 수용되어 있는 것을 특징으로 하는 연속 테이핑 전자부품.
  14. 제11항 또는 제12항에 있어서,
    상기 제1 랩 어라운드 전극부(A2)가 상기 캐비티의 개구부를 향하고 있고, 상기 적층 세라믹 전자부품이, 상기 내부전극의 주면이 상기 캐비티의 바닥면에 대하여 평행이 되는 자세로 상기 캐비티의 각각에 수용되어 있는 것을 특징으로 하는 연속 테이핑 전자부품.
  15. 제11항 또는 제12항에 있어서,
    상기 제2 랩 어라운드 전극부(B2)가 상기 캐비티의 개구부를 향하고 있고, 상기 적층 세라믹 전자부품이, 상기 내부전극의 주면이 상기 캐비티의 바닥면에 대하여 수직이 되는 자세로 상기 캐비티의 각각에 수용되어 있는 것을 특징으로 하는 연속 테이핑 전자부품.
  16. 복수의 캐비티를 가지는 캐리어 테이프와,
    상기 캐비티의 각각에 수용된 적층 세라믹 전자부품을 가지는 연속 테이핑 전자부품의 제조방법으로서,
    제1항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품을 상기 캐비티의 각각에 수용하는 공정을 포함하고 있는 것을 특징으로 하는 연속 테이핑 전자부품의 제조방법.
  17. 제16항에 있어서,
    상기 제1 랩 어라운드 전극부(A2)와 상기 제2 랩 어라운드 전극부(B2)의 외관구성을 관찰함으로써 상기 내부전극의 인출방향을 식별하고,
    상기 내부전극의 인출방향을 정렬한 상태로 상기 적층 세라믹 전자부품을 상기 캐비티의 각각에 수용하는 것을 특징으로 하는 연속 테이핑 전자부품의 제조방법.
  18. 제16항에 있어서,
    적층 세라믹 전자부품으로서 제2항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품을 이용하여 상기 제1 랩 어라운드 전극부(A2)와 상기 제2 랩 어라운드 전극부(B2) 중 어느 것이 외측에 위치하고 있는지를 외부에서 관찰함으로써 상기 내부전극의 인출방향을 식별하고,
    상기 내부전극의 인출방향을 정렬한 상태로 상기 적층 세라믹 전자부품을 상기 캐비티의 각각에 수용하는 것을 특징으로 하는 연속 테이핑 전자부품의 제조방법.
  19. 제17항 또는 제18항에 있어서,
    상기 적층 세라믹 전자부품을, 상기 내부전극의 주면이 상기 캐비티의 바닥면에 대하여 평행이 되는 자세로 상기 캐비티의 각각에 수용하는 공정을 포함하고 있는 것을 특징으로 하는 연속 테이핑 전자부품의 제조방법.
  20. 제17항 또는 제18항에 있어서,
    상기 적층 세라믹 전자부품을, 상기 내부전극의 주면이 상기 캐비티의 바닥면에 대하여 수직이 되는 자세로 상기 캐비티의 각각에 수용하는 공정을 포함하고 있는 것을 특징으로 하는 연속 테이핑 전자부품의 제조방법.
  21. 실장 대상 위에 실장된 제1항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품의 방향을 식별하기 위한 방법으로서,
    상기 적층 세라믹 전자부품을 실장한 후에, 상기 제1 랩 어라운드 전극부(A2) 및 상기 제2 랩 어라운드 전극부(B2) 중 적어도 한쪽에 대하여 그 외관구성을 관찰함으로써 상기 내부전극의 인출방향을 인식하여 상기 적층 세라믹 전자부품의 방향을 식별하는 것을 특징으로 하는 적층 세라믹 전자부품의 방향 식별방법.
  22. 적층 세라믹 전자부품이 제2항 내지 제6항 중 어느 한 항에 기재된 적층 세라믹 전자부품으로서,
    상기 제1 랩 어라운드 전극부(A2)와 상기 제2 랩 어라운드 전극부(B2) 중 어느 것이 외측에 위치하고 있는지를 외부에서 관찰함으로써 상기 내부전극의 인출방향을 인식하여 상기 적층 세라믹 전자부품의 방향을 식별하는 것을 특징으로 하는 적층 세라믹 전자부품의 방향 식별방법.
  23. 제21항에 있어서,
    상기 실장 대상에 실장된 상태로 실장면의 윗쪽측에서 상기 적층 세라믹 전자부품의 상부면에 있어서의 상기 외관구성을 관찰하는 것을 특징으로 하는 적층 세라믹 전자부품의 방향 식별방법.
  24. 제23항에 있어서,
    또한 상기 적층 세라믹 전자부품의 측면에서의 상기 외관구성을 관찰하는 것을 특징으로 하는 적층 세라믹 전자부품의 방향 식별방법.
KR20130133024A 2012-11-05 2013-11-04 적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 및 적층 세라믹 전자부품의 방향 식별방법 KR101509150B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012243384 2012-11-05
JPJP-P-2012-243384 2012-11-05
JP2013179872A JP5811152B2 (ja) 2012-11-05 2013-08-30 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
JPJP-P-2013-179872 2013-08-30

Publications (2)

Publication Number Publication Date
KR20140058371A true KR20140058371A (ko) 2014-05-14
KR101509150B1 KR101509150B1 (ko) 2015-04-07

Family

ID=50622133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130133024A KR101509150B1 (ko) 2012-11-05 2013-11-04 적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 및 적층 세라믹 전자부품의 방향 식별방법

Country Status (4)

Country Link
US (1) US9060461B2 (ko)
JP (1) JP5811152B2 (ko)
KR (1) KR101509150B1 (ko)
CN (2) CN103811176B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142592A (ko) * 2014-06-12 2015-12-22 가부시키가이샤 무라타 세이사쿠쇼 적층 콘덴서, 이것을 포함하는 적층 콘덴서 시리즈 및 적층 콘덴서 실장체
KR20160020340A (ko) * 2014-08-13 2016-02-23 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5708586B2 (ja) * 2012-07-26 2015-04-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法
US9714921B2 (en) 2014-06-25 2017-07-25 Murata Manufacturing Co., Ltd. Method of identifying direction of multilayer ceramic capacitor, apparatus identifying direction of multilayer ceramic capacitor, and method of manufacturing multilayer ceramic capacitor
KR101713088B1 (ko) * 2014-06-25 2017-03-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서의 방향 식별 방법, 적층 세라믹 콘덴서의 방향 식별 장치 및 적층 세라믹 콘덴서의 제조 방법
JP2016127262A (ja) * 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ
KR101659216B1 (ko) * 2015-03-09 2016-09-22 삼성전기주식회사 코일 전자부품 및 그 제조방법
JP6373247B2 (ja) * 2015-07-27 2018-08-15 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
US10074482B2 (en) 2015-07-27 2018-09-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component having side face external electrode and method of producing the same
JP2017112170A (ja) 2015-12-15 2017-06-22 株式会社村田製作所 コンデンサ
JP2017117865A (ja) * 2015-12-22 2017-06-29 株式会社村田製作所 コンデンサ及びコンデンサ内蔵基板
JP2017216332A (ja) 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2018110185A (ja) * 2017-01-04 2018-07-12 株式会社村田製作所 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ
US10468185B2 (en) * 2017-06-02 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same mounted thereon
US11430940B2 (en) * 2017-07-18 2022-08-30 Taiyo Yuden Co., Ltd. Multilayer piezoelectric element, piezoelectric vibration apparatus, and electronic device
JP7032900B2 (ja) * 2017-10-02 2022-03-09 太陽誘電株式会社 電子部品、電子装置、及び電子部品の製造方法
JP7356207B2 (ja) * 2017-12-22 2023-10-04 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20190116140A (ko) 2019-07-24 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
WO2024071420A1 (ja) * 2022-09-30 2024-04-04 太陽誘電株式会社 セラミック電子部品、包装体、回路基板、およびセラミック電子部品の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260313A (ja) * 1986-05-07 1987-11-12 株式会社　巴川製紙所 電子部品用キヤリヤ−テ−プ
JPH0491415A (ja) * 1990-08-02 1992-03-24 Mitsubishi Electric Corp 積層コンデンサ
JPH0444131U (ko) * 1990-08-13 1992-04-15
JP2853074B2 (ja) * 1993-02-24 1999-02-03 株式会社村田製作所 貫通コンデンサの取付け構造
JPH09153430A (ja) * 1995-11-30 1997-06-10 Taiyo Yuden Co Ltd チップ状回路部品とその製造方法
JP3430854B2 (ja) 1997-04-09 2003-07-28 株式会社村田製作所 電子部品の整列装置及び整列方法
JP3240963B2 (ja) * 1997-07-24 2001-12-25 株式会社村田製作所 チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ
JP3301415B2 (ja) 1999-08-19 2002-07-15 株式会社村田製作所 チップ状電子部品
JP3376971B2 (ja) * 1999-09-09 2003-02-17 株式会社村田製作所 セラミック電子部品
JP4255591B2 (ja) 1999-12-08 2009-04-15 株式会社 東京ウエルズ 電子部品の電極形成装置
JP2001196263A (ja) * 2000-01-07 2001-07-19 Philips Japan Ltd 多層誘電体貫通型コンデンサ
JP2002237429A (ja) * 2000-12-08 2002-08-23 Murata Mfg Co Ltd 積層型貫通コンデンサおよび積層型貫通コンデンサアレイ
JP2002184648A (ja) 2000-12-15 2002-06-28 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2004235377A (ja) * 2003-01-29 2004-08-19 Kyocera Corp セラミック電子部品
JP2005217136A (ja) * 2004-01-29 2005-08-11 Tdk Corp 積層電子部品の整列方法及び装置
JP2006100708A (ja) 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板および３端子型積層コンデンサ
JP2006295076A (ja) * 2005-04-14 2006-10-26 Rohm Co Ltd セラミック製チップ型電子部品とその製造方法
JP3904024B1 (ja) * 2005-09-30 2007-04-11 株式会社村田製作所 積層電子部品
KR101014508B1 (ko) * 2006-01-13 2011-02-14 가부시키가이샤 무라타 세이사쿠쇼 적층 콘덴서
JP4983400B2 (ja) 2007-05-25 2012-07-25 株式会社村田製作所 貫通型三端子コンデンサ
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP2009200168A (ja) * 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
JP4946941B2 (ja) 2008-03-27 2012-06-06 Ｔｄｋ株式会社 表面実装型電子部品アレイ及びその製造方法
JP2010129621A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2011192968A (ja) * 2010-02-19 2011-09-29 Murata Mfg Co Ltd コンデンサ及びその製造方法
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
JP2012028502A (ja) 2010-07-22 2012-02-09 Ngk Spark Plug Co Ltd 積層コンデンサ、及び配線基板
JP2012028559A (ja) 2010-07-23 2012-02-09 Murata Mfg Co Ltd 電子部品
JP2012156315A (ja) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP5811152B2 (ja) * 2012-11-05 2015-11-11 株式会社村田製作所 積層セラミック電子部品、その製造方法、テーピング電子部品連、その製造方法、および積層セラミック電子部品の方向識別方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150142592A (ko) * 2014-06-12 2015-12-22 가부시키가이샤 무라타 세이사쿠쇼 적층 콘덴서, 이것을 포함하는 적층 콘덴서 시리즈 및 적층 콘덴서 실장체
US9653214B2 (en) 2014-06-12 2017-05-16 Murata Manufacturing Co., Ltd. Laminated capacitor and laminated capacitor series and laminated capacitor mounted body including capacitor
KR20160020340A (ko) * 2014-08-13 2016-02-23 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품

Also Published As

Publication number Publication date
CN103811176B (zh) 2016-08-17
CN203631319U (zh) 2014-06-04
US20140126106A1 (en) 2014-05-08
US9060461B2 (en) 2015-06-16
KR101509150B1 (ko) 2015-04-07
JP2014112647A (ja) 2014-06-19
CN103811176A (zh) 2014-05-21
JP5811152B2 (ja) 2015-11-11

Similar Documents

Publication Publication Date Title
KR101509150B1 (ko) 적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 및 적층 세라믹 전자부품의 방향 식별방법
US10395833B2 (en) Method for manufacturing a laminated ceramic electronic component
KR102004761B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
EP2187411B1 (en) Ceramic electronic component terminals
KR101098155B1 (ko) 전자부품 및 전자부품 내장 기판
JP2010258070A (ja) 積層型セラミック電子部品
KR20140095977A (ko) 적층 콘덴서, 연속 테이핑 적층 콘덴서 및 적층 콘덴서의 실장구조
KR101925286B1 (ko) 적층 세라믹 전자부품
KR20190011219A (ko) 적층 세라믹 콘덴서
KR20150047440A (ko) 적층 세라믹 전자부품, 연속 테이핑 전자부품 및 적층 세라믹 전자부품의 제조방법
KR101843272B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP2003282356A (ja) コンデンサアレイ
KR102003756B1 (ko) 세라믹 콘덴서
US8383195B2 (en) Production method for laminated electronic component
JP2016136561A (ja) 積層コンデンサ
CN210467597U (zh) 一种多层陶瓷电容器
KR20150048036A (ko) 전자부품의 제조방법
JP6255672B2 (ja) 積層コンデンサの製造方法
US20220208459A1 (en) Multilayer ceramic electronic component
US20230290578A1 (en) Multilayer capacitor
KR20160133184A (ko) 적층형 전자부품
JP2023085167A (ja) 積層型電子部品
JP2014096410A (ja) 積層セラミック電子部品およびその製造方法
KR20140106477A (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 4