KR20160133184A - 적층형 전자부품 - Google Patents

Abstract

본 개시는 복수의 유전체층이 적층된 구조를 구비하며, 일면에 노출되도록 형성된 제1 및 제2 내부전극을 포함하는 세라믹 본체 및 상기 세라믹 본체의 상면 및 하면 중 적어도 한 면의 상부에 배치되는 표시부를 포함하는 적층형 전자부품에 관한 것으로, 세라믹 본체의 방향 선별을 가능하게 하여 제품의 생산 수율을 향상시킬 수 있다.

Description

적층형 전자부품{Multilayered Electronic component}

본 개시는 적층형 전자부품에 관한 것이다.

적층형 전자부품 중에서 일반적인 적층 세라믹 콘덴서는 세라믹 유전체의 분말로 이루어지는 유전체층과 내부전극 페이스트로 이루어지며 일면에 노출되도록 형성된 내부전극을 교대로 겹친 세라믹 본체 및 상기 내부전극이 노출되는 상기 세라믹 본체의 일면 및 측면 일부에 형성되는 외부전극을 포함한다.

상기 외부전극은 내부전극이 노출되는 세라믹 본체의 일면 및 측면 일부에 도전성인 외부전극 페이스트(paste)를 도포한 후, 외부전극 페이스트가 도포된 세라믹 소자를 소성하여 외부전극 페이스트 내의 금속 분말을 소결시켜 형성된다.

이와 같이, 외부전극이 세라믹 본체의 일면에 형성되는 적층 세라믹 콘덴서의 경우, 외부전극은 내부전극을 인식하는 광학 센서로 세라믹 본체의 방향을 선별한 후 내부전극의 노출면에 외부전극 페이스트를 도포하여 형성될 수 있다.

하지만, 제품의 소형화로 인하여 내부전극의 노출면적이 극단적으로 작아질 경우, 광학 센서가 내부전극을 인식하지 못하여 세라믹 본체의 방향 선별이 불가능하며, 이로 인해 외부전극 형성 공정의 지연으로 제품의 생산 수율이 낮아질 수 있다.

따라서, 세라믹 본체의 방향 선별을 위하여 세라믹 본체에 노출되는 내부전극을 직접 인식하지 않아도 세라믹 본체에서 내부전극의 노출면을 인지할 수 있는 방안이 필요한 실정이다.

한편, 외부전극을 형성하는 공정 이전에 세라믹 본체의 방향 선별 과정에서 센서의 내부전극 인식 불가로 인하여 방향 선별 과정이 지연될 수 있다.

본 개시의 여러 목적 중 하나는 이러한 세라믹 본체의 방향 선별을 해결할 수 있는 적층형 전자부품을 제공하는 것이다.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 세라믹 본체의 상면 및 하면 중 적어도 한 면의 상부에 표시부를 배치하여, 세라믹 본체의 방향을 구별할 수 있도록 하는 것이며, 이를 통하여 제품의 생산 수율을 향상시키는 것이다.

본 개시의 일 실시 예에 따른 적층형 전자부품은 세라믹 본체의 상면 또는 하면에 표시부를 배치함으로써, 세라믹 본체의 방향 선별이 가능하여 내부전극의 노출면을 인지할 수 있으며, 이로 인하여 제품의 생산 수율을 향상시킬 수 있다.

도 1은 본 개시의 일 실시 예에 따른 적층형 전자부품의 개략적인 구조를 나타낸 사시도이다.
도 2 내지 도 5는 세라믹 본체와 표시부의 결합 구조 및 세라믹 본체와 외부전극의 결합구조를 나타낸 적층형 전자부품의 개략적인 구조를 나타낸 사시도 이다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 보다 상세히 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

도 1은 본 개시의 일 실시 예에 따른 적층형 전자부품의 개략적인 구조를 나타낸 사시도이다.

도 1을 참조하면, 본 개시의 일 실시 예에 따른 적층형 전자부품(100)은 복수의 유전체층(미도시)이 적층된 구조를 구비하며, 일면에 노출되도록 형성된 제1 리드부(121a)를 갖는 제1 내부전극(121) 및 상기 유전체층을 사이에 두고 상기 제1 내부전극(121)과 교대로 적층되며 상기 일면에 노출되도록 형성된 제2 리드부(122a)를 갖는 제2 내부전극(122)을 포함하는 세라믹 본체(110) 및 상기 세라믹 본체(110)에서 상기 유전체층의 적층 방향으로 서로 대향하는 제1 및 제2 면 중 적어도 한 면에 형성된 표시부(150)를 포함한다.

상기 세라믹 본체(110)는 서로 대향하는 제1 주면(5) 및 제2 주면(6)과 상기 제1 주면(5) 및 제2 주면(6)을 연결하는 제1 측면(1) 및 제2 측면(2), 제1 단면(3) 및 제2 단면(4)을 가질 수 있다. 상기 세라믹 본체의 형상은 특별히 제한은 없지만 도시한 바와 같이 육면체 형상일 수 있다.

본 개시의 일 실시 형태에 따르면, 상기 세라믹 본체(110)의 제1 측면(1)은 회로기판의 실장 영역에 배치되는 실장면이 될 수 있다.

상기 세라믹 본체(110)는 복수의 유전체층(미도시)이 적층되어 형성된다.

상기 세라믹 본체(110)를 구성하는 복수의 유전체층은 소결된 상태로서, 인접하는 유전체층의 경계는 육안으로 확인할 수 없을 정도로 일체화되어 있을 수 있다.

상기 유전체층은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 페로브스카이트(perovskite) 재료를 포함할 수 있다. 상기 페로브스카이트 재료는 이에 제한되는 것은 아니나 티탄산바륨(BaTiO₃)계 재료, 티탄산스트론튬(SrTiO₃)계 재료 등 일 수 있다.

상기 세라믹 본체(110)의 내부에는 내부전극(121, 122)이 형성된다. 상기 내부전극은 제1 극성의 제1 내부전극(121)과 제2 극성의 제2 내부전극(122)을 한 쌍으로 포함하며, 일 유전체층을 사이에 두고 서로 대향하도록 y-방향으로 배치될 수 있다.

제1 및 제2 내부전극(121, 122)은 적층형 전자부품(100)의 실장면인 제1 측면(1)에 수직으로 배치될 수 있다.

상기 제1 및 제2 내부전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.

상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으나 이에 제한되는 것은 아니다.

상기 유전체층을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 내부전극을 인쇄할 수 있다.

상기 내부전극이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성하여 세라믹 본체를 형성할 수 있다.

본 개시에서 제1 및 제2 는 서로 다른 극성을 의미할 수 있다.

제1 및 제2 내부전극(121, 122)은 제1 측면(1)에 노출되도록 형성된 제1 및 제2 리드부(121a, 122a)를 가진다.

본 개시의 일 실시 형태에 따른 적층형 전자부품(100)은 수직 적층형으로서, 제1 및 제2 리드부(121a, 122a)는 세라믹 본체(110)의 동일면으로 노출될 수 있다.

상기 제1 및 제2 리드부(121a, 122a)는 제1 및 제2 내부전극(121, 122)이 형성하는 도체 패턴에서 폭이 증가하여 세라믹 본체의 일면으로 노출된 영역을 의미할 수 있다.

상기 제1 및 제2 내부전극(121, 122)은 중첩되는 영역에 의하여 정전용량을 형성하며, 서로 다른 극성의 외부전극과 연결되는 제1 및 제2 리드부(121a, 122a)는 중첩되는 영역을 가지지 않는다. 상기 제1 및 제2 리드부(121a, 122a)는 중첩되지 않고 절연되어 있으므로, 세라믹 본체 제조를 위한 적층체의 절단 시 절단 스트레스에 의해 서로 대향하는 내부전극의 밀림 현상에 따른 내부전극 간 쇼트 불량을 개선할 수 있다.

도 1을 참조하면, 상기 제1 및 제2 내부전극(121, 122)이 상기 세라믹 본체(110)의 제1 측면(1)에 교대로 노출되고 있음을 알 수 있다.

일반적으로, 세라믹 본체 형성 이후에 외부전극을 형성하기 위하여 세라믹 본체의 일면에 노출된 내부전극을 광학 센서로 인식하여 세라믹 본체의 방향을 선별하였다.

하지만, 제품이 소형화되면 내부전극의 노출면이 극단적으로 작아져 광학센서가 내부전극을 인식하지 못하게 되어, 세라믹 본체의 방향 선별이 어려워지게 된다. 이로 인하여, 세라믹 본체의 방향 선별 과정이 지연되어 제품의 생산 수율이 낮아지게 된다.

본 발명의 일 실시 형태에 따른 적층형 전자부품(100)은 상기 세라믹 본체(110)에서 유전체층의 적층 방향으로 서로 대향하는 제1 주면(5) 및 제2 주면(6) 중 적어도 한 면에 형성된 표시부(150)를 포함한다.

즉, 상기 표시부(150)는 상기 세라믹 본체(110)의 적층방향에서 상기 세라믹 본체(110)의 상면(5) 및 하면(6) 중 적어도 한 면의 상부에 배치된다.

상기 표시부(150)는 상기 세라믹 본체(110)의 길이방향으로 연속적인 형태를 가질 수 있으며, 상기 세라믹 본체(110)의 폭 방향에서 어느 한 방향으로 배치될 수 있다.

상기 세라믹 본체(110)의 상면 또는 하면에 표시부(150)를 배치함으로써, 제1 및 제2 내부전극(121, 122)의 노출면적의 축소로 인하여 센서 인식이 불가하더라도, 세라믹 본체의 방향 선별이 가능하여 제1 및 제2 내부전극의 노출면을 빠르게 인지할 수 있다.

상기 표시부(150)는 상기 세라믹 본체(110)의 상면 또는 하면과 다른 색상을 가진 절연 재료일 수 있다.

상기 절연 재료는 예를 들어, 에폭시, 내열성 고분자, 글라스 및 세라믹으로 이루어진 군으로부터 선택된 하나 이상일 수 있으나, 이에 제한되는 것은 아니다.

상기 표시부의 형성 방법은 특별히 제한되지 않으며, 예를 들면 스프레이 방식으로 분사하거나, 롤러 또는 스크린을 이용하여 도포할 수 있다.

도 2 내지 도 5는 세라믹 본체와 표시부의 결합 구조 및 세라믹 본체와 외부전극의 결합구조를 나타낸 적층형 전자부품의 개략적인 구조를 나타낸 사시도 이다.

도 2 의 (a) 내지 도 5의 (a)를 참조하면, 상기 표시부(150)는 상기 세라믹 본체(110)의 길이방향으로 연속적인 형태를 가질 수 있다.

상기 표시부(150)는 상기 세라믹 본체의 폭 방향으로 소정의 패턴을 가질 수 있다.

상기 표시부(150)는 상기 세라믹 본체(110)의 내부전극 노출면을 구분하기 위하여 상기 세라믹 본체(110)의 폭 방향에서 어느 한 방향으로 배치될 수 있다.

상기 표시부(150)의 면적은 상기 세라믹 본체(110)의 상면 또는 하면의 면적을 A라 하고, 상기 표시부(150)의 면적을 X라 할 때, 0<X/A<1 을 만족할 수 있다.

본 개시의 일 실시 형태에 따른 적층형 전자부품(100)은 세라믹 본체(110)의 제1 측면(1)으로 인출된 제1 내부전극(121)의 제1 리드부(121a)와 연결되도록 형성된 제1 외부전극(131) 및 세라믹 본체(110)의 제1 측면(1)으로 인출된 제2 내부전극(122)의 제2 리드부(122a)와 연결되도록 형성된 제2 외부전극(132)을 포함한다.

상기 제1 및 제2 외부전극(131, 132)은 각각 제1 및 제2 리드부(121a, 122a)와 연결되기 위하여 상기 세라믹 본체의 제1 측면(1)에 형성되며, 상기 세라믹 본체의 제1 단면(3)에 연장 형성될 수 있으나, 이에 제한되는 것은 아니다.

즉, 상기 제1 및 제2 외부전극(131, 132)은 상기 세라믹 본체(110)의 제1 주면(5), 제2 주면(6) 및 제2 측면(2) 중 하나 이상으로 연장 형성될 수 있다.

따라서, 상기 제1 및 제2 외부전극(131, 132)은 상기 세라믹 본체(110)의 제1 측면(1)으로 인출된 제1 및 제2 내부전극(121, 122)의 제1 및 제2 리드부(121a, 122a)와 연결되면서, 상기 세라믹 본체(110)의 길이 방향 일측 단부를 둘러싸면서 형성될 수 있다.

상기 제1 및 제2 외부전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.

상기 도전성 금속은 니켈(Ni), 구리(Cu), 주석(Sn), 또는 이들의 합금일 수 있으나, 이제 제한되는 것은 아니다.

상기 도전성 페이스트는 절연성 물질을 더 포함할 수 있으며, 예를 들어 상기 절연성 물질은 글라스일 수 있다.

상기 제1 및 제2 외부전극의 형성 과정은 상기 세라믹 본체에 상기 표시부를 형성한 이후에 수행할 수 있다.

상기 제1 및 제2 외부전극을 형성하는 방법은 상기 세라믹 본체에 외부전극 페이스트를 도포하여 형성할 수도 있으며, 도금 등의 다른 방법을 사용하여 형성할 수 있다.

도 3의 (b), 도 4의 (b) 및 도 5의 (b)를 참조하면, 상기 표시부(150)는 일 부 면적이 제1 및 제2 외부전극(131, 132)과 중첩될 수 있다.

상기 표시부(150)가 상기 세라믹 본체(110)의 폭 방향(Z-방향)에서 상기 제1 및 제2 내부전극이 노출한 면, 즉, 제1 측면(1) 방향으로 배치되면, 상기 세라믹 본체(110)의 제1 주면(5), 제2 주면(6) 및 제2 측면(2) 중 하나 이상으로 연장 형성된 제1 및 제2 외부전극(131, 132)과 중첩될 수 있다.

상기 세라믹 본체(110)와 상기 제1 및 제2 외부전극(131, 132)의 접합력을 유지하기 위하여, 상기 표시부(150)의 두께는 얇은 것이 바람직하며 특별히 제한되는 것은 아니나, 수 μm일 수 있다.

본 개시의 일 실시 형태에 따른 적층형 전자부품은 표시부를 포함함으로써, 내부전극의 노출면을 인지할 수 있으며, 세라믹 본체의 방향 선별 과정의 지연 없이 외부전극을 형성할 수 있어 제품의 생산 수율을 향상시킬 수 있다.

본 개시는 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.

따라서, 청구범위에 기재된 본 개시의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 개시의 범위에 속한다고 할 것이다.

100: 적층형 전자부품
110: 세라믹 본체
121, 122: 제1 및 제2 내부전극
121a, 122a: 제1 및 제2 리드부
131, 132: 제1 및 제2 외부전극
150: 표시부

Claims (5)

1. 복수의 유전체층이 적층된 구조를 구비하며, 일면에 노출되도록 형성된 제1 리드부를 갖는 제1 내부전극 및 상기 유전체층을 사이에 두고 상기 제1 내부전극과 교대로 적층되며 상기 일면에 노출되도록 형성된 제2 리드부를 갖는 제2 내부전극을 포함하는 세라믹 본체; 및
   상기 세라믹 본체에서 상기 유전체층의 적층 방향으로 서로 대향하는 제1 및 제2 면 중 적어도 한 면에 형성된 표시부;를 포함하는 적층형 전자부품.
   
2. 제1항에 있어서,
   상기 표시부는 상기 세라믹 본체의 길이 방향으로 연속적인 형태를 가지는 적층형 전자부품.
   
3. 제2항에 있어서,
   상기 표시부의 면적은, 상기 세라믹 본체의 상면 또는 하면의 면적을 A라 하고 상기 표시부의 면적을 X라 할 때, 0<X/A<1 을 만족하는 적층형 전자부품.
   
4. 제1항에 있어서,
   상기 표시부는 상기 세라믹 본체의 폭 방향에서 어느 한 방향으로 배치되는 적층형 전자부품.
   
5. 제1항에 있어서,
   상기 표시부는 절연 재료인 적층형 전자부품.
   

Images