JPH09153430A - チップ状回路部品とその製造方法 - Google Patents
チップ状回路部品とその製造方法Info
- Publication number
- JPH09153430A JPH09153430A JP7335792A JP33579295A JPH09153430A JP H09153430 A JPH09153430 A JP H09153430A JP 7335792 A JP7335792 A JP 7335792A JP 33579295 A JP33579295 A JP 33579295A JP H09153430 A JPH09153430 A JP H09153430A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- shaped
- circuit component
- element body
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 半田付け時にチップ状部品が立ち上がってし
まうことを防止すると共に、端面が正方形のチップ状回
路部品でも内部電極の向きを外観から容易に確認するこ
とができるようにする。 【解決手段】 チップ状回路部品は、チップ状素体１１
と、このチップ状素体１１の端部に形成された外部電極
１２、１３とを有し、前記外部電極１２、１３がチップ
状素体１１の対向する一対の側面側で、他方の対向する
側面側より他方の端部に向けて突出していることを特徴
とするものである。例えば、外部電極１２、１３は、チ
ップ状素体１１の対向する一対の側面側で半円形状に突
出している。このような外部電極１２、１３の形状は、
積層体であるチップ状素体の側面における導電ペースト
の濡れ性を利用して形成することが可能である。
まうことを防止すると共に、端面が正方形のチップ状回
路部品でも内部電極の向きを外観から容易に確認するこ
とができるようにする。 【解決手段】 チップ状回路部品は、チップ状素体１１
と、このチップ状素体１１の端部に形成された外部電極
１２、１３とを有し、前記外部電極１２、１３がチップ
状素体１１の対向する一対の側面側で、他方の対向する
側面側より他方の端部に向けて突出していることを特徴
とするものである。例えば、外部電極１２、１３は、チ
ップ状素体１１の対向する一対の側面側で半円形状に突
出している。このような外部電極１２、１３の形状は、
積層体であるチップ状素体の側面における導電ペースト
の濡れ性を利用して形成することが可能である。
Description
【０００１】
【産業上の利用分野】本発明は、チップ状素体の端部に
外部電極を有するチップ状回路部品に関し、特にセラミ
ックの積層体からなるキャパシタ、インダクタ或はサー
ミスタ等のチップ状回路部品とその製造方法に関する。
外部電極を有するチップ状回路部品に関し、特にセラミ
ックの積層体からなるキャパシタ、インダクタ或はサー
ミスタ等のチップ状回路部品とその製造方法に関する。
【０００２】
【従来の技術】このチップ状回路部品は、角柱或は角板
状のチップ状のセラミック素体の両端面に接続用の端
子、いわゆる外部電極を設けたものである。図６は特
に、セラミックの積層体からなるチップ状素体１を有す
るチップ状回路部品を示している。すなわち、チップ状
素体１を構成するセラミック層の層間に２組の内部電極
５、６が形成され、これら内部電極５、６がセラミック
層を介して対向している。各組の内部電極５、６は、各
々チップ状素体１の対向する端面側に導出され、チップ
状素体１の各々の端部に形成された外部電極２、３に導
通している。
状のチップ状のセラミック素体の両端面に接続用の端
子、いわゆる外部電極を設けたものである。図６は特
に、セラミックの積層体からなるチップ状素体１を有す
るチップ状回路部品を示している。すなわち、チップ状
素体１を構成するセラミック層の層間に２組の内部電極
５、６が形成され、これら内部電極５、６がセラミック
層を介して対向している。各組の内部電極５、６は、各
々チップ状素体１の対向する端面側に導出され、チップ
状素体１の各々の端部に形成された外部電極２、３に導
通している。
【０００３】このようなチップ状回路部品のうち、例え
ば積層セラミックキャパシタは、次のようにして製造さ
れる。まず、セラミック粉末を溶剤で溶解された樹脂バ
インダに一様に分散したセラミックスラリを作る。この
セラミックスラリをドクターブレード法等でポリエチレ
ンテレフタレートフィルム等のベースフィルム上に薄く
塗布し、乾燥してセラミックグリーンシートを作る。次
に、このセラミックグリーンシート上に導電ペーストを
使用してチップ素体１の複数個分の内部電極パターンを
印刷する。そして、図６のように、内部電極５、６が両
端側に交互にずれるようにベースフィルムから剥離され
たセラミックグリーンシートを順次積層し、チップ状素
体１を複数個分含む未焼成のセラミック積層体を得る。
その後、この積層体を裁断し、焼成することにより、個
々に分離されたチップ状素体１を得る。次に、このチッ
プ状素体１の両端部に導電ペーストを塗布し、これを焼
き付けることにより、外部電極２、３を形成する。これ
により、図６に示すような積層セラミックキャパシタで
あるチップ状回路部品が完成する。
ば積層セラミックキャパシタは、次のようにして製造さ
れる。まず、セラミック粉末を溶剤で溶解された樹脂バ
インダに一様に分散したセラミックスラリを作る。この
セラミックスラリをドクターブレード法等でポリエチレ
ンテレフタレートフィルム等のベースフィルム上に薄く
塗布し、乾燥してセラミックグリーンシートを作る。次
に、このセラミックグリーンシート上に導電ペーストを
使用してチップ素体１の複数個分の内部電極パターンを
印刷する。そして、図６のように、内部電極５、６が両
端側に交互にずれるようにベースフィルムから剥離され
たセラミックグリーンシートを順次積層し、チップ状素
体１を複数個分含む未焼成のセラミック積層体を得る。
その後、この積層体を裁断し、焼成することにより、個
々に分離されたチップ状素体１を得る。次に、このチッ
プ状素体１の両端部に導電ペーストを塗布し、これを焼
き付けることにより、外部電極２、３を形成する。これ
により、図６に示すような積層セラミックキャパシタで
あるチップ状回路部品が完成する。
【０００４】このようなチップ状回路部品は、図６に示
すように、回路基板ａ上に搭載され、前記外部電極２、
３が回路基板ａ上に形成された一対のランド電極ｂ、ｂ
に半田付けされる。すなわち、ランド電極ｂ、ｂに予め
ペースト半田を印刷しておき、チップ状回路部品をその
回路基板ａ上に搭載した後、加熱してペースト半田を、
リフローし、その後冷却した半田を硬化させる。
すように、回路基板ａ上に搭載され、前記外部電極２、
３が回路基板ａ上に形成された一対のランド電極ｂ、ｂ
に半田付けされる。すなわち、ランド電極ｂ、ｂに予め
ペースト半田を印刷しておき、チップ状回路部品をその
回路基板ａ上に搭載した後、加熱してペースト半田を、
リフローし、その後冷却した半田を硬化させる。
【０００５】
【発明が解決しようとしている課題】このようにしてチ
ップ状回路部品を回路基板ａ上に搭載し、外部電極２、
３をランド電極ｂ、ｂに半田付けしたとき、双方の外部
電極２、３が正常にランド電極ｂ、ｂに半田付けされ
ず、図７のように、チップ状回路部品が一方のランド電
極ｂ、ｂを軸として起立してしまう現象が起こることが
ある。そうすると、チップ状回路部品が回路基板ａに形
成された回路パターンに接続されず、正常な回路が構成
できなくなる。このようなチップ状回路部品が起立して
しまう現象は、半田リフロー時の双方のランド電極ｂ、
ｂにおける溶融半田の張力の不均衡により発生すると考
えられているが、現状ではそれを防止する有効な手段は
ない。
ップ状回路部品を回路基板ａ上に搭載し、外部電極２、
３をランド電極ｂ、ｂに半田付けしたとき、双方の外部
電極２、３が正常にランド電極ｂ、ｂに半田付けされ
ず、図７のように、チップ状回路部品が一方のランド電
極ｂ、ｂを軸として起立してしまう現象が起こることが
ある。そうすると、チップ状回路部品が回路基板ａに形
成された回路パターンに接続されず、正常な回路が構成
できなくなる。このようなチップ状回路部品が起立して
しまう現象は、半田リフロー時の双方のランド電極ｂ、
ｂにおける溶融半田の張力の不均衡により発生すると考
えられているが、現状ではそれを防止する有効な手段は
ない。
【０００６】さらに、積層チップ状回路部品の場合、そ
の積層方向を回路基板ａの板面に対して垂直にして搭載
するか、平行にして搭載するかによって、チップ状回路
部の内部電極５、６の向きが異なる。そのため、それら
内部電極５、６と回路基板ａの回路パターンとの間に生
じる浮遊容量が異なる。しかし、端面形状が正方形のチ
ップ状回路部品の場合、チップ状回路部品の表面にマー
ク等を設けない限り、内部電極５、６の向きを確認する
ことが困難であった。
の積層方向を回路基板ａの板面に対して垂直にして搭載
するか、平行にして搭載するかによって、チップ状回路
部の内部電極５、６の向きが異なる。そのため、それら
内部電極５、６と回路基板ａの回路パターンとの間に生
じる浮遊容量が異なる。しかし、端面形状が正方形のチ
ップ状回路部品の場合、チップ状回路部品の表面にマー
ク等を設けない限り、内部電極５、６の向きを確認する
ことが困難であった。
【０００７】本発明は、前記のような従来のチップ状回
路部品における課題に鑑み、半田付け時にチップ状部品
が立ち上がってしまうことを防止すると共に、端面が正
方形のチップ状回路部品でも内部電極の向きを外観から
容易に確認することができるようにしたものである。
路部品における課題に鑑み、半田付け時にチップ状部品
が立ち上がってしまうことを防止すると共に、端面が正
方形のチップ状回路部品でも内部電極の向きを外観から
容易に確認することができるようにしたものである。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、チップ状回路部品の端部の外部電極１
２、１３の一方の対向する側面と他方の対向する側面と
の形状を異ならせた。より具体的には、チップ状回路部
品の端部の外部電極１２、１３の一方の対向する側面側
を、他方の対向する側面側より突出させるようにした。
また、このように外部電極１２、１３の一部を突出させ
る手段として、積層体からなるチップ状素体１１の積層
方向と平行な積層面とそれ以外の面との導電ペーストの
塗れ性の違いを利用し、積層面の導電ペーストの塗布寸
法を他の面より大としたものである。
め、本発明では、チップ状回路部品の端部の外部電極１
２、１３の一方の対向する側面と他方の対向する側面と
の形状を異ならせた。より具体的には、チップ状回路部
品の端部の外部電極１２、１３の一方の対向する側面側
を、他方の対向する側面側より突出させるようにした。
また、このように外部電極１２、１３の一部を突出させ
る手段として、積層体からなるチップ状素体１１の積層
方向と平行な積層面とそれ以外の面との導電ペーストの
塗れ性の違いを利用し、積層面の導電ペーストの塗布寸
法を他の面より大としたものである。
【０００９】すなわち、本発明によるチップ状回路部品
は、チップ状素体１１と、このチップ状素体１１の端部
に形成された外部電極１２、１３とを有し、前記外部電
極１２、１３がチップ状素体１１の対向する一対の側面
側で、他方の対向する側面側より他方の端部に向けて突
出していることを特徴とするものである。例えば、外部
電極１２、１３は、チップ状素体１１の対向する一対の
側面側で半円形状に突出している。
は、チップ状素体１１と、このチップ状素体１１の端部
に形成された外部電極１２、１３とを有し、前記外部電
極１２、１３がチップ状素体１１の対向する一対の側面
側で、他方の対向する側面側より他方の端部に向けて突
出していることを特徴とするものである。例えば、外部
電極１２、１３は、チップ状素体１１の対向する一対の
側面側で半円形状に突出している。
【００１０】このようなチップ状回路部品では、外部電
極１２、１３が突出した側面を両側とし、外部電極１
２、１３が突出していない側面を上下に向けて回路基板
ａ上に搭載し、外部電極１２、１３を回路基板ａ上のラ
ンド電極ｂ、ｂに半田付けする。これにより、側面側に
付着する半田の量に比べて上面側に付着する半田の量が
少なくなる。このため、溶融半田の表面張力や硬化時の
収縮力によるチップ状回路部品を立ち上がらせようとす
る力が、チップ状回路部品を保持する力に比べて弱くな
る。このため、チップ状回路部品の両端において溶融半
田の表面張力や硬化時の収縮力に多少の不均衡が生じて
も、チップ状回路部品が立ち上がってしまわない。
極１２、１３が突出した側面を両側とし、外部電極１
２、１３が突出していない側面を上下に向けて回路基板
ａ上に搭載し、外部電極１２、１３を回路基板ａ上のラ
ンド電極ｂ、ｂに半田付けする。これにより、側面側に
付着する半田の量に比べて上面側に付着する半田の量が
少なくなる。このため、溶融半田の表面張力や硬化時の
収縮力によるチップ状回路部品を立ち上がらせようとす
る力が、チップ状回路部品を保持する力に比べて弱くな
る。このため、チップ状回路部品の両端において溶融半
田の表面張力や硬化時の収縮力に多少の不均衡が生じて
も、チップ状回路部品が立ち上がってしまわない。
【００１１】また、チップ状素体１１が積層体の場合
に、その積層方向と平行な積層面において外部電極１
２、１３を突出させることにより、チップ状回路部品の
電極の向き等を判断する視角的な目印としての機能を持
たせることができる。このような外部電極１２、１３の
形状は、積層体であるチップ状素体の側面における導電
ペーストの濡れ性を利用して形成することが可能であ
る。すなわち、セラミックグリーンシートを積層し、こ
れをチップ状に裁断した後、焼成してチップ状素体１１
を得る工程と、このチップ状素体１１の端部を導電ペー
ストに浸漬し、同端部に導電ペーストを塗布した後、こ
の導電ペーストを焼き付けて外部電極１２、１３を形成
する工程とでチップ状回路部品を製造する。これによ
り、チップ状素体の積層方向と平行な積層面が他の面よ
り導電ペーストの濡れ性が良いため、導電ペーストは積
層面で突出した形となり、他の面ではその塗布寸法が小
さくなる。
に、その積層方向と平行な積層面において外部電極１
２、１３を突出させることにより、チップ状回路部品の
電極の向き等を判断する視角的な目印としての機能を持
たせることができる。このような外部電極１２、１３の
形状は、積層体であるチップ状素体の側面における導電
ペーストの濡れ性を利用して形成することが可能であ
る。すなわち、セラミックグリーンシートを積層し、こ
れをチップ状に裁断した後、焼成してチップ状素体１１
を得る工程と、このチップ状素体１１の端部を導電ペー
ストに浸漬し、同端部に導電ペーストを塗布した後、こ
の導電ペーストを焼き付けて外部電極１２、１３を形成
する工程とでチップ状回路部品を製造する。これによ
り、チップ状素体の積層方向と平行な積層面が他の面よ
り導電ペーストの濡れ性が良いため、導電ペーストは積
層面で突出した形となり、他の面ではその塗布寸法が小
さくなる。
【００１２】この場合、セラミックグリーンシートのバ
インダの樹脂成分のセラミック成分に対する含有率を１
０〜１３重量％と多くすることにより、チップ状素体１
１の焼成時にバインダ樹脂成分が蒸発することによっ
て、チップ状素体１１のセラミック組織が多孔状とな
り、その空隙率が高くなる。そのため、チップ状素体１
１の積層面と他の面との導電ペーストの濡れ性に大きな
違いが生じ、前記のような外部電極１２、１３の形状が
容易に得られる。前記のバインダの樹脂成分の含有率
は、焼結性が損われたり、脱バインダ処理が不可能にな
る等の問題を生じさせない範囲でチップ状素体１１の空
隙率を高めることができる範囲である。すなわち、バイ
ンダ中の樹脂成分が前記の含有率に満たないと、充分な
空隙率が得られず、またその含有率を越えると、セラミ
ック粒子間の距離が増大するため、焼結性が低下し、ま
た脱バインダ処理が困難となり、特性上の問題を生じる
おそれがある。
インダの樹脂成分のセラミック成分に対する含有率を１
０〜１３重量％と多くすることにより、チップ状素体１
１の焼成時にバインダ樹脂成分が蒸発することによっ
て、チップ状素体１１のセラミック組織が多孔状とな
り、その空隙率が高くなる。そのため、チップ状素体１
１の積層面と他の面との導電ペーストの濡れ性に大きな
違いが生じ、前記のような外部電極１２、１３の形状が
容易に得られる。前記のバインダの樹脂成分の含有率
は、焼結性が損われたり、脱バインダ処理が不可能にな
る等の問題を生じさせない範囲でチップ状素体１１の空
隙率を高めることができる範囲である。すなわち、バイ
ンダ中の樹脂成分が前記の含有率に満たないと、充分な
空隙率が得られず、またその含有率を越えると、セラミ
ック粒子間の距離が増大するため、焼結性が低下し、ま
た脱バインダ処理が困難となり、特性上の問題を生じる
おそれがある。
【００１３】
【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について具体的且つ詳細に説明する。図
３に本発明によるチップ状回路部品のチップ状素体１１
の積層構造の例を示す。例えば、チップ状回路部品が積
層セラミックキャパシタである場合、チップ状素体１１
を構成するセラミック層１８、１９は、チタン酸バリウ
ム等を主成分とする誘電体セラミックからなり、図示の
場合は矩形状の層からなっている。このセラミック層１
８、１９のうち、中間のセラミック層１８、１８…の表
面に２種類の内部電極１５、１６が各々形成されてい
る。このうち内部電極１５、１５…は、セラミック層１
８、１８…の図において左側の端辺にのみ達するように
偏って形成されている。また、他方のセラミック層１
８、１８…に形成された内部電極１６、１６…は、セラ
ミック層１８、１８…の図において右側の辺の端辺にの
み達するよう偏って形成されている。
明の実施の形態について具体的且つ詳細に説明する。図
３に本発明によるチップ状回路部品のチップ状素体１１
の積層構造の例を示す。例えば、チップ状回路部品が積
層セラミックキャパシタである場合、チップ状素体１１
を構成するセラミック層１８、１９は、チタン酸バリウ
ム等を主成分とする誘電体セラミックからなり、図示の
場合は矩形状の層からなっている。このセラミック層１
８、１９のうち、中間のセラミック層１８、１８…の表
面に２種類の内部電極１５、１６が各々形成されてい
る。このうち内部電極１５、１５…は、セラミック層１
８、１８…の図において左側の端辺にのみ達するように
偏って形成されている。また、他方のセラミック層１
８、１８…に形成された内部電極１６、１６…は、セラ
ミック層１８、１８…の図において右側の辺の端辺にの
み達するよう偏って形成されている。
【００１４】このような内部電極１５、１６が形成され
たセラミック層１８、１８…が必要な組数だけ交互に積
層され、さらにその両側に内部電極１５、１６が形成さ
れていないセラミック層２０が適当な数だけ積層され、
この積層体によりチップ状素体１１が構成される。な
お、このようなチップ状回路部品は、図３に示すように
個々に積層されて製造される訳ではなく、前述したよう
に、セラミックグリーンシートの形成、その表面への内
部電極パターンの印刷、セラミックグリーンシートの積
層、その積層体の裁断、積層体の焼成、焼成済みの積層
体への外部電極の形成という工程を経て、多数のものが
同時に製造される。
たセラミック層１８、１８…が必要な組数だけ交互に積
層され、さらにその両側に内部電極１５、１６が形成さ
れていないセラミック層２０が適当な数だけ積層され、
この積層体によりチップ状素体１１が構成される。な
お、このようなチップ状回路部品は、図３に示すように
個々に積層されて製造される訳ではなく、前述したよう
に、セラミックグリーンシートの形成、その表面への内
部電極パターンの印刷、セラミックグリーンシートの積
層、その積層体の裁断、積層体の焼成、焼成済みの積層
体への外部電極の形成という工程を経て、多数のものが
同時に製造される。
【００１５】こうして得られたチップ状素体１１を図１
に示す。このチップ状素体１１では、その内部で積層さ
れたセラミック層を介して一対の内部電極が交互に対向
している。そして、これら内部電極の端部がチップ状素
体１１の対向する端面に露出している。図１に示すよう
に、このチップ状素体１１の端部表面に銀ペースト等の
導電ペーストを塗布し、焼き付けて外部電極１２、１３
が形成される。チップ状素体１１の端部への導電ペース
トの塗布は、チップ状素体１１の端部を導電ペースト１
１に浸漬することによりなされるが、このときチップ状
素体１１の裁断面、すなわちセラミック層の積層方向と
平行な積層面での導電ペーストの濡れ性が他の面より良
好である。このため、導電ペーストはチップ状素体１１
の積層面で他の面より導電ペーストがより多く付着し、
半円形状に突出する。このため、図１に示すように、積
層面では外部電極１２、１３のチップ状素体１１の長手
方向の塗布寸法ｆが他の側面での塗布寸法ｅより長くな
る。
に示す。このチップ状素体１１では、その内部で積層さ
れたセラミック層を介して一対の内部電極が交互に対向
している。そして、これら内部電極の端部がチップ状素
体１１の対向する端面に露出している。図１に示すよう
に、このチップ状素体１１の端部表面に銀ペースト等の
導電ペーストを塗布し、焼き付けて外部電極１２、１３
が形成される。チップ状素体１１の端部への導電ペース
トの塗布は、チップ状素体１１の端部を導電ペースト１
１に浸漬することによりなされるが、このときチップ状
素体１１の裁断面、すなわちセラミック層の積層方向と
平行な積層面での導電ペーストの濡れ性が他の面より良
好である。このため、導電ペーストはチップ状素体１１
の積層面で他の面より導電ペーストがより多く付着し、
半円形状に突出する。このため、図１に示すように、積
層面では外部電極１２、１３のチップ状素体１１の長手
方向の塗布寸法ｆが他の側面での塗布寸法ｅより長くな
る。
【００１６】このような性向は、チップ状素体１１のセ
ラミックの空隙率を高くし、その積層面と他の面との導
電ペーストの濡れ性の差を大きくする程顕著になる。セ
ラミックの空隙率は、それを形成するのに使用するセラ
ミックグリーンシート中のバインダの樹脂成分をセラミ
ック粉末に対して１０重量％以上と多くすることにより
高くすることができる。すなわち、チップ状素体１１を
焼成するとき、バインダの樹脂成分が焼却されるため、
その跡が空隙となって残るからである。但し、セラミッ
クグリーンシート中のバインダの樹脂成分がセラミック
粉末に対して１３重量％を越えると、セラミック粒子間
の距離が増大するため、焼結性が低下し、また脱バイン
ダ処理が困難となり、特性上の問題を来すおそれが生じ
る。さらに、前記のような性向は、外部電極１２、１３
を形成するのに使用する導電ペーストの粘度が低い程顕
著になる。
ラミックの空隙率を高くし、その積層面と他の面との導
電ペーストの濡れ性の差を大きくする程顕著になる。セ
ラミックの空隙率は、それを形成するのに使用するセラ
ミックグリーンシート中のバインダの樹脂成分をセラミ
ック粉末に対して１０重量％以上と多くすることにより
高くすることができる。すなわち、チップ状素体１１を
焼成するとき、バインダの樹脂成分が焼却されるため、
その跡が空隙となって残るからである。但し、セラミッ
クグリーンシート中のバインダの樹脂成分がセラミック
粉末に対して１３重量％を越えると、セラミック粒子間
の距離が増大するため、焼結性が低下し、また脱バイン
ダ処理が困難となり、特性上の問題を来すおそれが生じ
る。さらに、前記のような性向は、外部電極１２、１３
を形成するのに使用する導電ペーストの粘度が低い程顕
著になる。
【００１７】このような外部電極１２、１３を有するチ
ップ状回路部品は、図１で示すように、外部電極１２、
１３が突出した側面を両側にして回路基板ａ上に搭載さ
れる。この回路基板ａ上に形成された一対のランド電極
ｂ、ｂには予めペースト半田等が塗布され、この上にチ
ップ状回路部品が搭載された後、その半田がリフローさ
れ、再硬化される。これにより、図２に示すようにして
チップ状回路部品の両端の外部電極１２、１３がランド
電極ｂ、ｂに半田ｃ、ｃで固着される。このとき、チッ
プ状回路部品の外部電極１２、１３の側面側に付着する
半田の量に比べて上面側への溶融半田の付着量が少なく
なるため、溶融半田の表面張力や硬化時の収縮力による
チップ状回路部品を立ち上がらせる力が弱くなる。これ
により、チップ状回路部品の両端において溶融半田の表
面張力や硬化時の収縮力に多少の不均衡が生じても、チ
ップ状回路部品が立ち上がってしまわない。
ップ状回路部品は、図１で示すように、外部電極１２、
１３が突出した側面を両側にして回路基板ａ上に搭載さ
れる。この回路基板ａ上に形成された一対のランド電極
ｂ、ｂには予めペースト半田等が塗布され、この上にチ
ップ状回路部品が搭載された後、その半田がリフローさ
れ、再硬化される。これにより、図２に示すようにして
チップ状回路部品の両端の外部電極１２、１３がランド
電極ｂ、ｂに半田ｃ、ｃで固着される。このとき、チッ
プ状回路部品の外部電極１２、１３の側面側に付着する
半田の量に比べて上面側への溶融半田の付着量が少なく
なるため、溶融半田の表面張力や硬化時の収縮力による
チップ状回路部品を立ち上がらせる力が弱くなる。これ
により、チップ状回路部品の両端において溶融半田の表
面張力や硬化時の収縮力に多少の不均衡が生じても、チ
ップ状回路部品が立ち上がってしまわない。
【００１８】図４及び図５は、本発明をチップ状素体１
１の端部が正方形のチップ状回路部品に適用した例であ
る。このようなチップ状回路部品では、チップ状素体１
１の内部電極１５、１６の向き、すなわち内部電極１
５、１６がどの方向に対向しているか見分けがつかな
い。しかし、前述のような外部電極１２、１３の形状を
採用することにより、その外部電極１２、１３の側面形
状の違いで内部電極１５、１６の向きを判断することが
できる。これにより、チップ状回路部品ａの搭載向きを
適宜選択し、回路基板ａに形成された回路パターンとチ
ップ状素体１１の内部電極１５、１６との間に生じる浮
遊容量を調整することができる。図４に示すような向き
にチップ状回路部品ａを搭載した方が、図５に示すよう
な向きにチップ状回路部品ａを搭載した場合に比べて浮
遊容量は一般に大きくなる。
１の端部が正方形のチップ状回路部品に適用した例であ
る。このようなチップ状回路部品では、チップ状素体１
１の内部電極１５、１６の向き、すなわち内部電極１
５、１６がどの方向に対向しているか見分けがつかな
い。しかし、前述のような外部電極１２、１３の形状を
採用することにより、その外部電極１２、１３の側面形
状の違いで内部電極１５、１６の向きを判断することが
できる。これにより、チップ状回路部品ａの搭載向きを
適宜選択し、回路基板ａに形成された回路パターンとチ
ップ状素体１１の内部電極１５、１６との間に生じる浮
遊容量を調整することができる。図４に示すような向き
にチップ状回路部品ａを搭載した方が、図５に示すよう
な向きにチップ状回路部品ａを搭載した場合に比べて浮
遊容量は一般に大きくなる。
【００１９】
【実施例】次に、本発明の具体的実施例について説明す
る。 （実施例１）誘電体セラミック粉末とバインダとを均一
に混練し、セラミックスラリを作った。なおここでは、
セラミック粉末に対するバインダ中の樹脂成分の割合が
表１に示すように異なるものを６種類作った。これらの
セラミックスラリを使用して、ドクターブレード法によ
り各々セラミックグリーンシートを作り、導電ペースト
を使用してこれらセラミックグリーンシートに内部電極
パターンを印刷した。この内部電極パターンを印刷した
セラミックグリーンシート及び内部電極パターンを印刷
していないセラミックグリーンシートを、図３で示すよ
うな積層体が得られるよう１００枚積層し、圧着した
後、ダイヤモンドカッタを使用し、積層されたシートを
３．２×１．６ｍｍ角のチップ状に切断した。セラミッ
クグリーンシートの積層体の厚さは１．０ｍｍであり、
従って、３．２×１．６×１．０ｍｍ角のチップが得ら
れた。このチップを焼成してチップ状素体１１を得た
後、このチップ状素体１１の両端を粘度５０ポイズの導
電ペーストに浸漬し、これを乾燥して焼付け、外部電極
１２、１３を形成し、図１に示すようなチップ状回路部
品を各々約１００００個ずつ製作した。この１００００
個のチップ状回路部品のうちから、無作為に２０個のチ
ップ状回路部品を選び、それらの外部電極１２、１３の
図１に示すｆ寸法とｅ寸法を各々測定し、その差ｄの平
均を各々表１に示した。
る。 （実施例１）誘電体セラミック粉末とバインダとを均一
に混練し、セラミックスラリを作った。なおここでは、
セラミック粉末に対するバインダ中の樹脂成分の割合が
表１に示すように異なるものを６種類作った。これらの
セラミックスラリを使用して、ドクターブレード法によ
り各々セラミックグリーンシートを作り、導電ペースト
を使用してこれらセラミックグリーンシートに内部電極
パターンを印刷した。この内部電極パターンを印刷した
セラミックグリーンシート及び内部電極パターンを印刷
していないセラミックグリーンシートを、図３で示すよ
うな積層体が得られるよう１００枚積層し、圧着した
後、ダイヤモンドカッタを使用し、積層されたシートを
３．２×１．６ｍｍ角のチップ状に切断した。セラミッ
クグリーンシートの積層体の厚さは１．０ｍｍであり、
従って、３．２×１．６×１．０ｍｍ角のチップが得ら
れた。このチップを焼成してチップ状素体１１を得た
後、このチップ状素体１１の両端を粘度５０ポイズの導
電ペーストに浸漬し、これを乾燥して焼付け、外部電極
１２、１３を形成し、図１に示すようなチップ状回路部
品を各々約１００００個ずつ製作した。この１００００
個のチップ状回路部品のうちから、無作為に２０個のチ
ップ状回路部品を選び、それらの外部電極１２、１３の
図１に示すｆ寸法とｅ寸法を各々測定し、その差ｄの平
均を各々表１に示した。
【００２０】さらに、前記チップ状回路部品の母集団か
ら各々無作為に１０００個のチップ状回路部品を取り出
し、これらを回路基板上に搭載して半田付けした。すな
わち、回路基板上に形成されたランド電極にペースト半
田を印刷し、その上に外部電極１２、１３が突出してい
ない方の側面を上下面としてチップ状回路部品を搭載し
た。次に２７０℃の温度で加熱して半田をリフローさ
せ、その後半田を硬化させた。その後、回路基板を目視
検査し、外部電極１２、１３が正常に半田付けされず、
立ち上がってしまっているチップ状回路部品の数を数
え、その結果を表１に示した。表１から明かな通り、前
記外部電極１２、１３のｆ寸法とｅ寸法の差ｄ＝ｆ−ｅ
が０．２ｍｍ未満のものでは、外部電極１２、１３が正
常に半田付けされず、立ち上がってしまっているチップ
状回路部品が発生したが、ｄ＝ｆ−ｅが０．２ｍｍ以上
のものでは、そのようなチップ状回路部品は全く無かっ
た。
ら各々無作為に１０００個のチップ状回路部品を取り出
し、これらを回路基板上に搭載して半田付けした。すな
わち、回路基板上に形成されたランド電極にペースト半
田を印刷し、その上に外部電極１２、１３が突出してい
ない方の側面を上下面としてチップ状回路部品を搭載し
た。次に２７０℃の温度で加熱して半田をリフローさ
せ、その後半田を硬化させた。その後、回路基板を目視
検査し、外部電極１２、１３が正常に半田付けされず、
立ち上がってしまっているチップ状回路部品の数を数
え、その結果を表１に示した。表１から明かな通り、前
記外部電極１２、１３のｆ寸法とｅ寸法の差ｄ＝ｆ−ｅ
が０．２ｍｍ未満のものでは、外部電極１２、１３が正
常に半田付けされず、立ち上がってしまっているチップ
状回路部品が発生したが、ｄ＝ｆ−ｅが０．２ｍｍ以上
のものでは、そのようなチップ状回路部品は全く無かっ
た。
【００２１】
【表１】 ─────────────────────────────── 試料Ｎｏ． 樹脂成分の含有率 外部電極の寸法差ｄ 立上り数 ─────────────────────────────── １ ８重量％ ０．０８ｍｍ ３個 ２ ９重量％ ０．０８ｍｍ ３個 ３ １０重量％ ０．１０ｍｍ １個 ４ １１重量％ ０．２４ｍｍ ０個 ５ １２重量％ ０．４３ｍｍ ０個 ６ １３重量％ ０．４５ｍｍ ０個 ───────────────────────────────
【００２２】（実施例２）前記実施例１と同様にしてチ
ップ状回路部品を製造するに当り、外部電極１２、１３
を形成するセラミック粉末成分に対する導電ペーストの
樹脂成分の含有率を９重量％とする一方、その溶剤の量
により粘度を表２のように変え、その他の条件は実施例
１と同様にしてチップ状回路部品を製造した。そして、
前記実施例と同様にして外部電極１２、１３のｆ寸法と
ｅ寸法の差ｄを測定すると共に、回路基板へ搭載して立
ち上がってしまったチップ状回路部品の数を数えた。な
お、導電ペーストの粘度は、ブルックフィールド社製の
ものを使用した。
ップ状回路部品を製造するに当り、外部電極１２、１３
を形成するセラミック粉末成分に対する導電ペーストの
樹脂成分の含有率を９重量％とする一方、その溶剤の量
により粘度を表２のように変え、その他の条件は実施例
１と同様にしてチップ状回路部品を製造した。そして、
前記実施例と同様にして外部電極１２、１３のｆ寸法と
ｅ寸法の差ｄを測定すると共に、回路基板へ搭載して立
ち上がってしまったチップ状回路部品の数を数えた。な
お、導電ペーストの粘度は、ブルックフィールド社製の
ものを使用した。
【００２３】表２から明かな通り、前記の結果と同様、
外部電極１２、１３のｆ寸法とｅ寸法の差ｄ＝ｆ−ｅが
０．２ｍｍ未満のものでは、外部電極１２、１３が正常
に半田付けされず、立ち上がってしまっているチップ状
回路部品が発生したが、ｄ＝ｆ−ｅが０．２ｍｍ以上の
ものでは、そのようなチップ状回路部品は全く無かっ
た。従って、前記のように３．２×１．６×１．０ｍｍ
のチップ状回路部品の場合、ｄは０．２ｍｍ以上とする
のがよいことが分かる。
外部電極１２、１３のｆ寸法とｅ寸法の差ｄ＝ｆ−ｅが
０．２ｍｍ未満のものでは、外部電極１２、１３が正常
に半田付けされず、立ち上がってしまっているチップ状
回路部品が発生したが、ｄ＝ｆ−ｅが０．２ｍｍ以上の
ものでは、そのようなチップ状回路部品は全く無かっ
た。従って、前記のように３．２×１．６×１．０ｍｍ
のチップ状回路部品の場合、ｄは０．２ｍｍ以上とする
のがよいことが分かる。
【００２４】
【表２】 ─────────────────────────────── 試料Ｎｏ． 導電ペースト粘度 外部電極の寸法差ｄ 立上り数 ─────────────────────────────── １ ２０ポイズ ０．４２ｍｍ ０個 ２ ３０ポイズ ０．３１ｍｍ ０個 ３ ５０ポイズ ０．２４ｍｍ ０個 ４ ７０ポイズ ０．１７ｍｍ １個 ５ １００ポイズ ０．１５ｍｍ ２個 ───────────────────────────────
【００２５】
【発明の効果】以上説明した通り、本発明によれば、半
田付け時にチップ状部品が立ち上がってしまうことを防
止すると共に、端面が正方形のチップ状回路部品でも内
部電極の向きを外観から容易に確認することができるよ
うになる。これによって、回路基板上に搭載しやすく、
不良が生じにくいチップ状回路部品が得られる。
田付け時にチップ状部品が立ち上がってしまうことを防
止すると共に、端面が正方形のチップ状回路部品でも内
部電極の向きを外観から容易に確認することができるよ
うになる。これによって、回路基板上に搭載しやすく、
不良が生じにくいチップ状回路部品が得られる。
【図１】本発明によるチップ状回路部品の例を一部切り
欠いて示した斜視図である。
欠いて示した斜視図である。
【図２】同チップ状回路部品の例を回路基板上のランド
電極に半田付けした状態の縦断側面図である。
電極に半田付けした状態の縦断側面図である。
【図３】同チップ状回路部品のチップ状素体の積層構造
を示す分解斜視図である。
を示す分解斜視図である。
【図４】本発明によるチップ状回路部品の他の例を一部
切り欠いて示した斜視図である。
切り欠いて示した斜視図である。
【図５】同チップ状回路部品の例を回路基板上の搭載方
向を変えた状態の一部切り欠いて示した斜視図である。
向を変えた状態の一部切り欠いて示した斜視図である。
【図６】チップ状回路部品の従来例を一部切り欠いて示
した斜視図である。
した斜視図である。
【図７】同チップ状回路部品の例を回路基板上のランド
電極に半田付けした状態の縦断側面図である。
電極に半田付けした状態の縦断側面図である。
１１ チップ状素体 １２ 外部電極 １３ 外部電極 １５ 内部電極 １６ 内部電極 ａ 回路基板 ｂ ランド電極
Claims (6)
- 【請求項１】 チップ状素体（１１）と、このチップ状
素体（１１）の端部に形成された外部電極（１２）、
（１３）とを有するチップ状回路部品において、前記外
部電極（１２）、（１３）がチップ状素体（１１）の対
向する一対の側面側で、他方の対向する側面側より他方
の端部に向けて突出していることを特徴とするチップ状
回路部品。 - 【請求項２】 外部電極（１２）、（１３）がチップ状
素体（１１）の対向する一対の側面側で半円形状に突出
していることを特徴とする請求項１に記載のチップ状回
路部品。 - 【請求項３】 チップ状素体（１１）が積層体であっ
て、外部電極（１２）、（１３）が突出したその対向す
る一対の側面が積層方向と平行な積層面であることを特
徴とする請求項１または２に記載のチップ状回路部品。 - 【請求項４】 チップ状素体（１１）を得る工程と、こ
のチップ状素体（１１）の端部に外部電極（２０）を形
成する工程とを有するチップ状回路部品の製造方法にお
いて、セラミックグリーンシートを積層し、これをチッ
プ状に裁断した後焼成してチップ状素体（１１）を得る
工程と、このチップ状素体（１１）の端部を導電ペース
トに浸漬し、同端部に導電ペーストを塗布した後、この
導電ペーストを焼き付けて外部電極（１２）、（１３）
を形成する工程とを有することを特徴とするチップ状回
路部品の製造方法。 - 【請求項５】 チップ状素体（１１）の端部を導電ペー
ストに浸漬し、その端部に導電ペーストを塗布すると共
に、積層方向と平行な積層面と他の面との導電ペースト
の塗れ性の違いにより、積層面の導電ペーストの塗布寸
法を他の面より大としたことを特徴とするチップ状回路
部品の製造方法。 - 【請求項６】 セラミックグリーンシートのバインダの
樹脂成分のセラミック成分に対する含有率を１０〜１３
重量％に調整したことを特徴とするチップ状回路部品の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7335792A JPH09153430A (ja) | 1995-11-30 | 1995-11-30 | チップ状回路部品とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7335792A JPH09153430A (ja) | 1995-11-30 | 1995-11-30 | チップ状回路部品とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153430A true JPH09153430A (ja) | 1997-06-10 |
Family
ID=18292490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7335792A Pending JPH09153430A (ja) | 1995-11-30 | 1995-11-30 | チップ状回路部品とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09153430A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100549A (ja) * | 2002-09-09 | 2003-04-04 | Murata Mfg Co Ltd | チップコンデンサ及びその製造方法 |
| JP2006173270A (ja) * | 2004-12-14 | 2006-06-29 | Tdk Corp | チップ型電子部品 |
| JP2013038332A (ja) * | 2011-08-10 | 2013-02-21 | Tdk Corp | 積層型コンデンサ |
| US8385048B2 (en) | 2011-06-23 | 2013-02-26 | Samsung Electro-Mechanics Co., Ltd. | Chip type laminated capacitor |
| JP2013165181A (ja) * | 2012-02-10 | 2013-08-22 | Tdk Corp | 積層電子部品 |
| CN103811176A (zh) * | 2012-11-05 | 2014-05-21 | 株式会社村田制作所 | 层叠陶瓷电子部件、其制造方法以及编带电子部件串 |
| JP2014207428A (ja) * | 2013-03-19 | 2014-10-30 | 株式会社村田製作所 | 積層電子部品およびその実装構造体 |
| JP2015226053A (ja) * | 2014-05-28 | 2015-12-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板 |
| WO2024038657A1 (ja) * | 2022-08-18 | 2024-02-22 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| WO2024038658A1 (ja) * | 2022-08-18 | 2024-02-22 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
1995
- 1995-11-30 JP JP7335792A patent/JPH09153430A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100549A (ja) * | 2002-09-09 | 2003-04-04 | Murata Mfg Co Ltd | チップコンデンサ及びその製造方法 |
| JP2006173270A (ja) * | 2004-12-14 | 2006-06-29 | Tdk Corp | チップ型電子部品 |
| US8385048B2 (en) | 2011-06-23 | 2013-02-26 | Samsung Electro-Mechanics Co., Ltd. | Chip type laminated capacitor |
| US8804304B2 (en) | 2011-06-23 | 2014-08-12 | Samsung Electro-Mechanics Co., Ltd. | Chip type laminated capacitor |
| JP2013038332A (ja) * | 2011-08-10 | 2013-02-21 | Tdk Corp | 積層型コンデンサ |
| JP2013165181A (ja) * | 2012-02-10 | 2013-08-22 | Tdk Corp | 積層電子部品 |
| CN103811176A (zh) * | 2012-11-05 | 2014-05-21 | 株式会社村田制作所 | 层叠陶瓷电子部件、其制造方法以及编带电子部件串 |
| KR101509150B1 (ko) * | 2012-11-05 | 2015-04-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품, 그 제조방법, 연속 테이핑 전자부품, 그 제조방법, 및 적층 세라믹 전자부품의 방향 식별방법 |
| JP2014207428A (ja) * | 2013-03-19 | 2014-10-30 | 株式会社村田製作所 | 積層電子部品およびその実装構造体 |
| JP2015226053A (ja) * | 2014-05-28 | 2015-12-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板 |
| WO2024038657A1 (ja) * | 2022-08-18 | 2024-02-22 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| WO2024038658A1 (ja) * | 2022-08-18 | 2024-02-22 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007036003A (ja) | 積層コンデンサ | |
| KR20010049529A (ko) | 세라믹 기판의 제조방법 및 소성되지 않은 세라믹 기판 | |
| US20190392991A1 (en) | Electronic component and method of producing electronic component | |
| KR101824904B1 (ko) | 콘덴서 소자, 및 그것을 포함하는 복합 전자부품 | |
| KR100585549B1 (ko) | 적층 세라믹 전자부품 | |
| EP0535995B1 (en) | Method of manufacturing electronic components | |
| JPH09153430A (ja) | チップ状回路部品とその製造方法 | |
| JP2003022929A (ja) | 積層セラミックコンデンサ | |
| JP2015109409A (ja) | 電子部品 | |
| JPH06112085A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JPH10144504A (ja) | チップ型サーミスタ及びその製造方法 | |
| KR100474947B1 (ko) | 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 | |
| JP4544896B2 (ja) | 電子部品 | |
| JPH06314634A (ja) | コンデンサアレイ | |
| JP2000200731A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH0917607A (ja) | チップ状回路部品とその製造方法 | |
| JPH05243074A (ja) | チップ状電子部品及びその端子電極形成方法 | |
| JPH0563928B2 (ja) | ||
| JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2000164451A (ja) | 積層セラミックコンデンサ | |
| JPH11340082A (ja) | 積層チップ部品とその製造方法 | |
| JPH09260105A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH05283207A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH01283809A (ja) | チップ形電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030107 |