JPH09260105A - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JPH09260105A JPH09260105A JP7231496A JP7231496A JPH09260105A JP H09260105 A JPH09260105 A JP H09260105A JP 7231496 A JP7231496 A JP 7231496A JP 7231496 A JP7231496 A JP 7231496A JP H09260105 A JPH09260105 A JP H09260105A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- chip
- wafer
- chip type
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 サーミスタ特性の範囲を広げることができる
ようにする。 【解決手段】 ウェハ１の両面に所定パターンにて表面
電極２，３を形成する。ウェハ１を枡目状に切断し、サ
ーミスタ素体４を得る。基板５の板面に接着剤８を塗付
し、サーミスタ素体４を各枡目に入れるように接着す
る。板体を切断し、短冊状板体１０を得る。樹脂９を印
刷、乾燥、加熱硬化させた後、端子電極１４を形成し、
切断してチップ型サーミスタ１５を得る。
ようにする。 【解決手段】 ウェハ１の両面に所定パターンにて表面
電極２，３を形成する。ウェハ１を枡目状に切断し、サ
ーミスタ素体４を得る。基板５の板面に接着剤８を塗付
し、サーミスタ素体４を各枡目に入れるように接着す
る。板体を切断し、短冊状板体１０を得る。樹脂９を印
刷、乾燥、加熱硬化させた後、端子電極１４を形成し、
切断してチップ型サーミスタ１５を得る。
Description
【０００１】
【発明の属する技術分野】本発明はプリント回路基板等
に表面実装されるチップ型サーミスタ及びその製造方法
に係り、特にアルミナ等の絶縁性セラミックス片が一体
化されたチップ型サーミスタ及びその製造方法に関す
る。
に表面実装されるチップ型サーミスタ及びその製造方法
に係り、特にアルミナ等の絶縁性セラミックス片が一体
化されたチップ型サーミスタ及びその製造方法に関す
る。
【０００２】
【従来の技術】従来、チップ型サーミスタは次の（１）
又は（２）の方法により製造されている。
又は（２）の方法により製造されている。
【０００３】（１） 基本的な素体製造法として、サー
ミスタ・ブロックを成形、焼成した後、チップ形状に加
工する。このチップ形サーミスタ素体の２面を絶縁性の
ガラス層で被覆し、その両端部に端子電極として焼き付
け電極層およびめっき層を形成する。
ミスタ・ブロックを成形、焼成した後、チップ形状に加
工する。このチップ形サーミスタ素体の２面を絶縁性の
ガラス層で被覆し、その両端部に端子電極として焼き付
け電極層およびめっき層を形成する。
【０００４】得られる電気特性の範囲、具体的には抵抗
値とＢ定数の組み合わせを拡大するために、抵抗値調整
用としてチップ形状素体の側面２面に表面電極を形成す
ることもある。
値とＢ定数の組み合わせを拡大するために、抵抗値調整
用としてチップ形状素体の側面２面に表面電極を形成す
ることもある。
【０００５】（２） サーミスタ・グリーン・シートを
成形、積層し、次いでチップ形状とする。このチップ形
のグリーン体を焼成してチップ形サーミスタ素体を製造
する。このサーミスタ素体の両端部に端子電極を形成す
る。サーミスタ素体の内部に電極を形成した構造のもの
や、サーミスタ素体の２面を絶縁性のガラス層で被覆
し、その両端部に端子電極として焼き付け電極層および
めっき層を形成したものもある。
成形、積層し、次いでチップ形状とする。このチップ形
のグリーン体を焼成してチップ形サーミスタ素体を製造
する。このサーミスタ素体の両端部に端子電極を形成す
る。サーミスタ素体の内部に電極を形成した構造のもの
や、サーミスタ素体の２面を絶縁性のガラス層で被覆
し、その両端部に端子電極として焼き付け電極層および
めっき層を形成したものもある。
【０００６】
【発明が解決しようとする課題】サーミスタチップには
寸法に規格がある。例えば、２１２５タイプと呼ばれる
サーミスタチップ型では、２．０（Ｌ）×１．２５
（Ｗ）×０．８〜０．９（Ｔ）ｍｍの寸法とする必要が
あり、１６０８タイプでは１．６（Ｌ）×０．８（Ｗ）
×約０．８（Ｔ）ｍｍの寸法とする必要がある。なお、
Ｌは縦方向長さ、Ｗは幅、Ｔは厚さを示す。
寸法に規格がある。例えば、２１２５タイプと呼ばれる
サーミスタチップ型では、２．０（Ｌ）×１．２５
（Ｗ）×０．８〜０．９（Ｔ）ｍｍの寸法とする必要が
あり、１６０８タイプでは１．６（Ｌ）×０．８（Ｗ）
×約０．８（Ｔ）ｍｍの寸法とする必要がある。なお、
Ｌは縦方向長さ、Ｗは幅、Ｔは厚さを示す。
【０００７】従来のサーミスタチップ型は、この厚みと
なるようにサーミスタ素体の厚みを決めており、サーミ
スタチップ型のタイプによってサーミスタ素体の厚みも
所定厚みに定まったものとなっていた。このように寸法
（特に厚み）が定まっていると、サーミスタ特性（抵抗
値とＢ定数の組み合わせ）の範囲が狭いものとなる。
なるようにサーミスタ素体の厚みを決めており、サーミ
スタチップ型のタイプによってサーミスタ素体の厚みも
所定厚みに定まったものとなっていた。このように寸法
（特に厚み）が定まっていると、サーミスタ特性（抵抗
値とＢ定数の組み合わせ）の範囲が狭いものとなる。
【０００８】本発明は、上記従来の問題点を解決し、サ
ーミスタ特性の範囲を広げることができるようにするこ
とを目的とする。
ーミスタ特性の範囲を広げることができるようにするこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明のチップ型サーミ
スタは、略直方体形の小板状のチップ状サーミスタ素体
と、該サーミスタ素体の両端面に設けられた端子電極と
を有するチップ型サーミスタにおいて、該サーミスタ素
体の該端面以外の板面に絶縁性セラミックス片が接合さ
れていることを特徴とするものである。この絶縁性セラ
ミックスとサーミスタ素体とは、接着により一体化され
ることが好ましい。
スタは、略直方体形の小板状のチップ状サーミスタ素体
と、該サーミスタ素体の両端面に設けられた端子電極と
を有するチップ型サーミスタにおいて、該サーミスタ素
体の該端面以外の板面に絶縁性セラミックス片が接合さ
れていることを特徴とするものである。この絶縁性セラ
ミックスとサーミスタ素体とは、接着により一体化され
ることが好ましい。
【００１０】かかるチップ型サーミスタは、サーミスタ
素体の厚みを絶縁性セラミックス片の厚み分だけ小さく
することができ、これによって従来のサーミスタ素体と
は異なったサーミスタ特性を得ることが可能となる。
素体の厚みを絶縁性セラミックス片の厚み分だけ小さく
することができ、これによって従来のサーミスタ素体と
は異なったサーミスタ特性を得ることが可能となる。
【００１１】また、この絶縁性セラミックスとしてアル
ミナ等の高強度のものを採用することにより、チップ型
サーミスタの強度を高めることもできる。
ミナ等の高強度のものを採用することにより、チップ型
サーミスタの強度を高めることもできる。
【００１２】このサーミスタ素体の表面に、従来と同様
に、抵抗値調整用の表面電極を設けても良い。
に、抵抗値調整用の表面電極を設けても良い。
【００１３】なお、チップ型サーミスタの外面は従来ガ
ラスで被覆されることが多いが、ガラス被覆を行う際に
サーミスタチップに形成された表面電極を加熱環境下に
置くことになり、表面電極を劣化させ、また、サーミス
タ素体に影響を及ぼし、その特性を変化させるおそれが
ある。そこで、本発明では、ガラス被覆の代わりに樹脂
被覆のみとすることが好ましい。ただし、ガラス被覆を
採用しても良く、ガラス被覆と樹脂被覆を併用しても良
い。
ラスで被覆されることが多いが、ガラス被覆を行う際に
サーミスタチップに形成された表面電極を加熱環境下に
置くことになり、表面電極を劣化させ、また、サーミス
タ素体に影響を及ぼし、その特性を変化させるおそれが
ある。そこで、本発明では、ガラス被覆の代わりに樹脂
被覆のみとすることが好ましい。ただし、ガラス被覆を
採用しても良く、ガラス被覆と樹脂被覆を併用しても良
い。
【００１４】表面電極を有し樹脂被覆されたチップ型サ
ーミスタは、ウェハ上に表面電極を形成する工程と、表
面電極を形成したウェハをチップ状に切断してチップ状
サーミスタにする工程と、該チップ状サーミスタを絶縁
性セラミックス基板に接着する工程と、チップ状サーミ
スタ及び絶縁性セラミックス基板を樹脂で被覆する工程
と、樹脂で被覆された絶縁性セラミックスを短冊状に切
断する工程と、この短冊状素体の両端に電極及びめっき
を形成する工程と、短冊状素体をチップ状に切断する工
程とによって製造できる。
ーミスタは、ウェハ上に表面電極を形成する工程と、表
面電極を形成したウェハをチップ状に切断してチップ状
サーミスタにする工程と、該チップ状サーミスタを絶縁
性セラミックス基板に接着する工程と、チップ状サーミ
スタ及び絶縁性セラミックス基板を樹脂で被覆する工程
と、樹脂で被覆された絶縁性セラミックスを短冊状に切
断する工程と、この短冊状素体の両端に電極及びめっき
を形成する工程と、短冊状素体をチップ状に切断する工
程とによって製造できる。
【００１５】また、このチップ型サーミスタは、ウェハ
上に表面電極を形成する工程と、ウェハ状サーミスタを
絶縁性セラミックス基板に接着する工程と、セラミック
ス基板上に接着したサーミスタウェハをサーミスタ部の
みチップ状に切断する工程と、チップ状サーミスタ及び
絶縁性セラミックス基板を樹脂で被覆する工程と、樹脂
で被覆された絶縁性セラミックスを短冊状に切断する工
程と、この短冊状素体の両端に電極及びめっきを形成す
る工程と、短冊状素体をチップ状に切断する工程とによ
っても製造できる。
上に表面電極を形成する工程と、ウェハ状サーミスタを
絶縁性セラミックス基板に接着する工程と、セラミック
ス基板上に接着したサーミスタウェハをサーミスタ部の
みチップ状に切断する工程と、チップ状サーミスタ及び
絶縁性セラミックス基板を樹脂で被覆する工程と、樹脂
で被覆された絶縁性セラミックスを短冊状に切断する工
程と、この短冊状素体の両端に電極及びめっきを形成す
る工程と、短冊状素体をチップ状に切断する工程とによ
っても製造できる。
【００１６】
【発明の実施の形態】第１〜６図を参照して実施の形態
について説明する。
について説明する。
【００１７】まず、第１図（ａ）のようにサーミスタ組
成の焼結体よりなるウェハ１を用意し、同（ｂ），
（ｃ）のようにこのウェハ１の両面に所定パターンにて
表面電極２，３を形成する。この表面電極２，３は、導
電性ペーストをスクリーン印刷して焼き付けることによ
り形成できる。
成の焼結体よりなるウェハ１を用意し、同（ｂ），
（ｃ）のようにこのウェハ１の両面に所定パターンにて
表面電極２，３を形成する。この表面電極２，３は、導
電性ペーストをスクリーン印刷して焼き付けることによ
り形成できる。
【００１８】次に、第１図（ｃ）のＣ1 ，Ｃ2 線に沿っ
てウェハ１を枡目状に切断し、第１図（ｄ），（ｅ）の
サーミスタ素体４を得る。なお、（ｅ）図は（ｄ）図の
ｅ−ｅ線に沿う断面図である。なお、このサーミスタ素
体４においては、上面の表面電極２，２はそれぞれ素体
４の端縁に達しており、下面の表面電極３は端縁から離
隔している。
てウェハ１を枡目状に切断し、第１図（ｄ），（ｅ）の
サーミスタ素体４を得る。なお、（ｅ）図は（ｄ）図の
ｅ−ｅ線に沿う断面図である。なお、このサーミスタ素
体４においては、上面の表面電極２，２はそれぞれ素体
４の端縁に達しており、下面の表面電極３は端縁から離
隔している。
【００１９】第１図（ｆ）のように、一方の板面に枡目
状にスクライブ（罫線）６，７が形成された絶縁性基板
（この実施の形態ではアルミナ基板）５を用意し、この
基板５の板面に接着剤８（（ｇ）図）を塗付し、サーミ
スタ素体４を各枡目に納め入れるように接着し、第１図
（ｇ）のようにアルミナ基板５の板面上に多数のサーミ
スタ素体４を接着した板体を得る。
状にスクライブ（罫線）６，７が形成された絶縁性基板
（この実施の形態ではアルミナ基板）５を用意し、この
基板５の板面に接着剤８（（ｇ）図）を塗付し、サーミ
スタ素体４を各枡目に納め入れるように接着し、第１図
（ｇ）のようにアルミナ基板５の板面上に多数のサーミ
スタ素体４を接着した板体を得る。
【００２０】次に、第２図のように、この板体に所定パ
ターンに従って樹脂を印刷する。この樹脂９は、サーミ
スタ素体４を短手方向に横断するように、且つ素体４の
長手方向の両端には樹脂が付かないように印刷する。こ
の樹脂はエポキシ系樹脂等の熱硬化性樹脂が好適であ
り、印刷後、加熱して硬化させる。
ターンに従って樹脂を印刷する。この樹脂９は、サーミ
スタ素体４を短手方向に横断するように、且つ素体４の
長手方向の両端には樹脂が付かないように印刷する。こ
の樹脂はエポキシ系樹脂等の熱硬化性樹脂が好適であ
り、印刷後、加熱して硬化させる。
【００２１】次に、第２図及び第１図（ｆ），（ｇ）の
矢印Ｃ3 の方向に前記のスクライブ７に沿って板体を切
断し、第３図に示す短冊状板体１０を得る。次いで、第
４図のように、この短冊状板体１０の両端面に樹脂（エ
ポキシ）系フリットを用いた銀ペースト等の導電性ペー
ストをディップ法等によって塗付し、乾燥、硬化させて
端子電極を形成する。この端子電極は表面電極２に導通
している。この実施の形態では、第５図の如く銀ペース
トにより銀電極１１が形成され、その上にＮｉめっき層
１２が形成され、さらにその上にはんだめっき層１３が
形成されることにより端子電極１４が形成されている。
矢印Ｃ3 の方向に前記のスクライブ７に沿って板体を切
断し、第３図に示す短冊状板体１０を得る。次いで、第
４図のように、この短冊状板体１０の両端面に樹脂（エ
ポキシ）系フリットを用いた銀ペースト等の導電性ペー
ストをディップ法等によって塗付し、乾燥、硬化させて
端子電極を形成する。この端子電極は表面電極２に導通
している。この実施の形態では、第５図の如く銀ペース
トにより銀電極１１が形成され、その上にＮｉめっき層
１２が形成され、さらにその上にはんだめっき層１３が
形成されることにより端子電極１４が形成されている。
【００２２】この端子電極１４を形成した短冊状板体１
０を第４図の矢印Ｃ4 の方向に前記スクライブ６に沿っ
て切断する。これにより、第６図に示すチップ型サーミ
スタ１５が得られる。
０を第４図の矢印Ｃ4 の方向に前記スクライブ６に沿っ
て切断する。これにより、第６図に示すチップ型サーミ
スタ１５が得られる。
【００２３】このようにして得られたチップ型サーミス
タ１５は、サーミスタ素体４が従来品に比べ薄くなって
おり、従来品では達成できなかったサーミスタ特性（抵
抗値とＢ定数）を得ることができる。
タ１５は、サーミスタ素体４が従来品に比べ薄くなって
おり、従来品では達成できなかったサーミスタ特性（抵
抗値とＢ定数）を得ることができる。
【００２４】この製造法によって得られたチップ型サー
ミスタ１５は、サーミスタ組成の焼結体の表面に表面電
極２，３を印刷により形成しているため、表面電極２，
３の寸法、配置の誤差がきわめて小さい。（グリーンな
板体の表面に表面電極を印刷してから焼成した場合、焼
成収縮により表面電極の寸法，配置の誤差が大きくな
る。）このため、特性の揃ったチップ型サーミスタを大
量生産できる。
ミスタ１５は、サーミスタ組成の焼結体の表面に表面電
極２，３を印刷により形成しているため、表面電極２，
３の寸法、配置の誤差がきわめて小さい。（グリーンな
板体の表面に表面電極を印刷してから焼成した場合、焼
成収縮により表面電極の寸法，配置の誤差が大きくな
る。）このため、特性の揃ったチップ型サーミスタを大
量生産できる。
【００２５】このチップ型サーミスタ１５は、サーミス
タ素体４をアルミナ片１６によって裏打ち補強した構造
となっており、曲げ強度が高く、温度サイクル特性にも
優れる。
タ素体４をアルミナ片１６によって裏打ち補強した構造
となっており、曲げ強度が高く、温度サイクル特性にも
優れる。
【００２６】このチップ型サーミスタ１５は、ガラス被
覆されておらず、ガラス被覆処理に伴なう加熱を受けて
いない。従って、サーミスタ素体４のこの加熱による特
性変動がなく、これによっても得られるチップ型サーミ
スタの特性が揃ったものとなる。
覆されておらず、ガラス被覆処理に伴なう加熱を受けて
いない。従って、サーミスタ素体４のこの加熱による特
性変動がなく、これによっても得られるチップ型サーミ
スタの特性が揃ったものとなる。
【００２７】ただし、本発明では、第７図のチップ型サ
ーミスタ１５′のようにサーミスタ素体４にガラス被覆
１７を施しても良い。
ーミスタ１５′のようにサーミスタ素体４にガラス被覆
１７を施しても良い。
【００２８】上記実施の形態ではチップ状のサーミスタ
素体４をアルミナ基板５に接着してチップ付き板体（第
１図（ｇ））を製造しているが、第８図のように表面電
極２，３を形成したウェハ１をアルミナ基板５に接着
し、このウェハ１のみを切断するようにウェハ・基板複
合板に矢印Ｄ1 ，Ｄ2 方向に枡目状に溝を入れ、これに
よって第１図（ｇ）と同じ構成のチップ付き板体として
も良い。
素体４をアルミナ基板５に接着してチップ付き板体（第
１図（ｇ））を製造しているが、第８図のように表面電
極２，３を形成したウェハ１をアルミナ基板５に接着
し、このウェハ１のみを切断するようにウェハ・基板複
合板に矢印Ｄ1 ，Ｄ2 方向に枡目状に溝を入れ、これに
よって第１図（ｇ）と同じ構成のチップ付き板体として
も良い。
【００２９】
実施例１ 市販の炭酸マンガン、炭酸コバルト、酸化銅を出発
原料とし、これらを金属原子比が３６．１：６２．８：
１．１の割合になるようにそれぞれ秤量し、ボールミル
で１６時間均一に混合した後脱水乾燥した。次にこの混
合物を大気圧下で９００℃で２時間仮焼し、この仮焼物
を再びボールミルで粉砕して脱水乾燥した。粉砕物に有
機系結合剤等を加え、スプレードライヤーにより造粒粉
末が６０ミクロン程度になるように造粒し、油圧プレス
により直方体に圧縮成形した。この成形物を大気圧下１
１００℃で４時間焼成し、縦３５ｍｍ、横５０ｍｍ、厚
さ１０ｍｍのサーミスタ焼結ブロックを作製した。次
に、このブロックをバンドソーでウェハ状に切断し、縦
３５ｍｍ、横５０ｍｍ、厚さ０．２０ｍｍのウェハ１を
得た。
原料とし、これらを金属原子比が３６．１：６２．８：
１．１の割合になるようにそれぞれ秤量し、ボールミル
で１６時間均一に混合した後脱水乾燥した。次にこの混
合物を大気圧下で９００℃で２時間仮焼し、この仮焼物
を再びボールミルで粉砕して脱水乾燥した。粉砕物に有
機系結合剤等を加え、スプレードライヤーにより造粒粉
末が６０ミクロン程度になるように造粒し、油圧プレス
により直方体に圧縮成形した。この成形物を大気圧下１
１００℃で４時間焼成し、縦３５ｍｍ、横５０ｍｍ、厚
さ１０ｍｍのサーミスタ焼結ブロックを作製した。次
に、このブロックをバンドソーでウェハ状に切断し、縦
３５ｍｍ、横５０ｍｍ、厚さ０．２０ｍｍのウェハ１を
得た。
【００３０】 このサーミスタウェハの両面に市販の
導電性ペースト（Ａｇ、ガラスフィラー）を第１図
（ｂ），（ｃ）に示すような電極のパターンとなるよう
にスクリーン印刷法により印刷し、乾燥後、８２０℃で
焼き付けた。このようにして表面電極を形成したウェハ
１をチップ状（１．５ｍｍ×０．６５ｍｍ）に切断して
サーミスタ素体４を製造した。
導電性ペースト（Ａｇ、ガラスフィラー）を第１図
（ｂ），（ｃ）に示すような電極のパターンとなるよう
にスクリーン印刷法により印刷し、乾燥後、８２０℃で
焼き付けた。このようにして表面電極を形成したウェハ
１をチップ状（１．５ｍｍ×０．６５ｍｍ）に切断して
サーミスタ素体４を製造した。
【００３１】 スクライブ入りのアルミナ基板５の上
にエポキシ系接着剤をスクリーン印刷法で印刷し、次い
でこのサーミスタ素体４を第１図（ｆ）の如く各スクラ
イブ６，７の枡目内に接着した。次いで、乾燥後、２５
０℃で２０分で加熱し硬化させた。
にエポキシ系接着剤をスクリーン印刷法で印刷し、次い
でこのサーミスタ素体４を第１図（ｆ）の如く各スクラ
イブ６，７の枡目内に接着した。次いで、乾燥後、２５
０℃で２０分で加熱し硬化させた。
【００３２】 次に、該アルミナ基板５上に接着した
チップ状サーミスタ素体４の上面に絶縁性のエポキシ系
高分子材料ペーストを第２図のように素体４をオーバー
コートするようにスクリーン印刷法によりパターン印刷
し、乾燥後、２５０℃で２０分で加熱し、硬化させた。
チップ状サーミスタ素体４の上面に絶縁性のエポキシ系
高分子材料ペーストを第２図のように素体４をオーバー
コートするようにスクリーン印刷法によりパターン印刷
し、乾燥後、２５０℃で２０分で加熱し、硬化させた。
【００３３】 前記アルミナ基板をスクライブ７に従
って切断し、短冊状板体１０を得た。
って切断し、短冊状板体１０を得た。
【００３４】 短冊状板体の両側面に樹脂系フィラー
入りのＡｇ電極ペーストをディップ法により塗布し、乾
燥、加熱硬化（２３０℃）し、第４図の如くＡｇ電極１
１を形成した。
入りのＡｇ電極ペーストをディップ法により塗布し、乾
燥、加熱硬化（２３０℃）し、第４図の如くＡｇ電極１
１を形成した。
【００３５】 電解バレル法によりＡｇ電極面に厚さ
２〜５ミクロンのＮｉめっき層１２を形成し、その上に
厚さ３〜７ミクロンのはんだめっき層１３を形成した。
２〜５ミクロンのＮｉめっき層１２を形成し、その上に
厚さ３〜７ミクロンのはんだめっき層１３を形成した。
【００３６】 短冊状板体をスクライブ６に従って切
断し、チップ型サーミスタ１５（１．６ｍｍ×０．８ｍ
ｍ）を得た。
断し、チップ型サーミスタ１５（１．６ｍｍ×０．８ｍ
ｍ）を得た。
【００３７】
【発明の効果】以上の説明の通り、本発明では、表面電
極を形成したチップ状のサーミスタ素体を強度に優れた
絶縁性セラミックス上に接着するため、チップ状サーミ
スタ素体の形状（特に厚み）を任意に調整でき、抵抗値
を調整する、すなわち減少させる効果に優れ、得られる
サーミスタ特性（抵抗値とＢ定数）の範囲が拡大し、従
来一般に得ることが困難であった低抵抗、高Ｂ定数を持
つチップ型サーミスタを容易に得ることが可能となる。
極を形成したチップ状のサーミスタ素体を強度に優れた
絶縁性セラミックス上に接着するため、チップ状サーミ
スタ素体の形状（特に厚み）を任意に調整でき、抵抗値
を調整する、すなわち減少させる効果に優れ、得られる
サーミスタ特性（抵抗値とＢ定数）の範囲が拡大し、従
来一般に得ることが困難であった低抵抗、高Ｂ定数を持
つチップ型サーミスタを容易に得ることが可能となる。
【００３８】また、チップ状サーミスタ素体を強度に優
れた絶縁性のセラミックス上に接着する構造を用いてい
ることにより、製品として耐基板曲げ性や温度サイクル
等製品強度に関する性能の向上が図れる。
れた絶縁性のセラミックス上に接着する構造を用いてい
ることにより、製品として耐基板曲げ性や温度サイクル
等製品強度に関する性能の向上が図れる。
【００３９】さらに、被覆層として樹脂のみを使用する
ことにより、サーミスタ素体を高温にさらすことなく被
覆層を形成することができるため、素体への熱負荷が小
さく、サーミスタ特性（抵抗値及びＢ定数）への影響
（特性変動）を小さくすることができる。
ことにより、サーミスタ素体を高温にさらすことなく被
覆層を形成することができるため、素体への熱負荷が小
さく、サーミスタ特性（抵抗値及びＢ定数）への影響
（特性変動）を小さくすることができる。
【図１】実施の形態に係るチップ型サーミスタの製造法
を示す説明図である。
を示す説明図である。
【図２】実施の形態に係るチップ型サーミスタの製造法
を示す説明図である。
を示す説明図である。
【図３】短冊状板体の斜視図である。
【図４】短冊状板体の平面図である。
【図５】図４のＶ−Ｖ線に沿う断面図である。
【図６】実施の形態に係るチップ型サーミスタの斜視図
である。
である。
【図７】別の実施の形態に係るチップ型サーミスタの断
面図である。
面図である。
【図８】さらに別の実施の形態を示す説明図である。
１ ウェハ ２，３ 表面電極 ４ サーミスタ素体 ５ アルミナ基板 ６，７ スクライブ ８ 接着剤 ９ 樹脂 １０ 短冊状板体 １４ 端子電極 １５，１５′ チップ型サーミスタ
フロントページの続き (72)発明者 森 修 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社電子技術研究所内
Claims (7)
- 【請求項１】 略直方体形の小板状のチップ状サーミス
タ素体と、該サーミスタ素体の両端面に設けられた端子
電極とを有するチップ型サーミスタにおいて、該サーミ
スタ素体の該端面以外の板面に絶縁性セラミックス片が
接合されていることを特徴とするチップ型サーミスタ。 - 【請求項２】 請求項１において、前記絶縁性セラミッ
クス片とサーミスタ素体とは接着により一体となってい
ることを特徴とするチップ型サーミスタ。 - 【請求項３】 請求項１又は２において、セラミックス
片と反対側の板面に表面電極が設けられており、該表面
電極が樹脂で被覆されていることを特徴とするチップ型
サーミスタ。 - 【請求項４】 請求項３において、前記表面電極がガラ
ス層で被覆され、このガラス層が前記樹脂で被覆されて
いることを特徴とするチップ型サーミスタ。 - 【請求項５】 請求項１ないし４のいずれか１項におい
て、前記絶縁性セラミックスがアルミナであることを特
徴とするチップ型サーミスタ。 - 【請求項６】 サーミスタ組成の焼結体よりなるウェハ
を用いて請求項３に記載のチップ型サーミスタを製造す
る方法であって、 ウェハ上に表面電極を形成する工程と、表面電極を形成
したウェハをチップ状に切断してチップ状サーミスタに
する工程と、該チップ状サーミスタを絶縁性セラミック
ス基板に接着する工程と、チップ状サーミスタ及び絶縁
性セラミックス基板を樹脂で被覆する工程と、樹脂で被
覆された絶縁性セラミックスを短冊状に切断する工程
と、この短冊状素体の両端に電極及びめっきを形成する
工程と、短冊状素体をチップ状に切断する工程とを含む
ことを特徴とするチップ型サーミスタの製造方法。 - 【請求項７】 サーミスタ組成の焼結体よりなるウェハ
を用いて請求項３に記載のチップ型サーミスタを製造す
る方法であって、 ウェハ上に表面電極を形成する工程と、ウェハ状サーミ
スタを絶縁性セラミックス基板に接着する工程と、セラ
ミックス基板上に接着したサーミスタウェハをサーミス
タ部のみチップ状に切断する工程と、チップ状サーミス
タ及び絶縁性セラミックス基板を樹脂で被覆する工程
と、樹脂で被覆された絶縁性セラミックスを短冊状に切
断する工程と、この短冊状素体の両端に電極及びめっき
を形成する工程と、短冊状素体をチップ状に切断する工
程とを含むことを特徴とするチップ型サーミスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07231496A JP3284873B2 (ja) | 1996-03-27 | 1996-03-27 | チップ型サーミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07231496A JP3284873B2 (ja) | 1996-03-27 | 1996-03-27 | チップ型サーミスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260105A true JPH09260105A (ja) | 1997-10-03 |
| JP3284873B2 JP3284873B2 (ja) | 2002-05-20 |
Family
ID=13485701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07231496A Expired - Lifetime JP3284873B2 (ja) | 1996-03-27 | 1996-03-27 | チップ型サーミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3284873B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269003A (ja) * | 1999-03-17 | 2000-09-29 | Marcon Electronics Co Ltd | セラミックバリスタとその製造方法 |
| JP2003515245A (ja) * | 1999-09-14 | 2003-04-22 | タイコ・エレクトロニクス・コーポレイション | 電気デバイス及びそのようなデバイスを製造する方法 |
| US6770159B1 (en) * | 2003-03-26 | 2004-08-03 | Harris Corporation | Method of fabricating an RF substrate with selected electrical properties |
| WO2005043681A1 (en) * | 2003-10-27 | 2005-05-12 | Harris Corporation | Method of fabricating an rf substrate with selected electrical properties |
| KR100495129B1 (ko) * | 2002-11-19 | 2005-06-14 | 엘에스전선 주식회사 | 도선을 이용한 표면실장형 전기장치 제조방법 |
| US8514050B1 (en) | 2009-08-28 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Thermistor and method for manufacturing the same |
-
1996
- 1996-03-27 JP JP07231496A patent/JP3284873B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269003A (ja) * | 1999-03-17 | 2000-09-29 | Marcon Electronics Co Ltd | セラミックバリスタとその製造方法 |
| JP2003515245A (ja) * | 1999-09-14 | 2003-04-22 | タイコ・エレクトロニクス・コーポレイション | 電気デバイス及びそのようなデバイスを製造する方法 |
| KR100495129B1 (ko) * | 2002-11-19 | 2005-06-14 | 엘에스전선 주식회사 | 도선을 이용한 표면실장형 전기장치 제조방법 |
| US6770159B1 (en) * | 2003-03-26 | 2004-08-03 | Harris Corporation | Method of fabricating an RF substrate with selected electrical properties |
| WO2005043681A1 (en) * | 2003-10-27 | 2005-05-12 | Harris Corporation | Method of fabricating an rf substrate with selected electrical properties |
| US7181834B2 (en) | 2003-10-27 | 2007-02-27 | Harris Corporation | Method of fabricating an RF substrate with selected electrical properties |
| US7353592B2 (en) | 2003-10-27 | 2008-04-08 | Harris Corporation | Method of fabricating an RF substrate with selected electrical properties |
| US8514050B1 (en) | 2009-08-28 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Thermistor and method for manufacturing the same |
| US8598975B2 (en) | 2009-08-28 | 2013-12-03 | Murata Manufacturing Co., Ltd. | Thermistor and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3284873B2 (ja) | 2002-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257003A (en) | Thermistor and its method of manufacture | |
| JP3284873B2 (ja) | チップ型サーミスタの製造方法 | |
| JPH10144504A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3459186B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH06215908A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3246258B2 (ja) | チップサーミスタの製造方法及びチップサーミスタ | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| KR20090021433A (ko) | 서지 흡수기 및 그의 제조방법 | |
| JP3226013B2 (ja) | サーミスタの製造方法 | |
| JPH09266103A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH09266105A (ja) | サーミスタ及びその製造方法 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JP3622852B2 (ja) | サーミスタの製造方法 | |
| JP2003109805A (ja) | チップ型サーミスタの製造方法 | |
| JP3226014B2 (ja) | チップ型サーミスタの製造方法 | |
| JP2000082607A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2000082606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116708A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH1167508A (ja) | 複合素子及びその製造方法 | |
| JPH0982504A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH08321406A (ja) | 積層型複合素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130308 Year of fee payment: 11 |