JPH09266105A - サーミスタ及びその製造方法 - Google Patents

サーミスタ及びその製造方法

Info

Publication number
JPH09266105A
JPH09266105A JP8074040A JP7404096A JPH09266105A JP H09266105 A JPH09266105 A JP H09266105A JP 8074040 A JP8074040 A JP 8074040A JP 7404096 A JP7404096 A JP 7404096A JP H09266105 A JPH09266105 A JP H09266105A
Authority
JP
Japan
Prior art keywords
thermistor
resistance value
thin plate
electrode
value adjusting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8074040A
Other languages
English (en)
Inventor
Koji Yotsumoto
孝二 四元
Yoshihiro Higuchi
由浩 樋口
Osamu Mori
修 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP8074040A priority Critical patent/JPH09266105A/ja
Publication of JPH09266105A publication Critical patent/JPH09266105A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【課題】抵抗値の調整範囲を広げることにより抵抗値及
びB定数のサーミスタ特性の範囲を拡大することがで
き、低抵抗かつ高B定数という特性を容易に得ることが
でき、更にマイクロクラック等の発生を防止することに
より十分な機械的強度を得ることができる。 【解決手段】セラミック焼結体よりなる複数の薄板材1
1を積層接着することによりチップ状のサーミスタ素体
12が形成され、サーミスタ素体の表面及び内部に複数
の抵抗値調整用電極13が形成される。これらの電極は
サーミスタ素体の端面に露出する。サーミスタ素体の両
端面を含む両端部に設けられた端子電極14は抵抗値調
整用電極に電気的に接続される。複数の薄板材が絶縁性
接着剤16により積層接着され、サーミスタ素体の両端
面を除くサーミスタ素体表面が絶縁性を有する高分子被
膜17により被覆される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種の電子機器の
温度補償用サーミスタや表面温度測定用センサに適する
サーミスタ及びその製造方法に関する。更に詳しくはプ
リント回路基板等に表面実装されるサーミスタ及びその
製造方法に関するものである。
【0002】
【従来の技術】この種のサーミスタの製造方法として、
本出願人は、セラミック焼結体よりなる薄板材の表面に
導電性ペーストを帯状に印刷して抵抗値調整用電極を形
成し、上記薄板材を抵抗値調整用電極の長手方向に直交
する方向に切断して短冊状物を作製し、この短冊状物を
抵抗値調整用電極の幅方向の中心線に沿って切断するこ
とにより両端に上記抵抗値調整用電極の一端がそれぞれ
位置するチップ状のサーミスタ素体を作製し、更にこの
サーミスタ素体の両端面に抵抗値調整用電極と電気的に
接続される端子電極を形成するチップ型サーミスタの製
造方法を特許出願した(特開平4−127401)。
【0003】このチップ型サーミスタは具体的には次の
方法により製造される。先ずセラミック焼結体よりなる
薄板材の両面又は片面に導電性ペーストを帯状に間隔を
あけて、スクリーン印刷法やロール転写印刷法等にて印
刷した後乾燥することにより、多数列の抵抗値調整用電
極を形成する。次いでこの薄板材の両面にガラス等の絶
縁性無機物を含んだペーストを印刷、吹付け又は浸漬し
た後焼成することにより、絶縁性無機物層を形成する。
この両面が絶縁性無機物層により被覆された薄板材を上
記抵抗値調整用電極の長手方向と直交する方向に短冊状
に切り出した後、短冊状物の切断面に絶縁性無機物を含
んだペーストを印刷、吹付け又は浸漬して焼成すること
により、上記切断面に絶縁性無機物層を形成する。次に
この短冊状物をその長手方向に直交する方向に切断する
ことにより、チップ状のサーミスタ素体を作製し、この
サーミスタ素体の切断面である両端面を含む両端部に導
電性ペーストを塗布し焼成することにより、焼付け電極
層を形成する。更にこの焼付け電極層の表面にめっき層
を形成することにより、両端部に焼付け電極層とめっき
層からなる端子電極を有するチップ型サーミスタを得
る。
【0004】このように構成されたチップ型サーミスタ
の製造方法では、スクリーン印刷法やロール転写印刷法
等により薄板材の表面に抵抗値調整用電極を形成したの
で、抵抗値調整用電極を電極ペースト中にサーミスタ素
体を浸漬して行う方法より、その寸法精度は高い。この
結果、高精度の抵抗値調整用電極を形成できるので、抵
抗値調整用電極間の間隔も高寸法精度で形成できる。ま
た上記抵抗値調整用電極はセラミック焼結体、即ち、既
に焼結された薄板材に形成されるため、薄板材の焼成収
縮による寸法精度のばらつきの発生を防止できるように
なっている。
【0005】一方、両面に抵抗値調整用電極を有する薄
板材を積層し、これらの抵抗値調整電極の各々が並列に
接続されるように上記抵抗値調整用電極を端子電極に接
続して取出した積層形サーミスタが開示されている(特
公昭50−11585)。この積層形サーミスタでは、
サーミスタのB定数を変えることなく初期抵抗値を小さ
くすることができる。即ち、初期抵抗値が小さくしかも
B定数の大きいサーミスタを得ることができるようにな
っている。
【0006】この積層形サーミスタの製造方法を、本出
願人の出願したサーミスタ(特開平6−231906)
の明細書及び図面に基づいて説明する。先ずセラミック
グリーンシート上面に導電性ペーストを印刷乾燥し抵抗
値調整用電極を形成した後、複数のグリーンシートを積
み重ねてシート状の積層体にし、この積層体を焼成して
焼結シートを作る。次いでこの焼結シートの両面にガラ
スペーストを印刷して焼成することにより絶縁性の結晶
化ガラスからなるガラス層を形成する。次に両面がガラ
ス層で被覆された焼結シートを電極の列方向と直交する
方向に短冊状に切断した後、この短冊状物の両側の切断
面に上記と同様にガラスペーストを印刷焼成して結晶化
ガラスからなるガラス層を形成する。次に上記切断面と
垂直な方向にかつ電極の幅方向の中心線に沿ってこの短
冊状物を細かく切断してサーミスタ素体を作る。このサ
ーミスタ素体の切断面を包むようにサーミスタ素体の両
端部に導電性ペーストを塗布し、焼成して電極層を形成
する。更にこの焼付け電極層を下地電極層としてこの表
面にめっき層を形成して焼付け電極層とめっき層からな
る端止電極を有する積層形サーミスタを得る。
【0007】
【発明が解決しようとする課題】しかし、上記従来のチ
ップ型サーミスタの製造方法では、抵抗値調整用電極が
サーミスタ素体の互いに対向する2つの側面にのみ形成
されているため、サーミスタの抵抗値を減少するのに限
度がある。この結果、サーミスタ特性(抵抗値とB定数
の組合せ)の範囲が比較的狭くなるため、近年開発の要
望が増大している低抵抗かつ高B定数のサーミスタを得
ることができない問題点があった。また、上記従来のチ
ップ型サーミスタの製造方法では、薄板材の表面にガラ
ス等の絶縁性無機物層を形成した状態で薄板材を短冊状
に切り出すため、薄板材及び絶縁性無機物層の熱膨張係
数の違いに起因する熱応力(この熱応力は内部に残留す
る。)により、上記切り出し時に薄板材又は絶縁性無機
物層にマイクロクラック等が発生し、チップ型サーミス
タの機械的強度を十分に得られない問題点があった。こ
の結果、耐基板曲げ性試験や温度サイクル試験等のチッ
プ型サーミスタの強度に関する信頼性試験についても十
分な性能が得られない問題点もあった。
【0008】一方、上記従来の積層形サーミスタでは、
グリーンシートと導電性ペーストとが同時焼成されるた
め、焼成時のグリーンシート又は導電性ペーストの収縮
によるばらつき等の影響を受けて十分な寸法精度が得ら
れず、サーミスタの抵抗値にばらつきが発生する問題点
があった。また、上記従来の積層形サーミスタでは、サ
ーミスタ素体の表面を被覆するガラス層が比較的高温で
焼成されるため、サーミスタ素体の特性を変動させる問
題点があった。
【0009】本発明の目的は、抵抗値の調整範囲を広げ
ることにより抵抗値及びB定数のサーミスタ特性の範囲
を拡大することができ、低抵抗かつ高B定数という特性
を容易に得ることができ、更にマイクロクラック等の発
生を防止することにより十分な機械的強度を得ることが
できるサーミスタ及びその製造方法を提供することにあ
る。本発明の別の目的は、抵抗値のばらつきを抑えるこ
とによりサーミスタ本来の機能精度を向上でき、サーミ
スタ素体表面を被覆する被膜の加熱硬化時にサーミスタ
特性の変動を小さくすることができるサーミスタ及びそ
の製造方法を提供することにある。
【0010】
【課題を解決するための手段】請求項1に係る発明は、
図6に示すように、セラミック焼結体よりなる複数の薄
板材11を積層接着することによりチップ状に形成され
たサーミスタ素体12と、サーミスタ素体12の表面及
び内部に形成されサーミスタ素体12の端面に露出する
複数の抵抗値調整用電極13と、サーミスタ素体12の
両端面を含む両端部に設けられ抵抗値調整用電極13に
電気的に接続された端子電極14とを備えたサーミスタ
の改良である。その特徴ある構成は、複数の薄板材11
が絶縁性接着剤に16より積層接着され、サーミスタ素
体12の両端面を除くサーミスタ素体12表面が絶縁性
を有する高分子被膜17により被覆されたところにあ
る。
【0011】このサーミスタでは、サーミスタ素体12
の表面及び内部に抵抗値調整用電極13を有する構造で
あるため、抵抗値を調整する、即ち抵抗値を容易に減少
でき、低抵抗かつ高B定数のサーミスタ特性を有するサ
ーミスタ10を比較的容易に得ることができる。またサ
ーミスタ素体12表面が比較的低温で加熱硬化可能な高
分子被膜17により被覆されるため、サーミスタ素体1
2への熱負荷が小さく、抵抗値及びB定数のサーミスタ
特性の変動を小さくすることができる。
【0012】請求項2に係る発明は、請求項1に係る発
明であって、更に複数の薄板材がMn,Co,Cu,F
e,Al及びNiを含む金属酸化物からなる群より選ば
れた1種又は2種以上の金属酸化物を含有するセラミッ
ク焼結体であって、各薄板材毎に金属酸化物の組成比が
異なるように構成されたことを特徴とする。
【0013】請求項3に係る発明は、図1及び図6に示
すように、セラミック焼結体よりなる薄板材11の表面
に所定の間隔をあけて互いに平行に多数の抵抗値調整用
電極13を形成する工程と、抵抗値調整用電極13が形
成された薄板材11を絶縁性接着剤16により積層接着
して積層体18を形成する工程と、積層体18の表面に
絶縁性高分子ペーストを塗布し乾燥し加熱硬化して被膜
付積層体19を形成する工程と、被膜付積層体19を抵
抗値調整用電極13の長手方向に直交する方向に短冊状
に切り出す工程と、短冊状物21の切断面に絶縁性高分
子ペーストを塗布し乾燥し加熱硬化して被膜付短冊状物
22を形成する工程と、被膜付短冊状物22を各抵抗値
調整用電極13の幅方向の中央に沿ってそれぞれ切断す
ることにより両端に抵抗値調整用電極13がそれぞれ露
出するサーミスタ素体12を形成する工程と、サーミス
タ素体12の両端面及び複数の抵抗値調整用電極13の
一端面を含むサーミスタ素体12の両端部に電極層23
を形成する工程と、電極層23の表面にめっき層24を
形成して電極層23とめっき層24からなる端子電極1
4を形成する工程とを含むサーミスタの製造方法であ
る。
【0014】このサーミスタの製造方法では、薄板材1
1を焼結した後に、この薄板材11の表面に抵抗値調整
用電極13を形成し、更にこれらの薄板材11を積層接
着するため、抵抗値調整用電極13間の距離が正確とな
り、抵抗値のばらつきが小さい高精度のサーミスタ10
を得ることができる。またサーミスタ素体12表面を被
覆する被膜17が比較的低温で加熱硬化可能な高分子材
料により形成されるため、サーミスタ素体12への熱負
荷が小さく、抵抗値及びB定数のサーミスタ特性の変動
を小さくすることができる。更に高分子被膜17は緻密
性に優れ、強度に関しても高性能であるため、サーミス
タ素体12表面を高分子被膜17により被覆した状態で
切断するときにマイクロクラック等が発生せず、サーミ
スタ10の機械的強度の向上を図ることができる。
【0015】請求項4に係る発明は、図8に示すよう
に、セラミック焼結体よりなる薄板材11の表面に所定
の間隔をあけて互いに平行に多数の抵抗値調整用電極1
3を形成する工程と、抵抗値調整用電極13が形成され
た薄板材11を絶縁性接着剤により積層接着して積層体
18を形成する工程と、積層体18を抵抗値調整用電極
13の長手方向に直交する方向に短冊状に切り出す工程
と、短冊状物71の表面に絶縁性高分子ペーストを塗布
し乾燥し加熱硬化して被膜付短冊状物22を形成する工
程と、被膜付短冊状物22を各抵抗値調整用電極13の
幅方向の中央に沿ってそれぞれ切断することにより両端
に抵抗値調整用電極13がそれぞれ露出するサーミスタ
素体12を形成する工程と、サーミスタ素体12の両端
面及び複数の抵抗値調整用電極13の一端面を含むサー
ミスタ素体12の両端部に電極層を形成する工程と、電
極層の表面にめっき層を形成して電極層とめっき層から
なる端子電極14を形成する工程とを含むサーミスタの
製造方法である。このサーミスタの製造方法では、絶縁
性高分子ペーストを塗布する工程が1回で済むので、上
記請求項3に係るサーミスタの製造方法より、サーミス
タ70の生産性が向上する。
【0016】
【発明の実施の形態】次に本発明の第1の実施の形態を
図面に基づいて詳しく説明する。図6に示すように、本
発明のサーミスタ10はセラミック焼結体よりなる2枚
の薄板材11,11を積層接着することによりチップ状
に形成されたサーミスタ素体12と、サーミスタ素体1
2の表面及び内部に形成された8枚の抵抗値調整用電極
13と、サーミスタ素体12の両端面を含む両端部に設
けられた一対の端子電極14,14とを備える。8枚の
抵抗値調整用電極13はサーミスタ素体12の両端面の
うちのいずれか一方の端面に露出し、一対の端止電極1
4,14は抵抗値調整用電極13に電気的に接続され
る。本実施の形態の特徴ある構成は、2枚の薄板材1
1,11が絶縁性接着剤16により積層接着され、サー
ミスタ素体12の両端面を除くサーミスタ素体12表面
が絶縁性を有する高分子被膜17により被覆されたとこ
ろにある。なお、薄板材を3枚以上積層接着してもよ
く、抵抗値調整用電極は所望の抵抗値を得るために7枚
以下又は9枚以上形成してもよい。
【0017】このように構成されたサーミスタの製造方
法を図1〜図6を用いて説明する。 (ア) セラミック焼結体からなる薄板材11の作製 先ずMn,Co,Cu,Fe,Al,Ni等の金属の酸
化物粉末を1種又は2種以上、金属原子比が所定の割合
になるようにそれぞれ秤量し、ボールミル等により5〜
20時間混合して、脱水し乾燥する。次いでこの混合物
を大気圧下500〜1000℃で1〜10時間仮焼し、
再びボールミル等で粉砕して、脱水し乾燥する。次にこ
の粉砕物に有機系結合材等を加え、スプレードライヤ等
を用いて上記粉砕物の粒径が30〜200μm程度にな
るように造粒し、油圧プレス等により直方体に圧縮成形
する。更にこの成型物を大気圧下1000〜1300℃
で2〜10時間焼成して、所定の寸法のセラミック焼結
ブロックを作製し、このブロックをバンドソー等を用い
て所定の厚さに切断することにより、薄板材11を作製
する(図1(a))。
【0018】(イ) 薄板材11の表面への抵抗値調整用電
極13の形成 上記薄板材11の両面に幅0.2〜3.0mmの帯状の
導電性ペーストを幅方向に0.1〜0.82mmの間隔
をあけて印刷し乾燥する。このとき薄板材11の両面の
導電性ペーストが薄板材11を挟んで互いに対向するよ
うに印刷する。この薄板材11を大気圧下750〜85
0℃で保持し、厚さ3〜15μmの多数列の抵抗値調整
用電極13を薄板材11の両面に形成する(図1(a)
及び図2)。なお、導電性ペーストとしてはAgペース
トやAg−Pdペースト等が用いられ、この導電性ペー
ストは薄板材の両面ではなく片面に印刷してもよい。ま
たAu等のレジネートペーストを用いて厚さ0.1〜1
μmの薄膜電極を形成してもよい。
【0019】(ウ) 複数の薄板材11の積層接着 抵抗値調整電極13を形成した薄板材11を複数枚用意
し、これらの薄板材11に形成された抵抗値調整用電極
13のパターンがそれぞれ所定の位置になるように位置
決めして積重ね、絶縁性接着剤16により積層接着して
積層体18を形成する(図1(b)及び図3)。絶縁性
接着剤16としてはエポキシ系接着剤等の熱硬化性の接
着剤を用いることが好ましい。また上記接着を確実にす
るために、接着剤16の硬化前に積層された複数の薄板
材11に所定の圧力を加えることが好ましい。 (エ) 積層体18表面の高分子被膜17による被覆 上記積層体18の両面に高分子ペーストをスクリーン印
刷法等により印刷し乾燥した後、所定雰囲気中200〜
250℃で10〜30分間加熱して硬化することによ
り、高分子被膜17により被覆された被膜付積層体19
を形成する(図1(c)及び図4)。高分子ペーストと
しては、熱硬化性のエポキシ系ペースト等を用いること
が好ましい。
【0020】(オ) 被膜付積層体19の切断 上記被膜付積層体19をダイシングマシン等により抵抗
値調整用電極13の長手方向に直交する方向に幅0.3
8〜0.45mmの短冊状に切り出す(図1(d))。 (カ) 短冊状物21の切断面の高分子被膜17による被覆 上記短冊状物21の切断面に上記と同様に高分子ペース
トをスクリーン印刷法等により印刷し乾燥後、所定雰囲
気中200〜250℃で10〜30分間加熱して硬化す
ることにより、高分子被膜17により被覆された被膜付
短冊状物22を形成する(図1(e))。高分子ペース
トとしては、上記と同一種類の熱硬化性のエポキシ系ペ
ースト等を用いることが好ましい。
【0021】(キ) 被膜付短冊状物22の切断 上記被膜付短冊状物22を各抵抗値調整用電極13の幅
方向の中央に沿って短冊状物22の長手方向に直交する
方向に、ダイシングマシン等を用いてチップ状に切断す
る(図1(f)及び図5)。この切断により、両端に抵
抗値調整用電極13の一端面がそれぞれ露出するサーミ
スタ素体12が得られる。このサーミスタ素体12の長
さは0.88〜0.94mmの範囲に形成されることが
好ましい。 (ク) サーミスタ素体12の両端部への端子電極14の形
成 先ず上記チップ状のサーミスタ素体12の両端面及び抵
抗値調整用電極13の一端面を含むサーミスタ素体12
の両端部に貴金属粉末を含む樹脂系フリットの導電性ペ
ーストを塗布して加熱硬化することにより、電極層23
を形成する。次に電極層23を下地電極層としてこの表
面にめっき層24を形成して、電極層23とめっき層2
4からなる端子電極14を有するチップ型のサーミスタ
10を得る(図1(g)、図6)。
【0022】図7は本発明の第2の実施の形態を示す。
図7において図6と同一符号は同一部品を示す。この実
施の形態では、サーミスタ50の薄板材11の両面に形
成された抵抗値調整用電極53のパターンが薄板材11
の表及び裏で異なる位置に形成される。即ち薄板材11
の表に形成された抵抗値調整用電極53はサーミスタ素
体12の一端に露出し、薄板材11の裏に形成された抵
抗値調整用電極53はサーミスタ素体12の他端に露出
するように形成され、これらの抵抗値調整用電極53は
互いに重なる部分を有する。上記以外は第1の実施の形
態と同一に構成される。なお、上記抵抗値調整用電極
は、サーミスタの抵抗値を所望の値にするために、様々
なパターン及び枚数に適宜変更できる。従って上記第1
及び第2実施の形態のパターンに限定されるものではな
い。
【0023】図8は本発明の第3の実施の形態を示す。
図8において図1と同一符号は同一部品を示す。この実
施の形態では、上記第1の実施の形態の(ア)〜(ウ)の工程
により得られた積層体18(図8(b))を抵抗値調整
用電極13の長手方向に直交する方向に所定の幅で短冊
状71に切り出した後に(図8(c))、この短冊状物
71の表面に絶縁性高分子ペーストを塗布して乾燥し更
に焼成することにより、被膜付短冊状物22が形成され
る(図8(d))。この被膜付短冊状物22をチップ状
に切断する工程から以降は上記第1の実施の形態の(キ)
及び(ク)の工程と同一である。このように製造されたサ
ーミスタ70では、絶縁性高分子ペーストを塗布して乾
燥し更に焼成する工程が1回で済むので、上記第1の実
施の形態の製造方法より製造工数を低減でき、生産性を
向上できる。
【0024】
【実施例】次に本発明の実施例を比較例とともに詳しく
説明する。 <実施例1>図1〜図6に示すように、次の方法で製造
されたサーミスタ10を実施例1とした。先ず炭酸マン
ガン、炭酸コバルト、酸化銅を出発原料とし、これらを
金属原子比が所定の割合になるようにそれぞれ秤量し、
ボールミルで16時間均一に混合して、脱水し乾燥し
た。この混合物を大気圧下900℃で2時間仮焼し、再
びボールミルで粉砕して、脱水し乾燥した。この粉砕物
に有機系結合材を加え、スプレードライヤにより粉砕物
の粒径が60μm程度になるように造粒し、油圧プレス
により直方体に圧縮成形した。この成型物を大気圧下1
100℃で4時間焼成し、縦、横及び厚さがそれぞれ3
5mm,50mm及び10mmのセラミック焼結ブロッ
クを作製し、このブロックをバンドソーで切断して、
縦、横及び厚さが35mm,50mm及び0.20mm
の薄板材11を作製した(図1(a))。
【0025】次いでこの薄板材11の両面に幅2.7m
mの帯状のAgペーストを幅方向に0.20mmの間隔
をあけてスクリーン印刷法により印刷し乾燥した。この
とき薄板材11の両面のAg性ペーストが薄板材11を
挟んで互いに対向するように印刷した。この薄板材11
を大気圧下820℃で保持して、上記Agペーストを薄
板材11に焼付けることにより、厚さ約10μmの多数
列の抵抗値調整用電極13を形成した(図1(a)及び
図2)。この抵抗値調整電極13を形成した2枚の薄板
材11をこれらの薄板材11に形成された抵抗値調整用
電極13が互いに対向するように正確に位置決めし、エ
ポキシ系接着剤等の熱硬化性の絶縁性接着剤16により
積層接着して積層体18を形成した(図1(b)及び図
3)。このとき上記接着を確実にするために、接着剤1
6の硬化前に積層された2枚の薄板材11に所定の圧力
を加えた。この積層体18の両面に高分子ペーストであ
るエポキシ系ペーストをスクリーン印刷法により印刷し
乾燥した後、大気雰囲気中250℃で20分間加熱して
硬化することにより、高分子被膜17により被覆された
被膜付積層体19を形成した(図1(c)及び図4)。
【0026】次にこの被膜付積層体19をダイシングマ
シンにより抵抗値調整用電極13の長手方向に直交する
方向に幅0.42mmの短冊状に切り出し(図1
(d))、この短冊状物21の切断面に上記と同様に高
分子ペーストをスクリーン印刷法により印刷し乾燥後、
大気雰囲気中250℃で20分間加熱して硬化すること
により、高分子被膜17により被覆された被膜付短冊状
物22を形成した(図1(e))。この被膜付短冊状物
22を各抵抗値調整用電極13の幅方向の中央に沿って
短冊状物22の長手方向に直交する方向に、ダイシング
マシンを用いてチップ状に切断し、長さ0.92mmの
チップ状のサーミスタ素体12を作製した(図1(f)
及び図5)。このサーミスタ素体12の両端には抵抗値
調整用電極13の一端面がそれぞれ露出した。
【0027】更にサーミスタ素体12の両端面及び抵抗
値調整用電極13の一端面を含むサーミスタ素体12の
両端部にエポキシ系フリットのAg電極ペーストをディ
ッピング法により塗布した後、250℃に30分間加熱
硬化することにより、サーミスタ素体12の両端部に電
極層23を形成した。上記電極層23の表面にめっき層
24を形成した(図6)。めっき層24は上記電極層2
3の表面に電解バレル法により形成された厚さ2〜5μ
mのNiめっき層24aと、Niめっき層24aの表面
に形成された厚さ3〜7μmのはんだめっき層24bと
を有する。このようにして図1(g)及び図6に示すチ
ップ型のサーミスタ10を得た。
【0028】<比較例1>図示しないが、上記実施例1
のサーミスタ素体と同一寸法のサーミスタ素体を単一の
薄板材により形成し、このサーミスタ素体の上面及び下
面の2面に上記実施例1の抵抗値調整用電極を形成した
ことを除いて、上記実施例1と同一に製造したサーミス
タを比較例1とした。即ちこの比較例1のサーミスタの
内部には抵抗値調整用電極は形成されていない。
【0029】<比較例2>図示しないが、上記比較例1
のサーミスタ素体の上面及び下面に抵抗値調整用電極を
形成しないことを除いて、上記比較例1と同様に製造し
たサーミスタを比較例2とした。即ちこの比較例2のサ
ーミスタには抵抗値調整用電極は全く形成されていな
い。
【0030】<比較試験1及び評価>実施例1、比較例
1及び2のサーミスタについて、抵抗値を測定した。そ
の結果を表1に示す。なお、表1において抵抗値減少率
とは、比較例2の抵抗値に対する実施例1及び比較例1
の抵抗値の減少率をいう。
【0031】
【表1】
【0032】表1から明らかなように、実施例1のサー
ミスタは比較例1及び2のサーミスタと比較して、抵抗
値が大幅に減少したことが判った。
【0033】<比較例3>図示しないが以下に示す製造
方法により上記実施例1のサーミスタと同形同大に作製
されたサーミスタを比較例3とした。先ずセラミックグ
リーンシート上面に導電性ペーストを印刷乾燥し抵抗値
調整用電極を形成した後、複数のグリーンシートを積み
重ねてシート状の積層体にし、この積層体を焼成して焼
結シートを作製した。次いでこの焼結シートの両面にガ
ラスペーストを印刷して焼成することにより絶縁性の結
晶化ガラスからなるガラス層を形成した。次に両面がガ
ラス層で被覆された焼結シートを電極の列方向と直交す
る方向に短冊状に切断した後、この短冊状物の両側の切
断面に上記と同様にガラスペーストを印刷焼成して結晶
化ガラスからなるガラス層を形成した。次に上記切断面
と垂直な方向にかつ電極の幅方向の中心線に沿ってこの
短冊状物を細かく切断してサーミスタ素体を作製した。
このサーミスタ素体の切断面を包むようにサーミスタ素
体の両端部に導電性ペーストを塗布し、焼成して電極層
を形成した。更にこの焼付け電極層を下地電極層として
この表面にめっき層を形成して焼付け電極層とめっき層
からなる端止電極を有するサーミスタを得た。
【0034】<比較試験2及び評価>実施例1及び比較
例3のサーミスタを30個ずつ作製し、それぞれの抵抗
値のばらつきを比較した。抵抗値のばらつきは標準偏差
をs、抵抗値の平均値をAv.としたときに、3×s/
Av.で表される抵抗値の変動係数(%)を求め、この
変動係数を比較することにより行った。その結果、比較
例3の抵抗値の変動係数は6.7%であったのに対し、
実施例1の抵抗値の変動係数は1.4%と小さく、実施
例1のサーミスタの方が比較例3のサーミスタより抵抗
値のばらつきが極め小さくなることが判った。
【0035】
【発明の効果】以上述べたように、本発明によれば、セ
ラミック焼結体よりなる複数の薄板材を絶縁性接着剤に
より積層接着し、サーミスタ素体の両端面を除くサーミ
スタ素体表面を絶縁性を有する高分子被膜により被覆し
たので、サーミスタ素体表面が比較的低温で加熱硬化可
能な高分子被膜により被覆されており、サーミスタ素体
への熱負荷が小さく、抵抗値及びB定数のサーミスタ特
性の変動を小さくすることができる。またサーミスタ素
体の表面及び内部に抵抗値調整用電極を有する構造であ
るため、抵抗値を調整する、即ち抵抗値を容易に減少で
き、低抵抗かつ高B定数のサーミスタ特性を有するサー
ミスタを比較的容易に得ることができる。
【0036】またセラミック焼結体よりなる薄板材の表
面に抵抗値調整用電極を形成し、この薄板材を絶縁性接
着剤により積層接着して積層体を形成し、この積層体の
表面に絶縁性高分子ペーストを塗布し乾燥し加熱硬化し
て被膜付積層体を形成し、この被膜付積層体を抵抗値調
整用電極の長手方向に直交する方向に短冊状に切り出
し、この短冊状物の切断面に絶縁性高分子ペーストを塗
布し乾燥し加熱硬化して被膜付短冊状物を形成し、この
被膜付短冊状物を各抵抗値調整用電極の幅方向の中央に
沿って切断してサーミスタ素体を形成し、更にサーミス
タ素体の両端面及び複数の抵抗値調整用電極の一端面を
含むサーミスタ素体の両端部に端子電極を形成すれば、
薄板材の焼結後にこの薄板材に抵抗値調整用電極を形成
して積層接着するので、焼成時のグリーンシート又は導
電性ペーストの収縮によるばらつき等の影響を受けず、
抵抗値調整用電極間の距離が正確となり、抵抗値のばら
つきが小さい高精度のサーミスタを得ることができる。
【0037】またサーミスタ素体の表面を被覆する被膜
として、比較的高温で焼付ける必要のあったガラス層に
代えて、比較的低温で加熱硬化できる絶縁性高分子被膜
を用いることにより、サーミスタ素体を高温にさらすこ
となく被覆できるので、サーミスタ素体への熱負荷が小
さく、サーミスタ特性の変動を小さくすることができ
る。また上記高分子材料は、ガラス材料よりも熱膨張係
数が大きいため、被膜形成後に高分子が硬化する温度で
サーミスタ素体と高分子被膜との応力関係は、高分子被
膜がサーミスタ素体に対して圧縮応力を作用させること
になり、従来のガラス層がサーミスタ素体に対して引張
応力を作用させる場合と比較して、サーミスタの機械的
強度を向上できる。また高分子被膜は緻密性に優れ、強
度に関しても高性能であるため、サーミスタ素体を高分
子被膜により被覆した状態で切断するときにマイクロク
ラック等が発生せず、サーミスタの機械的強度の向上を
図ることができる。
【0038】更に薄板材の表面に多数の抵抗値調整用電
極を形成し、これらの電極が形成された薄板材を絶縁性
接着剤により積層接着して積層体を形成した後に、この
積層体を抵抗値調整用電極の長手方向に直交する方向に
短冊状に切り出し、この短冊状物の表面に絶縁性高分子
ペーストを塗布し乾燥し加熱硬化して被膜付短冊状物を
形成したので、絶縁性高分子ペーストを塗布し乾燥し加
熱硬化する工程が1回で済むので、上記サーミスタの製
造方法より、サーミスタの生産性が向上する。
【図面の簡単な説明】
【図1】本発明第1実施形態のサーミスタの製造工程を
説明する図。
【図2】図1のA−A線断面図。
【図3】図1のB−B線断面図。
【図4】図1のC−C線断面図。
【図5】図1のD−D線断面図。
【図6】図1のE−E線断面図。
【図7】本発明の第2実施形態を示す図6に対応する断
面図。
【図8】本発明の第3実施形態を示す図1に対応する、
サーミスタの製造工程を説明する図。
【符号の説明】
10,50,70 サーミスタ 11 薄板材 12 サーミスタ素体 13,53 抵抗値調整用電極 14 端止電極 16 絶縁性接着剤 17 高分子被膜 18 積層体 19 被膜付積層体 21,71 短冊状物 22 被膜付短冊状物 23 電極層 24 めっき層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01C 17/22 H05K 1/18 J H05K 1/18 H01C 17/14

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 セラミック焼結体よりなる複数の薄板材
    (11)を積層接着することによりチップ状に形成されたサ
    ーミスタ素体(12)と、前記サーミスタ素体(12)の表面及
    び内部に形成され前記サーミスタ素体(12)の端面に露出
    する複数の抵抗値調整用電極(13,53)と、前記サーミス
    タ素体(12)の両端面を含む両端部に設けられ前記抵抗値
    調整用電極(13,53)に電気的に接続された端子電極(14)
    とを備えたサーミスタにおいて、 前記複数の薄板材(11)が絶縁性接着剤(16)により積層接
    着され、 前記サーミスタ素体(12)の両端面を除く前記サーミスタ
    素体(12)表面が絶縁性を有する高分子被膜(17)により被
    覆されたことを特徴とするサーミスタ。
  2. 【請求項2】 複数の薄板材がMn,Co,Cu,F
    e,Al及びNiを含む金属酸化物からなる群より選ば
    れた1種又は2種以上の金属酸化物を含有するセラミッ
    ク焼結体であって、前記各薄板材毎に前記金属酸化物の
    組成比が異なるように構成された請求項1記載のサーミ
    スタ。
  3. 【請求項3】 セラミック焼結体よりなる薄板材(11)の
    表面に所定の間隔をあけて互いに平行に多数の抵抗値調
    整用電極(13)を形成する工程と、 前記抵抗値調整用電極(13)が形成された薄板材(11)を絶
    縁性接着剤(16)により積層接着して積層体(18)を形成す
    る工程と、 前記積層体(18)の表面に絶縁性高分子ペーストを塗布し
    乾燥し加熱硬化して被膜付積層体(19)を形成する工程
    と、 前記被膜付積層体(19)を前記抵抗値調整用電極(13)の長
    手方向に直交する方向に短冊状に切り出す工程と、 前記短冊状物(21)の切断面に絶縁性高分子ペーストを塗
    布し乾燥し加熱硬化して被膜付短冊状物(22)を形成する
    工程と、 前記被膜付短冊状物(22)を前記各抵抗値調整用電極(13)
    の幅方向の中央に沿ってそれぞれ切断することにより両
    端に前記抵抗値調整用電極(13)がそれぞれ露出するサー
    ミスタ素体(12)を形成する工程と、 前記サーミスタ素体(12)の両端面及び前記複数の抵抗値
    調整用電極(13)の一端面を含む前記サーミスタ素体(12)
    の両端部に電極層(23)を形成する工程と、 前記電極層(23)の表面にめっき層(24)を形成して前記電
    極層(23)と前記めっき層(24)からなる端子電極(14)を形
    成する工程とを含むサーミスタの製造方法。
  4. 【請求項4】 セラミック焼結体よりなる薄板材(11)の
    表面に所定の間隔をあけて互いに平行に多数の抵抗値調
    整用電極(13)を形成する工程と、 前記抵抗値調整用電極(13)が形成された薄板材(11)を絶
    縁性接着剤(16)により積層接着して積層体(18)を形成す
    る工程と、 前記積層体(18)を前記抵抗値調整用電極(13)の長手方向
    に直交する方向に短冊状に切り出す工程と、 前記短冊状物(71)の表面に絶縁性高分子ペーストを塗布
    し乾燥し加熱硬化して被膜付短冊状物(22)を形成する工
    程と、 前記被膜付短冊状物(22)を前記各抵抗値調整用電極(13)
    の幅方向の中央に沿ってそれぞれ切断することにより両
    端に前記抵抗値調整用電極(13)がそれぞれ露出するサー
    ミスタ素体(12)を形成する工程と、 前記サーミスタ素体(12)の両端面及び前記複数の抵抗値
    調整用電極(13)の一端面を含む前記サーミスタ素体(12)
    の両端部に電極層(23)を形成する工程と、 前記電極層(23)の表面にめっき層(24)を形成して前記電
    極層(23)と前記めっき層(24)からなる端子電極(14)を形
    成する工程とを含むサーミスタの製造方法。
JP8074040A 1996-03-28 1996-03-28 サーミスタ及びその製造方法 Pending JPH09266105A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8074040A JPH09266105A (ja) 1996-03-28 1996-03-28 サーミスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8074040A JPH09266105A (ja) 1996-03-28 1996-03-28 サーミスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09266105A true JPH09266105A (ja) 1997-10-07

Family

ID=13535666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8074040A Pending JPH09266105A (ja) 1996-03-28 1996-03-28 サーミスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09266105A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1073068A1 (en) * 1998-04-09 2001-01-31 Matsushita Electric Industrial Co., Ltd. Ptc thermistor chip
US6838972B1 (en) 1999-02-22 2005-01-04 Littelfuse, Inc. PTC circuit protection devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1073068A1 (en) * 1998-04-09 2001-01-31 Matsushita Electric Industrial Co., Ltd. Ptc thermistor chip
EP1073068A4 (en) * 1998-04-09 2007-05-02 Matsushita Electric Ind Co Ltd PTC thermistor
US6838972B1 (en) 1999-02-22 2005-01-04 Littelfuse, Inc. PTC circuit protection devices

Similar Documents

Publication Publication Date Title
KR100693119B1 (ko) 세라믹 부품 요소, 세라믹 부품 및 그 제조 방법
JPH10144504A (ja) チップ型サーミスタ及びその製造方法
US9230718B2 (en) Chip thermistor
JPH10116707A (ja) チップ型サーミスタ及びその製造方法
JP3147134B2 (ja) チップ型サーミスタ及びその製造方法
JP3893800B2 (ja) チップ型サーミスタ及びその製造方法
JP3284873B2 (ja) チップ型サーミスタの製造方法
JPH09266105A (ja) サーミスタ及びその製造方法
JPH09266103A (ja) チップ型サーミスタ及びその製造方法
JPH1092606A (ja) チップ型サーミスタ及びその製造方法
JPH06302406A (ja) チップ型サーミスタ及びその製造方法
JP3246258B2 (ja) チップサーミスタの製造方法及びチップサーミスタ
JPH07161503A (ja) チップ型サーミスタ
JP3625053B2 (ja) チップ型サーミスタ及びその製造方法
JP3226013B2 (ja) サーミスタの製造方法
JP3226014B2 (ja) チップ型サーミスタの製造方法
JP3269404B2 (ja) チップ型サーミスタ及びその製造方法
JPH10116708A (ja) チップ型サーミスタ及びその製造方法
JP2001135501A (ja) チップ型サーミスタ
JP2627972B2 (ja) チップ型サーミスタ及びその製法
JP3245933B2 (ja) 抵抗体
JP2003124006A (ja) サーミスタ
JPH10241908A (ja) 複合素子及びその製造方法
JP2000082606A (ja) チップ型サーミスタ及びその製造方法
JP3331807B2 (ja) 積層型チップサーミスタの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011227