JPH07161503A - チップ型サーミスタ - Google Patents
チップ型サーミスタInfo
- Publication number
- JPH07161503A JPH07161503A JP5302969A JP30296993A JPH07161503A JP H07161503 A JPH07161503 A JP H07161503A JP 5302969 A JP5302969 A JP 5302969A JP 30296993 A JP30296993 A JP 30296993A JP H07161503 A JPH07161503 A JP H07161503A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- forming
- stick
- chip
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 温度変化に対して十分な機械的強度を有し、
信頼性の高いサーミスタを提供する。 【構成】 正または負の温度特性をもつ材料からなるサ
ーミスタ素体１と、前記サーミスタ素体１の両側端に取
り付けられる電極３ａ，３ｂと、前記サーミスタ素体１
の両主面を被覆する高分子被覆層２ａ，２ｂとを具備し
ている。
信頼性の高いサーミスタを提供する。 【構成】 正または負の温度特性をもつ材料からなるサ
ーミスタ素体１と、前記サーミスタ素体１の両側端に取
り付けられる電極３ａ，３ｂと、前記サーミスタ素体１
の両主面を被覆する高分子被覆層２ａ，２ｂとを具備し
ている。
Description
【０００１】
【産業上の利用分野】本発明は、チップ型サーミスタお
よびその製造方法に係り、特に表面実装型サーミスタに
関する。
よびその製造方法に係り、特に表面実装型サーミスタに
関する。
【０００２】
【従来の技術】一般に、ＢａＴｉＯ3 系ペロブスカイト
型化合物等からなる磁器、例えばＢａＴｉＯ3 に、Ｙ，
Ｎｄ等を０．１〜０．３at％添加した酸化物半導体は、
温度が上昇すると抵抗値が大幅に増加する、いわゆる大
きな正の温度係数を有する材料であり、この材料を用い
たサーミスタは、正特性サーミスタと呼ばれている。こ
の正特性サーミスタは、大きな正の温度係数を有する温
度領域を、Ｓｒ，Ｐｂ等の添加で調整することができる
ことから、温度の測定および過電流防止、モータ起動、
カラーＴＶ消磁用等の回路素子および低温発熱ヒータ
等、広く様々な分野でなくてはならないものとなってい
る。
型化合物等からなる磁器、例えばＢａＴｉＯ3 に、Ｙ，
Ｎｄ等を０．１〜０．３at％添加した酸化物半導体は、
温度が上昇すると抵抗値が大幅に増加する、いわゆる大
きな正の温度係数を有する材料であり、この材料を用い
たサーミスタは、正特性サーミスタと呼ばれている。こ
の正特性サーミスタは、大きな正の温度係数を有する温
度領域を、Ｓｒ，Ｐｂ等の添加で調整することができる
ことから、温度の測定および過電流防止、モータ起動、
カラーＴＶ消磁用等の回路素子および低温発熱ヒータ
等、広く様々な分野でなくてはならないものとなってい
る。
【０００３】また、実用に際しては、薄型パッケージに
有効であることから、図１２に示したように、表面実装
型サーミスタが広く用いられている。これは角型のチッ
プ素材１の両主面をガラスコーティング材１０２で被覆
するとともに、両側端面に導電性ペーストを塗布して焼
付を行うことにより、電極３を形成したものである。こ
の構造では、ガラス被覆を行う際に、ガラス軟化点以上
の高温にさらされるため、素材特性の変動が発生しやす
いという問題があった。また、被覆層にクラックが生じ
易く、信頼性試験において満足する性能を保障すること
ができず、素材よりも熱膨張係数の低いガラスを選択し
て用いていた。しかしながら素材側には引っ張り応力が
発生するため信頼性を満足するチップ型サーミスタを提
供するのは難しいという問題があった。
有効であることから、図１２に示したように、表面実装
型サーミスタが広く用いられている。これは角型のチッ
プ素材１の両主面をガラスコーティング材１０２で被覆
するとともに、両側端面に導電性ペーストを塗布して焼
付を行うことにより、電極３を形成したものである。こ
の構造では、ガラス被覆を行う際に、ガラス軟化点以上
の高温にさらされるため、素材特性の変動が発生しやす
いという問題があった。また、被覆層にクラックが生じ
易く、信頼性試験において満足する性能を保障すること
ができず、素材よりも熱膨張係数の低いガラスを選択し
て用いていた。しかしながら素材側には引っ張り応力が
発生するため信頼性を満足するチップ型サーミスタを提
供するのは難しいという問題があった。
【０００４】また、Ｍｎ−Ｎｉ−Ｃｏ系酸化物、Ｍｎ−
Ｎｉ−Ｃｕ系酸化物等の負の温度特性を持つサーミスタ
についても同様であった。
Ｎｉ−Ｃｕ系酸化物等の負の温度特性を持つサーミスタ
についても同様であった。
【０００５】
【発明を解決しようとする課題】このように従来のチッ
プ型サーミスタは、製造時並びに使用時の温度変化に対
して十分な機械的強度をもたず信頼性が十分でないとい
う問題があった。
プ型サーミスタは、製造時並びに使用時の温度変化に対
して十分な機械的強度をもたず信頼性が十分でないとい
う問題があった。
【０００６】本発明は、前記実情に鑑みてなされたもの
で、温度変化に対して十分な機械的強度を有し、信頼性
の高いサーミスタを提供することを目的とする。
で、温度変化に対して十分な機械的強度を有し、信頼性
の高いサーミスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】そこで本発明の第１で
は、正または負の温度特性をもつ材料からなるサーミス
タ素体と、前記サーミスタ素体の両側端に取り付けられ
る電極と、前記サーミスタ素体の両主面を被覆する高分
子被覆層とを具備したことを特徴とする。
は、正または負の温度特性をもつ材料からなるサーミス
タ素体と、前記サーミスタ素体の両側端に取り付けられ
る電極と、前記サーミスタ素体の両主面を被覆する高分
子被覆層とを具備したことを特徴とする。
【０００８】また本発明の第２では、正または負の温度
特性をもつ材料からなるサーミスタ素体と、前記サーミ
スタ素体の両端に取り付けられる電極の取り出し領域を
除く表面全体を被覆する高分子被覆層とを具備したこと
を特徴とする。
特性をもつ材料からなるサーミスタ素体と、前記サーミ
スタ素体の両端に取り付けられる電極の取り出し領域を
除く表面全体を被覆する高分子被覆層とを具備したこと
を特徴とする。
【０００９】前記第１および第２の発明において、望ま
しくはこの電極表面は半田めっき層で被覆する。さらに
また、電極表面と半田めっき層との間にＮｉめっき層を
介在させるようにしてもよい。
しくはこの電極表面は半田めっき層で被覆する。さらに
また、電極表面と半田めっき層との間にＮｉめっき層を
介在させるようにしてもよい。
【００１０】さらに本発明の第３では、正または負の温
度特性をもつ材料素体をウェハ状に成型し、この素体ウ
ェハの表面および裏面に高分子被覆層を形成したのち、
素体ウェハをスティック状にダイシングし、さらにこの
相対向する２つのダイシング面全体に電極層を形成し、
これをチップ幅方向にダイシングしチップを形成するよ
うにしている。
度特性をもつ材料素体をウェハ状に成型し、この素体ウ
ェハの表面および裏面に高分子被覆層を形成したのち、
素体ウェハをスティック状にダイシングし、さらにこの
相対向する２つのダイシング面全体に電極層を形成し、
これをチップ幅方向にダイシングしチップを形成するよ
うにしている。
【００１１】ここで望ましくはこのチップのダイシング
面に高分子被覆層を形成した後、めっき浴に浸漬し電極
層上に半田めっき層を形成する。さらにまた、半田めっ
き層の形成に先立ち、Ｎｉめっき浴に浸漬し電極表面に
Ｎｉめっき層を形成するようにしてもよい。
面に高分子被覆層を形成した後、めっき浴に浸漬し電極
層上に半田めっき層を形成する。さらにまた、半田めっ
き層の形成に先立ち、Ｎｉめっき浴に浸漬し電極表面に
Ｎｉめっき層を形成するようにしてもよい。
【００１２】本発明の第４では、正または負の温度特性
をもつ材料素体をスティック状にダイシングし、素体ス
ティックを形成し、この素体スティックを高分子材料に
浸漬し、スティック表面全体に高分子被覆層を形成し、
高分子被覆層の形成された素体スティックをチップ幅方
向にダイシングしチップ状にし、このチップのダイシン
グ面に電極層を形成したのち、電極層の表面に半田めっ
き層を形成する。また、半田めっき層の形成に先立ち、
Ｎｉめっき浴に浸漬し電極表面にＮｉめっき層を形成す
るようにしてもよい。
をもつ材料素体をスティック状にダイシングし、素体ス
ティックを形成し、この素体スティックを高分子材料に
浸漬し、スティック表面全体に高分子被覆層を形成し、
高分子被覆層の形成された素体スティックをチップ幅方
向にダイシングしチップ状にし、このチップのダイシン
グ面に電極層を形成したのち、電極層の表面に半田めっ
き層を形成する。また、半田めっき層の形成に先立ち、
Ｎｉめっき浴に浸漬し電極表面にＮｉめっき層を形成す
るようにしてもよい。
【００１３】
【作用】本発明によれば、被覆層を、従来のガラス層か
ら高分子材料に代えることにより、サーミスタ素体を高
温にさらすことなく被覆層を形成することができるた
め、素体への熱負荷が小さく、抵抗値やＢ係数（温度抵
抗変化係数）などの変動が小さい。ちなみにガラス層の
硬化温度は６００〜８００℃であったのに対し、高分子
材料の硬化温度は２００℃程度である。
ら高分子材料に代えることにより、サーミスタ素体を高
温にさらすことなく被覆層を形成することができるた
め、素体への熱負荷が小さく、抵抗値やＢ係数（温度抵
抗変化係数）などの変動が小さい。ちなみにガラス層の
硬化温度は６００〜８００℃であったのに対し、高分子
材料の硬化温度は２００℃程度である。
【００１４】また、高分子材料は素体よりも熱膨張係数
が大きいため、半田付けやリフロー半田付けの際の温度
上昇に対して、素体に対し圧縮応力をかけることにな
る。従って、引っ張り応力を受けていたガラス層被覆の
場合に比べ、機械的強度は極めて高くなる。
が大きいため、半田付けやリフロー半田付けの際の温度
上昇に対して、素体に対し圧縮応力をかけることにな
る。従って、引っ張り応力を受けていたガラス層被覆の
場合に比べ、機械的強度は極めて高くなる。
【００１５】さらに高分子材料からなる被覆層自体が基
板曲げ試験、熱サイクル試験などの信頼性試験に対して
高性能であるため、素体の保護性能も向上する。
板曲げ試験、熱サイクル試験などの信頼性試験に対して
高性能であるため、素体の保護性能も向上する。
【００１６】また、高分子材料はガラス層に比べ、膜質
が緻密であるため、被覆後、めっき浴に浸漬し、電極を
形成する場合も、素体は良好に維持される。この効果
は、電極形成領域以外の素体表面全体を高分子材料で被
覆した構成において特に有効である。
が緻密であるため、被覆後、めっき浴に浸漬し、電極を
形成する場合も、素体は良好に維持される。この効果
は、電極形成領域以外の素体表面全体を高分子材料で被
覆した構成において特に有効である。
【００１７】なお電極材料としてはこの被覆層を構成す
る高分子材料の溶融温度よりも低温で焼成（硬化）する
ものを用いるのが望ましい。
る高分子材料の溶融温度よりも低温で焼成（硬化）する
ものを用いるのが望ましい。
【００１８】本発明の第１によれば、機械的強度が高く
信頼性の高いチップ型サーミスタを形成することができ
る。
信頼性の高いチップ型サーミスタを形成することができ
る。
【００１９】本発明の第２によれば、電極形成面を除く
他の表面全体が高分子被覆層で被覆されているため、機
械的強度が極めて高い上、サーミスタ素体の保護性も高
く信頼性が極めて良好である。
他の表面全体が高分子被覆層で被覆されているため、機
械的強度が極めて高い上、サーミスタ素体の保護性も高
く信頼性が極めて良好である。
【００２０】本発明の第３によれば、容易にかつ素体の
汚染を防止しつつ機械的強度が高く信頼性の高いチップ
型サーミスタを形成することが可能となる。
汚染を防止しつつ機械的強度が高く信頼性の高いチップ
型サーミスタを形成することが可能となる。
【００２１】本発明の第４によれば、電極形成面を除く
素体表面全体を容易に高分子被覆することができる上、
極めて良好に保護されているため、めっき浴に浸漬しめ
っき層を形成した場合にも、素体が汚染されることがな
い。従って、実装作業性が良好で信頼性の高いチップ型
サーミスタを提供することが可能となる。
素体表面全体を容易に高分子被覆することができる上、
極めて良好に保護されているため、めっき浴に浸漬しめ
っき層を形成した場合にも、素体が汚染されることがな
い。従って、実装作業性が良好で信頼性の高いチップ型
サーミスタを提供することが可能となる。
【００２２】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００２３】実施例１ 図１(a) および(b) に本発明実施例の負特性サーミスタ
の斜視図および断面図を示す。
の斜視図および断面図を示す。
【００２４】この負特性サーミスタは、１．８５mm×
１．２mm×０．７５mmのＭｎ−Ｃｏ−Ｃｕ−Ｔｉ系酸化
物を主成分とする材料からなるサーミスタ素体１の上面
および下面全体を、エポキシ樹脂からなる高分子被覆層
２ａ，２ｂで被覆せしめたことを特徴とするもので、さ
らにサーミスタ素体の、両側端面にエポキシ系フリット
を用いたＡｇペーストを塗布し焼成することによって形
成した銀電極層３ａ，３ｂを具備している。
１．２mm×０．７５mmのＭｎ−Ｃｏ−Ｃｕ−Ｔｉ系酸化
物を主成分とする材料からなるサーミスタ素体１の上面
および下面全体を、エポキシ樹脂からなる高分子被覆層
２ａ，２ｂで被覆せしめたことを特徴とするもので、さ
らにサーミスタ素体の、両側端面にエポキシ系フリット
を用いたＡｇペーストを塗布し焼成することによって形
成した銀電極層３ａ，３ｂを具備している。
【００２５】次にこの負特性サーミスタの製造工程につ
いて説明する。図２はこの製造工程図である。
いて説明する。図２はこの製造工程図である。
【００２６】まず図２(a) に示すようにサーミスタウェ
ハ１ｕを形成する。ここでは、まず、市販の酸化マンガ
ン、酸化コバルト、酸化銅、酸化チタンをそれぞれＭｎ
3 Ｏ4 ：３８wt% 、Ｃｏ3 Ｏ4 ：５１．１wt% 、Ｃｕ
Ｏ：４．９wt% 、ＴｉＯ2 ：６wt% 秤量し、ボールミル
で２４時間混合した後脱水乾燥を行った。
ハ１ｕを形成する。ここでは、まず、市販の酸化マンガ
ン、酸化コバルト、酸化銅、酸化チタンをそれぞれＭｎ
3 Ｏ4 ：３８wt% 、Ｃｏ3 Ｏ4 ：５１．１wt% 、Ｃｕ
Ｏ：４．９wt% 、ＴｉＯ2 ：６wt% 秤量し、ボールミル
で２４時間混合した後脱水乾燥を行った。
【００２７】次に、この乾燥粉を大気圧下で８５０〜９
５０℃で２時間仮焼して、この仮焼粉を再びボールミル
で２４時間粉砕したのち、スプレードライヤーにより造
粒粉が６０μm 程度になるようにし、油圧プレスでペレ
ット状に成型、１１００℃で１時間焼成し、半導体磁器
を得た。この磁器を０．７５mmの厚さにスライスしたも
のをサーミスタウェハ１ｕとする。
５０℃で２時間仮焼して、この仮焼粉を再びボールミル
で２４時間粉砕したのち、スプレードライヤーにより造
粒粉が６０μm 程度になるようにし、油圧プレスでペレ
ット状に成型、１１００℃で１時間焼成し、半導体磁器
を得た。この磁器を０．７５mmの厚さにスライスしたも
のをサーミスタウェハ１ｕとする。
【００２８】この後図２(b) に示すように、このサーミ
スタウェハ１ｕの上面および下面にエポキシ樹脂をスク
リーン印刷によって塗布し１５０℃５分加熱し仮乾燥を
行った後、図２(c) に示すようにダイシングを行い幅
１．８５mmのスティック１ｓを形成する。
スタウェハ１ｕの上面および下面にエポキシ樹脂をスク
リーン印刷によって塗布し１５０℃５分加熱し仮乾燥を
行った後、図２(c) に示すようにダイシングを行い幅
１．８５mmのスティック１ｓを形成する。
【００２９】さらに図２(d) に示すようにスティックの
長辺の素体露出部両端にエポキシ系フィラーを用いたＡ
ｇ系ペーストを塗布し２００℃５分加熱し仮乾燥を行っ
た後、２００℃１０〜３０分加熱し硬化せしめる。
長辺の素体露出部両端にエポキシ系フィラーを用いたＡ
ｇ系ペーストを塗布し２００℃５分加熱し仮乾燥を行っ
た後、２００℃１０〜３０分加熱し硬化せしめる。
【００３０】最後にこのサーミスタスティック１ｓを幅
１．２mmにダイシングし、図１に示したようなチップ型
サーミスタを形成する。
１．２mmにダイシングし、図１に示したようなチップ型
サーミスタを形成する。
【００３１】このようにして形成されたチップ型サーミ
スタは図３に基板曲げ試験の結果、図４に−４０℃から
１２５℃の熱サイクル試験の結果、図５に素子作成前後
の素体の特性変化を測定した結果をそれぞれ示すよう
に、図１２に示したようなガラス被覆層を用いた従来例
のチップ型サーミスタに比べ大幅に特性が向上している
ことがわかる。
スタは図３に基板曲げ試験の結果、図４に−４０℃から
１２５℃の熱サイクル試験の結果、図５に素子作成前後
の素体の特性変化を測定した結果をそれぞれ示すよう
に、図１２に示したようなガラス被覆層を用いた従来例
のチップ型サーミスタに比べ大幅に特性が向上している
ことがわかる。
【００３２】なお素体材料、電極材料については適宜変
更可能である。
更可能である。
【００３３】実施例２ 図６(a) および(b) に本発明の第２の実施例の負特性サ
ーミスタの斜視図および断面図を示す。
ーミスタの斜視図および断面図を示す。
【００３４】前記実施例１ではサーミスタ素体の上面お
よび下面を高分子被覆層２ａ，２ｂで被覆したが、この
負特性サーミスタでは、電極形成面を除く４面全体を高
分子被覆層２で被覆したことを特徴とする。すなわち、
前記実施例１と同様、１．８５mm×１．２mm×０．７５
mmのＭｎ−Ｎｉ−Ｃｕ−Ｔｉを主成分とする材料からな
るサーミスタ素体１の電極形成面を除く４面全体を、エ
ポキシ樹脂からなる高分子被覆層２で被覆せしめたこと
を特徴とするもので、さらにサーミスタ素体の、両側端
面にガラスフリットを用いたＡｇペーストを塗布し焼成
することによって形成した第２の銀電極層４ａ，４ｂを
具備するとともにその上層にエポキシ系フリットを用い
たＡｇペーストを塗布し焼成することによって形成した
銀電極層３ａ，３ｂを具備している。なおこのサーミス
タ素体は実施例１と同様である。
よび下面を高分子被覆層２ａ，２ｂで被覆したが、この
負特性サーミスタでは、電極形成面を除く４面全体を高
分子被覆層２で被覆したことを特徴とする。すなわち、
前記実施例１と同様、１．８５mm×１．２mm×０．７５
mmのＭｎ−Ｎｉ−Ｃｕ−Ｔｉを主成分とする材料からな
るサーミスタ素体１の電極形成面を除く４面全体を、エ
ポキシ樹脂からなる高分子被覆層２で被覆せしめたこと
を特徴とするもので、さらにサーミスタ素体の、両側端
面にガラスフリットを用いたＡｇペーストを塗布し焼成
することによって形成した第２の銀電極層４ａ，４ｂを
具備するとともにその上層にエポキシ系フリットを用い
たＡｇペーストを塗布し焼成することによって形成した
銀電極層３ａ，３ｂを具備している。なおこのサーミス
タ素体は実施例１と同様である。
【００３５】次にこの負特性サーミスタの製造工程につ
いて説明する。図７はこの製造工程図である。
いて説明する。図７はこの製造工程図である。
【００３６】まず実施例１と同様にして図７(a) に示す
ようにサーミスタウェハ１ｕを形成する。
ようにサーミスタウェハ１ｕを形成する。
【００３７】この後図７(b) に示すように、このサーミ
スタウェハ１ｕの上面および下面にガラス系フィラーを
用いたＡｇ系ペーストを塗布し７００℃５分の焼成を行
い第２の銀電極層４ａ，４ｂを形成したのち、図７(c)
に示すようにダイシングを行い幅１．８５mmのスティッ
ク１ｓを形成する。
スタウェハ１ｕの上面および下面にガラス系フィラーを
用いたＡｇ系ペーストを塗布し７００℃５分の焼成を行
い第２の銀電極層４ａ，４ｂを形成したのち、図７(c)
に示すようにダイシングを行い幅１．８５mmのスティッ
ク１ｓを形成する。
【００３８】さらに図７(d) に示すようにこのスティッ
ク１ｓの長辺を含む素体露出部にエポキシ樹脂をスクリ
ーン印刷によって塗布し１５０℃５分加熱し仮乾燥を行
った後、幅７５０μm にダイシングを行いチップを形成
する。
ク１ｓの長辺を含む素体露出部にエポキシ樹脂をスクリ
ーン印刷によって塗布し１５０℃５分加熱し仮乾燥を行
った後、幅７５０μm にダイシングを行いチップを形成
する。
【００３９】この後図７(e) に示すように切り出したチ
ップの素体露出面両端にエポキシ樹脂２をスクリーン印
刷によって塗布し１５０℃５分加熱し仮乾燥を行う。
ップの素体露出面両端にエポキシ樹脂２をスクリーン印
刷によって塗布し１５０℃５分加熱し仮乾燥を行う。
【００４０】最後に図７(f) に示すように，エポキシ系
フィラーを用いたＡｇ系ペーストを塗布し２００℃５分
加熱し仮乾燥を行った後、２００℃１０〜３０分加熱し
硬化せしめて銀電極層３ａ，３ｂを形成する。
フィラーを用いたＡｇ系ペーストを塗布し２００℃５分
加熱し仮乾燥を行った後、２００℃１０〜３０分加熱し
硬化せしめて銀電極層３ａ，３ｂを形成する。
【００４１】このようにして形成されたチップ型サーミ
スタは実施例１に比べさらに信頼性が向上している。
スタは実施例１に比べさらに信頼性が向上している。
【００４２】実施例３ 次に本発明の第３の実施例として、第２の実施例同様に
電極形成面以外のチップ表面全体を高分子被覆した他の
例について説明する。図８(a) および(b) はこの負特性
サーミスタの斜視図および断面図である。図９(a) 乃至
(e) はこの製造工程図である。
電極形成面以外のチップ表面全体を高分子被覆した他の
例について説明する。図８(a) および(b) はこの負特性
サーミスタの斜視図および断面図である。図９(a) 乃至
(e) はこの製造工程図である。
【００４３】完成品としては前記実施例２とほぼ同様で
あるが、電極が１層構造になっており、工数の低減およ
び電極面の汚染防止を目的としたものである。この方法
ではサーミスタ素体をまずスティック状にダイシングし
たのち、これを高分子材料に浸漬し、スティック表面全
体に高分子被覆層２を形成し、チップ幅方向にダイシン
グし、この切り出し面に電極層を形成することによって
形成する。
あるが、電極が１層構造になっており、工数の低減およ
び電極面の汚染防止を目的としたものである。この方法
ではサーミスタ素体をまずスティック状にダイシングし
たのち、これを高分子材料に浸漬し、スティック表面全
体に高分子被覆層２を形成し、チップ幅方向にダイシン
グし、この切り出し面に電極層を形成することによって
形成する。
【００４４】すなわちまず実施例１および２と同様にし
て図９(a) に示すようにサーミスタウェハ１ｕを形成す
る。
て図９(a) に示すようにサーミスタウェハ１ｕを形成す
る。
【００４５】この後図９(b) に示すように、ダイシング
を行い幅１．８５mmのスティック１ｓを形成する。
を行い幅１．８５mmのスティック１ｓを形成する。
【００４６】さらに図９(c) に示すようにこのスティッ
ク１ｓをエポキシ樹脂に浸漬し引き上げた後１５０℃５
分加熱し仮乾燥を行い、スティック１ｓ表面全体に高分
子被覆層幅２を形成する。
ク１ｓをエポキシ樹脂に浸漬し引き上げた後１５０℃５
分加熱し仮乾燥を行い、スティック１ｓ表面全体に高分
子被覆層幅２を形成する。
【００４７】この後図９(d) に示すように，７５０μm
にダイシングを行いチップを形成する。
にダイシングを行いチップを形成する。
【００４８】最後に図９(e) に示すように切り出したチ
ップの素体露出面両端にエポキシ系フィラーを用いたＡ
ｇ系ペーストを塗布し１５０℃５分加熱し仮乾燥を行っ
た後、２００℃１０〜３０分加熱し硬化せしめて銀電極
層３ａ，３ｂを形成する。
ップの素体露出面両端にエポキシ系フィラーを用いたＡ
ｇ系ペーストを塗布し１５０℃５分加熱し仮乾燥を行っ
た後、２００℃１０〜３０分加熱し硬化せしめて銀電極
層３ａ，３ｂを形成する。
【００４９】このようにして形成されたチップ型サーミ
スタは実施例２に比べ製造が極めて容易であり、まず全
体を高分子被覆したのち、チップを切り出し、切り出し
面に電極を形成するため、電極面の汚染が大幅に低減さ
れさらに信頼性が向上している。
スタは実施例２に比べ製造が極めて容易であり、まず全
体を高分子被覆したのち、チップを切り出し、切り出し
面に電極を形成するため、電極面の汚染が大幅に低減さ
れさらに信頼性が向上している。
【００５０】なおこの例では、銀電極層形成後にめっき
浴に浸漬し、半田めっき層を形成してもよく、サーミス
タ素体が汚染されることなく、特性の良好な負特性サー
ミスタを形成することができる。
浴に浸漬し、半田めっき層を形成してもよく、サーミス
タ素体が汚染されることなく、特性の良好な負特性サー
ミスタを形成することができる。
【００５１】また、この例では、サーミスタウェハ１ｕ
を形成した後、ダイシングを行い、サーミスタスティッ
クを形成したが、最初からスティック状に成型するよう
にしても良い。このようにして形成することにより組成
のばらつきが低減され特性のばらつきが抑制される上、
寸法精度よく形成することができる。
を形成した後、ダイシングを行い、サーミスタスティッ
クを形成したが、最初からスティック状に成型するよう
にしても良い。このようにして形成することにより組成
のばらつきが低減され特性のばらつきが抑制される上、
寸法精度よく形成することができる。
【００５２】実施例４ この例では実施例２で形成したサーミスタの電極に、図
１０(a) および(b) に示すようにさらにニッケルめっき
層５ａ，５ｂおよび半田めっき層６ａ，６ｂを形成した
ことを特徴とする。
１０(a) および(b) に示すようにさらにニッケルめっき
層５ａ，５ｂおよび半田めっき層６ａ，６ｂを形成した
ことを特徴とする。
【００５３】製造に際しては図７に示した実施例２の製
造工程で形成されたサーミスタをまずニッケル電解めっ
き浴に浸漬し厚さ１０μm のニッケルめっき層５ａ，５
ｂを形成した後、Ｐｂ−Ｓｎめっき浴に浸漬し厚さ１０
μm の半田めっき層６ａ，６ｂを形成する。
造工程で形成されたサーミスタをまずニッケル電解めっ
き浴に浸漬し厚さ１０μm のニッケルめっき層５ａ，５
ｂを形成した後、Ｐｂ−Ｓｎめっき浴に浸漬し厚さ１０
μm の半田めっき層６ａ，６ｂを形成する。
【００５４】このようにして形成したサーミスタの半田
付け特性をテストすべく２５０℃±５℃で５±１秒間Ｈ
６３Ａ共晶半田を用いロジン２５％のメタノール溶液を
用いて電極の７５％以上半田に覆われているようにす
る。極めて良好に配線パターン上に実装された。図１２
に示した従来例のサーミスタの場合は、不良であった。 実施例５ この例では実施例１で説明したサーミスタの製造方法に
おいて図７(d) のスティック形成後電極３ａ，３ｂ形成
までは実施例１と同様に形成し、このスティックをまず
ニッケル電解めっき浴に浸漬し厚さ１０μm のニッケル
めっき層５ａ，５ｂを形成した後、Ｐｂ−Ｓｎめっき浴
に浸漬し厚さ１０μm の半田めっき層６ａ，６ｂを形成
する（図１１(a) ）。
付け特性をテストすべく２５０℃±５℃で５±１秒間Ｈ
６３Ａ共晶半田を用いロジン２５％のメタノール溶液を
用いて電極の７５％以上半田に覆われているようにす
る。極めて良好に配線パターン上に実装された。図１２
に示した従来例のサーミスタの場合は、不良であった。 実施例５ この例では実施例１で説明したサーミスタの製造方法に
おいて図７(d) のスティック形成後電極３ａ，３ｂ形成
までは実施例１と同様に形成し、このスティックをまず
ニッケル電解めっき浴に浸漬し厚さ１０μm のニッケル
めっき層５ａ，５ｂを形成した後、Ｐｂ−Ｓｎめっき浴
に浸漬し厚さ１０μm の半田めっき層６ａ，６ｂを形成
する（図１１(a) ）。
【００５５】この後図１１(b) に示すように幅１．２mm
にダイシングし、チップ型サーミスタが完成する。
にダイシングし、チップ型サーミスタが完成する。
【００５６】この場合も容易に信頼性の高いチップ型サ
ーミスタを得ることができる。
ーミスタを得ることができる。
【００５７】なおサーミスタ素体としては、Ｍｎ−Ｎｉ
−Ｃｏ系酸化物の他、Ｍｎ−Ｎｉ−Ａｌ系酸化物、Ｍｎ
−Ｃｏ−Ｃｕ系酸化物、Ｍｎ−Ｃｏ−Ｃｕ−Ｔｉ系酸化
物などの負特性サーミスタ素体を用いる場合にも適用可
能であることはいうまでもない。
−Ｃｏ系酸化物の他、Ｍｎ−Ｎｉ−Ａｌ系酸化物、Ｍｎ
−Ｃｏ−Ｃｕ系酸化物、Ｍｎ−Ｃｏ−Ｃｕ−Ｔｉ系酸化
物などの負特性サーミスタ素体を用いる場合にも適用可
能であることはいうまでもない。
【００５８】
【発明の効果】以上説明してきたように、本発明によれ
ば、機械的強度が高く信頼性の高いチップ型サーミスタ
を提供することが可能となる。
ば、機械的強度が高く信頼性の高いチップ型サーミスタ
を提供することが可能となる。
【図１】本発明の第１の実施例のチップ型サーミスタを
示す図
示す図
【図２】同チップ型サーミスタの製造工程図
【図３】同チップ型サーミスタと従来例のチップ型サー
ミスタの基板曲げ試験結果を示す比較図
ミスタの基板曲げ試験結果を示す比較図
【図４】同チップ型サーミスタと従来例のチップ型サー
ミスタの熱サイクル試験結果を示す比較図
ミスタの熱サイクル試験結果を示す比較図
【図５】同チップ型サーミスタと従来例のチップ型サー
ミスタの素子作成時の素体特性変化を示す比較図
ミスタの素子作成時の素体特性変化を示す比較図
【図６】本発明の第２の実施例のチップ型サーミスタを
示す図
示す図
【図７】同チップ型サーミスタの製造工程図
【図８】本発明の第３の実施例のチップ型サーミスタを
示す図
示す図
【図９】同チップ型サーミスタの製造工程図
【図１０】本発明の第４の実施例のチップ型サーミスタ
を示す図
を示す図
【図１１】本発明の第５の実施例のチップ型サーミスタ
の製造工程図
の製造工程図
【図１２】従来例のチップ型サーミスタを示す図
１ サーミスタ素体 ２，２ａ，２ｂ 高分子被覆層 ３ａ，３ｂ 電極層 ４ａ，４ｂ 第２の電極層 ５ａ，５ｂ Ｎｉめっき層 ６ａ，６ｂ 半田めっき層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/10 Ｂ
Claims (5)
- 【請求項１】 正または負の温度特性をもつ材料からな
るサーミスタ素体と、 前記サーミスタ素体の両側端に取り付けられる電極と、 前記サーミスタ素体の両主面を被覆する高分子被覆層と
を具備したことを特徴とするチップ型サーミスタ。 - 【請求項２】 正または負の温度特性をもつ材料からな
るサーミスタ素体と、 前記サーミスタ素体の両端に取り付けられる電極と、 前記電極の取り出し領域を除くサーミスタ素体の表面全
体を被覆する高分子被覆層とを具備したことを特徴とす
るチップ型サーミスタ。 - 【請求項３】 前記電極表面が半田めっき層で被覆され
ていることを特徴とする請求項２に記載のチップ型サー
ミスタ。 - 【請求項４】 正または負の温度特性をもつ材料素体を
ウェハ状に成型する素体ウェハ形成工程と、 前記素体ウェハの表面および裏面に高分子被覆層を形成
する高分子被覆層形成工程と、 前記素体ウェハをスティック状にダイシングし、素体ス
ティックを形成する素体スティック形成工程と、 前記素体スティックの相対向する２つのダイシング面全
体に電極層を形成する電極形成工程と前記電極の形成さ
れた前記素体スティックをチップ幅方向にダイシングし
チップを形成するダイシング工程とを含むことを特徴と
するチップ型サーミスタの製造方法。 - 【請求項５】 正または負の温度特性をもつ材料素体を
スティック状にダイシングし、素体スティックを形成す
る素体スティック形成工程と、 前記素体スティックを高分子材料に浸漬し、スティック
表面全体に高分子被覆層を形成する高分子被覆層形成工
程と、 高分子被覆層の形成された前記素体スティックをチップ
幅方向にダイシングしチップを形成するダイシング工程
と、 前記チップのダイシング面に電極層を形成する電極層形
成工程と、 前記電極層の表面に半田めっき層を形成するめっき工程
とを含むことを特徴とするチップ型サーミスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302969A JPH07161503A (ja) | 1993-12-02 | 1993-12-02 | チップ型サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302969A JPH07161503A (ja) | 1993-12-02 | 1993-12-02 | チップ型サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161503A true JPH07161503A (ja) | 1995-06-23 |
Family
ID=17915346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5302969A Pending JPH07161503A (ja) | 1993-12-02 | 1993-12-02 | チップ型サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161503A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5699607A (en) * | 1996-01-22 | 1997-12-23 | Littelfuse, Inc. | Process for manufacturing an electrical device comprising a PTC element |
| JPH10106809A (ja) * | 1996-10-02 | 1998-04-24 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JPH10144504A (ja) * | 1996-11-06 | 1998-05-29 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| US5884391A (en) * | 1996-01-22 | 1999-03-23 | Littelfuse, Inc. | Process for manufacturing an electrical device comprising a PTC element |
| US5900800A (en) * | 1996-01-22 | 1999-05-04 | Littelfuse, Inc. | Surface mountable electrical device comprising a PTC element |
| US5907272A (en) * | 1996-01-22 | 1999-05-25 | Littelfuse, Inc. | Surface mountable electrical device comprising a PTC element and a fusible link |
| JP2002141202A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法及び積層型セラミック電子部品 |
| JP2011249615A (ja) * | 2010-05-27 | 2011-12-08 | Mitsubishi Materials Corp | 表面実装型電子部品およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250603A (ja) * | 1989-12-28 | 1991-11-08 | Mitsubishi Materials Corp | サーミスタ |
| JPH05258906A (ja) * | 1992-03-13 | 1993-10-08 | Tdk Corp | チップ型サーミスタ |
| JPH0577903U (ja) * | 1992-03-24 | 1993-10-22 | アイワ株式会社 | 電子部品の実装構造 |
-
1993
- 1993-12-02 JP JP5302969A patent/JPH07161503A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250603A (ja) * | 1989-12-28 | 1991-11-08 | Mitsubishi Materials Corp | サーミスタ |
| JPH05258906A (ja) * | 1992-03-13 | 1993-10-08 | Tdk Corp | チップ型サーミスタ |
| JPH0577903U (ja) * | 1992-03-24 | 1993-10-22 | アイワ株式会社 | 電子部品の実装構造 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5699607A (en) * | 1996-01-22 | 1997-12-23 | Littelfuse, Inc. | Process for manufacturing an electrical device comprising a PTC element |
| US5884391A (en) * | 1996-01-22 | 1999-03-23 | Littelfuse, Inc. | Process for manufacturing an electrical device comprising a PTC element |
| US5900800A (en) * | 1996-01-22 | 1999-05-04 | Littelfuse, Inc. | Surface mountable electrical device comprising a PTC element |
| US5907272A (en) * | 1996-01-22 | 1999-05-25 | Littelfuse, Inc. | Surface mountable electrical device comprising a PTC element and a fusible link |
| JPH10106809A (ja) * | 1996-10-02 | 1998-04-24 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JPH10144504A (ja) * | 1996-11-06 | 1998-05-29 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JP2002141202A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法及び積層型セラミック電子部品 |
| JP2011249615A (ja) * | 2010-05-27 | 2011-12-08 | Mitsubishi Materials Corp | 表面実装型電子部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350184B1 (ko) | 모놀리식 배리스터의 제조 방법 | |
| US4306217A (en) | Flat electrical components | |
| US4510195A (en) | Flexible insulative substrates having two glass layers at least one side thereof and a method for making such substrates | |
| JPH07161503A (ja) | チップ型サーミスタ | |
| KR100616673B1 (ko) | 절연코팅층을 갖는 반도성 칩 소자 및 그 제조방법 | |
| US3205555A (en) | Methods of making printed circuit components | |
| JPH03173402A (ja) | チップバリスタ | |
| JP3008567B2 (ja) | チップ型バリスタ | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3284873B2 (ja) | チップ型サーミスタの製造方法 | |
| EP0751539B1 (en) | Positive characteristics thermistor device | |
| JPH06215908A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH05258906A (ja) | チップ型サーミスタ | |
| JPH09297069A (ja) | 温度検知用センサ | |
| JPH04259205A (ja) | チップ形セラミックコンデンサ | |
| JP4637440B2 (ja) | セラミック素子の製造方法 | |
| JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3092451B2 (ja) | 角形薄膜チップ抵抗器およびその製造方法 | |
| JPH04171911A (ja) | 複合セラミックコンデンサ | |
| KR100475213B1 (ko) | 고신뢰성 유리 도포형 칩 ntc 서미스터 및 그 제조 방법 | |
| JP2003289001A (ja) | 厚膜電子部品 | |
| JPH0217619A (ja) | チップ状電子部品 | |
| JPH10116708A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2007194398A (ja) | チップ形抵抗ネットワーク |