JPH05258906A - チップ型サーミスタ - Google Patents
チップ型サーミスタInfo
- Publication number
- JPH05258906A JPH05258906A JP5543892A JP5543892A JPH05258906A JP H05258906 A JPH05258906 A JP H05258906A JP 5543892 A JP5543892 A JP 5543892A JP 5543892 A JP5543892 A JP 5543892A JP H05258906 A JPH05258906 A JP H05258906A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- content
- frit
- base electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 コーティング膜が不要な構造のチップ型サー
ミスタの端部電極に関する。 【構成】 チップ状の焼成体１の両主表面１Ａにコーテ
ィング膜を形成しないで、焼成体１の両端部１Ｂに特定
の成分の下地電極２及びカバー電極３から成る積層電極
を形成する。これによってコーティング膜を不要にした
のでコストアップを避けることができると共に、積層電
極を形成することにより、優れたはんだ耐熱試験結果及
びはんだ付け試験結果が得られる。
ミスタの端部電極に関する。 【構成】 チップ状の焼成体１の両主表面１Ａにコーテ
ィング膜を形成しないで、焼成体１の両端部１Ｂに特定
の成分の下地電極２及びカバー電極３から成る積層電極
を形成する。これによってコーティング膜を不要にした
のでコストアップを避けることができると共に、積層電
極を形成することにより、優れたはんだ耐熱試験結果及
びはんだ付け試験結果が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ＮＴＣサーミスタ等を
構成するチップ型サーミスタに関する。
構成するチップ型サーミスタに関する。
【０００２】
【従来の技術】ＮＴＣサーミスタはトランジスタ，ＩＣ
等の部品の温度補償用、あるいは温度センサ用等の用途
に広く使用されているが、特にチップ状のものすなわち
チップ型サーミスタの需要が最近急増している。図３に
示すようにこのチップ型サーミスタ２１は、他の部品２
２，２３等と共に基板２４に面実装するために用いら
れ、リード線を不要とすることにより直接基板２４のパ
ターン２５にはんだ付けできるので、高さ寸法が小さく
なるため、この基板２４を組込む各種電子機器の薄型化
に寄与するという利点を有している。
等の部品の温度補償用、あるいは温度センサ用等の用途
に広く使用されているが、特にチップ状のものすなわち
チップ型サーミスタの需要が最近急増している。図３に
示すようにこのチップ型サーミスタ２１は、他の部品２
２，２３等と共に基板２４に面実装するために用いら
れ、リード線を不要とすることにより直接基板２４のパ
ターン２５にはんだ付けできるので、高さ寸法が小さく
なるため、この基板２４を組込む各種電子機器の薄型化
に寄与するという利点を有している。
【０００３】図４は従来のチップ型サーミスタの例を示
すもので、チップ型サーミスタ２１は、チップ状のＮＴ
Ｃサーミスタ焼成体２６と、この焼成体２６の両主表面
２６Ａに形成されたガラス，樹脂等のコーティング膜２
７と、焼成体２６の両端部２６Ｂに一部が両主表面２６
Ａを覆うように形成されたＡｇあるいはＡｇ／Ｐｄ合金
等から成る電極２８と、この電極２８の表面に形成され
たＮｉ，Ｃｕ，ＳｎあるいはＳｎ／Ｐｂ合金等から成る
導電膜２９とから構成されている。
すもので、チップ型サーミスタ２１は、チップ状のＮＴ
Ｃサーミスタ焼成体２６と、この焼成体２６の両主表面
２６Ａに形成されたガラス，樹脂等のコーティング膜２
７と、焼成体２６の両端部２６Ｂに一部が両主表面２６
Ａを覆うように形成されたＡｇあるいはＡｇ／Ｐｄ合金
等から成る電極２８と、この電極２８の表面に形成され
たＮｉ，Ｃｕ，ＳｎあるいはＳｎ／Ｐｂ合金等から成る
導電膜２９とから構成されている。
【０００４】ここで、Ｎｉ等の導電膜２９は、完成後の
チップ型サーミスタ２１のはんだ耐熱試験（例えば３０
０℃−５ｓｅｃ以上）を行う場合に、電極２８が耐えら
れるように保護の役目を果たすために形成されている。
また、コーティング膜２７はそのＮｉ等の導電膜２９を
メッキによって形成する場合に、焼成体２６の溶解が起
こるのでこれを保護するために形成されている。又、Ｓ
ｎあるいは、Ｓｎ／Ｐｂ合金は、はんだ漏れ性向上ため
メッキ法で形成されている。
チップ型サーミスタ２１のはんだ耐熱試験（例えば３０
０℃−５ｓｅｃ以上）を行う場合に、電極２８が耐えら
れるように保護の役目を果たすために形成されている。
また、コーティング膜２７はそのＮｉ等の導電膜２９を
メッキによって形成する場合に、焼成体２６の溶解が起
こるのでこれを保護するために形成されている。又、Ｓ
ｎあるいは、Ｓｎ／Ｐｂ合金は、はんだ漏れ性向上ため
メッキ法で形成されている。
【０００５】次に図４に示したチップ型サーミスタ２１
の製造方法を、図５を参照して説明する。
の製造方法を、図５を参照して説明する。
【０００６】先ず、Ｍｎ，Ｎｉ，Ｃｕ等の遷移金属酸化
物を原料として用いて、混合，乾燥，仮焼成，粉砕後
に、乾式成形法によってブロック状に成形した後焼成し
て、工程Ａのようにブロック焼成体３０を得る。
物を原料として用いて、混合，乾燥，仮焼成，粉砕後
に、乾式成形法によってブロック状に成形した後焼成し
て、工程Ａのようにブロック焼成体３０を得る。
【０００７】次に、ブロック焼成体３０をワイヤーソ
ー，スライサー等のカッターでシート状に切断した後、
平面ラッピングを施して所望の厚みに調整して、工程Ｂ
のようにシート焼成体３２を得る。続いて、シート焼成
体３２の両主表面にガラスペーストを塗布，焼付けし
て、工程Ｃのようにコーティング膜２７を形成する。
ー，スライサー等のカッターでシート状に切断した後、
平面ラッピングを施して所望の厚みに調整して、工程Ｂ
のようにシート焼成体３２を得る。続いて、シート焼成
体３２の両主表面にガラスペーストを塗布，焼付けし
て、工程Ｃのようにコーティング膜２７を形成する。
【０００８】次にシート焼成体３２を柱状に切断して、
工程Ｄのように平板状の焼成体３３を得る。続いて、こ
の焼成体３３の両端部及び両主表面の一部にＡｇあるい
はＡｇ／Ｐｄ合金から成る導電ペーストを塗布，焼付け
して、工程Ｅのように電極２８を形成する。次に、この
焼成体３３を電解あるいは無電解メッキ法によって、電
極２８の表面にＮｉ，Ｃｕ，ＳｎあるいはＳｎ／Ｐｂ合
金等から成る導電膜２９を形成する。続いて焼成体３３
をラインＬに沿って切断することにより、工程Ｆのよう
に多数のチップ型サーミスタ２１が得られる。
工程Ｄのように平板状の焼成体３３を得る。続いて、こ
の焼成体３３の両端部及び両主表面の一部にＡｇあるい
はＡｇ／Ｐｄ合金から成る導電ペーストを塗布，焼付け
して、工程Ｅのように電極２８を形成する。次に、この
焼成体３３を電解あるいは無電解メッキ法によって、電
極２８の表面にＮｉ，Ｃｕ，ＳｎあるいはＳｎ／Ｐｂ合
金等から成る導電膜２９を形成する。続いて焼成体３３
をラインＬに沿って切断することにより、工程Ｆのよう
に多数のチップ型サーミスタ２１が得られる。
【０００９】
【発明が解決しようとする課題】ところで従来のチップ
型サーミスタでは、図４に示したようにはんだ耐熱試験
において電極２８を保護するのに必要なＮｉ等の導電膜
２９をメッキによって形成する際に、焼成体２６を保護
するためにコーティング膜２７が必要なので、コストア
ップが避けられないという問題がある。
型サーミスタでは、図４に示したようにはんだ耐熱試験
において電極２８を保護するのに必要なＮｉ等の導電膜
２９をメッキによって形成する際に、焼成体２６を保護
するためにコーティング膜２７が必要なので、コストア
ップが避けられないという問題がある。
【００１０】本発明は以上のような問題に対処してなさ
れたもので、コーティング膜が不要な構造のチップ型サ
ーミスタを提供することを目的とするものである。
れたもので、コーティング膜が不要な構造のチップ型サ
ーミスタを提供することを目的とするものである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明は、チップ状の焼成体と、この焼成体の両端部
に形成された下地電極と、この下地電極上に形成された
カバー電極とを備え、前記下地電極がフリットを含有し
Ｐｄ含有量１５（ｗｔ％）以上のＡｇ／Ｐｄ合金から成
ると共に、前記カバー電極がフリット含有量３（ｗｔ
％）以下でＡｇ含有量２０（ｗｔ％）以上のＡｇ／Ｐｄ
合金から成ることを特徴とするものである。
に本発明は、チップ状の焼成体と、この焼成体の両端部
に形成された下地電極と、この下地電極上に形成された
カバー電極とを備え、前記下地電極がフリットを含有し
Ｐｄ含有量１５（ｗｔ％）以上のＡｇ／Ｐｄ合金から成
ると共に、前記カバー電極がフリット含有量３（ｗｔ
％）以下でＡｇ含有量２０（ｗｔ％）以上のＡｇ／Ｐｄ
合金から成ることを特徴とするものである。
【００１２】
【作用】請求項１記載の本発明の構成によれば、チップ
状の焼成体の両主表面にコーティング膜を形成しないの
で、コストアップを避けることができる。また、コーテ
ィング膜を不要にしたことに代えて、素体の両端部に特
定の成分の下地電極及びカバー電極から成る積層電極を
形成するようにしたので、これでもってＮｉ導電膜を形
成した場合と同様のあるいはそれ以上のはんだ耐熱試験
結果を得ることができる。
状の焼成体の両主表面にコーティング膜を形成しないの
で、コストアップを避けることができる。また、コーテ
ィング膜を不要にしたことに代えて、素体の両端部に特
定の成分の下地電極及びカバー電極から成る積層電極を
形成するようにしたので、これでもってＮｉ導電膜を形
成した場合と同様のあるいはそれ以上のはんだ耐熱試験
結果を得ることができる。
【００１３】請求項２記載の本発明の構成によれば、下
地電極及びカバー電極の各端部間にギャップを設けるよ
うにしたので、電極成分材料のマイグレーションを防止
することができる。
地電極及びカバー電極の各端部間にギャップを設けるよ
うにしたので、電極成分材料のマイグレーションを防止
することができる。
【００１４】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１５】図１は本発明のチップ型サーミスタの実施
例を示す断面図で、本実施例チップ型サーミスタ１０
は、チップ状の焼成体１と、この焼成体１の両端部１Ｂ
に一部が両主表面１Ａを覆うように形成されたフリット
を含有するＡｇ／Ｐｄ合金から成る下地電極２と、この
下地電極２上に形成されたフリットを含有するＡｇ／Ｐ
ｄ合金から成るカバー電極３とを備えている。
例を示す断面図で、本実施例チップ型サーミスタ１０
は、チップ状の焼成体１と、この焼成体１の両端部１Ｂ
に一部が両主表面１Ａを覆うように形成されたフリット
を含有するＡｇ／Ｐｄ合金から成る下地電極２と、この
下地電極２上に形成されたフリットを含有するＡｇ／Ｐ
ｄ合金から成るカバー電極３とを備えている。
【００１６】後述のように、下地電極２のフリット、Ａ
ｇ及びＰｄの含有量は種々の組成のものを用い、同様に
カバー電極３のフリット、Ａｇ及びＰｄの含有量も種々
の組成のものを用いて実施した。カバー電極３の端部３
Ａは下地電極２の端部２Ａより後退して形成され、これ
によって両端部３Ａ，２Ａ間にはギャップＧが設けられ
ている。このギャップＧを設けるのは電極成分材料であ
るＡｇのマイグレーションを防止するための配慮であ
る。
ｇ及びＰｄの含有量は種々の組成のものを用い、同様に
カバー電極３のフリット、Ａｇ及びＰｄの含有量も種々
の組成のものを用いて実施した。カバー電極３の端部３
Ａは下地電極２の端部２Ａより後退して形成され、これ
によって両端部３Ａ，２Ａ間にはギャップＧが設けられ
ている。このギャップＧを設けるのは電極成分材料であ
るＡｇのマイグレーションを防止するための配慮であ
る。
【００１７】下地電極２の組成は、耐熱性向上のために
はんだ付け時のはんだへの拡散を抑えるように、Ｐｄ含
有量が多いものが望ましい。またカバー電極３の組成
は、はんだ付け性向上のためにＡｇ含有量が多いものが
望ましい。さらに各電極２，３では、フリット含有量を
適量選ぶことにより、耐熱性向上及びはんだ付け性向上
に対してより寄与させることができる。
はんだ付け時のはんだへの拡散を抑えるように、Ｐｄ含
有量が多いものが望ましい。またカバー電極３の組成
は、はんだ付け性向上のためにＡｇ含有量が多いものが
望ましい。さらに各電極２，３では、フリット含有量を
適量選ぶことにより、耐熱性向上及びはんだ付け性向上
に対してより寄与させることができる。
【００１８】次の表１は本実施例において、下地電極２
のＰｄ含有量（ｗｔ％）を０，１０，１５，２０，４
０，６０，８０，１００の８種類に変化させ、かつ８種
類の各々のフリット有無の場合に得られた、はんだ耐熱
試験結果を示すものである。なお、試験は表の下部に示
したような仕様で行い、抵抗変化率の値によって合，否
を判定した。判定欄の×印は不合格、○印は合格を示し
ている。
のＰｄ含有量（ｗｔ％）を０，１０，１５，２０，４
０，６０，８０，１００の８種類に変化させ、かつ８種
類の各々のフリット有無の場合に得られた、はんだ耐熱
試験結果を示すものである。なお、試験は表の下部に示
したような仕様で行い、抵抗変化率の値によって合，否
を判定した。判定欄の×印は不合格、○印は合格を示し
ている。
【００１９】
【表１】
【００２０】表１から明らかなように、Ｐｄ含有量（ｗ
ｔ％）が１０以下の場合では、フリット有無に関係なく
全て不合格となっている。一方、Ｐｄ含有量（ｗｔ％）
が１５，２０及び４０の場合は共にフリット有の場合の
み合格となっている。次に、Ｐｄ含有量（ｗｔ％）が６
０，８０，１００の場合はフリット有無に関係なく全て
合格となっている。
ｔ％）が１０以下の場合では、フリット有無に関係なく
全て不合格となっている。一方、Ｐｄ含有量（ｗｔ％）
が１５，２０及び４０の場合は共にフリット有の場合の
み合格となっている。次に、Ｐｄ含有量（ｗｔ％）が６
０，８０，１００の場合はフリット有無に関係なく全て
合格となっている。
【００２１】この事実から下地電極２では、フリットを
含有しＰｄ含有量（ｗｔ％）が１５以上のＡｇ／Ｐｄ合
金から成る材料を選んだ場合に、優れた耐熱試験結果が
得られることが理解される。
含有しＰｄ含有量（ｗｔ％）が１５以上のＡｇ／Ｐｄ合
金から成る材料を選んだ場合に、優れた耐熱試験結果が
得られることが理解される。
【００２２】次に表２は本実施例において、カバー電極
３のＡｇ含有量（ｗｔ％）を０，１０，２０，４０，６
０，８０，１００の７種類に変化させ、かつ７種類の各
々にフリットを任意量含有させた場合に得られた、はん
だ付け試験結果を示すものである。なお、試験は表の下
部に示したような仕様で行い、はんだ漏れ時間の値によ
って合，否を判定した。
３のＡｇ含有量（ｗｔ％）を０，１０，２０，４０，６
０，８０，１００の７種類に変化させ、かつ７種類の各
々にフリットを任意量含有させた場合に得られた、はん
だ付け試験結果を示すものである。なお、試験は表の下
部に示したような仕様で行い、はんだ漏れ時間の値によ
って合，否を判定した。
【００２３】
【表２】
【００２４】表２から明らかなように、Ａｇ含有量（ｗ
ｔ％）が０及び１０の場合はフリット含有量に関係なく
共に不合格となっている。一方、Ａｇ含有量（ｗｔ％）
が２０の場合は、フリット含有量（ｗｔ％）が４のみ不
合格となっている。次に、Ａｇ含有量（ｗｔ％）が４０
の場合はフリット含有量（ｗｔ％）が同様に４のみ不合
格となっている。また、Ａｇ含有量（ｗｔ％）が６０の
場合もフリット含有量（ｗｔ％）が４のみ不合格となっ
ている。さらに、Ａｇ含有量（ｗｔ％）が８０の場合も
フリット含有量（ｗｔ％）が４の場合のみ不合格となっ
ている。次に、Ａｇ含有量（ｗｔ％）が１００の場合は
フリット含有量（ｗｔ％）が０，１，２，３，４の全て
で合格となっている。
ｔ％）が０及び１０の場合はフリット含有量に関係なく
共に不合格となっている。一方、Ａｇ含有量（ｗｔ％）
が２０の場合は、フリット含有量（ｗｔ％）が４のみ不
合格となっている。次に、Ａｇ含有量（ｗｔ％）が４０
の場合はフリット含有量（ｗｔ％）が同様に４のみ不合
格となっている。また、Ａｇ含有量（ｗｔ％）が６０の
場合もフリット含有量（ｗｔ％）が４のみ不合格となっ
ている。さらに、Ａｇ含有量（ｗｔ％）が８０の場合も
フリット含有量（ｗｔ％）が４の場合のみ不合格となっ
ている。次に、Ａｇ含有量（ｗｔ％）が１００の場合は
フリット含有量（ｗｔ％）が０，１，２，３，４の全て
で合格となっている。
【００２５】この事実からカバー電極３では、フリット
含有量（ｗｔ％）が３以下でＡｇ含有量（ｗｔ％）が２
０以上のＡｇ／Ｐｄ合金から成る材料を選んだ場合、優
れたはんだ付け試験結果が得られることが理解される。
含有量（ｗｔ％）が３以下でＡｇ含有量（ｗｔ％）が２
０以上のＡｇ／Ｐｄ合金から成る材料を選んだ場合、優
れたはんだ付け試験結果が得られることが理解される。
【００２６】次に本発明のチップ型サーミスタの製造方
法を図２を参照して工程順に説明する。
法を図２を参照して工程順に説明する。
【００２７】先ず、Ｍｎ，Ｎｉ，Ｃｕ等の遷移金属酸化
物を通常の方法で混合仮焼成したのちブロック状に成
形，焼成した焼成体をスライス加工を行った後工程Ａの
ようにチップ状の焼成体１を形成する。
物を通常の方法で混合仮焼成したのちブロック状に成
形，焼成した焼成体をスライス加工を行った後工程Ａの
ようにチップ状の焼成体１を形成する。
【００２８】次に、この焼成体１の両端部１Ｂ及び両主
表面１Ａの一部に下地電極を形成すべくフリットを含有
するＡｇ／Ｐｄ合金から成る導電ペースト８を工程Ｂの
ように塗布する。続いてこの導電ペースト８上にカバー
電極を形成すべくフリットを含有するＡｇ／Ｐｄ合金か
ら成る導電ペースト９を、工程Ｃのように塗布する。
表面１Ａの一部に下地電極を形成すべくフリットを含有
するＡｇ／Ｐｄ合金から成る導電ペースト８を工程Ｂの
ように塗布する。続いてこの導電ペースト８上にカバー
電極を形成すべくフリットを含有するＡｇ／Ｐｄ合金か
ら成る導電ペースト９を、工程Ｃのように塗布する。
【００２９】この場合用いる導電ペースト８としては、
前記チップ型サーミスタ１０の下地電極２として優れた
はんだ耐熱試験結果が得られる範囲に選ばれる。同様に
導電ペースト９としては、カバー電極３として優れたは
んだ付け試験結果が得られる範囲に選ばれる。
前記チップ型サーミスタ１０の下地電極２として優れた
はんだ耐熱試験結果が得られる範囲に選ばれる。同様に
導電ペースト９としては、カバー電極３として優れたは
んだ付け試験結果が得られる範囲に選ばれる。
【００３０】次に、焼成体１を１５０℃で乾燥し、ベル
ト炉によって７００乃至９００℃で焼付けて、工程Ｄの
ように下地電極２及びカバー電極３を形成する。これに
よって図１に示した構造のチップ型サーミスタ１０が製
造される。下地電極２及びカバー電極３は各々導電ペー
スト８及び９を塗布後、別々に焼付けて形成するように
しても良い。
ト炉によって７００乃至９００℃で焼付けて、工程Ｄの
ように下地電極２及びカバー電極３を形成する。これに
よって図１に示した構造のチップ型サーミスタ１０が製
造される。下地電極２及びカバー電極３は各々導電ペー
スト８及び９を塗布後、別々に焼付けて形成するように
しても良い。
【００３１】
【発明の効果】以上述べたように本発明によれば、チッ
プ状の焼成体の両主表面にコーティング膜を形成せずに
焼成体の両端部に特定の成分の下地電極及びカバー電極
から成る積層電極を形成するようにしたので、コストア
ップを避けることができると共に、優れたはんだ耐熱試
験結果及びはんだ付け試験が得られるチップ型サーミス
タを提供することができる。
プ状の焼成体の両主表面にコーティング膜を形成せずに
焼成体の両端部に特定の成分の下地電極及びカバー電極
から成る積層電極を形成するようにしたので、コストア
ップを避けることができると共に、優れたはんだ耐熱試
験結果及びはんだ付け試験が得られるチップ型サーミス
タを提供することができる。
【図１】本発明のチップ型サーミスタの実施例を示す断
面図である。
面図である。
【図２】本実施例のチップ型サーミスタの製造方法を工
程順に示す説明図である。
程順に示す説明図である。
【図３】チップ型サーミスタを面実装に用いた例を示す
断面図である。
断面図である。
【図４】従来のチップ型サーミスタを示す断面図であ
る。
る。
【図５】従来のチップ型サーミスタの製造方法を工程順
に示す説明図である。
に示す説明図である。
１ 焼成体 ２ 下地電極 ３ カバー電極
Claims (2)
- 【請求項１】 チップ状の焼成体と、この焼成体の両端
部に形成された下地電極と、この下地電極上に形成され
たカバー電極とを備え、前記下地電極がフリットを含有
しＰｄ含有量１５（ｗｔ％）以上のＡｇ／Ｐｄ合金から
成ると共に、前記カバー電極がフリット含有量３（ｗｔ
％）以下でＡｇ含有量２０（ｗｔ％）以上のＡｇ／Ｐｄ
合金から成ることを特徴とするチップ型サーミスタ。 - 【請求項２】 前記下地電極の端部とカバー電極の端部
との間にギャップが設けられ、カバー電極が下地電極よ
り後退して形成されている請求項１記載のチップ型サー
ミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5543892A JPH05258906A (ja) | 1992-03-13 | 1992-03-13 | チップ型サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5543892A JPH05258906A (ja) | 1992-03-13 | 1992-03-13 | チップ型サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05258906A true JPH05258906A (ja) | 1993-10-08 |
Family
ID=12998602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5543892A Pending JPH05258906A (ja) | 1992-03-13 | 1992-03-13 | チップ型サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05258906A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161503A (ja) * | 1993-12-02 | 1995-06-23 | Komatsu Ltd | チップ型サーミスタ |
| EP0660094A1 (en) * | 1993-12-21 | 1995-06-28 | Murata Manufacturing Co., Ltd. | NTC thermistor element |
| EP0723276A2 (en) * | 1995-01-18 | 1996-07-24 | Murata Manufacturing Co., Ltd. | Semiconductor ceramic having negative resistance/temperature characteristics and semiconductor ceramic component utilizing the same |
| US5952911A (en) * | 1996-10-09 | 1999-09-14 | Murata Manufacturing Co., Ltd. | Thermistor chips and methods of making same |
| US6081181A (en) * | 1996-10-09 | 2000-06-27 | Murata Manufacturing Co., Ltd. | Thermistor chips and methods of making same |
| JP2011014698A (ja) * | 2009-07-01 | 2011-01-20 | Murata Mfg Co Ltd | 電子部品 |
| WO2013073324A1 (ja) * | 2011-11-15 | 2013-05-23 | 株式会社村田製作所 | サーミスタおよびその製造方法 |
| CN111295724A (zh) * | 2017-11-02 | 2020-06-16 | 株式会社村田制作所 | 热敏电阻元件及其制造方法 |
-
1992
- 1992-03-13 JP JP5543892A patent/JPH05258906A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161503A (ja) * | 1993-12-02 | 1995-06-23 | Komatsu Ltd | チップ型サーミスタ |
| EP0660094A1 (en) * | 1993-12-21 | 1995-06-28 | Murata Manufacturing Co., Ltd. | NTC thermistor element |
| EP0723276A2 (en) * | 1995-01-18 | 1996-07-24 | Murata Manufacturing Co., Ltd. | Semiconductor ceramic having negative resistance/temperature characteristics and semiconductor ceramic component utilizing the same |
| EP0723276A3 (en) * | 1995-01-18 | 1997-06-18 | Murata Manufacturing Co | Semiconducting ceramics with a negative temperature coefficient and a ceramic semiconductor component using them |
| US5952911A (en) * | 1996-10-09 | 1999-09-14 | Murata Manufacturing Co., Ltd. | Thermistor chips and methods of making same |
| US6081181A (en) * | 1996-10-09 | 2000-06-27 | Murata Manufacturing Co., Ltd. | Thermistor chips and methods of making same |
| US6100110A (en) * | 1996-10-09 | 2000-08-08 | Murata Manufacturing Co., Ltd. | Methods of making thermistor chips |
| JP2011014698A (ja) * | 2009-07-01 | 2011-01-20 | Murata Mfg Co Ltd | 電子部品 |
| WO2013073324A1 (ja) * | 2011-11-15 | 2013-05-23 | 株式会社村田製作所 | サーミスタおよびその製造方法 |
| CN111295724A (zh) * | 2017-11-02 | 2020-06-16 | 株式会社村田制作所 | 热敏电阻元件及其制造方法 |
| US20200234856A1 (en) * | 2017-11-02 | 2020-07-23 | Murata Manufacturing Co., Ltd. | Thermistor element and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350184B1 (ko) | 모놀리식 배리스터의 제조 방법 | |
| KR100204345B1 (ko) | 더어미스터 | |
| WO1999003112A1 (fr) | Resistance et son procede de fabrication | |
| US4830878A (en) | Method of manufacturing a substrate coated with multiple thick films | |
| JP2000164406A (ja) | チップ型電子部品とその製造方法 | |
| Coté et al. | Thick-film technology | |
| JP4431052B2 (ja) | 抵抗器の製造方法 | |
| JPH05258906A (ja) | チップ型サーミスタ | |
| JP3120703B2 (ja) | 導電性ペースト及び積層セラミック電子部品 | |
| JP2836303B2 (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP3622853B2 (ja) | サーミスタ | |
| US20040046636A1 (en) | Method of producing ceramic thermistor chips | |
| US4694568A (en) | Method of manufacturing chip resistors with edge around terminations | |
| JPH08138969A (ja) | 電子部品の製造方法 | |
| JP3622852B2 (ja) | サーミスタの製造方法 | |
| JP7372813B2 (ja) | チップ部品 | |
| JP2004319195A (ja) | チップ型ヒューズ | |
| US20020005588A1 (en) | Chip type electronic part | |
| JP7349317B2 (ja) | チップ部品およびチップ部品の製造方法 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH07169601A (ja) | 角形チップ抵抗器およびその製造方法 | |
| US12125618B2 (en) | Chip component production method | |
| JP2003109805A (ja) | チップ型サーミスタの製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH07183105A (ja) | チップ型サーミスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020514 |