KR100693119B1 - 세라믹 부품 요소, 세라믹 부품 및 그 제조 방법 - Google Patents

세라믹 부품 요소, 세라믹 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR100693119B1
KR100693119B1 KR1020060057122A KR20060057122A KR100693119B1 KR 100693119 B1 KR100693119 B1 KR 100693119B1 KR 1020060057122 A KR1020060057122 A KR 1020060057122A KR 20060057122 A KR20060057122 A KR 20060057122A KR 100693119 B1 KR100693119 B1 KR 100693119B1
Authority
KR
South Korea
Prior art keywords
sheet
functional
green sheet
ceramic
ceramic base
Prior art date
Application number
KR1020060057122A
Other languages
English (en)
Inventor
최광휘
조성수
김선기
Original Assignee
조인셋 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조인셋 주식회사 filed Critical 조인셋 주식회사
Priority to AT07708961T priority Critical patent/ATE528769T1/de
Priority to EP07708961A priority patent/EP1997115B8/en
Priority to CN2007800083892A priority patent/CN101401172B/zh
Priority to JP2008558178A priority patent/JP4744609B2/ja
Priority to PCT/KR2007/000811 priority patent/WO2007105865A1/en
Priority to US12/224,976 priority patent/US8026787B2/en
Priority to TW096108182A priority patent/TWI367504B/zh
Application granted granted Critical
Publication of KR100693119B1 publication Critical patent/KR100693119B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64Burning or sintering processes
    • C04B35/645Pressure sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Insulating Bodies (AREA)

Abstract

표면에 기공이 형성되고 사전 소성된 절연 세라믹 베이스; 상기 절연 세라믹 베이스 위에 접합된 전기적 특성을 갖는 기능성 세라믹 시트를 포함하며, 상기 접합은, 상기 기능성 세라믹 시트에 대응하는 그린시트를 상기 절연 세라믹 베이스 표면에 적층하여 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하고, 상기 그린시트가 앵커링된 상태에서 소성에 의해 상기 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성하여 화학적으로 접합함으로써 이루어지는 세라믹 부품 요소가 개시된다.
칩 배리스터, 서미스터, 소성, 앵커링, 밀착, 그린시트, 알루미나

Description

세라믹 부품 요소, 세라믹 부품 및 그 제조 방법{Ceramic component element and ceramic component and Method for the same}
도 1은 본 발명에 따른 세라믹 부품 요소의 대략적인 구조를 도시한 단면도이다.
도 2(a)는 절연 세라믹 베이스와 기능성 세라믹 시트의 접합된 단면을 나타내는 사진이며, 도 2(b)는 절연 세라믹 베이스의 표면을 나타내는 사진이다.
도 3 내지 도 6은 도 1의 세라믹 부품 요소를 적용한 세라믹 부품의 예를 나타내는 단면도이다.
도 7은 본 발명에 따라 완전한 세라믹 부품의 제조방법을 설명하는 플로차트이다.
도 8은 도 7의 플로차트에 따른 공정도이다.
도 9는 도 7의 공정을 거쳐 제작이 완료된 세라믹 부품의 사시도이다.
도 10은 도 9의 10-10'를 따라 절단한 단면도이다.
본 발명은 세라믹 부품 요소, 세라믹 부품 및 그 제조 방법에 관한 것이다.
전자기기의 고 기능화 요구에 따라, 고집적화에 필요한 기능성 세라믹 부품들의 사용이 증가하고 있다. 이러한 소자들로는, 예를 들어, 정전기 방전 등으로부터 반도체 소자를 보호하여 최종 전자기기의 오작동을 방지하는 소자인 칩 배리스터와, 주변 온도변화를 감지하여 저항이 변화되면서 마이크로컴퓨터 등의 능동소자에 위험 수치를 전달해주는 역할을 하는 칩 서미스터 등을 들 수 있다.
이러한 종래의 기능성 세라믹 부품은 일본의 무라타의 칩 서미스터나 TDK의 칩 배리스터와 같이 전통적인 적층 칩 제조 공정을 통하여 제조된다. 즉, 금속 산화물과 바인더가 일정비율로 혼합되어 제조된 그린시트와 이들 그린시트의 전기적인 연결을 담당하는 내부전극이 차례로 적층되고 인쇄되는 공정을 반복적으로 진행한 후, 압착 및 소성 과정을 거침으로써 기계적 강도와 전기적 특성이 구현된다.
이러한 적층 공정을 사용한 기능성 세라믹 부품은 그린시트가 소성되어 변환된 기능성 세라믹 시트와 내부전극만으로 이루어져 있고, 이들 기능성 세라믹 시트는 내부전극이 서로 대응하여 전기적 특성을 갖는 부분인 액티브 층과 이 액티브 층의 상부 및 하부에 위치하여 액티브 층을 보호해주며 기계적 강도를 유지해 주는 부분인 커버 층으로 되어 있다.
이와 같은 적층 공정을 적용한 기능성 세라믹 부품은 그린시트와 내부전극만으로 제조되기 때문에 아래와 같은 단점을 갖는다.
(1) 그린시트가 고가의 금속 산화물로 구성되어 있기 때문에 제품의 가격이 높다.
(2) 다수의 그린시트 적층을 통해 제조되기 때문에, 적층시 발생한 그린시트 두께의 누적편차는 소성 후에도 영향을 미치게 되며, 최종 제품에 있어서 큰 두께 편차를 야기하게 된다.
(3) 통상, 커버 층의 두께가 액티브 층의 두께에 비해 두껍기 때문에, 압착하는 공정에서 중간 부분에 존재하는 액티브 층까지 충분한 압력 전달이 되지 않아, 액티브 층의 두께의 균일성을 이루는데 한계가 있으며, 이는 최종 제품의 특성 산포에 영향을 미친다.
(4) 통상, 일정 두께 이상의 커버 층을 구성해야 기계적 강도를 유지할 수 있기 때문에, 최종 제품의 두께 하한에 제한을 갖는다.
(5) 이종 재질의 접합을 통한 복합 기능의 세라믹 부품을 제조가 어렵다. 이는 원하는 복합 기능 구현을 위해, 소성 온도와 열팽창계수 등이 정확히 일치하는 이종의 기능성 세라믹을 찾는 것이 확률적으로 매우 희박하기 때문이다.
(6) 전기적인 특성을 발휘하는 액티브 층이 커버 층으로 쌓여 있어, 적층 공정 이후에는 제품 특성을 보완하여 수율을 향상할 수 있는 추가 공정을 적용하기 어렵다.
상기 적층 공정을 적용한 또 다른 예는 저온 동시 소성(Low-temperature co-firing; LTCC) 공정으로서, 칩 세라믹 인덕터 및 모듈에 적용되고 있다. LTCC 기술 역시 그린시트와 내부전극으로 구성되는 통상적인 공정을 따르기 때문에, 상기와 같은 단점을 보유한다.
또 다른 종래의 기능성 세라믹 부품의 제조 방법은 통상의 칩 저항의 제조 공법을 응용한 것이다. 이 공법은 기능성 세라믹 파우더를 바인더, 유화제, 고착제 등으로 혼합한 기능성 페이스트로 만든 후 이미 소성된 알루미나 베이스 등의 절연성 세라믹 베이스 위에 스크린 인쇄법을 통하여 기능성 페이스트를 인쇄한 후 소성하여 제조된다. 이러한 제품에 있어서, 절연 세라믹 베이스는 기계적 강도와 치수를 유지해 주는 역할을 하고, 인쇄된 페이스트 층은 소성과정을 거쳐 전기적 특성을 발휘하는 기능성 세라믹 시트의 역할을 한다. 이러한 후막 인쇄 방식의 칩 저항 공법 응용 제품은 기능성 세라믹을 인쇄법에 의해 형성하기 때문에 다음과 같은 단점을 갖는다.
(1) 스크린을 이용한 인쇄법에 의해 형성되므로, 스크린의 에멀션 편차 및 인쇄 번짐 등의 원인으로서 균일한 두께의 기능성 세라믹 시트를 제공하기 어렵다. 특히 인쇄되는 면적이 넓은 범위에 존재하는 경우, 두께 편차가 심하게 되어, 최종 제품의 전기적 특성 산포를 넓히게 된다.
(2) 인쇄 공법으로는 일정 두께 이상의 기능성 세라믹 시트를 제공하기 어렵다. 즉, 원하는 전기적 특성을 구현하는데 한계가 있다. 또한, 두껍게 기능성 세라믹을 형성하기 위해 여러 번 인쇄 공정을 반복하기가 매우 불편하며, 생산 비용이 증가한다.
(3) 인쇄 가능한 점도 범위 내로 페이스트를 제조하여야 하므로, 전기적 특성 구현에 한계가 있다.
(4) 스크린 인쇄 후 건조 및 소성에 의해 특성이 구현되므로, 그린시트 적층 공정에서의 압착 공정이 없어 기능성 금속 산화물들 간의 치밀화가 적게 되어 최종 제품의 전기적 특성을 만족하기 어렵다.
(5) 소성 후 절연 세라믹 베이스와 기능성 세라믹 시트의 접합이 불안정하여 작은 열 충격 혹은 기계적 충격에 의해 기능성 세라믹 시트 내에 크랙이 발생하기 쉽고, 접합면이 떨어지기 쉽다.
(6) 후막 인쇄 공정의 정밀성 한계에 의하여 정밀한 제품을 만들기 어렵다.
상기와 같은 이유로 인쇄 공법을 적용한 제품은 칩 저항 제품군에만 적용되고 있는 실정이다.
상기 그린시트 적층 공정과 상기 인쇄공법에 의한 기능성 세라믹 칩 부품에서, 세라믹 칩 부품의 가격을 낮추기 위하여 일본 KOA사의 NT73 시리즈의 칩 서미스터나 독일 VISHAY 사의 일부 서미스터 제품들은 칩 저항 공법을 응용한 상기 인쇄 공법을 적용하여 개발 및 제조된 제품군이다. 하지만, 상술한 인쇄법의 단점 때문에 ±1% 이내의 고정밀 제품 생산과 재료 설정에 제약 사항이 많다. 따라서, 해당사에서는 이를 해결하기 위한 연구가 지속적으로 이루어지고 있다.
또 다른 종래 기술은 반도체 제조 공정에서 사용되는 세라믹 부품 중 별도의 접착제를 사용하여 소성된 절연 세라믹 베이스 위에 소성된 기능성 세라믹 시트를 접착시켜 기능성 세라믹 칩 부품을 제조하는 것이다. 그러나 이 기술을 적용하려면 별도의 접착제를 사용해야 하므로 공정이 복잡하고 어려우며, 치수를 작게 만드는데 한계가 있고 제조원가가 비싸다는 단점이 있다.
또 다른 종래의 기술은 반도체 제조 공정과 같이 절연 세라믹 베이스 위에 기능성 세라믹 타겟을 진공증착, 플라스마 코팅, 또는 용사 방식에 의해 형성하여 박막의 기능성 세라믹 부품을 제조하는 방식이다. 그러나 이 기술을 적용하려면 고가의 진공 챔버 같은 별도의 설비가 필요하며, 이 공정에 적용되는 전기 기능성 소재를 개발하기 매우 어렵고, 기능성 세라믹의 두께를 두껍게 하기 어려워 원하는 전기적 특성을 갖는 제품을 제조하는데 한계가 있다.
한편, 마츠시타 전기산업은 특허공개공보 제2005-294673호에서 배리스터층과, 배리스터층을 적층한 기판을 구비하고, 배리스터층은 적어도 산화 비스무스를 함유한 재료로 이루어지며, 배리스터층과 기판을 소결하여 산화 비스무스가 기판에 확산하여 기판에 산화 비스무스 확산층을 형성한 정전기 대책부품을 제안하고 있다.
그러나 이 기술에 의하면 단순히 확산층을 형성하는 것만으로는 양산 시 배리스터층과 알루미나 기판이 신뢰성 있게 결합하지 않는다는 문제점이 있다. 즉 상기 확산층만 제공하는 기술로는 다음과 같은 단점이 있어 전기적 및 기계적인 신뢰성 있는 제품을 생산하는데 어려운 점이 있다.
(1) 그린시트를 알루미나 기판 위에 단순 적층하는 공정만으로는, 상기 그린시트를 알루미나 기판 표면에 균일하고 신뢰성 있는 물리적 밀착력을 제공하지 못하며, 이로 인해 이후 공정인 바인더 번 아웃(binder burn-out; 유기용제 제거공정), 소성 공정을 거치면서 하기의 두 가지 문제점이 발생할 수 있다.
즉, 소성되는 과정에서, 알루미나 기판 위에 적층된 그린시트는 X, Y, 및 Z축 방향으로 소성 수축이 발생하게 되는데, 알루미나 기판과 그린시트의 접합면에서는 이러한 소성 수축을 제어할 만큼의 물리적 밀착력이 크지 않기 때문에 소성 이후 배리스터 층은 알루미나 기판과 완전히 분리될 수 있다.
또한, 상기와 같이 완전한 분리가 일어나지 않는다 하더라도, 배리스터 층과 알루미나 기판의 접합면 중 일부분에서의 들뜸 현상이 존재할 위험이 있으며, 상기와 같은 접합면의 들뜸 현상은 배리스터 층이 형성된 알루미나 기판을 단일 칩으로 분할하는 공정에서, 배리스터 층이 균열 또는 깨짐의 원인을 제공하게 되어 최종 제품의 물리적, 전기적 그리고 기계적 특성에 악영향을 미친다.
(2) 상기 특허에서의 배리스터 조성중, 첨가제로 사용된 산화 비스무스는 융점이 825℃인 대표적인 글라스 첨가물이며, 상기 산화 비스무스의 완전한 용융에 따른 전기적 특성의 문제점을 방지하기 위하여, 상기와 같은 저융점의 글라스 첨가물이 함유된 배리스터 조성물은 1000℃ 미만에서 소성하는 조건을 가지게 된다.
따라서, 산화 비스무스가 포함된 배리스터와 알루미나 기판과의 접합이 1000℃ 미만에서 소성된 것이라면, 상기의 접합은 산화 비스무스의 용융에 따른 글라스 접합으로 볼 수 있기 때문에, 상기 접합 부위는 열 충격에 약하고 신뢰성 있는 전기적 특성을 갖기 어렵다.
따라서, 본 발명의 목적은 개별 세라믹의 전기적, 기계적 특성이 전혀 다르며 사용 목적이 전혀 다른 다수의 세라믹 재료를 크랙이나 휨 현상이 없이 높은 신뢰성으로 접합한 세라믹 부품 요소 및 세라믹 부품, 그리고 이를 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 제조원가를 크게 절감할 수 있는 세라믹 부품을 제공하는 것이다.
본 발명의 다른 목적은 기계적 강도를 충분히 갖는 경박 단소한 세라믹 부품을 제공하는 것이다.
본 발명의 다른 목적은 기능성 세라믹 시트의 두께를 균일하게 할 수 있고, 치밀화 과정을 통해 고밀도로 유지되어 전기적 특성이 우수하며 신뢰성 있는 세라믹 부품을 제공하는 것이다.
본 발명의 다른 목적은 별도의 접착제 없이, 절연 세라믹 베이스 위에 기능성 세라믹 시트가 높은 신뢰성을 갖고 접합된 세라믹 부품을 제공하는 것이다.
본 발명의 다른 목적은 기능성 세라믹 시트의 두께를 용이하게 조정할 수 있는 기능성 세라믹 부품을 제공하는 것이다.
본 발명의 다른 목적은 다양한 특성의 기능성 산화물 조성으로 이루어진 그 린시트 선택에 의해 다양한 전기적 특성을 갖는 세라믹 부품을 제공하는 것이다.
본 발명의 또 다른 목적은 제품의 전기적 특성 편차 산포를 감소시켜 수율이 향상되는 칩 세라믹 부품을 제공하는 것이다.
본 발명의 다른 목적은 다양한 그린시트로부터 제조되는 기능성 세라믹 시트를 절연 세라믹 베이스에 접합하여 원하는 두께를 용이하게 확보할 수 있는 칩 세라믹 부품을 제공하는 것이다.
본 발명의 다른 목적은 이종의 기능성 세라믹을 하나의 절연 세라믹 베이스에 접합하여, 복합 기능이 구현 가능한 세라믹 부품을 제공하는 것이다.
본 발명의 또 다른 목적은 제조 공정 중에 레이저 트리밍 등의 추가 공정에 의해 완제품의 특성을 조절할 수 있어 수율을 향상시킬 수 있는 세라믹 부품을 제공하는 것이다.
상기한 목적과 다른 목적, 특징 및 이점은 이하에 기술되는 실시예를 통하여 명확하게 이해될 것이다.
상기한 목적은 표면에 기공이 형성되고 사전 소성된 절연 세라믹 베이스와, 상기 절연 세라믹 베이스 위에 접합된 전기적 특성을 갖는 기능성 세라믹 시트를 포함하는 세라믹 부품요소에 의해 달성된다. 본 발명에 따르면, 절연 세라믹 베이스와 기능성 세라믹 시트의 접합은, 상기 기능성 세라믹 시트에 대응하는 그린시트를 상기 절연 세라믹 베이스 표면에 적층하여 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하고, 상기 그린시트가 앵커링된 상태에서 소성에 의해 상기 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성하여 화학적으로 접합함으로써 이루어진다.
이러한 구성에 의하면, 앵커링에 의한 물리적 접합과 확산층 형성에 의한 화학적 접합을 동시에 구현함으로써 높은 신뢰성을 갖는 접합을 이룰 수 있게 된다.
여기서, 그린시트에 있어서, 기능성 산화물 물질의 고형분 함량은 40% 내지 80%이고, 바인더 고형분 함량은 5% 내지 30%일 수 있다.
또한, 기능성 세라믹 시트의 두께는 상기 절연 세라믹 베이스 두께의 1/2 이하일 수 있다.
바람직하게, 상기 기능성 세라믹 시트와 상기 절연 세라믹 베이스의 경계면의 접합력을 증가하기 위하여, 상기 절연 세라믹 베이스측 면을 연마, 다수의 그루우브 형성, 또는 에칭을 통하여 표면 처리할 수 있다.
바람직하게, 상기 기능성 세라믹 시트는 유전 세라믹, 압전 세라믹, 자성 세라믹, 또는 반도체 세라믹의 특성 중 어느 하나의 특성을 가질 수 있다.
바람직하게, 상기 절연 세라믹 베이스는 규소나 알루미나 또는 질화 알루미늄을 기본으로 절연 세라믹 베이스일 수 있다.
바람직하게, 기능성 세라믹 시트와 전기적으로 연결되는 둘 이상의 전극을 포함함으로써, 세라믹 부품을 구성할 수 있다.
또한, 기능성 세라믹 시트에 접합되어 전기적으로 연결되는 내부전극; 및 상기 내부전극의 노출된 부분과 전기적으로 연결되는 외부전극을 추가로 포함하여 세라믹 부품을 구성할 수 있다.
여기서, 상기 내부전극은 상기 기능성 세라믹 시트 표면에 접합되며, 상기 내부전극을 덮도록 상기 기능성 세라믹 시트 위에 접합되고 상기 기능성 세라믹 시트와 동일한 전기적 특성을 갖는 보조 기능성 세라믹 시트를 추가로 포함할 수 있다.
또한, 상기 내부전극이 접합된 기능성 세라믹 시트가 복수 매 접합하여 적층 구조를 이룰 수 있다.
바람직하게, 상기 내부전극은 Ag, Pd, Pt, Au, Ni, Cu, W, 및 Ag-Pd 합금으로 이루어진 그룹으로부터 선택된 어느 하나로 이루어질 수 있다.
상기한 목적은 표면에 기공에 형성된 사전 소성된 절연 세라믹 베이스; 상기 절연 세라믹 베이스 표면에 접합된 전기적 특성을 갖는 제 1 기능성 세라믹 시트; 및 상기 절연 세라믹 베이스 이면에 접합되고 상기 제 1 기능성 세라믹 시트와 다른 전기적 특성을 갖는 제 2 기능성 세라믹 시트를 포함하며, 상기 접합은, 상기 제 1 및 제 2 기능성 세라믹 시트에 대응하는 그린시트를 상기 절연 세라믹 베이스 표면에 적층하여 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하고, 상기 그린시트가 앵커링된 상태에서 소성에 의해 상기 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성함으로써 화학적으로 접합함으로써 이루어지는 세라믹 부품 요소에 의해 달성된다.
바람직하게, 상기 절연 세라믹 베이스 표면과 이면을 관통하는 비어 홀이 형성되고, 상기 비어 홀에 형성된 전극을 통하여 상기 제 1 및 제 2 기능성 세라믹 시트가 전기적으로 연결될 수 있다.
또한, 상기의 목적은 표면에 기공에 형성된 사전 소성된 절연 세라믹 베이스; 상기 절연 세라믹 베이스 위에 접합된 전기적 특성을 갖는 제 1 기능성 세라믹 시트; 및 상기 제 1 기능성 세라믹 시트 위에 접합되고 상기 제 1 기능성 세라믹 시트와 다른 전기적 특성을 갖는 제 2 기능성 세라믹 시트를 포함하며, 상기 제 1 기능성 세라믹 시트에 대응하는 그린시트를 상기 절연 세라믹 베이스 표면에 적층하여 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하고, 상기 그린시트가 앵커링된 상태에서 소성에 의해 상기 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성함으로써 화학적으로 접합함으로써 상기 제 1 기능성 세라믹 시트와 상기 절연 세라믹 베이스 간의 접합이 이루어지는 세라믹 부품 요소에 의해 달성된다.
또한, 상기의 목적은 표면에 기공에 형성된 사전 소성된 절연 세라믹 베이스 위에 그린시트를 적층하는 단계; 상기 그린시트를 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하도록 하는 단계; 상기 그린시트에 포함된 바인더를 제거하는 단계; 상기 그린시트에 대응하는 조건으로 상기 그린시트를 소성하는 단계; 및 상기 소성을 통하여 상기 그린시트가 전기적 특성을 갖는 기능성 세라믹 시트로 변환함과 동시에 상기 그린시트 내의 기능성 산화물 물질이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성하여 화학적으로 접합함으로써 상기 절연 세라믹 베이스와 상기 기능성 세라믹 시트를 접합하는 단계를 포함하는 세라믹 부품 요소의 제조방법에 의해 달성된다.
바람직하게, 상기 그린시트의 소성은 상기 절연 세라믹 베이스의 소성온도보다 기설정된 온도만큼 낮은 온도에서 이루어질 수 있다.
여기서, 상기 기능성 세라믹 시트와 전기적으로 연결되는 외부전극을 형성하는 단계를 추가로 포함하여 세라믹 부품을 제조할 수 있다.
바람직하게, 상기 절연 세라믹 베이스 표면에 그린시트를 적층하되, 상기 절연 세라믹 베이스 표면, 상기 그린시트 표면, 또는 상기 그린시트의 표면 및 이면 각각에 내부전극을 형성하고, 상기 외부전극은 상기 내부전극과 전기적으로 연결되도록 형성할 수 있다.
또한, 상기 내부전극의 폭보다 넓은 폭을 가지면서 상기 절연 세라믹 베이스 표면이 노출되도록 상기 절연 세라믹 베이스를 레이저 트리밍한 후, 상기 노출된 절연 세라믹 베이스 표면에 접착하고 상기 내부전극을 덮는 보호막을 형성하는 단계를 추가로 포함한다.
삭제
다음은 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 설명한다. 첨부된 도면에서, 본 발명의 특징을 강조하기 위하여 치수와 형태는 변형되어 도시된다.
도 1은 본 발명에 따른 세라믹 부품 요소의 대략적인 구조를 도시한 단면도이고, 도 2(a)는 절연 세라믹 베이스와 기능성 세라믹 시트의 접합된 단면을 나타내는 사진이며, 도 2(b)는 절연 세라믹 베이스의 표면을 나타내는 사진이다.
도 1을 참조하면, 본 발명에 따른 세라믹 부품 요소는 사전 소성된 절연 세라믹 베이스(100)와, 이 절연 세라믹 베이스(100) 위에 접합된 전기적 특성을 갖는 기능성 세라믹 시트(200)를 포함한다.
절연 세라믹 베이스(100)와 기능성 세라믹 시트(200)의 접합은, 기능성 세라믹 시트(200)에 대응하는 그린시트에 대한 소성에 의해 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 절연 세라믹 베이스(100)에 침투하여 형성된 확산 접합층(150)에 의해 이루어진다.
도 2(a)와 도 2(b)를 참조하면, 절연 세라믹 베이스(100)의 표면은, 예를 들어, 서로 다른 크기를 갖는 다수의 결정입자(Grain; 110)로 이루어지는 다결정 구조를 가지며, 이들 결정입자(110) 자체에 기공(pore; 112)이 존재하거나, 결정입 자(110) 사이에 기공(122)이 형성된다. 이들 기공(112, 122)은 절연 세라믹 베이스(100) 표면의 조도와 관련하며, 후술하는 기능성 세라믹 시트(200)의 앵커링에 영향을 미친다. 또한, 기공(112, 122)은 후술하는 소성 과정에서 고체 확산을 통한 물질이동의 통로로 작용한다.
본 발명에 따르면, 절연 세라믹 베이스(100) 위에 그린시트(green sheet)를 적층하고 등온 등압 환경에서 압착하여 그린시트를 밀착시킨 후, 바인더 번-아웃 공정을 거쳐 그린시트를 소성함으로써, 그린시트는 기능성 세라믹 시트(200)로 변환되고 동시에 그린시트와 절연 세라믹 베이스(100)의 경계면에는 고체확산에 의한 물질이동이 이루어지면서 화학적 확산 접합층(150)이 형성된다.
이 확산 접합층(150)은 그 정확한 상(Phase)의 형태를 현존하는 과학적 분석 기법에 의해서도 단정하기 어렵지만, 기능성 세라믹 시트(200)와 절연 세라믹 베이스(100) 물질의 중간 물질이며, 소성 온도 및 시간, 산소 분압 등의 분위기 등에 의해 부피 및 전기적 특성, 상의 변화 등이 발생할 수 있으나, 일단 형성된 후에는 변화하지 않는다.
절연 세라믹 베이스(100)로는 사전에 소성된 다결정(Polycrystalline) 알루미나 또는 질화 알루미늄 계열의 세라믹 베이스가 사용될 수 있으며, 기능성 세라믹 시트(200)를 형성하기 위해 적층되는 그린시트의 소성온도보다 최소 200℃ 이상 높은 온도에서 사전에 소성된 제품이 적용된다. 이는 이보다 낮은 온도 또는 그린시트의 소성온도보다 낮은 온도에서 소성된 절연 세라믹 베이스를 사용하면, 그린시트를 소성할 때 절연 세라믹 베이스의 휨 현상 등의 문제가 발생할 수 있기 때문 이다. 또한, 절연 세라믹 베이스(100)는 세라믹 부품의 일반적인 사용 온도 범위인 -55℃~300℃ 사이에서 절연저항이 109ohm 이상으로 유지되는 특성을 갖는 것으로 선택할 수 있다.
다음 그린시트의 기능성 세라믹으로의 변환을 설명한다.
그린시트란, 소성에 의해 기능성을 갖는 금속 산화물들의 일정 비율 배합비로 이루어진 파우더에 첨가제, 희석제 및 바인더를 포함하여 액상의 슬러리를 제조한 후, 이 슬러리를 열풍 건조 방식의 테이프 캐스팅(tape casting) 공정을 거쳐 슬러리 내부에 있는 희석제, 첨가제 등의 솔벤트 성분을 날려 보내면서 수 ㎛ 내지 수십 ㎛ 두께의 필름 형태로 생산된 시트를 통칭하며, 종이와 같이 부드럽고 찢어지기 쉬운 형태를 갖는다.
이 그린시트는, 바인더 번-아웃 공정을 거쳐 바인더의 90% 이상이 제거되고 소성 공정을 통해서 나머지 10%가 완전히 제거되며, 이 소성 공정에서 그린시트에 포함된 기능성 금속 산화물들은 상호 화학반응을 통하여 치밀화 되어 기계적, 전기적 성능을 갖는 기능성 세라믹으로 변환된다.
이러한 치밀화 메커니즘은 소성 공정에서 사용되는 온도가 구동력으로 작용하며, 치밀화의 단계는 금속 산화물 입자들의 네크(Neck) 형성 -> 입자 경계면 사이의 기공으로 물질이동 -> 기공의 감소 -> 결정입자 및 결정계면(Grain boundary) 형성 -> 결정입자의 성장(Grain Growth, Coarsening)의 과정으로 이루어진다. 즉, 소성 과정에서의 치밀화는 깁스 자유에너지(Gibb's free energy)를 최소화하려는 방향으로 여기하며, 이러한 자유에너지는 금속 산화물의 초기 입자 사이즈에 반비례하여 낮아지게 된다. 즉, 초기 입자 크기가 작을수록 동일 온도에서 빠르게 치밀화가 이루어질 수 있다.
다음 그린시트의 앵커링(anchoring) 효과를 설명한다.
절연 세라믹 베이스(100)가 다결정 알루미나 또는 질화 알루미늄 세라믹 베이스인 경우 앞서 설명한 절연 세라믹 베이스(100)의 표면에는 1㎛ 미만의 크기를 갖는 기공(112)과, 1 ~ 3㎛ 미만의 크기를 갖는 기공(122)이 존재한다. 이와 같이 입자내 기공(112)의 크기가 작기 때문에, 이러한 절연 세라믹 베이스(100) 위에 그린시트를 압착하는 과정에서 그린시트가 입자내 기공(112)에 강제로 밀려 들어가 충진되기는 어렵다. 그러나, 입자간 기공(122)의 크기는 다소 크기 때문에 압착에 의해 그린시트가 밀려 들어가 충진됨으로써 물리적 밀착력의 증가를 가져온다.
절연 세라믹 베이스(100)가 거칠기가 없는 균일한 표면을 갖는다면, 압착 과정을 통하여 그린시트 내의 바인더에 의해서 절연 세라믹 베이스(100)의 표면에 밀착되어 물리적 밀착력은 바인더에 의존한다. 그러나, 상술한 바와 같이 어느 정도의 크기를 갖는 입자간 기공(122)에 의해 절연 세라믹 베이스(100)의 표면이 미세한 거칠기를 가지는 경우, 입자간 기공(122)에 충진되어 절연 세라믹 베이스(100)에 대해 그린시트를 고정하는 앵커링 효과가 추가로 더해지기 때문에 바인더의 밀착력과 함께 물리적 밀착력이 증가한다. 이러한 앵커링 효과는 소성 공정 중 그린시트의 길이 방향(X축 방향) 및 폭 방향(Y축 방향)의 수축을 억제함과 동시에, 기능성 세라믹 시트(200)와 절연 세라믹 베이스(100)와의 확산 접합층(150) 형성 면 적을 증가시킴으로써 화학적 접합력을 향상하는 효과를 가져 온다.
이러한 앵커링 효과는 다음의 방법을 통하여 더욱 증가시킬 수 있다. 구체적으로, 절연 세라믹 베이스의 표면을 가공하는 방법을 적용할 수 있다. 예를 들어, 절연 세라믹 베이스(100)의 표면을 연마하여 표면 거칠기를 증가하거나 일정 간격 및 길이의 그루우브(groove)를 형성하는 방법, 또는 산이나 플라스마 등에 의한 화학적 에칭으로 입자내 기공(112)과 입자간 기공(122)의 크기를 확대하는 방법 등이 있다.
상기한 바와 같이, 기능성 세라믹 시트(200)와 절연 세라믹 베이스(100)의 바인더에 의한 물리적 접합과 확산 접합층에 의한 화학적 접합에 더하여 앵커링 효과에 의해 접합력을 증가시키는 이외에 매개체를 이용하여 접합력을 증가시킬 수도 있다. 이때 사용되는 매개체는 단일 또는 여러 금속 산화물의 일정 배합비를 갖는 물질이며, 기능성 세라믹 시트와 절연 세라믹 베이스 모두에 고체 확산을 통한 물질이동과 이에 따른 확산 접합층 형성이 가능한 것으로 선택되어야 한다. 또한, 매개체는 그린시트 상태로 준비되어 기능성 세라믹 시트용 그린시트와 절연 세라믹 베이스 사이에서 동시 소성되는 공정을 거치게 되므로, 매개체 선택시 기능성 세라믹 시트용 그린시트 및 절연 세라믹 베이스와의 열팽창 계수 차이, 소성 조건 등을 고려하여야 한다. 또한, 기능성 세라믹 시트와 매개체, 매개체와 절연 세라믹 베이스의 경계면에 나타나는 확산 접합층은 각각 화학적 접합력뿐만 아니라 절연성이 유지되도록 하여야 한다.
기능성 세라믹 시트(200)를 형성하기 위해 그린시트를 소성하는 조건은 그 고유의 기능성이 변화하지 않는 범위 내에서 수행되어야 하며, 예를 들어 설명하면 다음과 같다. 배리스터용 세라믹(Pr계)은 1100 ~ 1250℃, 1 ~ 3시간, 대기 중 소성하며, PTC 서미스터 및 커패시터용 세라믹(BaTiO3계)은 선택되는 조성의 배합비에 따라 950 ~ 1350℃, 0.1 ~ 3시간, 대기 또는 환원 분위기에서 소성될 수 있다.
또한, 절연 세라믹 베이스(100)에 적층되는 그린시트는 최종 제품의 종류에 따라 유전체 세라믹 물질, 자성체 세라믹 물질, 압전체 세라믹 물질, 또는 반도체 세라믹 물질 등을 포함할 수 있으며, 이들 각 종류에 대응하는 소성 조건으로 사전 소성된 절연 세라믹 베이스(100)를 적용할 수 있다.
한편, 절연 세라믹 베이스(100)는 기능성 세라믹 시트(200)가 고주파수 특성을 요구하는 경우에는 유전율 30 이하의 범위가 적절하며, 주파수 특성에 무관한 기능성 세라믹 시트(200)가 적용되는 경우 유전율의 범위는 크게 문제가 되지 않는다.
이상에서 설명한 것을 정리하면, 그린시트를 사전에 소성된 절연 세라믹 베이스(100) 위에 물리적으로 압착하여 밀착한 상태에서, 그린시트가 바인더 번-아웃 공정을 거쳐 소성 공정에 의해 기능성 세라믹 시트(200)로 변환하고, 이 과정에서 절연 세라믹 베이스(100)와 그린시트 경계면에서 그린시트 내의 기능성 산화물 물질들이 절연 세라믹 베이스(100)로의 고체 확산에 의해 확산 접합층(150)을 형성함으로써 변환된 기능성 세라믹 시트(200)와 절연 세라믹 베이스(100)가 신뢰성 있게 단단히 접합한다.
도 3 내지 도 6은 도 1의 칩 세라믹 부품 요소를 적용한 세라믹 부품의 예를 나타내는 단면도이다.
도 3을 참조하면, 도 1과 같이 절연 세라믹 베이스(100)의 표면에 확산 접합층(150)을 개재하여 기능성 세라믹 시트(200)가 접합된 상태에서 기능성 세라믹 시트(200)에 전기적으로 연결되는 전극(500)이 외측면에 형성된다. 도 3과 같이, 전극(500)은 대향하는 외측면에 쌍으로 형성될 수 있으며, 최종 제품의 종류에 따라 3개의 외측면에 형성될 수 있다. 또한, 선택적으로 기능성 세라믹 시트(200)가 외부로 노출되지 않도록 하는 보호막(300)을 기능성 세라믹 시트(200)의 표면에 형성할 수 있으며, 이에 대해서는 후술한다.
도 4를 참조하면, 하나의 절연 세라믹 베이스(100)의 표면과 이면에 각각 서로 다른 전기적 특성을 갖는 제 1 기능성 세라믹 시트(200)와 제 2 기능성 세라믹 시트(200a)가 확산 접합층(150, 150a)을 개재하여 접합된 상태에서 제 1 및 제 2 기능성 세라믹 시트(200, 200a)에 전기적으로 연결되는 전극(500)이 외측면에 형성된다. 또한, 선택적으로 제 1 및 제 2 기능성 세라믹 시트(200, 200a)가 외부로 노출되지 않도록 하는 보호막(300, 300a)을 제 1 및 제 2 기능성 세라믹 시트(200. 200a)의 표면에 형성할 수 있다.
이러한 구성에 의하면, 제 1 및 제 2 기능성 세라믹 시트(200, 200a)로 전기적 특성이 각각 다른 기능성 세라믹을 적용함으로써 복합적인 기능을 갖는 칩 세라믹 부품을 구현할 수 있다. 이 경우, 절연 세라믹 베이스(100)의 선택 기준은 앞서 설명된 바와 동일하다.
이 실시예에 따르면, 제 1 및 제 2 기능성 세라믹 시트(200, 200a)를 형성하 기 위해 서로 다른 종류의 그린시트를 적용하기 때문에, 두 가지의 소성 조건이 유사한 범위를 갖는다면, 동시에 소성 공정을 진행하여도 문제가 없다. 그러나, 소성온도의 차이가 있다면, 높은 소성온도를 갖는 그린시트를 먼저 소성하여 기능성 세라믹 시트로 변환하고, 이후 순차적으로 낮은 소성온도를 갖는 그린시트를 소성하여 기능성 세라믹 시트로 변환해야 한다.
이러한 서로 다른 종류의 기능성 세라믹 시트를 갖는 구조는 고 정전용량 배리스터 및 세라믹 필터를 제조하는데 있어서 매우 유용하다. 예를 들어, 제 1 기능성 세라믹 시트(200)가 배리스터(Pr계) 조성이고, 제 2 기능성 세라믹 시트(200a)가 커패시터 조성일 때, 이러한 구조를 가지는 최종 제품은 단일 배리스터가 가지는 정전용량 구현 범위 3pF ~ 1nF보다 넓은 3pF ~ 1uF의 범위로 구현될 수 있는 장점을 보유한다. 또한, 내부전극의 배열을 변경하여, 3 단자 구조로 하는 경우, ESD 기능을 갖는 EMI 필터의 복합 기능 소자도 구현할 수 있다.
바람직하게, 절연 세라믹 베이스(100) 표면과 이면을 관통하는 비어 홀이 형성되고, 상기 비어 홀에 형성된 전극을 통하여 제 1 및 제 2 기능성 세라믹 시트(200, 200a)d가 전기적으로 연결될 수 있다.
이 실시예에서는 제 1 및 제 2 기능성 세라믹 시트(200, 200a)를 절연 세라믹 베이스(100)의 표면과 이면에 접합하였으나, 도 4a에 도시한 바와 같이, 제 1 및 제 2 기능성 세라믹 시트(200, 200a)를 절연 세라믹 베이스(100) 위에 순차적으로 접합할 수도 있다.
도 5를 참조하면, 기능성 세라믹 시트(200) 표면에 한 쌍의 내부전극(210, 210a)이 접합되어 전기적으로 연결되고, 내부전극(210, 210a)에 각각 전기적으로 연결되는 전극(500)이 외측면에 형성된다. 이 실시예의 경우, 소성 공정 후에 전기적 특성이 측정 가능하기 때문에, 기능성 세라믹 시트(200) 표면에 내부전극 재료를 스트립 형태로 먼저 형성하고, 레이저 트리밍 등을 이용하여 내부전극(210, 210a)을 원하는 패턴으로 형성하여 전기적 특성을 조절할 수 있다.
또한, 내부전극(210, 210a)을 덮도록 기능성 세라믹 시트(200) 위에 기능성 세라믹 시트(200)와 동일한 전기적 특성을 갖는 보조 기능성 세라믹 시트를 접합할 수 있다. 이 경우, 전기적 특성을 확장하거나 향상시킬 수 있다.
이 실시예와 같이 내부전극(210, 210a)을 모두 기능성 세라믹 시트(200) 표면에 형성하는 것 이외에 절연 세라믹 베이스(100) 표면에 내부전극(210. 210a)을 모두 형성할 수 있다. 또한, 도 6과 같이, 내부전극 중 하나(210a)는 기능성 세라믹 시트(200)의 표면에 그리고 다른 하나(210)는 절연체 베이스 베이스(100)의 표면이나 기능성 세라믹 시트(200)의 이면에 형성할 수 있다.
내부전극(210, 210a)은 은-팔라듐(Ag-Pd), 팔라듐(Pd),백금(Pt), 금(Au), 은(Ag) 등의 귀금속 또는 니켈(Ni), 구리(Cu), 텅스텐(W) 등 금속 중 어느 하나를 함유한 페이스트를 기설정된 패턴대로 스크린 인쇄법으로 도포하고 열풍 건조하여 형성할 수 있다. 이들 내부전극 재료는 대부분의 물질과 반응하지 않으므로, 내부전극(210, 210a)이 절연 세라믹 베이스(100)와 기능성 세라믹 시트(200) 사이에 위치하는 경우, 기능성 세라믹 시트용 그린시트를 소성 시 내부전극(210, 210a)에 대응하는 부분에서는 절연 세라믹 베이스(100)로의 고체확산이 이루어지지 않을 수 있다. 그러나, 내부전극(210, 210a)의 가장자리 외측에서 발생한 고체확산이 상기 부분의 일정 부위까지 확장되므로 안전한 접합을 얻을 수 있다.
본 발명에 사용되는 내부전극 재료로 기능성 세라믹 시트(200)용 그린시트 내의 고형분 함량과 동일한 40% 내지 80% 범위의 금속 함량을 갖는 페이스트를 사용하는 경우, 그린시트와 동시에 소성할 수 있다.
또한, 내부전극(210, 210a)이 기능성 세라믹 시트(200)를 사이에 두고 형성되는 경우에는 전극 비용의 감소를 위하여, 절연 세라믹 베이스(100), 내부전극(210), 및 기능성 세라믹 시트(200)를 동시에 먼저 소성하고, 다른 내부전극(210a)을 상대적으로 저가인 Ag 또는 기타 금속 재질을 이용하여 기능성 세라믹 시트(200) 상부에 형성할 수 있으며, 이때 저가인 Ag 또는 기타 금속 재질로 형성되는 내부전극 재료로 40% 내지 80% 범위의 금속함량을 갖는 페이스트를 선택하여, 스크린 인쇄법으로 형성하는 것이 바람직하다.
상기한 실시예들에 의하면, 다음과 같은 특성을 갖는다.
먼저, 그린시트를 등온 등압 환경에서 사전 소성된 절연 세라믹 베이스 위에 압착함으로써 그린시트 내에 포함된 바인더에 의해 절연 세라믹 베이스에 물리적으로 밀착되며, 이 과정에서 그린시트의 두께가 균일해지고 밀도가 증가하게 되며, 이후 그린시트에 대한 소성 공정을 통하여 그린시트가 치밀화 과정을 통해 기능성 세라믹 시트로 변환함과 동시에 그린시트 내의 금속 산화물 물질들이 고체확산에 의해 절연 세라믹 베이스의 기공으로 이동하여 화학적 반응을 함으로써 형성된 확산 접합층에 의하여, 기능성 세라믹 시트와 절연 세라믹 베이스 사이에 경계면이 신뢰성 있는 단단한 접합을 이룰 수 있다.
또한, 사전 소성된 절연 세라믹 베이스 표면을 연마를 통한 거칠기를 증가하거나, 일정 간격의 그루우브 형성하거나, 또는 산이나 플라스마 등의 화학적 에칭을 수행한 후 그린시트를 압착 및 소성하는 경우, 압착 과정에서 그린시트의 일부가 절연 세라믹 베이스 표면의 가공된 부분으로 강제로 밀려 들어간 상태로 소성되기 때문에 절연세라믹 베이스와 기능성 세라믹 시트 사이의 경계면 접합력을 더욱 증강할 수 있는 앵커링 효과를 얻을 수 있고, 소성시 그린시트가 좌우로 수축되지 않게 되며, 상기 가공에 의해 고체 확산을 위한 통로를 확장하게 된다.
또한, 얇은 두께의 그린시트를 등온 등압 환경에서 압착을 하기 때문에 충분한 압력 전달이 되어 그린시트의 평탄도가 개선된 후 기능성 세라믹 시트로 변환하기 때문에 두께의 편차가 작아 제품의 전기적 특성 산포를 향상할 수 있다.
또한, 기계적 굴곡 강도가 현저하게 향상된다. 즉, 고온에서 사전 소성한 절연 세라믹 베이스를 이용하기 때문에 기능성 세라믹 시트가 얇은 두께로 형성되더라도 충분한 기계적 강도를 확보할 수 있다.
또한, 제조 원가가 크게 절감되는 이점이 있다. 즉, 고가의 금속 산화물들로 구성된 그린시트를 전기적 특성을 발휘하는 액티브 층의 두께로 구성할 수 있어, 통상의 적층 칩 제조공정보다 최소 1/4 정도로 원료 비용이 절감된다.
다음은 본 발명에 따른 완전한 기능성 세라믹 부품을 제조하는 방법을 설명한다.
도 7은 완전한 기능성 세라믹 부품의 제조방법을 설명하는 플로차트이고, 도 8은 이를 나타내는 공정도이다.
도 8a를 참조하면, 기설정 온도로 사전 소성된 절연 세라믹 베이스(100)를 준비한다(단계 S71). 이 예에서는 설명의 편의를 위해 하나의 칩 세라믹 부품을 제조하는 것으로 설명하지만, 실제 공정에서는 길이 60㎜, 폭 50㎜, 두께 0.25㎜의 크기를 갖는 절연 세라믹 베이스용 웨이퍼 위에 다수의 칩 세라믹 부품 사이즈에 맞게 스크라이브 라인(scribe line)에 의해 구획된 상태로 사용한다.
상기한 바와 같이, 절연 세라믹 베이스(100)로 알루미나 또는 질화 알루미늄 재질을 이용할 수 있으며, 이 실시예에서는 250㎛ ± 5㎛의 두께 편차를 갖는 96% 이상 순도의 알루미나 베이스를 사용하였다.
이어, 도 8b와 같이, 절연 세라믹 베이스(100) 위에 그린시트(202)가 일정 두께로 적층된다(단계 S72).
이 실시예에서 그린시트(202)는 주원료인 산화아연과 첨가제인 프로세듐 산화물, 코발트 산화물, 네오듐 산화물로 구성된 화합물을 중량비 100%로 하여, 바인더 솔루션 20 ~ 40%(PVB계, 고형분 환산 비율 10 ~ 20%), 그리고 톨루엔 : 에탄올이 8 : 2로 배합된 솔벤트를 각각 중량비로 30 ~ 50%의 비율로 배합하여, 120 ~ 130℃로 유지되는 열풍 건조 방식의 테이프 캐스팅 공정을 통하여 두께가 10㎛ ~ 60㎛ ± 0.5㎛ 범위가 되도록 형성한다.
일반적으로, 그린시트의 두께 하한은 크게 문제되지 않지만, 상한의 경우 60㎛를 초과하는 때, 그린시트 내에 다량의 솔벤트가 잔존하게 되며, 이는 소성 공정 등에서 열적 변형을 발생하는 주원인이 된다. 따라서, 예를 들어, 70㎛의 그린시트 가 필요한 경우, 30㎛과 40㎛ 두께의 그린시트를 조합하여 적층하는 것이 좋다. 이 실시예에서는 두께가 37㎛ ± 0.5㎛와 30㎛ ± 0.5㎛인 그린시트를 사용하였다.
열풍 건조된 그린시트(202)는, 바람직하게, 세라믹 고형분의 함량이 40 ~ 80%이며, 바인더 고형분 함량은 5 ~ 30%로 구성되어, 절연 세라믹 베이스(100) 위에 후술하는 등온 등압 압착 공정을 통해 밀착될 수 있는 조건으로 형성된다.
여기서, 그린시트를 구성하는 금속 산화물들의 고형분 함량이 40% 미만인 경우, 소성 공정 이후의 기능성 세라믹 시트(200)는 과수축이 발생하며, 기능성 세라믹 시트(200)와 절연 세라믹 베이스(100) 사이에 들뜸 현상 등이 발생할 수 있다. 또한, 함량이 80%를 초과하는 경우, 그린시트 내에 포함된 바인더 성분이 상대적으로 작아지기 때문에, 이어지는 등온 등압 압착 공정에서 절연 세라믹 베이스(100)에 충분하게 밀착되지 않는다. 또한, 바인더 고형분은 최소 5% 이상을 함유하여야 절연 세라믹 베이스(100)와 그린시트의 접착성을 향상시킬 수 있으며, 30%를 초과한 경우, 상기한 바와 같은 그린시트 내의 고형분 함량 40% 미만에서의 문제인 소성 과수축 현상이 유사하게 발생한다.
한편, 적층되는 그린시트의 총 두께는 최종 제품의 기계적 특성인 강도, 물리적 특성인 소성 변형, 그리고 원가 측면 등을 고려하여, 절연 세라믹 베이스(100)의 두께의 1/2 이내 범위에서 설계하는 것이 바람직하다.
이어, 절연 세라믹 베이스(100) 위에 30㎛ ± 0.5㎛ 두께의 그린시트(202)가 적층된 상태에서 그린시트(202)의 표면에 제 1 내부전극(210)을 형성하고(도 8c), 그 위에 액티브 층을 구성하기 위하여 37㎛ ± 0.5㎛의 그린시트 (204)를 적층하 고(도 8d), 그린시트(204) 위에 제 1 내부전극(202)에 대응되도록 제 2 내부전극(210a)을 형성한다(도 8e). 즉, 대응되는 내부전극(210, 210a) 사이에 37㎛ ± 0.5㎛ 두께의 그린시트(204)에 대응하는 액티브 층을 형성한다. 그 후, 제 2 내부전극(210a)이 형성된 그린시트(204) 위에 30㎛ ± 0.5㎛ 두께의 그린시트(206)를 적층하여, 제 2 내부전극(210a)이 외부로 노출되는 것을 막는다(도 8f). 이렇게 하여 적층된 그린시트 적층체(202, 204, 206)의 총 두께는 제 1 및 제 2 내부전극(210, 210a)을 포함하여 103㎛ ± 1.0㎛의 두께를 나타내었다.
이후, 그린시트가 적층된 절연 세라믹 베이스 웨이퍼를 알루미늄 재질의 판재 또는 보조물 위에 탑재하고, 진공포장 비닐에 넣어 밀봉한 후, 수온 80℃, 2200psi(3분) - 6000psi(15분)의 조건으로 등온 등압 압착을 실시한다(단계 S74).
상기한 바와 같이, 이와 같은 등온 등압 압착에 의해 적층된 그린시트는 두께 방향으로 치밀화가 이루어지게 되며, 절연 세라믹 베이스(100)와 접촉하는 그린시트(202) 내의 바인더는 이 과정에서 그린시트(202)와 절연 세라믹 베이스(100)의 경계면에서의 물리적인 접합에 영향을 미치게 된다. 또한, 압착 공정에서 알루미늄 재질의 판재 또는 보조물을 이용하는 것은 앞서 설명한 바와 같이, 절연 세라믹 베이스 웨이퍼가 스크라이브 라인으로 구획이 되어 있기 때문에, 불균일한 압력 전달이 있을 경우 스크라이브 라인을 따라 웨이퍼가 파손되는 현상을 미연에 방지하기 위함이다.
이와 같은 등온 등압 압착을 통하여 형성된 그린시트 적층체(202, 204, 206)의 총 두께는 약 15% 수축한 88㎛ ± 0.4㎛로 나타났으며, 압착 전의 103㎛ ± 1.0 ㎛보다 더 균일한 두께 편차를 나타낸다.
이후, 바인더 번-아웃을 310℃, 12시간의 조건으로 시행하여, 압착된 그린시트 적층체(202, 204, 206) 내에 포함된 유기물 바인더를 태워 버린다(단계 S75).
이후 소성 공정을 통하면, 도 8g와 같이, 압착된 그린시트 적층체(202, 204, 206)가 전기적 특성을 갖는 기능성 세라믹 시트(200)로 변환함과 동시에 절연 세라믹 베이스(100)와 접합된 부분에서는 그린시트(202) 내의 금속 산화물 물질들이 열적 에너지에 기인한 고체확산에 의해 절연 세라믹 베이스(100)의 입자내 기공(112) 및 입자간 기공(122)으로 물질이동을 통하여 확산 접합층(150)이 형성되어 기능성 세라믹 시트(200)와 절연 세라믹 베이스(100)의 접합을 단단하게 한다(단계 S76).
이 실시예에서, 소성은 기능성 세라믹의 전기적 특성을 고려하여 1150℃에서 3시간 유지하는 조건으로 시행하였다. 소성이 완료된 기능성 세라믹 시트(200)의 두께는 그린시트 적층체의 두께와 대비하여 약 50%가 수축된 51.5㎛ ± 0.2㎛로 균일하게 나타났으며, 액티브 층으로 사용된 그린시트(204)는 18.1㎛ ± 0.1㎛로 나타났다. 이와 같이, 기능성 세라믹 시트(200)가 균일한 두께를 갖는 이유는, 소성 전 단계에서 그린시트 적층체의 두께가 얇기 때문에 등온 등압 압착에서 균일한 압력이 충분히 전달되어 액티브 층을 구성하는 그린시트(204)와 커버 층을 구성하는 그린시트(202, 206)의 평탄도를 균일하게 하였기 때문이다.
또한, 이 그린시트 적층체의 소성 수축률은 약 50%로 나타났는데, 이는 통상적인 적층 칩 부품 공정에서의 수축률인 약 26%의 2배 정도이다. 이러한 이유는, 등온 등압 압착 공정에서 균일한 압력 전달에 의해 그린시트의 평탄도와 밀도가 충 분히 증가하고, 절연 세라믹 베이스(100) 표면에 존재하는 기공(112, 122) 또는 상기한 표면 가공에 의해 형성된 부분에 밀려 들어간 그린시트가 소성 공정이 진행되는 과정에서 길이방향(X축 방향), 폭 방향(Y축 방향)으로의 수축을 억제하는 효과를 가지면서, 두께 방향(Z축 방향)으로 물질이동이 다량으로 발생하여 나타난 현상으로 해석된다.
소성이 완료되면, 도 8h에 도시한 바와 같이, 기능성 세라믹 시트(200)의 폭이 내부전극(210, 210a)의 폭보다 약간 크게 유지되도록 하여 기능성 세라믹 시트(200)를 폭 방향 양단부로부터 일정한 폭만큼 레이저 트리밍으로 제거하여 절연 세라믹 베이스(100)의 표면을 노출한다(단계 S77). 이 공정은, 상기한 바와 같이, 기능성 세라믹 시트(200)에 대한 보호막을 형성하기 위한 준비 단계이다. 이 보호막 형성공정은 기능성 세라믹 시트가 반도체 특성을 갖는 경우 필요하지만, 기능성 세라믹 시트가 유전체, 압전체, 자성체 등의 특성을 갖는 경우에는 선택적으로 제외할 수 있는 공정이다.
구체적으로 설명하면, 배리스터, 서미스터 등의 기능성 세라믹 시트는 반도체 특성을 갖기 때문에 그대로 방치하는 경우, 이후 외부전극에 도금층을 형성하는 전기 도금 공정에서, 반도체 세라믹은 전기를 통하기 때문에 전해액 속의 금속 이온들이 도금 환경에 노출된 반도체 세라믹 부분에 도금되는 현상이 발생한다. 이 경우, 최종 제품으로 제조되어 사용되는 때, 전기적 쇼트가 발생하여 전자기기의 파손을 초래할 위험을 갖는다. 또한, 도금액의 성분이 강한 산성을 갖기 때문에, 기능성 세라믹 시트의 부식을 초래하기도 한다. 따라서, 기능성 세라믹 시트가 반 도체 세라믹인 경우, 이러한 위험 요소를 방지하기 위하여 반드시 보호막을 적용하여야 하며, 보호막은 트리밍으로 노출된 절연 세라믹 베이스(100)의 표면에 접착되고 기능성 세라믹 시트(200)가 완전하게 덮여지도록 하여야 한다.
레이저 트리밍이 완료되면, 도 8i와 같이, 기능성 세라믹 시트(200) 위에 보호막(300)을 형성한다(단계 S78). 구체적으로, 700 ~ 800℃ 범위에서 유연성을 갖는 글라스 조성으로 구성된 페이스트를 스크린 인쇄법으로 형성하여 열처리한다. 글라스 보호막의 두께는 1㎛ ~ 10㎛ 범위가 적절하다. 1㎛ 미만으로 형성되는 경우에는 국부적으로 글라스 보호막이 없는 부위가 존재할 수 있으며, 10㎛을 초과하는 경우에는 열처리 과정에서 글라스 보호막이 열팽창 등의 요인에 의한 균열과 국부적인 뭉침 현상으로 보호막의 표면 균일도에서 문제가 될 수 있다.
보호막(300)의 형성 면적은 폭 방향으로 적어도 기능성 세라믹 시트(200)가 노출되지 않도록 하고, 길이 방향으로는 양 끝단으로부터 최소 50㎛의 여유를 갖도록 하는 것이 바람직하다. 이는, 이후의 단일 칩으로의 분할 공정에서 분할되지 않는 문제나 외부전극 형성공정 이후의 내부전극과의 접촉불량 문제를 미리 방지하는 목적을 갖는다.
보호막(300)은 전기 절연성, 내화학성, 내습성, 내열성 등이 안정된 재질로 선택되어야 하며, 글라스 재질로 하는 경우는 스크린 인쇄법 또는 정량 토출 방식 등으로 형성할 수 있으며, 폴리머 재질을 적용하는 경우, 진공 열 증착 또는 디핑 방식 등의 프로세스의 변경을 통하여 충분히 적용 가능할 수 있다.
이렇게 형성한 후, 절연 세라믹 베이스 웨이퍼의 스크라이브 라인을 기준으 로 단일 칩 상태로 분할하고(breaking; 단계 S79), 통상의 방법으로 외부전극(500)을 형성한다(단계 S80).
구체적으로, 분할된 칩 세라믹 부품의 양단에 노출된 내부전극(210, 210a) 부위를 은 또는 은-에폭시 등의 외부전극 페이스트를 디핑 방식으로 형성하여 외부전극(500)을 형성한다.
절연 세라믹 베이스 웨이퍼의 분할 및 외부전극 부착 방식 또한 프로세스의 변경을 통하여 충분히 변경될 수 있다. 예를 들어, 칩 저항 제조 공정에서와 같이 1차 분할 후 외부전극을 형성하고, 이후 2차 분할을 통하여 단일 칩으로 제조할 수 있다.
도 9와 도 10은 상기의 공정을 거쳐 제작이 완료된 칩 세라믹 부품의 사시도 및 단면도이다.
도 10에 도시한 바와 같이, 필요에 따라, 도금 공정을 통하여 외부전극(500)에 니켈과 주석을 순차적으로 도금하여 니켈 도금층(510)과 주석 도금층(520)을 순차적으로 도금하여, 표면 실장이 가능하게 한다.
[표 1]은 상기한 방법으로 제조한 실시예(배리스터 그린시트를 적용한 경우)와 비교예들의 사양을 나타낸다. 비교예 1과 비교예 2는 각각 최종 제품의 두께가 0.30㎜ ± 0.05㎜, 0.50㎜ ± 0.05㎜가 되도록 일반적인 적층 공법으로 제조된 제품이다.
제품 구성 실시예 1 비교예 1 비교예 2
1005 사이즈 0.30t 제품 1005 사이즈 0.30t 제품 1005 사이즈 0.50t 제품
커버 층 상부 배리스터 30㎛ 배리스터 180㎛ 배리스터 290㎛
하부 알루미나 베이스 250㎛ 배리스터 30㎛ 배리스터 180㎛ 배리스터 280㎛
액티브 층 배리스터 37㎛ 1층 배리스터 35㎛ 1층 좌동
내부전극 57% Pd 좌동 좌동
내부전극두께 2.5㎛ 좌동 좌동
코팅층 상부 글라스 인쇄 전체, 폴리머 코팅 전체, 폴리머 코팅
단자구성 1차 외부전극 1차, 2차 외부전극 1차, 2차 외부전극
소성전 총 두께 0.405㎜ 0.400㎜ 0.610㎜
상부,하부 커버 층 : 50㎛, 40㎛, 30㎛ 복합 적층
[표 2], [표 3], 및 [표 4]는 각각 [표 1]의 실시예 1, 비교예 1 및 비교예 2의 칩 배리스터에 대해 20개의 시료 대한 특성 측정 결과이다.
측정 조건은 다음과 같다.
- 내습 부하 시험 : 85% RH, 85℃, 5.5Vdc, 500hr
- 정전기 방전시험 : 접촉 방전, ±8kV,10회 기중 방전 ±15kV,10회
- 전압 변화율, △VB[%] = [시험 후기값 - 초기값]/초기값 × 100
시료 두께 기계적특성 전기적특성 신뢰성 특성
액티브 최종제품 굴곡강도 VB IL IR 내습부하 접촉방전 기중방전
[㎛] [㎜] [kgf] [V] [㎂] [㏁] △VB[%] △VB[%] △VB[%]
1 18.0 0.30 5.3 12.3 1.4 874 1.22 0.40 0.97
2 18.0 0.31 5.2 12.3 1.3 874 1.22 0.58 0.86
3 18.2 0.31 5.2 12.5 1.4 854 1.22 0.58 0.97
4 18.2 0.30 5.2 12.4 1.4 854 1.57 0.51 1.30
5 18.0 0.30 5.4 12.3 1.4 856 1.63 0.57 1.05
6 18.1 0.30 5.3 12.3 1.3 877 1.27 0.51 0.88
7 18.1 0.31 5.0 12.4 1.2 876 1.49 0.57 1.01
8 18.0 0.31 5.2 12.3 1.4 869 1.52 0.54 1.29
9 18.1 0.30 5.2 12.4 1.3 870 1.59 0.58 0.91
10 18.0 0.30 5.1 12.3 1.3 850 1.61 0.49 1.13
11 18.0 0.30 5.2 12.3 1.3 854 1.42 0.41 0.89
12 18.1 0.31 5.2 12.4 1.2 883 1.65 0.50 1.11
13 18.2 0.30 5.1 12.4 1.4 876 1.26 0.41 0.89
14 18.1 0.31 5.2 12.3 1.8 887 1.55 0.52 1.10
15 18.2 0.31 5.2 12.4 1.5 879 1.23 0.47 1.14
16 18.2 0.31 5.1 12.4 1.6 878 1.40 0.52 1.05
17 18.1 0.30 5.2 12.4 2.2 861 1.23 0.42 0.96
18 18.2 0.30 5.2 12.4 1.9 887 1.48 0.41 1.28
19 18.2 0.31 5.1 12.4 2.2 874 1.41 0.44 0.87
20 18.0 0.31 5.1 12.3 2.5 880 1.68 0.45 0.99
평균 18.1 0.305 5.2 12.4 1.6 871 1.43 0.49 1.03
최대값 18.2 0.310 5.4 12.5 2.5 887 1.68 0.58 1.30
최소값 18.0 0.300 5.0 12.3 1.2 850 1.22 0.40 0.86
표준 편차 0.09 0.005 0.09 0.06 0.4 12 0.17 0.06 0.14
시료 두께 기계적특성 전기적특성 신뢰성 특성
액티브 최종제품 굴곡강도 VB IL IR 내습부하 접촉방전 기중방전
[㎛] [mm] [kgf] [V] [㎂] [㏁] △VB[%] △VB[%] △VB[%]
1 18.2 0.32 1.5 12.4 2.2 887 2.00 0.58 1.49
2 18.5 0.33 1.5 12.9 2.5 906 1.98 0.50 1.47
3 18.3 0.31 1.2 12.5 2.9 867 2.11 0.58 1.47
4 18.4 0.31 1.2 12.6 3.2 852 1.85 0.53 1.54
5 18.6 0.31 1.1 13.0 2.5 881 2.05 0.64 1.47
6 18.3 0.32 1.4 12.5 3.3 873 1.88 0.53 1.41
7 18.1 0.33 1.5 12.4 3.2 900 2.04 0.64 1.54
8 18.0 0.33 1.5 12.3 3.8 908 1.83 0.62 1.47
9 18.0 0.32 1.3 12.3 2.9 851 1.83 0.57 1.51
10 18.3 0.33 1.8 12.5 1.5 886 2.09 0.64 1.41
11 18.0 0.31 1.2 12.3 3.3 859 1.91 0.61 1.42
12 18.5 0.33 1.4 12.8 3.6 880 2.00 0.59 1.47
13 18.1 0.31 1.2 12.4 3.2 906 2.01 0.53 1.43
14 18.1 0.33 1.8 12.3 2.7 893 1.97 0.62 1.49
15 18.3 0.33 1.7 12.5 3.3 864 1.99 0.57 1.47
16 18.7 0.33 1.7 13.2 3.2 898 2.19 0.52 1.41
17 18.4 0.31 1.2 12.6 2.9 873 1.98 0.56 1.54
18 18.1 0.32 1.5 12.4 2.4 893 1.88 0.54 1.47
19 18.4 0.31 1.4 12.6 2.8 859 1.99 0.61 1.45
20 18.3 0.32 1.4 12.5 2.89 881 1.43 0.49 1.03
평균 18.3 0.321 1.4 12.6 2.9 881 1.95 0.57 1.45
최대값 18.7 0.330 1.8 13.2 3.8 908 2.19 0.64 1.54
최소값 18.0 0.310 1.1 12.3 1.5 851 1.43 0.49 1.03
표준 편차 0.2 0.009 0.21 0.25 0.5 18 0.15 0.05 0.11
시료 두께 기계적특성 전기적특성 신뢰성 특성
액티브 최종제품 굴곡강도 VB IL IR 내습부하 접촉방전 기중방전
[㎛] [㎜] [kgf] [V] [㎂] [㏁] △VB[%] △VB[%] △VB[%]
1 18.4 0.53 2.2 12.8 2.1 889 1.94 0.59 1.47
2 18.0 0.50 2.1 12.3 2.1 865 1.98 0.53 1.53
3 18.1 0.51 2.1 12.4 2.1 885 2.07 0.52 1.41
4 18.7 0.52 2.0 13.1 2.1 876 2.05 0.60 1.47
5 18.3 0.50 2.0 12.5 1.9 896 1.88 0.58 1.52
6 18.3 0.52 2.3 12.5 2.2 895 2.05 0.61 1.54
7 18.8 0.50 1.9 13.5 1.8 893 2.20 0.64 1.40
8 18.2 0.52 1.9 12.4 1.8 885 2.10 0.55 1.41
9 18.3 0.53 2.0 12.5 1.9 869 1.88 0.53 1.54
10 18.7 0.52 2.3 13.2 2.1 894 2.05 0.56 1.53
11 18.3 0.50 2.2 12.5 1.9 864 1.97 0.56 1.51
12 18.0 0.53 2.2 12.3 2.1 900 1.86 0.61 1.42
13 18.9 0.52 2.0 13.8 1.9 864 2.15 0.62 1.43
14 18.1 0.53 2.0 12.4 1.8 897 1.84 0.59 1.49
15 18.3 0.50 1.9 12.5 2.0 872 2.11 0.59 1.49
16 18.1 0.52 2.1 12.4 1.9 863 1.91 0.59 1.48
17 18.6 0.50 2.2 13.0 1.9 871 2.07 0.61 1.54
18 18.1 0.53 2.2 12.4 1.9 866 1.98 0.53 1.52
19 18.8 0.51 2.2 13.6 1.8 889 2.18 0.61 1.44
20 18.3 0.52 2.1 12.5 2.0 880 1.43 0.49 1.03
평균 18.4 0.52 2.1 12.7 2.0 881 1.99 0.58 1.46
최대값 18.9 0.53 2.3 13.8 2.2 900 2.20 0.64 1.54
최소값 18.0 0.50 1.9 12.3 1.8 863 1.43 0.49 1.03
표준 편차 0.28 0.01 0.13 0.47 0.1 13 0.17 0.04 0.11
실시예 1은 전기적 특성을 발휘하는 액티브 층의 균일한 기능성 세라믹 시트의 두께에 기인하여, 전기적인 특성인 VB 등에서 비교예 1과 2의 일반적인 적층 칩 제조공법에 의한 제품에 비해 동등 이상의 특성을 나타냄을 확인할 수 있다.
또한, 기계적 특성인 베이스 굴곡 강도 부분에서는 두드러진 차이가 관찰되었는데, 실시예 1은 비교예 2보다 2배 이상의 높은 값을 나타내었다. 이는 기계적 강도가 우수한 절연 세라믹 베이스를 이용한 것에 따른 효과이며, 이러한 이점은 경박 단소한 칩 배리스터를 요구하는 전자기기 응용 분야에서, 가장 문제시되는 기계적 강도 또는 열적 수축에 의한 세라믹 깨짐 등 문제점을 해결할 수 있는 효과를 갖는다.
예를 들어, 칩 발광다이오드의 정전기 보호 소자로서 칩 배리스터가 적용되는데, 제품의 사이즈에 있어서 제약이 있어, 칩 배리스터의 두께 제한과 동시에 기계적 강도를 요구하는 경우가 있다. 즉, 비교예 1과 같은 일반적인 적층 방식으로 제작된 두께 0.30t의 칩 제품을 이러한 분야에 적용하는데 있어서는, 두께의 제한은 해결할 수 있으나, 칩 발광다이오드의 제조공정 중 에폭시 몰딩 및 프레임 재단 등의 과정에서 발생하는 열적, 기계적인 충격에 의해 배리스터의 깨짐 현상 등이 발생하는 위험을 가졌다. 실시예 1의 경우, 이러한 문제점을 해결하여 적용할 수 있는 장점을 가진다.
또한, 실시예 1은 비교예 1 및 2와 비교할 때, 최종 제품의 두께에서도 작은 편차 범위를 갖는 것을 볼 수 있다. 이는 기능성 세라믹스인 그린시트를 복수 개로 적층하는 비교예 1와 비교예 2에서는 30㎛, 40㎛, 50㎛의 그린시트를 복수 개 적층하면서 발생한 누적 편차의 증가가 원인으로 작용하기 때문이다.
또한, 실시예 1은 저렴한 알루미나 베이스를 절연 세라믹 베이스로 사용함으로써, 동일 특성을 나타내는 비교예 1 및 비교예 2보다 고가의 기능성 세라믹 원료를 동일 두께 0.3t에서는 1/4, 0.5t 제품 대비 1/6로 낮추어 사용할 수 있기 때문에, 원가 절감 측면에서 두드러진 효과를 갖는다. 이러한 원가 절감 효과는 실시예 1 이외에도, 기능성 세라믹스의 원가 비중이 큰 제품, 예를 들어, 코발트 산화물(Co3O4)을 적용하는 NTC Thermistor 또는 4520 사이즈(길이 4.5㎜, 폭 2.0㎜)의 커패시터 등을 칩으로 제조하는데 있어서 더욱 크게 재현될 수 있다.
이상에서는 바람직한 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변형이 가능하다. 다음은 이러한 변형 예에 대한 설명이다.
(1) 기능성 세라믹은 다음과 같이 분류되어 칩 세라믹 부품으로 적용 가능하다.
a. 유전체 세라믹: BaTiO3 계열, SrTiO3 계열, MgTiO3 계열 등 커패시터, 주파수 필터, 안테나 용도의 세라믹
b. 반도체 세라믹: BaTiO3계열의 PTC Thermistor 세라믹, Mn3O4, NiO, Co3O4 중 적어도 2개를 포함하여 형성되는 NTC Thermistor 세라믹, ZnO계열 또는 SrTiO3계열의 배리스터 세라믹 등
c. 자성체 세라믹: Mn-Zn 페라이트 또는 Ni-Zn 페라이트, Mg-Zn 페라이트 계열의 비드, 인덕터 등
d. 압전체 세라믹: BaTiO3 계열, PbTiO3 계열의 세라믹
(2) 형성되는 칩 세라믹 부품의 종류, 즉 배리스터, 비드, 서미스터, 또는 커패시터 등에 따라 내부전극을 적절하게 배치할 수 있다.
(3) 절연 세라믹 베이스의 표면과 이면에 각각 이종의 기능성 세라믹 시트를 형성하는 경우, 복합 기능을 구현하는 단일 칩 부품을 형성될 수 있으며, 이종의 기능성 세라믹 시트는 다음과 같은 예로서 구성할 수 있다.
a. 고 정전용량 배리스터: 배리스터-커패시터 [X7R, Y5V, Z5U]
b. ESD, EMI 필터: 배리스터-커패시터 또는 배리스터-인덕터 등
(4) 상기한 실시예에서는 절연 세라믹 베이스 위에 복수 개의 그린시트가 적층되고 한 쌍의 내부전극을 갖는 구조를 예로 들었지만 본 발명은 이에 한정되지 않는다. 즉, 절연 세라믹 베이스 위에 단일 층의 그린시트에 의해 형성된 기능성 세라믹 시트, 그리고 기능성 세라믹 시트 표면에 내부전극이 형성된 구조를 포함할 수 있다. 이 경우, 내부전극이 없는 구조로도 전기적인 특성 구현이 가능한 칩 제품을 제조할 수 있다.
(5) 상기한 실시예에서는 입자내 기공이나 입자간 기공이 형성된 다결정 절연 세라믹 베이스를 예로 들었으나, 이는 상기한 바와 같이 접합을 더 확실하게 하기 위한 선택적 사항으로 본 발명은 여기에 한정되지 않고 고체확산에 의한 물질이동이 이루어지고 이로 인한 화학적 반응에 의해 확산 접합층이 형성되는 한, 규소나 알루미나를 기본으로 한 단결정 세라믹 베이스를 이용할 수 있다.
따라서, 본 발명은 상기한 실시예에 한정되어서는 안 되며 이하에 기술된 청구범위에 따라 해석되어야 한다.
이상에서 설명한 바와 같이, 본 발명에 따르면 여러 가지의 이점을 갖는다.
먼저, 그린시트를 사전 소성된 절연 세라믹 베이스 표면에 등온 등압 환경에 서 압착하는 공정을 통해 그린시트는 절연 세라믹 베이스에 물리적으로 밀착되며, 이후 소성 공정을 통하여, 그린시트가 기능성 세라믹 시트로 변환됨과 동시에, 기능성 세라믹 시트와 이를 지지하는 절연 세라믹 베이스의 경계면에 그린시트 내의 금속 산화물들이 고체 확산을 통한 물질이동, 그리고 이로 인한 화학적 반응에 의해 형성된 확산 접합층에 의해 경계면의 접합을 형성하기 때문에, 크랙 또는 휨 현상 등이 없는 높은 신뢰성의 기능성 세라믹 부품을 제조할 수 있다.
또한, 고가의 금속 산화물 등으로 구성된 기능성 세라믹 시트를 얇은 두께로 적용할 수 있어, 제조원가가 크게 절감되는 기능성 세라믹 부품을 제조하는데 이점이 있다.
또한, 고온에서 사전 소성한 절연 세라믹 베이스를 이용하기 때문에, 기능성 세라믹 시트가 얇은 두께로 형성하더라도 충분한 기계적 강도를 갖는 경박 단소의 기능성 세라믹 부품을 제조할 수 있다.
또한, 균일한 두께와 높은 밀도를 갖는 기능성 세라믹 시트를 구현할 수 있어, 전기적 특성 및 제품의 두께 편차 산포가 개선되어 수율을 향상할 수 있는 기능성 세라믹 부품을 제조할 수 있다.
또한, 하나의 절연 세라믹 베이스에 이종의 기능성 세라믹 시트를 형성할 수 있어, 복합 기능을 갖는 기능성 세라믹 부품을 제조할 수 있다.

Claims (20)

  1. 표면에 기공이 형성되고 사전 소성된 절연 세라믹 베이스;
    상기 절연 세라믹 베이스 위에 접합된 전기적 특성을 갖는 기능성 세라믹 시트를 포함하며,
    상기 접합은, 상기 기능성 세라믹 시트에 대응하는 그린시트를 상기 절연 세라믹 베이스 표면에 적층하여 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하고, 상기 그린시트가 앵커링된 상태에서 소성에 의해 상기 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성하여 화학적으로 접합함으로써 이루어지는 것을 특징으로 하는 세라믹 부품 요소.
  2. 청구항 1에 있어서,
    상기 그린시트에 있어서, 기능성 산화물 물질의 고형분 함량은 40% 내지 80%이고, 바인더 고형분 함량은 5% 내지 30%인 것을 특징으로 하는 세라믹 부품 요소.
  3. 청구항 1에 있어서,
    상기 기능성 세라믹 시트의 두께는 상기 절연 세라믹 베이스 두께의 1/2 이하인 것을 특징으로 하는 세라믹 부품 요소.
  4. 청구항 1에 있어서,
    상기 기능성 세라믹 시트와 상기 절연 세라믹 베이스의 경계면의 접합력을 증가하기 위하여, 상기 절연 세라믹 베이스측 면을 연마, 다수의 그루우브 형성, 또는 에칭을 통하여 표면 처리한 것을 특징으로 하는 세라믹 부품 요소.
  5. 청구항 1에 있어서,
    상기 기능성 세라믹 시트는 유전 세라믹, 압전 세라믹, 자성 세라믹, 또는 반도체 세라믹의 특성 중 어느 하나의 특성을 갖는 특징으로 하는 세라믹 부품 요소.
  6. 청구항 1에 있어서,
    상기 절연 세라믹 베이스는 규소, 알루미나, 및 질화 알루미늄 중 어느 하나인 것을 특징으로 하는 세라믹 부품 요소.
  7. 표면에 기공에 형성된 사전 소성된 절연 세라믹 베이스;
    상기 절연 세라믹 베이스 위에 접합된 전기적 특성을 갖는 기능성 세라믹 시트; 및
    상기 기능성 세라믹 시트와 전기적으로 연결되는 둘 이상의 전극을 포함하며,
    상기 접합은, 상기 기능성 세라믹 시트에 대응하는 그린시트를 상기 절연 세라믹 베이스 표면에 적층하여 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하고, 상기 그린시트가 앵커링된 상태에서 소성에 의해 상기 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성함으로써 화학적으로 접합함으로써 이루어지는 것을 특징으로 하는 세라믹 부품.
  8. 표면에 기공에 형성된 사전 소성된 절연 세라믹 베이스;
    상기 절연 세라믹 베이스 위에 접합된 전기적 특성을 갖는 기능성 세라믹 시트;
    상기 기능성 세라믹 시트에 접합되어 전기적으로 연결되는 내부전극; 및
    상기 내부전극의 노출된 부분과 전기적으로 연결되는 외부전극을 포함하며,
    상기 접합은, 상기 기능성 세라믹 시트에 대응하는 그린시트를 상기 절연 세라믹 베이스 표면에 적층하여 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하고, 상기 그린시트가 앵커링된 상태에서 소성에 의해 상기 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성함으로써 화학적으로 접합함으로써 이루어지는 것을 특징으로 하는 세라믹 부품.
  9. 청구항 8에 있어서,
    상기 내부전극은 상기 기능성 세라믹 시트 표면에 접합되며, 상기 내부전극을 덮도록 상기 기능성 세라믹 시트 위에 접합되고 상기 기능성 세라믹 시트와 동일한 전기적 특성을 갖는 보조 기능성 세라믹 시트를 추가로 포함하는 것을 특징으로 하는 세라믹 부품.
  10. 청구항 8에 있어서,
    상기 내부전극이 접합된 기능성 세라믹 시트가 복수 매 접합하여 적층 구조 를 이루는 것을 특징으로 하는 세라믹 부품.
  11. 청구항 3에 있어서,
    상기 내부전극은 Ag, Pd, Pt, Au, Ni, Cu, W, 및 Ag-Pd 합금으로 이루어진 그룹으로부터 선택된 어느 하나로 이루어진 것을 특징으로 하는 세라믹 부품.
  12. 표면에 기공에 형성된 사전 소성된 절연 세라믹 베이스;
    상기 절연 세라믹 베이스 표면에 접합된 전기적 특성을 갖는 제 1 기능성 세라믹 시트; 및
    상기 절연 세라믹 베이스 이면에 접합되고 상기 제 1 기능성 세라믹 시트와 다른 전기적 특성을 갖는 제 2 기능성 세라믹 시트를 포함하며,
    상기 접합은, 상기 제 1 및 제 2 기능성 세라믹 시트에 대응하는 그린시트를 상기 절연 세라믹 베이스 표면에 적층하여 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하고, 상기 그린시트가 앵커링된 상태에서 소성에 의해 상기 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성함으로써 화학적으로 접합함으로써 이루어지는 것을 특징으로 하는 세라믹 부품 요소.
  13. 청구항 12에 있어서,
    상기 절연 세라믹 베이스 표면과 이면을 관통하는 비어 홀이 형성되고,
    상기 비어 홀에 형성된 전극을 통하여 상기 제 1 및 제 2 기능성 세라믹 시트가 전기적으로 연결되는 것을 특징으로 하는 세라믹 부품 요소.
  14. 표면에 기공에 형성된 사전 소성된 절연 세라믹 베이스;
    상기 절연 세라믹 베이스 위에 접합된 전기적 특성을 갖는 제 1 기능성 세라믹 시트; 및
    상기 제 1 기능성 세라믹 시트 위에 접합되고 상기 제 1 기능성 세라믹 시트와 다른 전기적 특성을 갖는 제 2 기능성 세라믹 시트를 포함하며,
    상기 제 1 기능성 세라믹 시트에 대응하는 그린시트를 상기 절연 세라믹 베이스 표면에 적층하여 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하고, 상기 그린시트가 앵커링된 상태에서 소성에 의해 상기 그린시트 내의 기능성 산화물 물질들이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성함으로써 화학적으로 접합함으로써 상기 제 1 기능성 세라믹 시트와 상기 절연 세라믹 베이스 간의 접합이 이루어지는 것을 특징으로 하는 세라믹 부품 요소.
  15. 표면에 기공에 형성된 사전 소성된 절연 세라믹 베이스 위에 그린시트를 적층하는 단계;
    상기 그린시트를 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하도록 하는 단계;
    상기 그린시트에 포함된 바인더를 제거하는 단계;
    상기 그린시트에 대응하는 조건으로 상기 그린시트를 소성하는 단계; 및
    상기 소성을 통하여 상기 그린시트가 전기적 특성을 갖는 기능성 세라믹 시트로 변환함과 동시에 상기 그린시트 내의 기능성 산화물 물질이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성하여 화학적으로 접합함으로써 상기 절연 세라믹 베이스와 상기 기능성 세라믹 시트를 접합하는 단계를 포함하는 것을 특징으로 하는 세라믹 부품 요소의 제조방법.
  16. 청구항 15에 있어서,
    상기 그린시트의 소성은 상기 절연 세라믹 베이스의 소성온도보다 기설정된 온도만큼 낮은 온도에서 이루어지는 것을 특징으로 하는 세라믹 부품 요소의 제조방법.
  17. 표면에 기공에 형성된 사전 소성된 절연 세라믹 베이스 위에 그린시트를 적층하는 단계;
    상기 그린시트를 등온 등압으로 압착하여 상기 그린시트가 상기 기공에 침입하여 앵커링되어 물리적으로 접합하도록 하는 단계;
    상기 그린시트에 포함된 바인더를 제거하는 단계;
    상기 그린시트에 대응하는 조건으로 소성하는 단계;
    상기 소성을 통하여 상기 그린시트가 전기적 특성을 갖는 기능성 세라믹 시트로 변환함과 동시에 상기 그린시트 내의 기능성 산화물 물질이 고체확산을 통해 상기 절연 세라믹 베이스에 침투하여 확산 접합층을 형성하여 화학적으로 접합함으로써 상기 절연 세라믹 베이스와 상기 기능성 세라믹 시트를 접합하는 단계; 및
    상기 기능성 세라믹 시트와 전기적으로 연결되는 외부전극을 형성하는 단계를 포함하는 세라믹 부품의 제조방법.
  18. 청구항 17에 있어서,
    상기 절연 세라믹 베이스 표면에 그린시트를 적층하되, 상기 절연 세라믹 베이스 표면, 상기 그린시트 표면, 또는 상기 그린시트의 표면 및 이면 각각에 내부 전극을 형성하고,
    상기 외부전극은 상기 내부전극과 전기적으로 연결되도록 형성하는 세라믹 부품의 제조방법.
  19. 청구항 18에 있어서,
    상기 내부전극의 폭보다 넓은 폭을 가지면서 상기 절연 세라믹 베이스 표면이 노출되도록 상기 절연 세라믹 베이스를 레이저 트리밍한 후, 상기 노출된 절연 세라믹 베이스 표면에 접착하고 상기 내부전극을 덮는 보호막을 형성하는 단계를 추가로 포함하는 세라믹 부품의 제조방법.
  20. 청구항 1에 있어서,
    상기 기공은 결정입자 내 기공, 결정입자 간 기공, 또는 표면 처리에 의해 제공되는 기공 중 적어도 어느 하나인 것을 특징으로 하는 세라믹 부품 요소.
KR1020060057122A 2006-03-10 2006-06-23 세라믹 부품 요소, 세라믹 부품 및 그 제조 방법 KR100693119B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
AT07708961T ATE528769T1 (de) 2006-03-10 2007-02-15 Keramisches komponentenelement und herstellungsverfahren dafür
EP07708961A EP1997115B8 (en) 2006-03-10 2007-02-15 Ceramic component element and method for manufacturing the same
CN2007800083892A CN101401172B (zh) 2006-03-10 2007-02-15 陶瓷组件元件、陶瓷组件及其制造方法
JP2008558178A JP4744609B2 (ja) 2006-03-10 2007-02-15 セラミック部品要素、セラミック部品及びその製造方法
PCT/KR2007/000811 WO2007105865A1 (en) 2006-03-10 2007-02-15 Ceramic component element and ceramic component and method for the same
US12/224,976 US8026787B2 (en) 2006-03-10 2007-02-15 Ceramic component element and ceramic component and method for the same
TW096108182A TWI367504B (en) 2006-03-10 2007-03-09 Ceramic component element, ceramic component and method for the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060022653 2006-03-10
KR1020060022653 2006-03-10

Publications (1)

Publication Number Publication Date
KR100693119B1 true KR100693119B1 (ko) 2007-03-12

Family

ID=38103162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057122A KR100693119B1 (ko) 2006-03-10 2006-06-23 세라믹 부품 요소, 세라믹 부품 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR100693119B1 (ko)
TW (1) TWI367504B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101198697B1 (ko) 2011-06-14 2012-11-12 (주) 아모엘이디 무수축 바리스터 기판 및 그 제조 방법
WO2014035143A1 (ko) * 2012-08-28 2014-03-06 ㈜ 아모엘이디 무수축 바리스타 기판 및 그 제조 방법
KR20140148105A (ko) * 2013-06-21 2014-12-31 삼성전기주식회사 박막형 커먼모드 필터 및 그 제조방법
KR101508840B1 (ko) * 2013-08-14 2015-04-06 삼성전기주식회사 재단 소결 세라믹 시트 및 그 제조방법
US9391053B2 (en) 2012-08-28 2016-07-12 Amosense Co., Ltd. Non-shrink varistor substrate and production method for same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506900B (zh) * 2010-10-15 2015-11-01 Murata Manufacturing Co Electrostatic discharge protection device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101198697B1 (ko) 2011-06-14 2012-11-12 (주) 아모엘이디 무수축 바리스터 기판 및 그 제조 방법
WO2014035143A1 (ko) * 2012-08-28 2014-03-06 ㈜ 아모엘이디 무수축 바리스타 기판 및 그 제조 방법
US9391053B2 (en) 2012-08-28 2016-07-12 Amosense Co., Ltd. Non-shrink varistor substrate and production method for same
KR20140148105A (ko) * 2013-06-21 2014-12-31 삼성전기주식회사 박막형 커먼모드 필터 및 그 제조방법
KR101508840B1 (ko) * 2013-08-14 2015-04-06 삼성전기주식회사 재단 소결 세라믹 시트 및 그 제조방법

Also Published As

Publication number Publication date
TWI367504B (en) 2012-07-01
TW200746182A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
JP4744609B2 (ja) セラミック部品要素、セラミック部品及びその製造方法
KR100821274B1 (ko) 칩 세라믹 전자부품
US10515762B2 (en) Electronic component including a resistive layer
WO2010110201A1 (ja) 誘電体磁器組成物、多層誘電体基板、電子部品、及び誘電体磁器組成物の製造方法
JPH113834A (ja) 積層セラミックコンデンサおよびその製造方法
KR100693119B1 (ko) 세라믹 부품 요소, 세라믹 부품 및 그 제조 방법
CA1331279C (en) Magnesium titanate ceramic and dual dielectric substrate using same
US11875946B2 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US11107632B2 (en) Multilayer ceramic electronic component
TWI594971B (zh) 介電糊料組成物及形成電子組件之方法
KR101050665B1 (ko) 정전기 대책 부품의 제조 방법
JPH1025157A (ja) 誘電体セラミック組成物および積層セラミックコンデンサ
US20070193675A1 (en) Process of manufacturing a multilayer device and device manufactured thereby
JPH06124807A (ja) 積層型チップ部品
KR20050057323A (ko) 압전자기 조성물, 압전소자 및 이들의 제조방법
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP4549210B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP3317246B2 (ja) 複合セラミック及び複合セラミック素子
JP2002100505A (ja) サーミスタ・キャパシタ複合積層セラミック電子部品
JP2001135501A (ja) チップ型サーミスタ
JP3622852B2 (ja) サーミスタの製造方法
JPH08148369A (ja) 導電性ペースト
JPH07201637A (ja) 積層セラミック電子部品
JPH0756850B2 (ja) セラミック積層コンデンサおよびその製法
JP2756746B2 (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 14