JP3226014B2 - チップ型サーミスタの製造方法 - Google Patents

チップ型サーミスタの製造方法

Info

Publication number
JP3226014B2
JP3226014B2 JP03919696A JP3919696A JP3226014B2 JP 3226014 B2 JP3226014 B2 JP 3226014B2 JP 03919696 A JP03919696 A JP 03919696A JP 3919696 A JP3919696 A JP 3919696A JP 3226014 B2 JP3226014 B2 JP 3226014B2
Authority
JP
Japan
Prior art keywords
forming
thin plate
thermistor
layer
insulating inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03919696A
Other languages
English (en)
Other versions
JPH09232103A (ja
Inventor
正己 越村
由浩 樋口
孝二 四元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP03919696A priority Critical patent/JP3226014B2/ja
Publication of JPH09232103A publication Critical patent/JPH09232103A/ja
Application granted granted Critical
Publication of JP3226014B2 publication Critical patent/JP3226014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種の電子機器の
温度補償用サーミスタや表面温度測定用センサに適する
チップ型サーミスタの製造方法に関する。更に詳しくは
プリント回路基板等に表面実装されるチップ型サーミス
タの製造方法に関するものである。
【0002】
【従来の技術】この種のチップ型サーミスタの製造方法
として、本出願人は、セラミック焼結体よりなる薄板材
の表面に導電性ペーストを帯状に印刷して抵抗値調整用
電極を形成し、上記薄板材を抵抗値調整用電極の長手方
向に直交する方向に切断して短冊状物を作製し、この短
冊状物を抵抗値調整用電極の幅方向の中心線に沿って切
断することにより両端に上記抵抗値調整用電極の一端が
それぞれ位置するチップ状のサーミスタ素体を作製し、
更にこのサーミスタ素体の両端面に抵抗値調整用電極と
電気的に接続される端子電極を形成するチップ型サーミ
スタの製造方法を特許出願した(特開平4−12740
1)。
【0003】このチップ型サーミスタは具体的には次の
方法により製造される。先ずセラミック焼結体よりなる
薄板材の両面又は片面に導電性ペーストを帯状に間隔を
あけて、スクリーン印刷法やロール転写印刷法等にて印
刷した後乾燥することにより、多数列の抵抗値調整用電
極を形成する。次いでこの薄板材の両面にガラス等の絶
縁性無機物を含んだペーストを印刷、吹付け又は浸漬し
た後焼成することにより、絶縁性無機物層を形成する。
この両面が絶縁性無機物層により被覆された薄板材を上
記抵抗値調整用電極の長手方向と直交する方向に短冊状
に切出した後、短冊状物の切断面に絶縁性無機物を含ん
だペーストを印刷、吹付け又は浸漬して焼成することに
より、上記切断面に絶縁性無機物層を形成する。次にこ
の短冊状物をその長手方向に直交する方向に切断するこ
とにより、チップ状のサーミスタ素体を作製し、このサ
ーミスタ素体の切断面である両端面を含む両端部に導電
性ペーストを塗布し焼成することにより、焼付け電極層
を形成する。更にこの焼付け電極層の表面にめっき層を
形成することにより、両端部に焼付け電極層とめっき層
からなる端子電極を有するチップ型サーミスタを得る。
【0004】このように構成されたチップ型サーミスタ
の製造方法では、スクリーン印刷法やロール転写印刷法
等により薄板材の表面に抵抗値調整用電極を形成したの
で、抵抗値調整用電極を電極ペースト中にサーミスタ素
体を浸漬して行う方法より、その寸法精度は高い。この
結果、高精度の抵抗値調整用電極を形成できるので、抵
抗値調整用電極間の間隔も高寸法精度で形成できる。ま
た上記抵抗値調整用電極はセラミック焼結体、即ち、既
に焼結された薄板材に形成されるため、薄板材の焼成収
縮による寸法精度のばらつきの発生を防止できるように
なっている。
【0005】
【発明が解決しようとする課題】しかし、上記従来のチ
ップ型サーミスタの製造方法では、薄板材の表面にガラ
ス等の絶縁性無機物層を形成した状態で薄板材を短冊状
に切出すため、薄板材及び絶縁性無機物層の熱膨張係数
の違いに起因する熱応力(この熱応力は内部に残留す
る。)により、上記切出し時に薄板材又は絶縁性無機物
層にマイクロクラック等が発生し、チップ型サーミスタ
の機械的強度を十分に得られない不具合があった。この
結果、耐基板曲げ性試験や温度サイクル試験等のチップ
型サーミスタの強度に関する信頼性試験についても十分
な性能が得られない問題点もあった。また、上記従来の
チップ型サーミスタの製造方法では、ガラス層の形成工
程において、このガラス層をシート状態及び短冊状態の
2回に分けて形成する必要があり、またセラミック焼結
シートを短冊状に切出した後この切断面にガラス層を効
率的に形成するためには、多数の短冊状のものをその切
断面が同一方向に向くように整列させる必要があり、製
造コストを押上げる問題もあった。更に、上記従来のチ
ップ型サーミスタの製造方法では、短冊状物を切断して
チップ状のサーミスタ素体を作製するときに、製造上多
数個の短冊状物を並べかつ抵抗値調整用電極の位置を合
わせて切断する必要があるが、作製されるサーミスタ素
体の寸法が小さいと上記位置合わせが難しく、完成した
チップ型サーミスタの抵抗値にばらつきが発生するおそ
れがあった。
【0006】本発明の目的は、マイクロクラック等の発
生を防止することにより十分な機械的強度を得ることが
でき、安価にかつ大量に生産でき、更に抵抗値のばらつ
きを抑えることによりサーミスタ本来の機能精度を向上
できるチップ型サーミスタの製造方法を提供することに
ある。
【0007】
【課題を解決するための手段】請求項1に係る発明は、
図1及び図7に示すように、セラミック焼結体よりなる
薄板材16の表面に所定の間隔をあけて互いに平行に多
数の抵抗値調整用電極15を形成する工程と、薄板材1
6に抵抗値調整用電極15の長手方向に所定の間隔をあ
けかつ抵抗値調整用電極15の長手方向に直交する方向
に延びる多数の長孔17又は深溝を形成することにより
長孔17間又は深溝間に多数の角柱部18を形成する工
程と、薄板材16のうち少なくとも多数の角柱部18の
全側面に絶縁性無機物層13を形成する工程と、絶縁性
無機物層13が形成された角柱部18を各抵抗値調整用
電極15の幅方向の中央に沿ってそれぞれ切断すること
により両端に抵抗値調整用電極15がそれぞれ露出する
サーミスタ素体12を形成する工程と、サーミスタ素体
12の両端面及び一対の抵抗値調整用電極15,15の
一端面を含むサーミスタ素体15の両端部に焼付け電極
層19,19を形成する工程と、焼付け電極層19,1
9の表面にめっき層20,20を形成して焼付け電極層
19,19とめっき層20,20からなる端子電極1
4,14を形成する工程とを含むチップ型サーミスタの
製造方法である。このチップ型サーミスタの製造方法で
は、絶縁性無機物層13の形成後の角柱部18の切断は
サーミスタ素体12の端面を形成する切断のみであるた
め、サーミスタ素体12又は絶縁性無機物層13にマイ
クロクラック等が発生することはない。また多数の角柱
部18をそれぞれ整列するという作業を要さずに、上記
角柱部18への絶縁性無機物層13の形成が1回の工程
で済むので、サーミスタ11を安価で大量に生産でき
る。更に角柱部18をチップ状に切断するときに、既に
多数の角柱部18及びこれらの表面に形成された抵抗値
調整用電極15が整列した状態にあるので、角柱部18
を切断して得られたチップ状のサーミスタ素体12は寸
法が均一になるとともに、各サーミスタ素体12の表面
の抵抗値調整用電極15,15の位置精度も均一にな
る。
【0008】請求項2に係る発明は、図1、図2及び図
7に示すように、セラミック焼結体よりなる薄板材16
の表面に所定の間隔をあけて互いに平行に多数の抵抗値
調整用電極15を形成する工程と、薄板材16に抵抗値
調整用電極15の長手方向に所定の間隔をあけかつ抵抗
値調整用電極15の長手方向に直交する方向に延びる多
数の長孔17又は深溝を形成することにより長孔17間
又は深溝間に多数の角柱部18を形成する工程と、多数
の角柱部18のコーナ部18aを丸み付けする工程と、
薄板材16のうち少なくとも多数の角柱部18の全側面
に絶縁性無機物層13を形成する工程と、絶縁性無機物
層13が形成された角柱部18を各抵抗値調整用電極1
5の幅方向の中央に沿ってそれぞれ切断することにより
両端に抵抗値調整用電極15がそれぞれ露出するサーミ
スタ素体12を形成する工程と、サーミスタ素体12の
両端面及び一対の抵抗値調整用電極15,15の一端面
を含むサーミスタ素体15の両端部に焼付け電極層1
9,19を形成する工程と、焼付け電極層19,19の
表面にめっき層20,20を形成して焼付け電極層1
9,19とめっき層20,20からなる端子電極14,
14を形成する工程とを含むチップ型サーミスタの製造
方法である。このチップ型サーミスタの製造方法では、
薄板材16の角柱部18のコーナ部18aが丸み付けさ
れているため、角柱部18の全側面に形成された絶縁性
無機物層13のうち上記コーナ部18aを被覆する部分
に応力集中が発生せず、サーミスタ11の機械的強度を
更に向上できる。
【0009】請求項3に係る発明は、請求項1又は2に
係る発明であって、図9に示すように、絶縁性無機物粉
末を含む懸濁液62に薄板材56を陽極とし対向電極6
3,63を陰極として浸漬し、薄板材56と対向電極6
3,63とに所定の電圧を印加して薄板材56の少なく
とも多数の角柱部58の全側面に絶縁性無機物粉末を付
着させて焼付け、少なくとも多数の角柱部58の全側面
に絶縁性無機物層を形成すことを特徴とする。このチッ
プ型サーミスタの製造方法では、薄板材56の多数の角
柱部58に均一にかつ同時に絶縁性無機物層を形成でき
る。
【0010】
【発明の実施の形態】次に本発明の第1の実施の形態を
図面に基づいて詳しく説明する。図1〜図7に示す本発
明のチップ型サーミスタ11は次の方法により製造され
る。 (ア) セラミック焼結体からなる薄板材16の作製 先ずMn,Fe,Co,Ni,Cu,Al等の金属の酸
化物粉末を1種又は2種以上、金属原子比が所定の割合
になるようにそれぞれ秤量し、ボールミル等により5〜
10時間混合して、脱水し乾燥する。次いでこの混合物
を大気圧下500〜1000℃で5〜10時間仮焼き
し、再びボールミル等で粉砕して、脱水し乾燥する。次
にこの粉砕物に有機系結合材等を加え、スプレードライ
ヤ等を用いて上記粉砕物の粒径が30〜200μm程度
になるように造粒し、油圧プレス等により直方体に圧縮
成形する。更にこの成型物を大気圧下1000〜130
0℃で5〜10時間焼成して、所定の寸法のセラミック
焼結ブロックを作製し、このブロックをバンドソー等を
用いて所定の厚さに切断することにより、薄板材16を
作製する(図1(a))。
【0011】(イ) 薄板材16の表面への抵抗値調整用電
極15の形成 上記薄板材16の両面に幅0.1〜2.5mmの帯状の
導電性ペーストを幅方向に0.1〜3mmの間隔をあけ
て印刷し乾燥する。。このとき薄板材16の両面の導電
性ペーストが薄板材16を挟んで互いに対向するように
印刷する。この薄板材16を大気圧下700〜850℃
で保持し、厚さ5〜20μmの多数列の抵抗値調整用電
極15を薄板材16の両面に形成する(図1(a))。
なお、導電性ペーストとしてはAgペーストやAg−P
dペースト等が用いられ、この導電性ペーストは薄板材
の両面ではなく片面に印刷してもよい。またAu等のレ
ジネートペーストを用いて0.1〜1μmの薄膜電極を
形成してもよい。 (ウ) 薄板材16への長孔17の形成 上記薄板材16に抵抗値調整用電極15の長手方向に所
定の間隔をあけかつ抵抗値調整用電極15の長手方向に
直交する方向に延びる多数の長孔17をダイシングマシ
ン等を用いて形成することにより、上記多数の長孔17
間に多数の角柱部18を形成する(図1(b)及び図2
(a))。長孔17の幅及び角柱部18の幅はそれぞれ
0.05〜0.5mm及び0.4〜1.6mmに形成さ
れることが好ましい。また角柱部18のコーナ部18a
には微粒のアルミナ粉等を吹き付けるブラスト処理を行
った後、上記コーナ部18aを研磨することにより、コ
ーナ部18aに曲率半径が0.01〜0.1mmの丸み
付けが施される(図2(b))。
【0012】(エ) 角柱部18の全側面への絶縁性無機物
層13の形成 上記薄板材16の角柱部18の全側面に、ガラス粉末等
の絶縁性無機物粉末を含み所定の粘度を有するペースト
を吹付けた後に乾燥する。この薄板材16を大気圧下5
00〜1000℃に1〜20分間保持し、角柱部18の
全側面に厚さ2〜50μmの絶縁性無機物層13を形成
する(図1(c)、図3及び図4)。なお、上記ペース
トの吹付けは角柱部のみではなく、薄板材全体に吹付け
てもよい。 (オ) 絶縁性無機物層13を形成した薄板材16の切断 全側面に絶縁性無機物層13が形成された多数の角柱部
18を、各抵抗値調整用電極15の幅方向の中央に沿っ
て角柱部18の長手方向に直交する方向、即ち図4の実
線矢印の方向に、ダイシングマシン等を用いてチップ状
に切断する(図1(d)及び図5)。この切断により、
全側面が絶縁性無機物層13にて被覆されかつ両端に抵
抗値調整用電極15がそれぞれ露出するサーミスタ素体
12が得られる。このサーミスタ素体12の長さは0.
5〜5mmの範囲に形成されることが好ましい。
【0013】(カ) サーミスタ素体12の両端部への端子
電極14,14の形成 先ず上記チップ状のサーミスタ素体12の両端面及び一
対の抵抗値調整用電極15,15の一端面を含むサーミ
スタ素体12の両端部に貴金属粉末と無機結合材を含む
導電性ペーストを塗布して焼成することにより、焼付け
電極層19,19を形成する。次に焼付け電極層19,
19を下地電極層としてこの表面にめっき層20,20
を形成して、焼付け電極層19,19とめっき層20,
20からなる端子電極14,14を有するチップ型サー
ミスタ11を得る(図1(e)、図6及び図7)。
【0014】図8及び図9は本発明の第2の実施の形態
を示す。この実施の形態では、薄板材56に抵抗値調整
用電極55の長手方向に所定の間隔をあけかつ抵抗値調
整用電極55の長手方向に直交する方向に延びる多数の
深溝57を形成することにより、多数の深溝57間に多
数の角柱部58を形成し、多数の角柱部58の全側面に
絶縁性無機物層を電着装置61を用いて形成する。電着
装置61は図9に詳しく示すように、ガラス粉末等の絶
縁性無機物粉末を所定の割合で含む懸濁液62が貯留さ
れた容器と、この懸濁液62に浸漬された薄板材56と
所定の間隔をあけて浸漬される対向電極63,63と、
薄板材56を陽極とし対向電極63,63を陰極として
両者に所定の電圧を印加する電源64とを有する。上記
電着装置61を用いて全側面に絶縁性無機物粉末が電着
された薄板材56を大気圧下500〜1000℃に1〜
20分間保つことにより、厚さ2〜50μmの絶縁性無
機物層を形成する。上記以外の製造方法は第1の実施の
形態のチップ型サーミスタの製造方法と略同様であるの
で、繰返しの説明を省略する。
【0015】
【実施例】次に本発明の実施例を比較例とともに詳しく
説明する。 <実施例1>図1〜図7に示すように、次の方法で製造
されたチップ型サーミスタを実施例1とした。先ず炭酸
マンガン、炭酸ニッケル、炭酸コバルトを出発原料と
し、これらを金属原子比が所定の割合になるようにそれ
ぞれ秤量し、ボールミルで16時間均一に混合して、脱
水し乾燥した。この混合物を大気圧下900℃で2時間
仮焼きし、再びボールミルで粉砕して、脱水し乾燥し
た。この粉砕物に有機系結合材を加え、スプレードライ
ヤにより粉砕物の粒径が60μm程度になるように造粒
し、油圧プレスにより直方体に圧縮成形した。この成型
物を大気圧下1200℃で4時間焼成し、縦、横及び厚
さがそれぞれ35mm,50mm及び10mmのセラミ
ック焼結ブロックを作製し、このブロックをバンドソー
で切断し、縦、横及び厚さが35mm,50mm及び
0.65mmの薄板材16を作製した(図1(a))。
【0016】次いでこの薄板材16の両面に幅0.6m
mの帯状のAgペーストを幅方向に0.9mmの間隔を
あけて印刷し乾燥した。このとき薄板材16の両面のA
g性ペーストが薄板材16を挟んで互いに対向するよう
に印刷した。この薄板材16を大気圧下820℃で保持
し、厚さ約10μmの多数列の抵抗値調整用電極15を
薄板材16の両面に形成した(図1(a))。上記薄板
材16に抵抗値調整用電極15の長手方向に直交する方
向に延びる幅0.1mmの多数の長孔17を幅0.65
mmの間隔をあけてダイシングマシンにより形成するこ
とにより、上記多数の長孔17間に幅0.65mmの多
数の角柱部18を形成した(図1(b)及び図2
(a))。この角柱部18のコーナ部18aに微粒のア
ルミナ粉を吹付けるブラスト処理を行った後、上記角柱
部18のコーナ部18aを研磨し、コーナ部18aに曲
率半径0.05mmの丸み付けを施した(図2
(b))。
【0017】次に上記薄板材16の角柱部18の全側面
に、ガラス粉末を含み所定の粘度を有するペーストを吹
付けた後に乾燥した。この薄板材16を大気圧下850
℃で約10分間保持することにより、角柱部18の全側
面に厚さ約20μmのガラス層13を形成した(図1
(c)、図3及び図4)。このガラス層13が形成され
た角柱部18を、各抵抗値調整用電極15の幅方向の中
央に沿って角柱部18の長手方向に直交する方向に、ダ
イシングマシンを用いてチップ状に切断し、長さ1.5
mmのチップ状のサーミスタ素体を作製した(図1
(d)及び図5)。このサーミスタ素体の両端には抵抗
値調整用電極15,15の一端面がそれぞれ露出した。
【0018】更にサーミスタ素体12の両端面及び一対
の抵抗値調整用電極15,15の一端面を含むサーミス
タ素体12の両端部にAgペーストをディッピング法に
より塗布した後、大気圧下820℃に10分間保持する
ことにより、サーミスタ素体12の両端部に焼付け電極
層19,19を形成した。上記焼付け電極層19,19
の表面にめっき層20,20を形成した(図6及び図
7)。めっき層20,20は上記焼付け電極層19,1
9の表面に電解バレル法により形成された厚さ2〜5μ
mのNiめっき層20a,20aと、Niめっき層20
a,20aの表面に形成された厚さ3〜7μmのはんだ
めっき層20b,20bとを有する。このようにして図
1(e)、図6及び図7に示すチップ型サーミスタ11
を得た。
【0019】<実施例2>図8及び図9に示すように、
次の方法で製造されたチップ型サーミスタを実施例2と
した。実施例1と同様にして薄板材56を作製し、この
薄板材56にダイシングマシンにより幅0.1mmの深
溝57を幅0.65mmの間隔をあけて多数形成するこ
とにより、上記多数の深溝57間に幅0.65mmの多
数の角柱部58を形成した(図8)。この薄板材56の
うち深溝57が形成されていない部分を金属板65,6
5で挟み、角柱部58を懸濁液62に浸漬した(図
9)。この懸濁液62はイソプロピルアルコールに水を
5体積%転化した混合溶液を溶媒とし、この溶媒1リッ
トルに対して0.5gのガラス粉末(日本電気硝子
(株)製のGA44)を添加して調整した。また上記懸
濁液62には薄板材56の両面からそれぞれ所定の間隔
をあけて薄板材56を挟むように一対の対向電極63,
63を浸漬した。薄板材56を陽極とし、一対の対向電
極63,63を陰極として、両者間に直流600Vを1
0分間印加して薄板材56の角柱部58の全側面にガラ
ス粉末を電着した。このガラス粉末が電着された薄板材
56を大気圧下850℃に約10分間保持して、角柱部
58の全側面に厚さ約30μmのガラス層を形成した。
上記以外は第1の実施の形態と同一の方法で製造してチ
ップ型サーミスタを得た。
【0020】<比較例1>図示しないが次の方法により
製造したチップ型サーミスタを比較例1とした。先ず厚
さ0.65mmのセラミック焼結体よりなる薄板材の両
面に上記実施例1と同様にして抵抗値調整用電極を形成
し、この薄板材の両面にガラスを含んだペーストを印刷
した後焼成することにより、ガラス層を形成した。この
両面がガラス層により被覆された薄板材を上記抵抗値調
整用電極の長手方向と直交する方向に幅0.65mmの
短冊状に切出した後、この短冊状物の切断面にガラスを
含んだペーストを印刷して焼成することにより、上記切
断面にガラス層を形成した。次にこの短冊状物をその長
手方向に直交する方向に切断することにより、長さ1.
5mmのチップ状のサーミスタ素体を作製した。更にこ
のサーミスタ素体の両端部に上記実施例1と同様にして
端子電極を形成することにより、チップ型サーミスタを
得た。
【0021】<比較試験及び評価>上記実施例1及び比
較例1のチップ型サーミスタについて、抗折強度試験及
び耐基板曲げ性試験を行った。その結果を表1に示す。
【0022】
【表1】
【0023】表1から明らかなように、本発明に係る方
法により製造されたチップ型サーミスタは、従来の方法
により製造されたチップ型サーミスタより、抗折強度及
び耐基板曲げ性が向上していることが判った。
【0024】
【発明の効果】以上述べたように、本発明によれば、表
面に多数の抵抗値調整用電極が形成された薄板材に上記
電極に直交する方向に多数の長孔又は深溝を形成し、長
孔間又は深溝間に形成された多数の角柱部の全側面に絶
縁性無機物層を形成し、この角柱部を各抵抗値調整用電
極の幅方向の中央に沿ってそれぞれ切断することにより
両端に抵抗値調整用電極がそれぞれ露出するサーミスタ
素体を形成し、更にサーミスタ素体の両端面及び一対の
抵抗値調整用電極の一端面を含むサーミスタ素体の両端
部に焼付け電極層及びめっき層を形成したので、絶縁性
無機物層の形成後の角柱部の切断はサーミスタ素体の端
面を形成する切断のみであるため、サーミスタ素体又は
絶縁性無機物層にマイクロクラック等が発生することは
ない。またガラス層を2回に分けて形成し、かつ多数の
短冊状物をその切断面が同一方向に向くように整列させ
る必要がある従来のチップ型サーミスタの製造方法と比
較して、本発明のチップ型サーミスタの製造方法では、
多数の角柱部をそれぞれ整列するという作業を要さず
に、上記角柱部への絶縁性無機物層の形成が1回で済む
ので、サーミスタを安価で大量に生産できる。
【0025】また、多数の短冊状物を並べて切断すると
きに、切断されて得られるサーミスタ素体の寸法が小さ
いと、各抵抗値調整用電極の位置合わせ作業が難しく、
完成したサーミスタの抵抗値にばらつきが発生する従来
のチップ型サーミスタの製造方法と比較して、本発明の
チップ型サーミスタの製造方法では、角柱部をチップ状
に切断するときに、既に多数の角柱部及びこれらの表面
に形成された抵抗値調整用電極が整列した状態にあるの
で、角柱部を切断して得られたチップ状のサーミスタ素
体は寸法が均一になるとともに、各サーミスタ素体の表
面の抵抗値調整用電極の位置精度も均一になる。また上
記製造方法のうち、薄板材に多数の長孔又は深溝を形成
することにより長孔間又は深溝間に多数の角柱部を形成
する工程と、これらの角柱部の全側面に絶縁性無機物層
を形成する工程との間に、多数の角柱部のコーナ部を丸
み付けする工程を加えれば、角柱部の全側面に形成され
た絶縁性無機物層のうち上記コーナ部を被覆する部分に
応力集中が発生せず、サーミスタの機械的強度を更に向
上できる。更に、絶縁性無機物粉末を含む懸濁液に薄板
材を陽極とし対向電極を陰極として浸漬し、薄板材と対
向電極とに所定の電圧を印加して薄板材の少なくとも多
数の角柱部の全側面に絶縁性無機物粉末を付着させて焼
付け、少なくとも多数の角柱部の全側面に絶縁性無機物
層を形成すれば、薄板材の多数の角柱部に均一にかつ同
時に絶縁性無機物層を形成できる。この結果、サーミス
タの製造コストを低減できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態のチップ型サーミスタの
製造工程を説明する図。
【図2】角柱部のコーナ部を丸み付けする前の状態と後
の状態を示す図1(b)のA−A線断面図。
【図3】図1(c)のB−B線断面図。
【図4】図1(c)のC−C線断面図。
【図5】図1(d)のD−D線断面図。
【図6】そのサーミスタの要部判断斜視図。
【図7】図6のE−E線断面図。
【図8】本発明の第2実施形態の多数の深溝を有する薄
板材の斜視図。
【図9】その薄板材を懸濁液に浸漬して電圧を印加した
状態を示す構成図。
【符号の説明】
11 チップ型サーミスタ 12 サーミスタ素体 13 ガラス層(絶縁性無機物層) 14 端子電極 15,55 抵抗値調整用電極 16,56 薄板材 17 長孔 18,58 角柱部 18a コーナ部 19 焼付け電極 20 めっき層 57 深溝 62 懸濁液 63 対向電極
フロントページの続き (72)発明者 四元 孝二 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱マテリアル株式会社 電子技術研究 所内 (56)参考文献 特開 昭63−177402(JP,A) 特開 平5−283206(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01C 7/02 - 7/22

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 セラミック焼結体よりなる薄板材(16,5
    6)の表面に所定の間隔をあけて互いに平行に多数の抵抗
    値調整用電極(15,55)を形成する工程と、 前記薄板材(16,56)に前記抵抗値調整用電極(15,55)の長
    手方向に所定の間隔をあけかつ前記抵抗値調整用電極(1
    5,55)の長手方向に直交する方向に延びる多数の長孔(1
    7)又は深溝(57)を形成することにより前記長孔(17)間又
    は前記深溝(57)間に多数の角柱部(18,58)を形成する工
    程と、 前記薄板材(16,56)のうち少なくとも前記多数の角柱部
    (18,58)の全側面に絶縁性無機物層(13)を形成する工程
    と、 前記絶縁性無機物層(13)が形成された角柱部(18,58)を
    前記各抵抗値調整用電極(15,55)の幅方向の中央に沿っ
    てそれぞれ切断することにより両端に前記抵抗値調整用
    電極(15,55)がそれぞれ露出するサーミスタ素体(12)を
    形成する工程と、 前記サーミスタ素体(12)の両端面及び前記一対の抵抗値
    調整用電極(15,55)の一端面を含む前記サーミスタ素体
    (12)の両端部に焼付け電極層(19,19)を形成する工程
    と、 前記焼付け電極層(19,19)の表面にめっき層(20,20)を形
    成して前記焼付け電極層(19,19)と前記めっき層(20,20)
    からなる端子電極(14,14)を形成する工程とを含むチッ
    プ型サーミスタの製造方法。
  2. 【請求項2】 セラミック焼結体よりなる薄板材(16,5
    6)の表面に所定の間隔をあけて互いに平行に多数の抵抗
    値調整用電極(15,55)を形成する工程と、 前記薄板材(16,56)に前記抵抗値調整用電極(15,55)の長
    手方向に所定の間隔をあけかつ前記抵抗値調整用電極(1
    5,55)の長手方向に直交する方向に延びる多数の長孔(1
    7)又は深溝(57)を形成することにより前記長孔(17)間又
    は前記深溝(57)間に多数の角柱部(18,58)を形成する工
    程と、 前記多数の角柱部(18,58)のコーナ部(18a)を丸み付けす
    る工程と、 前記薄板材(16,56)のうち少なくとも前記多数の角柱部
    (18,58)の全側面に絶縁性無機物層(13)を形成する工程
    と、 前記絶縁性無機物層(13)が形成された角柱部(18,58)を
    前記各抵抗値調整用電極(15,55)の幅方向の中央に沿っ
    てそれぞれ切断することにより両端に前記抵抗値調整用
    電極(15,55)がそれぞれ露出するサーミスタ素体(12)を
    形成する工程と、 前記サーミスタ素体(12)の両端面及び前記一対の抵抗値
    調整用電極(15,55)の一端面を含む前記サーミスタ素体
    (12)の両端部に焼付け電極層(19,19)を形成する工程
    と、 前記焼付け電極層(19,19)の表面にめっき層(20,20)を形
    成して前記焼付け電極層(19,19)と前記めっき層(20,20)
    からなる端子電極(14,14)を形成する工程とを含むチッ
    プ型サーミスタの製造方法。
  3. 【請求項3】 絶縁性無機物粉末を含む懸濁液(62)に薄
    板材(16,56)を陽極とし対向電極(63,63)を陰極として浸
    漬し、前記薄板材(16,56)と前記対向電極(63,63)とに所
    定の電圧を印加して前記薄板材(16,56)の少なくとも多
    数の角柱部(18,58)の全側面に前記絶縁性無機物粉末を
    付着させて焼付け、少なくとも前記多数の角柱部(18,5
    8)の全側面に絶縁性無機物層(13)を形成する請求項1又
    は2記載のチップ型サーミスタの製造方法。
JP03919696A 1996-02-27 1996-02-27 チップ型サーミスタの製造方法 Expired - Lifetime JP3226014B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03919696A JP3226014B2 (ja) 1996-02-27 1996-02-27 チップ型サーミスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03919696A JP3226014B2 (ja) 1996-02-27 1996-02-27 チップ型サーミスタの製造方法

Publications (2)

Publication Number Publication Date
JPH09232103A JPH09232103A (ja) 1997-09-05
JP3226014B2 true JP3226014B2 (ja) 2001-11-05

Family

ID=12546377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03919696A Expired - Lifetime JP3226014B2 (ja) 1996-02-27 1996-02-27 チップ型サーミスタの製造方法

Country Status (1)

Country Link
JP (1) JP3226014B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302800A1 (de) 2003-01-24 2004-08-12 Epcos Ag Verfahren zur Herstellung eines Bauelements

Also Published As

Publication number Publication date
JPH09232103A (ja) 1997-09-05

Similar Documents

Publication Publication Date Title
JPH0661708A (ja) マイクロ波用非可逆回路素子
JPH10144504A (ja) チップ型サーミスタ及びその製造方法
JP3226014B2 (ja) チップ型サーミスタの製造方法
JP3147134B2 (ja) チップ型サーミスタ及びその製造方法
JPH10116707A (ja) チップ型サーミスタ及びその製造方法
JP3226013B2 (ja) サーミスタの製造方法
JP3284873B2 (ja) チップ型サーミスタの製造方法
CN104576054A (zh) 电子元器件的制造方法
JP3893800B2 (ja) チップ型サーミスタ及びその製造方法
JPH06302406A (ja) チップ型サーミスタ及びその製造方法
JPH1092606A (ja) チップ型サーミスタ及びその製造方法
JP3246258B2 (ja) チップサーミスタの製造方法及びチップサーミスタ
JP3528972B2 (ja) Ntcサーミスタ
JPH06314602A (ja) セラミック電子部品
JP3625053B2 (ja) チップ型サーミスタ及びその製造方法
JP2000082606A (ja) チップ型サーミスタ及びその製造方法
JPS636121B2 (ja)
JPH09266103A (ja) チップ型サーミスタ及びその製造方法
JPH08250307A (ja) チップサーミスタ
JPH09266105A (ja) サーミスタ及びその製造方法
JPH10116708A (ja) チップ型サーミスタ及びその製造方法
JP3148026B2 (ja) サーミスタ及びその製造方法
JPH0982504A (ja) チップ型サーミスタ及びその製造方法
JPH0982505A (ja) チップ型サーミスタ及びその製造方法
JPH06310304A (ja) Ntcサーミスタ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 12

EXPY Cancellation because of completion of term