JPH06310304A - Ntcサーミスタ - Google Patents

Ntcサーミスタ

Info

Publication number
JPH06310304A
JPH06310304A JP12085793A JP12085793A JPH06310304A JP H06310304 A JPH06310304 A JP H06310304A JP 12085793 A JP12085793 A JP 12085793A JP 12085793 A JP12085793 A JP 12085793A JP H06310304 A JPH06310304 A JP H06310304A
Authority
JP
Japan
Prior art keywords
electrodes
ntc thermistor
internal electrodes
electrode
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12085793A
Other languages
English (en)
Other versions
JP3632860B2 (ja
Inventor
Goro Takeuchi
吾郎 武内
Hiroshi Saito
洋 斎藤
Takaya Ishigaki
高哉 石垣
Makoto Numata
真 沼田
Kiyoshi Ito
伊藤  潔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP12085793A priority Critical patent/JP3632860B2/ja
Publication of JPH06310304A publication Critical patent/JPH06310304A/ja
Application granted granted Critical
Publication of JP3632860B2 publication Critical patent/JP3632860B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【目的】セラミック素体の表面結晶状態が外部雰囲気や
熱等の影響を受けて変化しても、外部端子電極間の距離
が変動してても、安定した電気的特性を確保し得るNT
Cサーミスタを提供する。 【構成】内部電極21、31は一端が長さ方向に互いに
間隔を隔てて対向している。中間電極41は内部電極2
1、31から間隔を隔ててセラミック層11内に配置さ
れている。外部端子電極51、61はセラミック基体1
1の長さ方向の両側端面に付着され、内部電極21、3
1が接続されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、負の抵抗温度特性を有
するNTCサーミスタに関する。
【0002】
【従来の技術】従来よりよく知られたNTCサーミスタ
は、セラミック基体の相対する両端部に外部端子電極を
設け、外部端子電極間にあるセラミック基体を利用して
必要な負の抵抗温度特性を得る単板型であった。単板型
のNTCサーミスタは、外部端子電極間のセラミック基
体を利用して必要な負の抵抗温度特性を得るので、外部
端子電極形成工程において、外部端子電極間の距離が変
動した場合、得られる電気特性、例えば抵抗値が変動す
る。また、セラミック基体の表面結晶状態が外部雰囲気
や熱等の影響を受けて変化した場合も、得られる負の抵
抗温度特性が変動する。
【0003】このような問題を解決する技術として、例
えば特開昭62ー137805号公報、特開平4ー13
0702号公報または特開平4ー283902号公報等
に開示された内部電極構造のNTCサーミスタが知られ
ている。
【0004】こられの公知文献に記載されたNTCサー
ミスタは、負の抵抗温度特性を有するセラミック基体の
厚み方向に、単層または複数層からなる内部電極を設
け、内部電極を、長さ方向の相対する両端に設けられた
外部端子電極に導通させてある。内部電極は、幅方向及
び長さ方向の寸法で定まる平面積を有し、長さ方向に間
隔を隔てて配置するか、または、厚み方向に間隔を隔て
て面対向するように配置されていた。
【0005】
【発明が解決しようとする課題】しかし、上記公知文献
に記載された技術においても、内部電極間の距離と、外
部端子電極間の距離の相対比による影響を受けて抵抗値
が変動する。
【0006】そこで、本発明の課題は、セラミック基体
の表面結晶状態が外部雰囲気や熱等の影響を受けて変化
しても、安定した負の抵抗温度特性を確保し得るNTC
サーミスタを提供することである。
【0007】本発明のもう一つの課題は、外部端子電極
間の距離が変動しても、安定した負の抵抗温度特性を確
保し得るNTCサーミスタを提供することである。
【0008】
【課題を解決するための手段】上述した課題解決のた
め、本発明は、セラミック基体と、内部電極と、中間電
極と、外部端子電極とを含むNTCサーミスタであっ
て、前記セラミック基体は、負の抵抗温度特性を示すセ
ラミック層を有しており、前記内部電極は、少なくとも
一対備えられ、前記セラミック基体に厚み方向及び長さ
方向を仮想したとき、それぞれの一端が長さ方向に互い
に間隔を隔てて対向し、それぞれの他端が長さ方向の相
対向する両側端面に導かれており、前記中間電極は、前
記内部電極の間において前記内部電極から間隔を隔てて
前記セラミック層内に配置されており、前記外部端子電
極は、前記セラミック基体の長さ方向の両側端面に付着
され、前記内部電極の前記他端が接続されている。
【0009】
【作用】セラミック基体は所要の負の抵抗温度特性を有
するセラミック層を有しており、少なくとも一対備えら
れる内部電極のそれぞれは、セラミック層内において長
さ方向に互いに間隔を隔てて対向しており、外部端子電
極は内部電極の他端が接続されているから、内部電極間
のセラミック層の有する負の抵抗温度特性が、外部端子
電極を介してそのまま引出される。内部電極間のセラミ
ック層の負の抵抗温度特性はセラミック基体の表面結晶
状態が外部雰囲気や熱等の影響を受けて変化しても変化
しない。このため、セラミック基体の表面結晶状態が外
部雰囲気や熱等の影響を受けて変化しても、安定した負
の抵抗温度特性を確保し得る。
【0010】中間電極は、内部電極の間において内部電
極から間隔を隔ててセラミック層内に配置されているか
ら、中間電極を介して、内部電極間に電界が集中し、長
さ方向の両端に位置する外部端子電極間の電界が緩和さ
れる。このため、外部端子電極間で見た抵抗値が内部電
極及び中間電極の間で見た抵抗値によって支配され、外
部端子電極間の距離の変動に対する抵抗値の変化が小さ
くなり、安定した負の抵抗温度特性が得られる。
【0011】
【実施例】図1は本発明に係るNTCサーミスタの正面
断面図である。1はセラミック基体、21、31は内部
電極、41は中間電極、51、61は外部端子電極であ
る。
【0012】セラミック基体1は、所要の負の抵抗温度
特性を有するセラミック層11を有している。セラミッ
ク層11は負の抵抗温度特性を有するセラミック材料で
構成されている。具体的には、セラミック層11はMn、
Ni、 Co、 Cu、 Al、 Fe、 CrまたはZrの少なくとも2種を含
む化合物であるセラミック材料等である。
【0013】内部電極21、31は、少なくとも一対備
えられる。内部電極21、31のそれぞれは、セラミッ
ク基体1に厚み方向T及び長さ方向Lを仮想したとき、
一端がセラミック層11内において長さ方向Lに互いに
間隔L1を隔てて対向し、それぞれの他端が長さ方向の
相対向する両側端面に導かれている。内部電極21、3
1はAg、 AgーPd、 Pd、 Au、 Pt 等の貴金属またはCu、Ni 等
の卑金属を主成分として形成できる。
【0014】中間電極41は、内部電極21、31の間
において、内部電極21、31から間隔を隔ててセラミ
ック層11内に配置されている。中間電極41は、内部
電極21、31と同様に、Ag、AgーPd、Pd、A
u、Pt等の貴金属またはCu、Ni等の卑金属を主成
分として形成できる。
【0015】外部端子電極51、61は、セラミック基
体1の長さ方向Lの両側端面に互いに独立して付着さ
れ、内部電極21、31の他端が接続されている。外部
端子電極51、61は貴金属、卑金属またはこられの組
合せになる金属により、厚膜、スパッタもしくは蒸着等
による薄膜またはメッキ膜として形成することができ
る。
【0016】図2は図1に示したNTCサーミスタの等
価回路図である。RH1は内部電極21と中間電極41
との間に生じるNTCサーミスタ要素、RH2は中間電
極41と内部電極31との間に生じるNTCサーミスタ
要素である。
【0017】ここで、セラミック基体1は負の抵抗温度
特性を有するセラミック層11を有しており、少なくと
も一対備えられる内部電極21、31のそれぞれは、セ
ラミック層11内において長さ方向Lに互いに間隔L1
を隔てて対向しており、外部端子電極51、61は内部
電極21、31の他端が接続されているから、内部電極
21ー31間のセラミック層11の有する負の抵抗温度
特性が、外部端子電極51、61を介してそのまま引出
される。内部電極21ー31間のセラミック層11の負
の抵抗温度特性はセラミック基体1の表面結晶状態が外
部雰囲気や熱等の影響を受けて変化しても変化しない。
このため、セラミック基体1の表面結晶状態が外部雰囲
気や熱等の影響を受けて変化しても、安定した負の抵抗
温度特性を確保し得る。
【0018】また、中間電極41は、内部電極21、3
1の間において、内部電極21、31から間隔を隔てて
セラミック層11内に配置されているから、中間電極4
1を介して、内部電極21ー31間に電界が集中し、長
さ方向Lの両端に位置する外部端子電極51ー61間の
電界が緩和される。このため、外部端子電極51ー61
間で見た抵抗値が内部電極21、31及び中間電極41
の間で見た抵抗値によって支配され、外部端子電極51
ー61間の距離の変動に対する抵抗値の変化が小さくな
り、安定した負の抵抗温度特性が得られる。
【0019】更に、図1に図示されるように、内部電極
21、31は、それぞれがセラミック層11内の厚み方
向Tのほぼ同一に配置されている。このような構造であ
ると、内部電極21、31を同一工程において、同時に
形成できる。この内部電極21、31の配置に対して、
中間電極41は、内部電極21、31からセラミック基
体1の厚み方向Tに間隔を隔てて配置されている。中間
電極41は間隔L1をほぼ埋めるような長さを有する。
従って、図2のNTCサーミスタ要素RH1、RH2は
セラミック層11の厚み方向に生じる。
【0020】外部端子電極51、61は側端面から長さ
方向Lに延びる端部711、811が内部電極21、3
1よりは外側で終っている。具体的には、端部711と
内部電極21との間に間隔L2が生じ、端部811と内
部電極31との間に間隔L3が生じるようなものであ
る。この構造は、セラミック基体1の表面比抵抗が小さ
いときに、外部端子電極51ー61間の距離変動に伴な
う抵抗値変動を抑制するのに有効である。
【0021】セラミック基体1は、セラミック層11の
厚み方向の両面に他のセラミック層12、13を有する
こともできる。この構造によれば、セラミック層12、
13をセラミック層11の比抵抗値よりも高い材料によ
って形成することが可能であり、それによって、外部端
子電極51ー61間の距離の変動に対する負の抵抗温度
特性の変動をより一層小さくすることができる。
【0022】次に図3〜図11を参照して、本発明に係
るNTCサーミスタの実施例を説明する。これらの図に
おいて、図1と同一の参照符号は同一性ある構成部分を
示している。
【0023】図3の実施例では、内部電極21、31
は、互いに、セラミック層11内の厚み方向Tの異なる
位置に配置されている。この実施例の場合も、図1と同
様の作用効果が得られる。
【0024】図4の実施例では、内部電極21、31が
セラミック層11内の厚み方向Tのほぼ同一位置に配置
され、中間電極41が内部電極21ー31間の間隔L1
内に間隔を隔てて配置されている。この電極構造によれ
ば、中間電極41を内部電極21、31と同一の工程で
同時に形成できる。
【0025】図5の実施例では、中間電極41、42が
複数備えられ、それぞれが互いに間隔を隔てて配置され
ている。中間電極41、42は2つであり、同一高さ位
置において2つに分割されている。この構造によれば、
中間電極41、42と内部電極21、31との間の電界
集中を、中間電極41ー42間の間隔によってコントロ
ールすることができる。
【0026】図6の実施例では、中間電極41の両端が
内部電極21、31の端部と重なり合っている。この構
造により、中間電極41と内部電極21、31との間の
電界集中をコントロールすることができる。
【0027】図7の実施例では、内部電極21、31に
よる電極対と、内部電極22、32による電極対の複数
の電極対が備えられている。これらの電極対(21、3
1)、(22、32)のそれぞれはセラミック基体1の
厚み方向Tに間隔を隔てて配置されている。図8は図7
に示したNTCサーミスタの等価回路図である。RH1
は内部電極21と中間電極41との間に生じるNTCサ
ーミスタ要素、RH2は内部電極22と中間電極41と
の間に生じるNTCサーミスタ要素、RH3は内部電極
31と中間電極41との間に生じるNTCサーミスタ要
素、RH4は内部電極21と中間電極41との間に生じ
るNTCサーミスタ要素をそれぞれ示している。図8か
ら明らかなように、図7に示される構造の場合、内部電
極対数の選択により、外部端子電極51ー61間で見た
合成抵抗値を調整できる。
【0028】図9の実施例では、3つの内部電極対(2
1、31)、(22、32)及び(23、33)を有す
る。各電極対の間には2つの中間電極41、42が備え
られている。
【0029】図10の実施例では、2つの内部電極対
(21、31)、(22、32)を有している。2つの
内部電極対(21、31)、(22、32)の間に中間
電極41、42が備えられている。
【0030】図11の実施例では、2つの内部電極対
(21、31)、(22、32)を有している。内部電
極21、31の間に中間電極41が配置され、内部電極
22、32の間に中間電極42が配置されている。
【0031】本発明に係るNTCサーミスタはシート積
層法によって製造できる。シート積層法によって製造す
る場合、まず、一面上に内部電極の群を形成したグリー
ンシートを用意する。グリーンシートは所定の負の抵抗
温度特性を有するセラミック材料、例えばMn、 Ni、 Co、
Cu、 Al、 Fe、 CrまたはZrの少なくとも2種を含む化合物
であるセラミック材料によって構成される。これらのセ
ラミック材料を用い公知の技術によってグリーンシート
を製造する。具体的には、前述したセラミック材料を湿
式混合等の手段によって均一に混合した後、乾燥させ、
更に適切に選定された焼成条件で仮焼成し、仮焼粉を湿
式粉砕する。粉砕された仮焼粉末にバインダを加えてス
ラリー化する。スラリーをドクターブレード法またはス
クリーン印刷法等の手段によってシート化する。その後
に乾燥させてグリーンシートを得る。
【0032】内部電極はAg、 AgーPd、 Pd、 Au、 Pt 等の貴
金属またはCu、Ni 等の卑金属を主成分とする電極ペース
トを、印刷法等の手段によって、グリーンシートの上に
塗布することによって形成できる。
【0033】同様にして、一面上に中間電極の群を形成
したグリーンシートを用意する。
【0034】これらのグリーンシートを重ね合せ、圧力
を加えて圧着し、乾燥工程等の必要な工程を経た後、切
断し、NTCサーミスタ素子を取出す。切断は、ダイシ
ングソー等を用いて行なうことができる。このようにし
て取出されたNTCサーミスタ素子を焼成し、焼成後に
外部端子電極を付与することにより、目的のNTCサー
ミスタが得られる。
【0035】次に、NTCサーミスタの具体的な製造例
と、得られたNTCサーミスタの特性を示す。出発原料
として、Mn304 , NiO 及びAl2O3 を用い、 Mn/Ni/Al=66.7/28.6/4.7 (mol%) となるように秤量し、湿式混合によって均一に混合した
後、乾燥させ、更に1100℃、2時間の条件で仮焼成
し、仮焼粉を湿式粉砕する。粉砕された仮焼粉末にバイ
ンダを加えてスラリーを得た。スラリーをドクターブレ
ード法によってシート化し、その後に乾燥させてグリー
ンシートを得た。
【0036】次にこのグリーンシート上に、Pdペースト
を印刷し、内部電極及び中間電極用のグリーンシートを
作製した。この電極用グリーンシートと別に用意された
他のグリーンシートとを、目的の電極パターンとなるよ
うに重ね合わせ、400kg/cm2 の圧力を加えて圧着
した。
【0037】次に、乾燥工程を経た後、ダイシングソー
を用いて、2.3×1.43×1.14 mmに切断し、チップ形状に
した。このチップを1300℃、2時間の条件で焼成し
た。焼成済のチップの両端にディップ法によりAgーPd 電
極ペーストを塗布し、850℃で焼付けた。これによ
り、図7に示す構造を有するNTCサーミスタが得られ
る。
【0038】上記のNTCサーミスタを25℃と85℃
のシリコーンオイルバスに浸漬し、直流四端子法を用い
て抵抗値を測定した。比較のため、セラミック基体の相
対する両端部に外部端子電極を設け、外部端子電極間に
あるセラミック基体を利用して必要な負の抵抗温度特性
を得る単板型のNTCサーミスタ(従来品と称する)
を、同一の出発原料及び同一の製造条件の下で、同一の
形状となるように製造し、同一の測定条件で抵抗値を測
定した。測定結果を下に示す。
【0039】 但し、 R25:25℃における抵抗値 個数N=40の平均 B25/85 :25℃と85℃の抵抗値から算出 個数N=
40の平均 B25/85 ={ln(R25)ーln(R85)}/{(1/25+273.15)ー(1/85+27
3.15)} R25・C.V:25℃における抵抗値変動係数 C.V=(σ/個数Nの平均抵抗値)×100(%) 上記試験データから明らかなように、本発明に係るNT
Cサーミスタは従来の単板型NTCサーミスタに比べ
て、抵抗値のバラツキが小さくなった。抵抗値及びB定
数については、材料組成及び内部電極構成を変えること
により目的の特性を確保できる。
【0040】次に、125℃、1000時間の高温放置
試験後における抵抗変化の試験結果を下に示す。
【0041】 但し: △R25={(高温放置後の抵抗値ー初期抵抗値)/初期
抵抗値}×100(%) △B25/85={(高温放置後のB定数値ー初期B定数値)
/初期B定数値}×100(%) 上記試験データから明らかなように、本発明に係るNT
Cサーミスタは従来のNTCサーミスタに比べて高温放
置後の抵抗変化が著しく小さい。
【0042】
【発明の効果】以上述べたように本考案によれば、次の
ような効果を得ることができる。 (a)セラミック基体の表面結晶状態が外部雰囲気や熱
等の影響を受けて変化しても、安定した負の抵抗温度特
性を確保し得るNTCサーミスタを提供することができ
る。 (b)外部端子電極間の距離が変動しても、安定した負
の抵抗温度特性を確保し得るNTCサーミスタを提供す
ることができる。
【図面の簡単な説明】
【図1】本発明に係るNTCサーミスタの正面断面図で
ある。
【図2】図1に示したNTCサーミスタの等価回路図で
ある。
【図3】本発明に係るNTCサーミスタの別の実施例に
おける正面断面図である。
【図4】本発明に係るNTCサーミスタの別の実施例に
おける正面断面図である。
【図5】本発明に係るNTCサーミスタの別の実施例に
おける正面断面図である。
【図6】本発明に係るNTCサーミスタの別の実施例に
おける正面断面図である。
【図7】本発明に係るNTCサーミスタの別の実施例に
おける正面断面図である。
【図8】図7に示したNTCサーミスタの等価回路図で
ある。
【図9】本発明に係るNTCサーミスタの別の実施例に
おける正面断面図である。
【図10】本発明に係るNTCサーミスタの別の実施例
における正面断面図である。
【図11】本発明に係るNTCサーミスタの別の実施例
における正面断面図である。
【符号の説明】
1 セラミック基体 21、22、23 内部電極 31、32、33 内部電極 41、42 中間電極 51、61 外部端子電極
フロントページの続き (72)発明者 沼田 真 東京都中央区日本橋1丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 伊藤 潔 東京都中央区日本橋1丁目13番1号 ティ ーディーケイ株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基体と、内部電極と、中間電
    極と、外部端子電極とを含むNTCサーミスタであっ
    て、 前記セラミック基体は、負の抵抗温度特性を示すセラミ
    ック層を有しており、 前記内部電極は、少なくとも一対備えられ、前記セラミ
    ック基体に厚み方向及び長さ方向を仮想したとき、それ
    ぞれの一端が長さ方向に互いに間隔を隔てて対向し、そ
    れぞれの他端が長さ方向の相対向する両側端面に導かれ
    ており、 前記中間電極は、前記内部電極の間において前記内部電
    極から間隔を隔てて前記セラミック層内に配置されてお
    り、 前記外部端子電極は、前記セラミック基体の長さ方向の
    両側端面に付着され、前記内部電極の前記他端が接続さ
    れているNTCサーミスタ。
  2. 【請求項2】 前記内部電極は、それぞれが前記セラミ
    ック層内の厚み方向のほぼ同一に配置されている請求項
    1に記載のNTCサーミスタ。
  3. 【請求項3】 前記内部電極は、それぞれが前記セラミ
    ック層内の厚み方向の異なる位置に配置されている請求
    項1に記載のNTCサーミスタ。
  4. 【請求項4】 前記内部電極は、複数対備えられ、電極
    対のそれぞれは前記セラミック基体の厚み方向に間隔を
    隔てて配置されている請求項1に記載のNTCサーミス
    タ。
  5. 【請求項5】 前記中間電極は、前記セラミック基体の
    厚み方向に前記内部電極から間隔を隔てて配置されてい
    る請求項1、2、3または4の何れかに記載のNTCサ
    ーミスタ。
  6. 【請求項6】 前記中間電極は、前記セラミック基体の
    長さ方向に前記内部電極から間隔を隔てて配置されてい
    る請求項1、2、3または4の何れかに記載のNTCサ
    ーミスタ。
  7. 【請求項7】 前記中間電極は、複数備えられ、それぞ
    れが互いに間隔を隔てて配置されている請求項1に記載
    のNTCサーミスタ。
  8. 【請求項8】 前記セラミック層は、Mn、 Ni、 Co、 Cu、
    Al、 Fe、 CrまたはZrの少なくとも2種を含む化合物であ
    る請求項1に記載のNTCサーミスタ。
  9. 【請求項9】 前記セラミック基体は、前記セラミック
    層の厚み方向の両面に他のセラミック層を有する請求項
    1に記載のNTCサーミスタ。
  10. 【請求項10】 前記他のセラミック層は、比抵抗値が
    前記内部電極間に位置する前記セラミック層の比抵抗値
    と同等かまたはそれよりも低い値を有している請求項9
    に記載のNTCサーミスタ。
  11. 【請求項11】 前記他のセラミック層は、比抵抗値が
    前記内部電極間に位置する前記セラミック層の比抵抗値
    よりも高い値を有している請求項9に記載のNTCサー
    ミスタ。
JP12085793A 1993-04-23 1993-04-23 Ntcサーミスタ Expired - Fee Related JP3632860B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12085793A JP3632860B2 (ja) 1993-04-23 1993-04-23 Ntcサーミスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12085793A JP3632860B2 (ja) 1993-04-23 1993-04-23 Ntcサーミスタ

Publications (2)

Publication Number Publication Date
JPH06310304A true JPH06310304A (ja) 1994-11-04
JP3632860B2 JP3632860B2 (ja) 2005-03-23

Family

ID=14796672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12085793A Expired - Fee Related JP3632860B2 (ja) 1993-04-23 1993-04-23 Ntcサーミスタ

Country Status (1)

Country Link
JP (1) JP3632860B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030030082A (ko) * 2001-10-08 2003-04-18 삼화콘덴서공업주식회사 적층형 칩ntc서미스터
JP2004507069A (ja) * 1999-07-06 2004-03-04 エプコス アクチエンゲゼルシャフト 低容量多層バリスタ
JP2010258482A (ja) * 2001-12-04 2010-11-11 Epcos Ag 負の温度係数を有する電気デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507069A (ja) * 1999-07-06 2004-03-04 エプコス アクチエンゲゼルシャフト 低容量多層バリスタ
KR20030030082A (ko) * 2001-10-08 2003-04-18 삼화콘덴서공업주식회사 적층형 칩ntc서미스터
JP2010258482A (ja) * 2001-12-04 2010-11-11 Epcos Ag 負の温度係数を有する電気デバイス

Also Published As

Publication number Publication date
JP3632860B2 (ja) 2005-03-23

Similar Documents

Publication Publication Date Title
JPH10312933A (ja) 積層セラミック電子部品
JP3528972B2 (ja) Ntcサーミスタ
JPH06314602A (ja) セラミック電子部品
JPH06310304A (ja) Ntcサーミスタ
JPH06215908A (ja) チップ型サーミスタ及びその製造方法
US6717506B2 (en) Chip-type resistor element
JPS636121B2 (ja)
JP2000124008A (ja) 複合チップサーミスタ電子部品およびその製造方法
JP2840834B2 (ja) Ntcサーミスタ素子
JP3632592B2 (ja) チップサーミスタおよびその製造方法
JP3245933B2 (ja) 抵抗体
JP3708796B2 (ja) 厚膜抵抗器
JP4505925B2 (ja) チップ型サーミスタ素子
JPH0547508A (ja) 積層型半導体磁器及びその製造方法
JP3823512B2 (ja) サーミスタ素子
JPH06260302A (ja) チップ型ptcサーミスタ
JP2001167907A (ja) チップ型サーミスタ及びその製造方法
JP3189419B2 (ja) 抵抗体
JPH11283810A (ja) チップ型サーミスタ及びその製造方法
JP2580628B2 (ja) サーミスタ
JPH0376278A (ja) 積層半導体セラミック素子の製造方法
JP3008575B2 (ja) バリスタ
JPH04261001A (ja) サーミスタおよびその製造方法
JPH01186601A (ja) V↓2o↓3系セラミクス抵抗体素子
JPH05326205A (ja) チップサーミスタ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees