JPH11283810A - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JPH11283810A JPH11283810A JP10086102A JP8610298A JPH11283810A JP H11283810 A JPH11283810 A JP H11283810A JP 10086102 A JP10086102 A JP 10086102A JP 8610298 A JP8610298 A JP 8610298A JP H11283810 A JPH11283810 A JP H11283810A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thermistor
- forming
- insulating substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 高精度、高信頼性で量産性に優れた安価なチ
ップ型サーミスタを提供する。 【解決手段】 サーミスタ膜２を電着法により形成した
チップ型サーミスタ。
ップ型サーミスタを提供する。 【解決手段】 サーミスタ膜２を電着法により形成した
チップ型サーミスタ。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント回路基板
等に実装されるチップ型サーミスタ及びその製造方法に
係り、特に、温度の上昇により抵抗値が減少する負特性
サーミスタであって、機械的強度に優れかつ高精度で高
信頼性のチップ型サーミスタとその製造方法に関する。
等に実装されるチップ型サーミスタ及びその製造方法に
係り、特に、温度の上昇により抵抗値が減少する負特性
サーミスタであって、機械的強度に優れかつ高精度で高
信頼性のチップ型サーミスタとその製造方法に関する。
【０００２】
【従来の技術】従来、チップ型サーミスタのサーミスタ
本体は、次のような方法で製造されている。
本体は、次のような方法で製造されている。
【０００３】 サーミスタ粉体をプレス成形した後焼
成し、切断加工する方法 サーミスタグリーンシートを複数枚積層し、チップ
状に切断し、焼成する方法 サーミスタペーストを厚膜印刷法で絶縁性基板上に
印刷した後焼成する方法 絶縁性基板上にスパッタ成膜する方法
成し、切断加工する方法 サーミスタグリーンシートを複数枚積層し、チップ
状に切断し、焼成する方法 サーミスタペーストを厚膜印刷法で絶縁性基板上に
印刷した後焼成する方法 絶縁性基板上にスパッタ成膜する方法
【０００４】
【発明が解決しようとする課題】チップ型サーミスタの
製造においては、量産性に優れること、製造コストが安
価であること、製造されたチップ型サーミスタが高精度
で信頼性に優れることなどが要求されるが、従来におい
ては、このような要求特性を全て満たす方法が提供され
ていない。
製造においては、量産性に優れること、製造コストが安
価であること、製造されたチップ型サーミスタが高精度
で信頼性に優れることなどが要求されるが、従来におい
ては、このような要求特性を全て満たす方法が提供され
ていない。
【０００５】即ち、例えば、のブロック焼結法では、
得られるチップ型サーミスタの精度や信頼性には優れる
が、量産性が十分とは言えず、製造コストも高くつく。
また、のシート積層法では、量産性に優れ、製造コス
トが安価である反面、得られるチップ型サーミスタの精
度や信頼性に若干難がある。また、の厚膜印刷法で
は、量産性に優れ、製造コストも比較的安価ではある
が、得られるチップ型サーミスタの精度や信頼性の面で
若干問題がある。更にのスパッタ成膜法では、量産
性、製造コスト、得られるチップ型サーミスタの精度等
において、満足する結果が得られていない。
得られるチップ型サーミスタの精度や信頼性には優れる
が、量産性が十分とは言えず、製造コストも高くつく。
また、のシート積層法では、量産性に優れ、製造コス
トが安価である反面、得られるチップ型サーミスタの精
度や信頼性に若干難がある。また、の厚膜印刷法で
は、量産性に優れ、製造コストも比較的安価ではある
が、得られるチップ型サーミスタの精度や信頼性の面で
若干問題がある。更にのスパッタ成膜法では、量産
性、製造コスト、得られるチップ型サーミスタの精度等
において、満足する結果が得られていない。
【０００６】本発明は上記従来の問題点を解決し、量産
性に優れ、安価に製造することができ、高精度かつ高信
頼性のチップ型サーミスタ及びその製造方法を提供する
ことを目的とする。
性に優れ、安価に製造することができ、高精度かつ高信
頼性のチップ型サーミスタ及びその製造方法を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明のチップ型サーミ
スタは、電着法によりサーミスタ膜が形成されてなるこ
とを特徴とする。
スタは、電着法によりサーミスタ膜が形成されてなるこ
とを特徴とする。
【０００８】電着法によれば、均一かつ緻密なサーミス
タ膜を容易かつ効率的に、しかもその膜厚制御の容易性
により所望の膜厚となるように精度良く形成することが
できる。
タ膜を容易かつ効率的に、しかもその膜厚制御の容易性
により所望の膜厚となるように精度良く形成することが
できる。
【０００９】従って、本発明によれば高精度、高信頼性
で量産性に優れた安価なチップ型サーミスタが提供され
る。
で量産性に優れた安価なチップ型サーミスタが提供され
る。
【００１０】本発明のチップ型サーミスタは、例えば、
絶縁性基板と、該絶縁性基板上に形成された下部電極及
び上部電極と、該下部電極及び上部電極間に形成された
サーミスタ膜とを備えてなる。
絶縁性基板と、該絶縁性基板上に形成された下部電極及
び上部電極と、該下部電極及び上部電極間に形成された
サーミスタ膜とを備えてなる。
【００１１】このチップ型サーミスタは、絶縁性基板上
に印刷法により所定のパターンで下部電極を形成する第
１の工程と、サーミスタ膜形成予定部以外の該下部電極
上に絶縁性被膜を形成する第２の工程と、電着法により
下部電極の表出面上にサーミスタ粉体の電着膜を形成
し、該電着膜を焼成してサーミスタ膜を形成する第３の
工程と、印刷法により所定のパターンで上部電極を形成
する第４の工程と、保護膜を形成する第５の工程と、絶
縁性基板をチップ状に切断する第６の工程とを有するチ
ップ型サーミスタの製造方法により製造することができ
る。
に印刷法により所定のパターンで下部電極を形成する第
１の工程と、サーミスタ膜形成予定部以外の該下部電極
上に絶縁性被膜を形成する第２の工程と、電着法により
下部電極の表出面上にサーミスタ粉体の電着膜を形成
し、該電着膜を焼成してサーミスタ膜を形成する第３の
工程と、印刷法により所定のパターンで上部電極を形成
する第４の工程と、保護膜を形成する第５の工程と、絶
縁性基板をチップ状に切断する第６の工程とを有するチ
ップ型サーミスタの製造方法により製造することができ
る。
【００１２】本発明のチップ型サーミスタはまた、絶縁
性基板と、該絶縁性基板上に形成された１対の電極と、
該１対の電極にまたがって設けられたサーミスタ膜とを
備えてなる。
性基板と、該絶縁性基板上に形成された１対の電極と、
該１対の電極にまたがって設けられたサーミスタ膜とを
備えてなる。
【００１３】このようなチップ型サーミスタは、絶縁性
基板上に印刷法により所定のパターンで１対の電極を形
成する第１の工程と、サーミスタ膜形成予定部以外の該
電極上に絶縁性被膜を形成する第２の工程と、絶縁性基
板上のサーミスタ膜形成予定部に、焼成により焼失する
導電性膜又は焼成によりサーミスタ膜と反応して絶縁性
となる導電性膜を形成する第３の工程と、電着法により
下部電極の表出面及び導電性膜上にサーミスタ粉体の電
着膜を形成し、該電着膜を焼成してサーミスタ膜を形成
する第４の工程と、保護膜を形成する第５の工程と、絶
縁性基板をチップ状に切断する第６の工程とを有するチ
ップ型サーミスタの製造方法により製造することができ
る。
基板上に印刷法により所定のパターンで１対の電極を形
成する第１の工程と、サーミスタ膜形成予定部以外の該
電極上に絶縁性被膜を形成する第２の工程と、絶縁性基
板上のサーミスタ膜形成予定部に、焼成により焼失する
導電性膜又は焼成によりサーミスタ膜と反応して絶縁性
となる導電性膜を形成する第３の工程と、電着法により
下部電極の表出面及び導電性膜上にサーミスタ粉体の電
着膜を形成し、該電着膜を焼成してサーミスタ膜を形成
する第４の工程と、保護膜を形成する第５の工程と、絶
縁性基板をチップ状に切断する第６の工程とを有するチ
ップ型サーミスタの製造方法により製造することができ
る。
【００１４】
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００１５】図１（ａ），（ｂ）は本発明のチップ型サ
ーミスタの実施の形態を示す断面図、図２（ａ），
（ｂ）は、本発明のチップ型サーミスタの電極形成例を
示す平面図、図３（ａ）〜（ｄ）は本発明のチップ型サ
ーミスタの製造方法を示す平面図である。
ーミスタの実施の形態を示す断面図、図２（ａ），
（ｂ）は、本発明のチップ型サーミスタの電極形成例を
示す平面図、図３（ａ）〜（ｄ）は本発明のチップ型サ
ーミスタの製造方法を示す平面図である。
【００１６】図１（ａ）のチップ型サーミスタは、アル
ミナ等の絶縁性基板１上に、サーミスタ膜２を介して下
部電極３及び上部電極４を形成し、その上に保護膜５を
形成して両端面に端子電極６Ａ，６Ｂを形成したもので
ある。なお、７は絶縁性被膜である。
ミナ等の絶縁性基板１上に、サーミスタ膜２を介して下
部電極３及び上部電極４を形成し、その上に保護膜５を
形成して両端面に端子電極６Ａ，６Ｂを形成したもので
ある。なお、７は絶縁性被膜である。
【００１７】図１（ｂ）のチップ型サーミスタは、アル
ミナ等の絶縁性基板１上に１対の電極８Ａ，８Ｂを形成
し、この電極８Ａ、８Ｂにまたがるようにサーミスタ膜
２を形成し、その上に保護膜５を形成して両端面に端子
電極６Ａ，６Ｂを形成したものである。このチップ型サ
ーミスタにおいて、１対の端子電極８Ａ，８Ｂとして
は、図２（ａ）に示す対向電極８ａ，８ｂや、図２
（ｂ）に示す櫛形電極８ｃ，８ｄなどを採用することが
できる。
ミナ等の絶縁性基板１上に１対の電極８Ａ，８Ｂを形成
し、この電極８Ａ、８Ｂにまたがるようにサーミスタ膜
２を形成し、その上に保護膜５を形成して両端面に端子
電極６Ａ，６Ｂを形成したものである。このチップ型サ
ーミスタにおいて、１対の端子電極８Ａ，８Ｂとして
は、図２（ａ）に示す対向電極８ａ，８ｂや、図２
（ｂ）に示す櫛形電極８ｃ，８ｄなどを採用することが
できる。
【００１８】次に、図３を参照して本発明のチップ型サ
ーミスタの製造方法を説明する。なお、図３（ａ）〜
（ｄ）において、破線は、切断予定線を示す。
ーミスタの製造方法を説明する。なお、図３（ａ）〜
（ｄ）において、破線は、切断予定線を示す。
【００１９】まず、板状の絶縁性基板１１を準備し、こ
の絶縁性基板１１の一方の板面に導電性ペーストを所定
のパターンでスクリーン印刷して焼成することにより、
下部電極１２を形成する（図３（ａ））。
の絶縁性基板１１の一方の板面に導電性ペーストを所定
のパターンでスクリーン印刷して焼成することにより、
下部電極１２を形成する（図３（ａ））。
【００２０】次に、この下部電極１２上のサーミスタ膜
形成予定部以外を絶縁性被膜１３で被覆し、サーミスタ
膜形成予定部を表出させる（図３（ｂ））。一般に、こ
の絶縁性被膜１３はガラスペーストの印刷、焼成により
形成される。
形成予定部以外を絶縁性被膜１３で被覆し、サーミスタ
膜形成予定部を表出させる（図３（ｂ））。一般に、こ
の絶縁性被膜１３はガラスペーストの印刷、焼成により
形成される。
【００２１】そして、この状態で電着を行う。即ち、下
部電極１２及び絶縁性被膜１３を形成した絶縁性基板１
１を電着液中に浸漬し、サーミスタ膜形成面側に対向電
極を対面させ、絶縁性基板１１の下部電極１２と対向電
極との間に直流電圧を印加して（下部電極側がマイナ
ス、対向電極がプラス）、下部電極１２の絶縁性被膜１
３で覆われていない表出面に電着膜を形成する。
部電極１２及び絶縁性被膜１３を形成した絶縁性基板１
１を電着液中に浸漬し、サーミスタ膜形成面側に対向電
極を対面させ、絶縁性基板１１の下部電極１２と対向電
極との間に直流電圧を印加して（下部電極側がマイナ
ス、対向電極がプラス）、下部電極１２の絶縁性被膜１
３で覆われていない表出面に電着膜を形成する。
【００２２】ここで、電着液としては、Ｍｎ，Ｎｉ，Ｃ
ｏ，Ｆｅ、Ｃｕ等の遷移金属からなる酸化物サーミスタ
粉体を５〜２０ｇ／Ｌの濃度で、アセトン、イソプロピ
ルアルコール等の分散媒に分散させた懸濁液が用いられ
る。なお、この分散媒には、電解質としてヨウ素等を１
〜５重量％、水を１〜５重量％添加する。また、サーミ
スタ粉体の粒径は５μｍ以下、特に０．５〜１．０μｍ
が好ましい。
ｏ，Ｆｅ、Ｃｕ等の遷移金属からなる酸化物サーミスタ
粉体を５〜２０ｇ／Ｌの濃度で、アセトン、イソプロピ
ルアルコール等の分散媒に分散させた懸濁液が用いられ
る。なお、この分散媒には、電解質としてヨウ素等を１
〜５重量％、水を１〜５重量％添加する。また、サーミ
スタ粉体の粒径は５μｍ以下、特に０．５〜１．０μｍ
が好ましい。
【００２３】また、印加する電流電圧は、１００〜６０
０Ｖ程度が好ましく、電着時間は、形成するサーミスタ
膜の膜厚にもよるが、通常３０〜６０秒程度である。
０Ｖ程度が好ましく、電着時間は、形成するサーミスタ
膜の膜厚にもよるが、通常３０〜６０秒程度である。
【００２４】電着により電着膜を所定の厚さに形成した
後は、絶縁性基板１１を電着液から引き上げ、９００〜
１２００℃で５〜２０時間程度焼成してサーミスタ膜１
４を形成する（図３（ｃ））。
後は、絶縁性基板１１を電着液から引き上げ、９００〜
１２００℃で５〜２０時間程度焼成してサーミスタ膜１
４を形成する（図３（ｃ））。
【００２５】その後、下部電極と同様の方法で上部電極
１５を所定のパターンで形成し（図３（ｄ））、更に絶
縁性の保護膜を形成した後、チップ状に切断加工し（図
３の破線の位置）、端子電極を形成してチップ型サーミ
スタとする。
１５を所定のパターンで形成し（図３（ｄ））、更に絶
縁性の保護膜を形成した後、チップ状に切断加工し（図
３の破線の位置）、端子電極を形成してチップ型サーミ
スタとする。
【００２６】この絶縁性の保護膜も通常の場合、ガラス
ペーストの印刷、焼成により形成されるが、絶縁性の樹
脂材料で形成しても良い。絶縁性樹脂材料で保護膜を形
成した場合は、端子電極も導電性樹脂材料で形成するの
が好ましい。
ペーストの印刷、焼成により形成されるが、絶縁性の樹
脂材料で形成しても良い。絶縁性樹脂材料で保護膜を形
成した場合は、端子電極も導電性樹脂材料で形成するの
が好ましい。
【００２７】また、図１（ｂ）に示すチップ型サーミス
タは、次のような方法で製造される。
タは、次のような方法で製造される。
【００２８】即ち、まず、板状の絶縁性基板を準備し、
この絶縁性基板の一方の板面に導電性ペーストを所定の
パターンでスクリーン印刷することにより、１対の電極
（図２（ａ）に示すような対向電極又は図２（ｂ）に示
すような櫛形電極）を形成する。
この絶縁性基板の一方の板面に導電性ペーストを所定の
パターンでスクリーン印刷することにより、１対の電極
（図２（ａ）に示すような対向電極又は図２（ｂ）に示
すような櫛形電極）を形成する。
【００２９】次に、この基板上のサーミスタ膜形成予定
部以外を絶縁性被膜を被覆し、サーミスタ膜形成予定部
を表出させ、このサーミスタ膜形成予定部に、カーボン
膜等の焼成により焼失する導電性膜、或いは、焼成によ
りサーミスタ材料と反応して絶縁性となる導電性膜、例
えば、Ｃｕ，Ａｌ，Ｎｉなどの金属膜を蒸着又は印刷法
で形成し、この状態で前述の方法と同様にして電着を行
って電着膜を形成し、同様に焼成を行ってサーミスタ膜
を形成する。その後、前述と同様の方法で保護膜を形成
した後、チップ状に切断し、端子電極を形成してチップ
型サーミスタを得る。
部以外を絶縁性被膜を被覆し、サーミスタ膜形成予定部
を表出させ、このサーミスタ膜形成予定部に、カーボン
膜等の焼成により焼失する導電性膜、或いは、焼成によ
りサーミスタ材料と反応して絶縁性となる導電性膜、例
えば、Ｃｕ，Ａｌ，Ｎｉなどの金属膜を蒸着又は印刷法
で形成し、この状態で前述の方法と同様にして電着を行
って電着膜を形成し、同様に焼成を行ってサーミスタ膜
を形成する。その後、前述と同様の方法で保護膜を形成
した後、チップ状に切断し、端子電極を形成してチップ
型サーミスタを得る。
【００３０】図１（ａ）のチップ型サーミスタにおい
て、絶縁性基板１の厚さは３００〜６００μｍ、下部電
極３の厚さは５〜１０μｍ、サーミスタ膜２の厚さは１
０〜１００μｍ、上部電極４の厚さは５〜１０μｍ、保
護膜５の厚さは１０〜３０μｍとするのが好ましい。ま
た、図１（ｂ）のチップ型サーミスタにおいて、絶縁性
基板１の厚さは３００〜６００μｍ、１対の電極８Ａ，
８Ｂの厚さは５〜１０μｍ、サーミスタ膜２の厚さは１
０〜１００μｍ、保護膜５の厚さは１０〜３０μｍとす
るのが好ましい。
て、絶縁性基板１の厚さは３００〜６００μｍ、下部電
極３の厚さは５〜１０μｍ、サーミスタ膜２の厚さは１
０〜１００μｍ、上部電極４の厚さは５〜１０μｍ、保
護膜５の厚さは１０〜３０μｍとするのが好ましい。ま
た、図１（ｂ）のチップ型サーミスタにおいて、絶縁性
基板１の厚さは３００〜６００μｍ、１対の電極８Ａ，
８Ｂの厚さは５〜１０μｍ、サーミスタ膜２の厚さは１
０〜１００μｍ、保護膜５の厚さは１０〜３０μｍとす
るのが好ましい。
【００３１】なお、本発明において、基板、電極、サー
ミスタ膜、保護膜の形成材料には特に制限はなく、通
常、チップ型サーミスタの構成材料として採用されるも
のを用いることができる。
ミスタ膜、保護膜の形成材料には特に制限はなく、通
常、チップ型サーミスタの構成材料として採用されるも
のを用いることができる。
【００３２】
【実施例】以下に実施例を挙げて本発明をより具体的に
説明する。
説明する。
【００３３】実施例１ 以下の手順で図１（ａ）に示すチップ型サーミスタを製
造した。
造した。
【００３４】８ｃｍ×８ｃｍ×０．３ｍｍ厚さのアルミ
ナ基板の一方の板面にＡｇペーストをスクリーン印刷
し、８００℃で焼成することにより、所定のパターンで
下部電極（厚さ５μｍ）を形成した後、ガラスペースト
（組成ＳｉＯ2−ＭｇＯ−ＢａＯ−Ｂ2Ｏ3系）をスクリ
ーン印刷した後８５０℃で焼成することによりサーミス
タ膜形成予定部以外を厚さ２０μｍの絶縁性被膜で被覆
した。
ナ基板の一方の板面にＡｇペーストをスクリーン印刷
し、８００℃で焼成することにより、所定のパターンで
下部電極（厚さ５μｍ）を形成した後、ガラスペースト
（組成ＳｉＯ2−ＭｇＯ−ＢａＯ−Ｂ2Ｏ3系）をスクリ
ーン印刷した後８５０℃で焼成することによりサーミス
タ膜形成予定部以外を厚さ２０μｍの絶縁性被膜で被覆
した。
【００３５】その後、基板を下記組成の電着液中に対向
電極と対面させて浸漬し、基板をマイナス、対向電極を
プラスとして２００Ｖの直流電圧を３０秒印加して電着
を行い、電着膜を形成した。
電極と対面させて浸漬し、基板をマイナス、対向電極を
プラスとして２００Ｖの直流電圧を３０秒印加して電着
を行い、電着膜を形成した。
【００３６】 ［電着液組成］ 分散媒：アセトン サーミスタ粉体種類：Ｍｎ−Ｃｏ系酸化物（平均粒径１．０μｍ） サーミスタ粉体濃度：１０ｇ／Ｌ 電解質：ヨウ素 ２重量％ 水 ３重量％ 電着膜形成後、基板を９００℃で１０時間焼成して膜厚
２０μｍのサーミスタ膜とした。
２０μｍのサーミスタ膜とした。
【００３７】更に、下部電極と同様の方法で厚さ５μｍ
の上部電極を形成した後、ガラスペースト（組成ＳｉＯ
2−ＭｇＯ−ＢａＯ−Ｂ2Ｏ3）を印刷した後焼成して厚
さ２０μｍの保護膜を形成し、ダイシングマシーンでチ
ップ状に切断加工した。その後、切断されたチップの両
端面にＡｇペーストを塗布して焼成することにより、端
子電極を形成し、更にめっき膜を形成してチップ型サー
ミスタとした。
の上部電極を形成した後、ガラスペースト（組成ＳｉＯ
2−ＭｇＯ−ＢａＯ−Ｂ2Ｏ3）を印刷した後焼成して厚
さ２０μｍの保護膜を形成し、ダイシングマシーンでチ
ップ状に切断加工した。その後、切断されたチップの両
端面にＡｇペーストを塗布して焼成することにより、端
子電極を形成し、更にめっき膜を形成してチップ型サー
ミスタとした。
【００３８】このチップ型サーミスタは、１．０ｍｍ×
１．０ｍｍ×０．５ｍｍ厚さで基板上の下部電極と上部
電極との間に０．４ｍｍ×０．２ｍｍ×２０μｍ厚さの
サーミスタ膜が形成されたものであり、下記の如く、良
好な特性を示した。
１．０ｍｍ×０．５ｍｍ厚さで基板上の下部電極と上部
電極との間に０．４ｍｍ×０．２ｍｍ×２０μｍ厚さの
サーミスタ膜が形成されたものであり、下記の如く、良
好な特性を示した。
【００３９】
【表１】
【００４０】実施例２ 以下の手順で図１（ｂ）に示すチップ型サーミスタを製
造した。
造した。
【００４１】８ｃｍ×８ｃｍ×０．３ｍｍ厚さのアルミ
ナ基板の一方の板面にＡｇペーストをスクリーン印刷
し、８００℃で焼成することにより、所定のパターンで
１対の対向電極（厚さ５μｍ，電極間隔０．１ｍｍ）を
形成した後、ガラスペースト（組成ＳｉＯ2−ＭｇＯ−
ＢａＯ−Ｂ2Ｏ3）をスクリーン印刷した後８５０℃で焼
成することによりサーミスタ膜形成予定部以外を厚さ２
０μｍの絶縁性被膜で被覆した。
ナ基板の一方の板面にＡｇペーストをスクリーン印刷
し、８００℃で焼成することにより、所定のパターンで
１対の対向電極（厚さ５μｍ，電極間隔０．１ｍｍ）を
形成した後、ガラスペースト（組成ＳｉＯ2−ＭｇＯ−
ＢａＯ−Ｂ2Ｏ3）をスクリーン印刷した後８５０℃で焼
成することによりサーミスタ膜形成予定部以外を厚さ２
０μｍの絶縁性被膜で被覆した。
【００４２】その後、サーミスタ膜形成予定部にカーボ
ンペーストを印刷して乾燥させることにより、厚さ２μ
ｍのカーボン膜を形成した後、実施例１と同様にして電
着、焼成を行って、膜厚２０μｍのサーミスタ膜を形成
した。
ンペーストを印刷して乾燥させることにより、厚さ２μ
ｍのカーボン膜を形成した後、実施例１と同様にして電
着、焼成を行って、膜厚２０μｍのサーミスタ膜を形成
した。
【００４３】更に、ガラスペースト（組成ＳｉＯ2−Ｍ
ｇＯ−ＢａＯ−Ｂ2Ｏ3）を印刷した後焼成して厚さ２０
μｍの保護膜を形成し、ダイシングマシーンでチップ状
に切断加工した後、実施例１と同様にして両端面に端子
電極を形成し、更にめっき膜を形成してチップ型サーミ
スタとした。
ｇＯ−ＢａＯ−Ｂ2Ｏ3）を印刷した後焼成して厚さ２０
μｍの保護膜を形成し、ダイシングマシーンでチップ状
に切断加工した後、実施例１と同様にして両端面に端子
電極を形成し、更にめっき膜を形成してチップ型サーミ
スタとした。
【００４４】このチップ型サーミスタは、１．０ｍｍ×
１．０ｍｍ×０．５ｍｍ厚さで基板上の対向電極上にま
たがって０．４ｍｍ×０．２ｍｍ×２０μｍ厚さのサー
ミスタ膜が形成されたものであり、下記の如く、良好な
特性を示した。
１．０ｍｍ×０．５ｍｍ厚さで基板上の対向電極上にま
たがって０．４ｍｍ×０．２ｍｍ×２０μｍ厚さのサー
ミスタ膜が形成されたものであり、下記の如く、良好な
特性を示した。
【００４５】
【表２】
【００４６】
【発明の効果】以上詳述した通り、本発明のチップ型サ
ーミスタ及びその製造方法によれば、高精度、高信頼性
で量産性に優れた安価なチップ型サーミスタが提供され
る。
ーミスタ及びその製造方法によれば、高精度、高信頼性
で量産性に優れた安価なチップ型サーミスタが提供され
る。
【図１】本発明のチップ型サーミスタの実施の形態を示
す断面図である。
す断面図である。
【図２】本発明のチップ型サーミスタの電極の構造例を
示す平面図である。
示す平面図である。
【図３】本発明のチップ型サーミスタの製造方法を示す
平面図である。
平面図である。
１ 絶縁性基板 ２ サーミスタ膜 ３ 下部電極 ４ 上部電極 ５ 保護膜 ６Ａ，６Ｂ 端子電極 ７ 絶縁性被膜 ８Ａ，８Ｂ 電極 １１ 絶縁性基板 １２ 下部電極 １３ 絶縁性被膜 １４ サーミスタ膜 １５ 上部電極
Claims (5)
- 【請求項１】 電着法によりサーミスタ膜が形成されて
なることを特徴とするチップ型サーミスタ。 - 【請求項２】 請求項１において、絶縁性基板と、該絶
縁性基板上に形成された下部電極及び上部電極と、該下
部電極及び上部電極間に形成されたサーミスタ膜とを備
えてなることを特徴とするチップ型サーミスタ。 - 【請求項３】 請求項１において、絶縁性基板と、該絶
縁性基板上に形成された１対の電極と該１対の電極にま
たがって設けられたサーミスタ膜とを備えてなることを
特徴とするチップ型サーミスタ。 - 【請求項４】 請求項２に記載のチップ型サーミスタの
製造方法であって、 絶縁性基板上に印刷法により所定のパターンで下部電極
を形成する第１の工程と、 サーミスタ膜形成予定部以外の該下部電極上に絶縁性被
膜を形成する第２の工程と、 電着法により下部電極の表出面上にサーミスタ粉体の電
着膜を形成し、該電着膜を焼成してサーミスタ膜を形成
する第３の工程と、 印刷法により所定のパターンで上部電極を形成する第４
の工程と、 保護膜を形成する第５の工程と、 絶縁性基板をチップ状に切断する第６の工程とを有する
ことを特徴とするチップ型サーミスタの製造方法。 - 【請求項５】 請求項３に記載のチップ型サーミスタの
製造方法であって、 絶縁性基板上に印刷法により所定のパターンで１対の電
極を形成する第１の工程と、 サーミスタ膜形成予定部以外の該電極上に絶縁性被膜を
形成する第２の工程と、 絶縁性基板上のサーミスタ膜形成予定部に、焼成により
焼失する導電性膜又は焼成によりサーミスタ膜と反応し
て絶縁性となる導電性膜を形成する第３の工程と、 電着法により下部電極の表出面及び導電性膜上にサーミ
スタ粉体の電着膜を形成し、該電着膜を焼成してサーミ
スタ膜を形成する第４の工程と、 保護膜を形成する第５の工程と、 絶縁性基板をチップ状に切断する第６の工程とを有する
ことを特徴とするチップ型サーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10086102A JPH11283810A (ja) | 1998-03-31 | 1998-03-31 | チップ型サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10086102A JPH11283810A (ja) | 1998-03-31 | 1998-03-31 | チップ型サーミスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11283810A true JPH11283810A (ja) | 1999-10-15 |
Family
ID=13877354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10086102A Pending JPH11283810A (ja) | 1998-03-31 | 1998-03-31 | チップ型サーミスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11283810A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100690354B1 (ko) | 2005-07-29 | 2007-03-09 | 전자부품연구원 | 열경화형 후막 레지스터 제조방법 및 이에 따른 레지스터 |
| JP2008294326A (ja) * | 2007-05-28 | 2008-12-04 | Tateyama Kagaku Kogyo Kk | 厚膜サーミスタ組成物とその製造方法並びに厚膜サーミスタ素子 |
-
1998
- 1998-03-31 JP JP10086102A patent/JPH11283810A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100690354B1 (ko) | 2005-07-29 | 2007-03-09 | 전자부품연구원 | 열경화형 후막 레지스터 제조방법 및 이에 따른 레지스터 |
| JP2008294326A (ja) * | 2007-05-28 | 2008-12-04 | Tateyama Kagaku Kogyo Kk | 厚膜サーミスタ組成物とその製造方法並びに厚膜サーミスタ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06231906A (ja) | サーミスタ | |
| JP2591205B2 (ja) | サーミスタ | |
| JPH09180541A (ja) | 導電ペースト並びにそれを用いた導電体及びセラミック基板 | |
| JPH11283810A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH10116706A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3528972B2 (ja) | Ｎｔｃサーミスタ | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JPH0793500B2 (ja) | 導電回路の製造方法 | |
| JP3580391B2 (ja) | 導電性チップ型セラミック素子の製造方法 | |
| JPH11135303A (ja) | 厚膜サーミスタ組成物 | |
| JPH06310304A (ja) | Ｎｔｃサーミスタ | |
| JP2001167907A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JP3199264B2 (ja) | 負特性サーミスタ | |
| JP2001291604A (ja) | チップ形積層サーミスタ及びその製造方法 | |
| JPH09162452A (ja) | セラミック素子及びその製造方法 | |
| JP2000082606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2000106304A (ja) | 積層型チップサーミスタ及びその製造方法 | |
| JPH06260302A (ja) | チップ型ｐｔｃサーミスタ | |
| JP2000082607A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2003289001A (ja) | 厚膜電子部品 | |
| JP3149564B2 (ja) | 抵抗体 | |
| JP2003077706A (ja) | サーミスタの製造方法 | |
| JPH07183105A (ja) | チップ型サーミスタ | |
| JPH07201527A (ja) | 導電性チップ型セラミック素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021001 |