JP2001291604A - チップ形積層サーミスタ及びその製造方法 - Google Patents
チップ形積層サーミスタ及びその製造方法Info
- Publication number
- JP2001291604A JP2001291604A JP2000109346A JP2000109346A JP2001291604A JP 2001291604 A JP2001291604 A JP 2001291604A JP 2000109346 A JP2000109346 A JP 2000109346A JP 2000109346 A JP2000109346 A JP 2000109346A JP 2001291604 A JP2001291604 A JP 2001291604A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- external electrode
- chip
- sio
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 抵抗値特性のバラツキの小さいチップ形積層
サーミスタを提供することを目的とする。 【解決手段】 チップ形積層サーミスタのサーミスタ素
体の外表面に形成した外部電極１４と前記サーミスタ素
体との接続界面に絶縁層１３を形成する。
サーミスタを提供することを目的とする。 【解決手段】 チップ形積層サーミスタのサーミスタ素
体の外表面に形成した外部電極１４と前記サーミスタ素
体との接続界面に絶縁層１３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は電子機器等に用いる
面実装タイプのチップ形積層サーミスタ及びその製造方
法に関するものである。
面実装タイプのチップ形積層サーミスタ及びその製造方
法に関するものである。
【０００２】
【従来の技術】従来のチップ形積層サーミスタは、図３
に示すようにサーミスタ材料からなるセラミック層１と
内部電極２とが交互に複数層積層されたサーミスタ素体
の両端面に内部電極２と電気的に接続する外部電極３を
形成し、その外部電極３の表面には半田耐熱性を確保す
るためのＮｉめっき層４と、更にその表面には半田付け
性を確保するために半田めっき層５を設けている。
に示すようにサーミスタ材料からなるセラミック層１と
内部電極２とが交互に複数層積層されたサーミスタ素体
の両端面に内部電極２と電気的に接続する外部電極３を
形成し、その外部電極３の表面には半田耐熱性を確保す
るためのＮｉめっき層４と、更にその表面には半田付け
性を確保するために半田めっき層５を設けている。
【０００３】前記構成のチップ形積層サーミスタの製造
方法について説明する。
方法について説明する。
【０００４】先ず、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕなど
の複合酸化物組成からなるサーミスタ材料を用い、公知
の製造方法に従ってセラミック層１用のグリーンシート
を作製する。
の複合酸化物組成からなるサーミスタ材料を用い、公知
の製造方法に従ってセラミック層１用のグリーンシート
を作製する。
【０００５】次に、Ｐｄ、Ｐｔ等の貴金属を含む電極ペ
ーストを用い、印刷方法でグリーンシート面に内部電極
２の印刷、乾燥を行う。
ーストを用い、印刷方法でグリーンシート面に内部電極
２の印刷、乾燥を行う。
【０００６】次いで、内部電極２を印刷したグリーンシ
ートを複数枚積層して、積層体グリーンブロック（図示
せず）とした後、これを所定形状に切断してグリーンチ
ップを得る。
ートを複数枚積層して、積層体グリーンブロック（図示
せず）とした後、これを所定形状に切断してグリーンチ
ップを得る。
【０００７】その後、グリーンチップを３００〜５００
℃の温度での脱脂に続いて、１０００〜１４００℃の温
度で焼成を行いチップ形積層サーミスタ用のサーミスタ
素体を作製する。サーミスタ素体はセラミック層１を挟
んで内部電極２どうしが重なり合い、かつその一方の端
部が一層おき交互に相対向する端面に露出した構造とな
っている。
℃の温度での脱脂に続いて、１０００〜１４００℃の温
度で焼成を行いチップ形積層サーミスタ用のサーミスタ
素体を作製する。サーミスタ素体はセラミック層１を挟
んで内部電極２どうしが重なり合い、かつその一方の端
部が一層おき交互に相対向する端面に露出した構造とな
っている。
【０００８】次に、サーミスタ素体の面取り処理を行
い、内部電極２の一方の端部を両端面に確実に露出させ
た後、内部電極２が露出した両端部に内部電極２と電気
的に導通するようにしてＡｇを主成分としガラスフリッ
トを含む導電性ペーストを塗布し、６００〜９００℃の
大気雰囲気中で焼付を行い外部電極３を形成する。その
外部電極３の表面に半田耐熱性を向上させるために電解
めっき工法を用いＮｉめっき層４と、更にその表面に半
田めっき層５を設けてチップ形積層サーミスタを完成さ
せる。
い、内部電極２の一方の端部を両端面に確実に露出させ
た後、内部電極２が露出した両端部に内部電極２と電気
的に導通するようにしてＡｇを主成分としガラスフリッ
トを含む導電性ペーストを塗布し、６００〜９００℃の
大気雰囲気中で焼付を行い外部電極３を形成する。その
外部電極３の表面に半田耐熱性を向上させるために電解
めっき工法を用いＮｉめっき層４と、更にその表面に半
田めっき層５を設けてチップ形積層サーミスタを完成さ
せる。
【０００９】
【発明が解決しようとする課題】前記方法で作製したチ
ップ形積層サーミスタは、外部電極３が内部電極２と電
気的に接続すると共に、サーミスタ素体の表面に直接に
接するようにして形成されているため、チップ形積層サ
ーミスタの抵抗値特性はセラミック層１を挟んで重なり
合う内部電極２間の他に、外部電極３と直接接続されて
いない内部電極２のもう一方の端部と、これに対向する
他方の外部電極３がサーミスタ素体の外表面に廻り込ん
だ部分及び、対向する面との間と、またはセラミック層
１を介して対向する外部電極３どうしの間でも発現し、
抵抗値特性はこれらの合成した値となる。サーミスタ材
料は半導体セラミックであることから、一般に比抵抗値
が小さいためセラミック層１を挟んで重なり合う内部電
極２間以外で発現する抵抗値特性の寄与度も無視するこ
とができず、これがチップ形積層サーミスタの抵抗値特
性を変動させる要因となる。即ち、サーミスタ素体の外
表面に形成する外部電極３の寸法のバラツキがチップ形
積層サーミスタの抵抗値特性のバラツキを生じるため形
成寸法を制御する必要があった。
ップ形積層サーミスタは、外部電極３が内部電極２と電
気的に接続すると共に、サーミスタ素体の表面に直接に
接するようにして形成されているため、チップ形積層サ
ーミスタの抵抗値特性はセラミック層１を挟んで重なり
合う内部電極２間の他に、外部電極３と直接接続されて
いない内部電極２のもう一方の端部と、これに対向する
他方の外部電極３がサーミスタ素体の外表面に廻り込ん
だ部分及び、対向する面との間と、またはセラミック層
１を介して対向する外部電極３どうしの間でも発現し、
抵抗値特性はこれらの合成した値となる。サーミスタ材
料は半導体セラミックであることから、一般に比抵抗値
が小さいためセラミック層１を挟んで重なり合う内部電
極２間以外で発現する抵抗値特性の寄与度も無視するこ
とができず、これがチップ形積層サーミスタの抵抗値特
性を変動させる要因となる。即ち、サーミスタ素体の外
表面に形成する外部電極３の寸法のバラツキがチップ形
積層サーミスタの抵抗値特性のバラツキを生じるため形
成寸法を制御する必要があった。
【００１０】本発明は前記問題点を解決するもので、サ
ーミスタ素体と外部電極とが接する界面の絶縁抵抗を高
くし、サーミスタ素体の外表面に形成された外部電極の
寸法のバラツキが変動しても、サーミスタ素体の内部で
のセラミック層を挟んで内部電極どうしが重なり合う部
分以外の抵抗値の寄与度が無視できる値まで高められ、
これによりチップ形積層サーミスタの抵抗値特性のバラ
ツキを低減させることを目的とするものである。
ーミスタ素体と外部電極とが接する界面の絶縁抵抗を高
くし、サーミスタ素体の外表面に形成された外部電極の
寸法のバラツキが変動しても、サーミスタ素体の内部で
のセラミック層を挟んで内部電極どうしが重なり合う部
分以外の抵抗値の寄与度が無視できる値まで高められ、
これによりチップ形積層サーミスタの抵抗値特性のバラ
ツキを低減させることを目的とするものである。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に本発明は、サーミスタ材料からなるセラミック層と内
部電極とが交互に複数層積層されたサーミスタ素体と、
このサーミスタ素体の外表面端部に内部電極と電気的に
接続する外部電極を備えたチップ形積層サーミスタにお
いて、前記サーミスタ素体の外表面端部に形成された外
部電極とサーミスタ素体との接続界面の絶縁抵抗を高く
することにより、前記サーミスタ素体の外表面に形成す
る前記外部電極の寸法のバラツキが変動しても、前記サ
ーミスタ素体の内部でのセラミック層を挟んで内部電極
どうしが重なり合う部分以外の抵抗値は非常に高いもの
となり、チップ形積層サーミスタ全体の抵抗値特性に対
する寄与度を無視できる値まで高めることができる。こ
れによってチップ形積層サーミスタの抵抗値特性のバラ
ツキを低減させ所期の目的を達成することができるもの
である。
に本発明は、サーミスタ材料からなるセラミック層と内
部電極とが交互に複数層積層されたサーミスタ素体と、
このサーミスタ素体の外表面端部に内部電極と電気的に
接続する外部電極を備えたチップ形積層サーミスタにお
いて、前記サーミスタ素体の外表面端部に形成された外
部電極とサーミスタ素体との接続界面の絶縁抵抗を高く
することにより、前記サーミスタ素体の外表面に形成す
る前記外部電極の寸法のバラツキが変動しても、前記サ
ーミスタ素体の内部でのセラミック層を挟んで内部電極
どうしが重なり合う部分以外の抵抗値は非常に高いもの
となり、チップ形積層サーミスタ全体の抵抗値特性に対
する寄与度を無視できる値まで高めることができる。こ
れによってチップ形積層サーミスタの抵抗値特性のバラ
ツキを低減させ所期の目的を達成することができるもの
である。
【００１２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、サーミスタ材料からなるセラミック層と内部電極と
が交互に複数層積層されたサーミスタ素体と、前記サー
ミスタ素体の外表面に前記内部電極と電気的に接続され
た外部電極を備えたチップ形積層サーミスタにおいて、
前記サーミスタ素体と前記外部電極との接続界面に絶縁
層を形成したチップ形積層サーミスタであり、接続界面
に形成された絶縁層がサーミスタ素体と外部電極との間
の電気的接続を遮断することによって、チップ形積層サ
ーミスタの抵抗値特性はサーミスタ素体の内部でのセラ
ミック層を挟んで内部電極どうしが重なり合う部分で発
現する特性が支配的となり、それ以外で発現する抵抗値
特性の影響度が無視できる。従ってサーミスタ素体の外
表面に形成された外部電極の寸法が変動しても、これに
起因する抵抗値特性のバラツキを抑制することができる
という効果が得られる。
は、サーミスタ材料からなるセラミック層と内部電極と
が交互に複数層積層されたサーミスタ素体と、前記サー
ミスタ素体の外表面に前記内部電極と電気的に接続され
た外部電極を備えたチップ形積層サーミスタにおいて、
前記サーミスタ素体と前記外部電極との接続界面に絶縁
層を形成したチップ形積層サーミスタであり、接続界面
に形成された絶縁層がサーミスタ素体と外部電極との間
の電気的接続を遮断することによって、チップ形積層サ
ーミスタの抵抗値特性はサーミスタ素体の内部でのセラ
ミック層を挟んで内部電極どうしが重なり合う部分で発
現する特性が支配的となり、それ以外で発現する抵抗値
特性の影響度が無視できる。従ってサーミスタ素体の外
表面に形成された外部電極の寸法が変動しても、これに
起因する抵抗値特性のバラツキを抑制することができる
という効果が得られる。
【００１３】本発明の請求項２に記載の発明は、サーミ
スタ素体と外部電極との界面に形成された絶縁層の厚み
が０．１〜１０μｍである請求項１に記載のチップ形積
層サーミスタであり、絶縁層の厚みが１０μｍ以上の厚
さになると内部電極と外部電極との電気的導通が不安定
となり易い。一方絶縁層の厚みを１０μｍより薄くする
ことにより内部電極と外部電極との電気的導通を確保し
た状態で、サーミスタ素体と外部電極との電気的接続を
遮断することができる。従ってサーミスタ素体の外表面
に形成された外部電極の寸法が変動しても、これに起因
する抵抗値特性のバラツキを抑制することができるとい
う効果が得られる。
スタ素体と外部電極との界面に形成された絶縁層の厚み
が０．１〜１０μｍである請求項１に記載のチップ形積
層サーミスタであり、絶縁層の厚みが１０μｍ以上の厚
さになると内部電極と外部電極との電気的導通が不安定
となり易い。一方絶縁層の厚みを１０μｍより薄くする
ことにより内部電極と外部電極との電気的導通を確保し
た状態で、サーミスタ素体と外部電極との電気的接続を
遮断することができる。従ってサーミスタ素体の外表面
に形成された外部電極の寸法が変動しても、これに起因
する抵抗値特性のバラツキを抑制することができるとい
う効果が得られる。
【００１４】本発明の請求項３に記載の発明は、サーミ
スタ素体と外部電極との界面に形成された絶縁層がＭｎ
2ＳｉＯ4を主成分とする組成物である請求項１に記載の
チップ形積層サーミスタであり、界面に形成されたＭｎ
2ＳｉＯ4を主成分とする組成物は高い絶縁抵抗特性を有
していることが知られており、このためサーミスタ素体
と外部電極との接続界面に形成する絶縁層の厚さを薄く
しても、サーミスタ素体と外部電極との電気的接続を遮
断することができ、サーミスタ素体の外表面に形成され
た外部電極の寸法が変動しても、これに起因する抵抗値
特性のバラツキを抑制することができると共に、サーミ
スタ素体と外部電極との機械的接続強度を低下させない
という作用をも有するものである。
スタ素体と外部電極との界面に形成された絶縁層がＭｎ
2ＳｉＯ4を主成分とする組成物である請求項１に記載の
チップ形積層サーミスタであり、界面に形成されたＭｎ
2ＳｉＯ4を主成分とする組成物は高い絶縁抵抗特性を有
していることが知られており、このためサーミスタ素体
と外部電極との接続界面に形成する絶縁層の厚さを薄く
しても、サーミスタ素体と外部電極との電気的接続を遮
断することができ、サーミスタ素体の外表面に形成され
た外部電極の寸法が変動しても、これに起因する抵抗値
特性のバラツキを抑制することができると共に、サーミ
スタ素体と外部電極との機械的接続強度を低下させない
という作用をも有するものである。
【００１５】本発明の請求項４に記載の発明は、サーミ
スタ材料からなるセラミック層と内部電極とが交互に複
数層積層されたサーミスタ素体と、前記サーミスタ素体
の外表面に前記内部電極層と電気的に接続された外部電
極を備えたチップ形積層サーミスタにおいて、ＳｉＯ2
を含むガラスペーストを前記サーミスタ素体の外表面に
塗布した後、酸素濃度を２００ｐｐｍ以下の雰囲気に制
御した８００〜９５０℃間の温度で熱処理を行い、前記
サーミスタ素体の表面に絶縁層としてのＭｎ2ＳｉＯ4を
主成分とする組成物を生成、析出させ、続いてその表面
に外部電極を形成するチップ形積層サーミスタの製造方
法であり、ＳｉＯ2を含むガラスペーストを塗布した
後、酸素濃度を２００ｐｐｍ以下に制御した雰囲気中で
熱処理を行うことで、ガラスペーストに含まれたＳｉＯ
2とサーミスタ素体中のＭｎ酸化物との反応温度が低下
し８００〜９５０℃の比較的低い温度で容易にＭｎ2Ｓ
ｉＯ4を主成分とする組成物の絶縁層を生成、析出させ
ることができる。従ってサーミスタ素体の外表面に形成
される外部電極の寸法が変動しても、これに起因する抵
抗値特性のバラツキを抑制することができるという効果
が得られる。
スタ材料からなるセラミック層と内部電極とが交互に複
数層積層されたサーミスタ素体と、前記サーミスタ素体
の外表面に前記内部電極層と電気的に接続された外部電
極を備えたチップ形積層サーミスタにおいて、ＳｉＯ2
を含むガラスペーストを前記サーミスタ素体の外表面に
塗布した後、酸素濃度を２００ｐｐｍ以下の雰囲気に制
御した８００〜９５０℃間の温度で熱処理を行い、前記
サーミスタ素体の表面に絶縁層としてのＭｎ2ＳｉＯ4を
主成分とする組成物を生成、析出させ、続いてその表面
に外部電極を形成するチップ形積層サーミスタの製造方
法であり、ＳｉＯ2を含むガラスペーストを塗布した
後、酸素濃度を２００ｐｐｍ以下に制御した雰囲気中で
熱処理を行うことで、ガラスペーストに含まれたＳｉＯ
2とサーミスタ素体中のＭｎ酸化物との反応温度が低下
し８００〜９５０℃の比較的低い温度で容易にＭｎ2Ｓ
ｉＯ4を主成分とする組成物の絶縁層を生成、析出させ
ることができる。従ってサーミスタ素体の外表面に形成
される外部電極の寸法が変動しても、これに起因する抵
抗値特性のバラツキを抑制することができるという効果
が得られる。
【００１６】本発明の請求項５に記載の発明は、サーミ
スタ材料からなるセラミック層と内部電極とを交互に複
数層積層されたサーミスタ素体と、前記サーミスタ素体
の外表面に前記内部電極層と電気的に接続された外部電
極を備えたチップ形積層サーミスタにおいて、ＳｉＯ2
ガラスを含む導電性ペーストを前記サーミスタ素体の外
表面に塗布した後、酸素濃度を２００ｐｐｍ以下の雰囲
気に制御した８００〜９５０℃間の温度で熱処理を行
い、外部電極を形成すると同時に、前記外部電極と前記
サーミスタ素体との界面にＭｎ2ＳｉＯ4を主成分とする
組成物を析出させ絶縁層を形成するチップ形積層サーミ
スタの製造方法であり、ＳｉＯ2ガラスを含む導電性ペ
ーストをサーミスタ素体の外表面端部に塗布した後、酸
素濃度を２００ｐｐｍ以下に制御した雰囲気中で熱処理
を行うことで、ＳｉＯ2ガラス中のＳｉＯ2とサーミスタ
素体中のＭｎ酸化物との反応温度が低下し８００〜９５
０℃の比較的低い温度で容易にＭｎ2ＳｉＯ4を主成分と
する組成物の絶縁層を生成、析出させることができる。
これにより外部電極の形成と同時に、サーミスタ素体と
外部電極との界面に絶縁層を容易に形成することができ
るため、工程数を減らして確実にサーミスタ素体と外部
電極の電気的接続を遮断することができる。従ってサー
ミスタ素体の外表面に形成された外部電極の寸法バラツ
キに起因する抵抗値特性のバラツキを抑制することがで
きるという効果が得られる。
スタ材料からなるセラミック層と内部電極とを交互に複
数層積層されたサーミスタ素体と、前記サーミスタ素体
の外表面に前記内部電極層と電気的に接続された外部電
極を備えたチップ形積層サーミスタにおいて、ＳｉＯ2
ガラスを含む導電性ペーストを前記サーミスタ素体の外
表面に塗布した後、酸素濃度を２００ｐｐｍ以下の雰囲
気に制御した８００〜９５０℃間の温度で熱処理を行
い、外部電極を形成すると同時に、前記外部電極と前記
サーミスタ素体との界面にＭｎ2ＳｉＯ4を主成分とする
組成物を析出させ絶縁層を形成するチップ形積層サーミ
スタの製造方法であり、ＳｉＯ2ガラスを含む導電性ペ
ーストをサーミスタ素体の外表面端部に塗布した後、酸
素濃度を２００ｐｐｍ以下に制御した雰囲気中で熱処理
を行うことで、ＳｉＯ2ガラス中のＳｉＯ2とサーミスタ
素体中のＭｎ酸化物との反応温度が低下し８００〜９５
０℃の比較的低い温度で容易にＭｎ2ＳｉＯ4を主成分と
する組成物の絶縁層を生成、析出させることができる。
これにより外部電極の形成と同時に、サーミスタ素体と
外部電極との界面に絶縁層を容易に形成することができ
るため、工程数を減らして確実にサーミスタ素体と外部
電極の電気的接続を遮断することができる。従ってサー
ミスタ素体の外表面に形成された外部電極の寸法バラツ
キに起因する抵抗値特性のバラツキを抑制することがで
きるという効果が得られる。
【００１７】本発明の請求項６に記載の発明は、Ｃｕ、
Ｎｉ、Ｐｄ、Ｐｔの群の中から選ばれた少なくとも１種
類以上の金属とＳｉＯ2ガラスを含む導電性ペーストを
塗布した後、熱処理を行い外部電極を形成すると同時
に、サーミスタ素体と前記外部電極との界面にＭｎ2Ｓ
ｉＯ4を主成分とする組成物からなる絶縁層を形成する
請求項５に記載のチップ形積層サーミスタの製造方法で
あり、従来の外部電極の金属材料として用いられていた
Ａｇの焼結温度に比較しＣｕ、Ｎｉ、Ｐｄ、Ｐｔ金属、
又はその合金金属は焼結温度が高温であるため、酸素濃
度を２００ｐｐｍ以下に制御した雰囲気中の８００〜９
５０℃での熱処理においても酸化されることなしに強固
な外部電極を形成することができると共に、酸素濃度を
低く制御した８００〜９５０℃の温度でＳｉＯ2ガラス
中のＳｉとサーミスタ素体の成分であるＭｎ酸化物との
反応が容易となり安定したＭｎ2ＳｉＯ4を主成分とする
組成物の絶縁層を外部電極の形成と同時に、サーミスタ
素体と外部電極との接続界面に容易に生成、析出させる
ことができる。このため、工程数の低減と、サーミスタ
素体の外表面に形成した外部電極の寸法バラツキに起因
する抵抗値特性のバラツキも低減させることができると
いう効果が得られる。
Ｎｉ、Ｐｄ、Ｐｔの群の中から選ばれた少なくとも１種
類以上の金属とＳｉＯ2ガラスを含む導電性ペーストを
塗布した後、熱処理を行い外部電極を形成すると同時
に、サーミスタ素体と前記外部電極との界面にＭｎ2Ｓ
ｉＯ4を主成分とする組成物からなる絶縁層を形成する
請求項５に記載のチップ形積層サーミスタの製造方法で
あり、従来の外部電極の金属材料として用いられていた
Ａｇの焼結温度に比較しＣｕ、Ｎｉ、Ｐｄ、Ｐｔ金属、
又はその合金金属は焼結温度が高温であるため、酸素濃
度を２００ｐｐｍ以下に制御した雰囲気中の８００〜９
５０℃での熱処理においても酸化されることなしに強固
な外部電極を形成することができると共に、酸素濃度を
低く制御した８００〜９５０℃の温度でＳｉＯ2ガラス
中のＳｉとサーミスタ素体の成分であるＭｎ酸化物との
反応が容易となり安定したＭｎ2ＳｉＯ4を主成分とする
組成物の絶縁層を外部電極の形成と同時に、サーミスタ
素体と外部電極との接続界面に容易に生成、析出させる
ことができる。このため、工程数の低減と、サーミスタ
素体の外表面に形成した外部電極の寸法バラツキに起因
する抵抗値特性のバラツキも低減させることができると
いう効果が得られる。
【００１８】本発明の請求項７に記載の発明は、Ｃｕ、
Ｎｉ、Ｐｄ、Ｐｔの群の中から選ばれた少なくとも１種
類以上の金属とＳｉＯ2ガラス及びＭｎ酸化物を含む導
電性ペーストをサーミスタ素体の外表面に塗布した後、
熱処理を行い外部電極を形成すると同時に、サーミスタ
素体と前記外部電極との界面にＭｎ2ＳｉＯ4を主成分と
する組成物からなる絶縁層を形成する請求項５に記載の
チップ形積層サーミスタの製造方法であり、ＳｉＯ2ガ
ラス及びＭｎ酸化物を含む導電性ペーストを用い、酸素
濃度を２００ｐｐｍ以下に制御した雰囲気中の８００〜
９５０℃での熱処理において、サーミスタ素体中のＭｎ
酸化物とガラス中のＳｉとの反応によるＭｎ2ＳｉＯ4の
生成の場合と比べ、導電性ペースト中の成分どうしの反
応でＭｎ 2ＳｉＯ4が生成されるためより安定したＭｎ2
ＳｉＯ4を主成分とする組成物の絶縁層を、工程数を低
減した方法で外部電極の形成と同時にサーミスタ素体と
外部電極の界面に生成、析出させることができると共
に、形成した外部電極の寸法バラツキに起因する抵抗値
特性のバラツキも低減させることができるという効果が
得られる。
Ｎｉ、Ｐｄ、Ｐｔの群の中から選ばれた少なくとも１種
類以上の金属とＳｉＯ2ガラス及びＭｎ酸化物を含む導
電性ペーストをサーミスタ素体の外表面に塗布した後、
熱処理を行い外部電極を形成すると同時に、サーミスタ
素体と前記外部電極との界面にＭｎ2ＳｉＯ4を主成分と
する組成物からなる絶縁層を形成する請求項５に記載の
チップ形積層サーミスタの製造方法であり、ＳｉＯ2ガ
ラス及びＭｎ酸化物を含む導電性ペーストを用い、酸素
濃度を２００ｐｐｍ以下に制御した雰囲気中の８００〜
９５０℃での熱処理において、サーミスタ素体中のＭｎ
酸化物とガラス中のＳｉとの反応によるＭｎ2ＳｉＯ4の
生成の場合と比べ、導電性ペースト中の成分どうしの反
応でＭｎ 2ＳｉＯ4が生成されるためより安定したＭｎ2
ＳｉＯ4を主成分とする組成物の絶縁層を、工程数を低
減した方法で外部電極の形成と同時にサーミスタ素体と
外部電極の界面に生成、析出させることができると共
に、形成した外部電極の寸法バラツキに起因する抵抗値
特性のバラツキも低減させることができるという効果が
得られる。
【００１９】本発明の請求項８に記載の発明は、Ｃｕ、
Ｎｉ、Ｐｄ、Ｐｔの群の中から選ばれた少なくとも１種
類以上の金属とＳｉＯ2ガラス及びサーミスタ素体と同
組成のサーミスタ材料を含む導電性ペーストをサーミス
タ素体の外表面に塗布した後、熱処理を行い、外部電極
を形成すると同時に、サーミスタ素体と外部電極との界
面にＭｎ2ＳｉＯ4を主成分とする組成物からなる絶縁層
を形成する請求項５に記載のチップ形積層サーミスタの
製造方法であり、本発明においても、導電性ペースト中
に含まれるサーミスタ材料組成中のＭｎ酸化物とＳｉＯ
2ガラス中のＳｉどうしが反応して、前記同様に安定し
たＭｎ2ＳｉＯ4を主成分とする組成物の絶縁層を、工程
数を低減した方法で外部電極の形成と同時にサーミスタ
素体と外部電極との接続界面に生成、析出させることが
できるという効果が得られる。
Ｎｉ、Ｐｄ、Ｐｔの群の中から選ばれた少なくとも１種
類以上の金属とＳｉＯ2ガラス及びサーミスタ素体と同
組成のサーミスタ材料を含む導電性ペーストをサーミス
タ素体の外表面に塗布した後、熱処理を行い、外部電極
を形成すると同時に、サーミスタ素体と外部電極との界
面にＭｎ2ＳｉＯ4を主成分とする組成物からなる絶縁層
を形成する請求項５に記載のチップ形積層サーミスタの
製造方法であり、本発明においても、導電性ペースト中
に含まれるサーミスタ材料組成中のＭｎ酸化物とＳｉＯ
2ガラス中のＳｉどうしが反応して、前記同様に安定し
たＭｎ2ＳｉＯ4を主成分とする組成物の絶縁層を、工程
数を低減した方法で外部電極の形成と同時にサーミスタ
素体と外部電極との接続界面に生成、析出させることが
できるという効果が得られる。
【００２０】（実施の形態１）以下、本発明の実施の形
態１においては本発明の請求項１〜４に記載の発明につ
いて説明する。
態１においては本発明の請求項１〜４に記載の発明につ
いて説明する。
【００２１】図１（ａ）〜（ｄ）は本発明のチップ形積
層サーミスタの工程毎の断面図で、（ａ）は焼成済みサ
ーミスタ素体、（ｂ）は絶縁層を形成したサーミスタ素
体、（ｃ）は外部電極を形成したサーミスタ、（ｄ）は
めっきを施したチップ形積層サーミスタを示す図であ
る。図１において、１１はセラミック層、１２は内部電
極、１３は絶縁層、１４は外部電極、１５はニッケルめ
っき層、１６は半田めっき層を示す。
層サーミスタの工程毎の断面図で、（ａ）は焼成済みサ
ーミスタ素体、（ｂ）は絶縁層を形成したサーミスタ素
体、（ｃ）は外部電極を形成したサーミスタ、（ｄ）は
めっきを施したチップ形積層サーミスタを示す図であ
る。図１において、１１はセラミック層、１２は内部電
極、１３は絶縁層、１４は外部電極、１５はニッケルめ
っき層、１６は半田めっき層を示す。
【００２２】まず、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ａｌ、Ｃ
ｕ等の複合酸化物のサーミスタ組成からなる材料を用い
公知の積層セラミックコンデンサの製造方法を参考にし
てセラミック層１１用の１５〜５０μｍのグリーンシー
ト（図示せず）を作製する。
ｕ等の複合酸化物のサーミスタ組成からなる材料を用い
公知の積層セラミックコンデンサの製造方法を参考にし
てセラミック層１１用の１５〜５０μｍのグリーンシー
ト（図示せず）を作製する。
【００２３】次に、グリーンシートの表面にＰｄを主成
分とする導電性ペーストを用い内部電極１２の印刷を行
う。
分とする導電性ペーストを用い内部電極１２の印刷を行
う。
【００２４】次いで、内部電極１２を印刷したグリーン
シートを所定枚数積層し、積層体グリーンブロック（図
示せず）を作製した後、積層体グリーンブロックを所定
のグリーンチップ（図示せず）形状に切断を行う。尚、
本実施の形態においては内部電極１２が二層の積層体グ
リーンブロックを作製した。
シートを所定枚数積層し、積層体グリーンブロック（図
示せず）を作製した後、積層体グリーンブロックを所定
のグリーンチップ（図示せず）形状に切断を行う。尚、
本実施の形態においては内部電極１２が二層の積層体グ
リーンブロックを作製した。
【００２５】その後、切断したグリーンチップを１００
０〜１３００℃の大気雰囲気中で焼成を行い、図１
（ａ）に示す焼成済みサーミスタ素体とする。
０〜１３００℃の大気雰囲気中で焼成を行い、図１
（ａ）に示す焼成済みサーミスタ素体とする。
【００２６】次に、焼成済みサーミスタ素体を研磨材と
共に回転バレルに投入し面取りを行い、サーミスタ素体
の両端面に内部電極１２の一方の端部を完全に露出させ
る。
共に回転バレルに投入し面取りを行い、サーミスタ素体
の両端面に内部電極１２の一方の端部を完全に露出させ
る。
【００２７】次いで、サーミスタ素体の両端面部にＳｉ
Ｏ2ガラスを含むペーストを塗布した後、酸素濃度を２
００ｐｐｍ以下の雰囲気に制御した８００〜９５０℃の
温度で熱処理を行い、図１（ｂ）に示すようにサーミス
タ素体の外表面端部に絶縁層１３を生成、析出させたサ
ーミスタ素体とする。尚、絶縁層１３の厚さが（表１）
に示す値となるようにペーストの塗布量を調整した。ま
た形成された絶縁層１３はＳｉＯ2ガラス中のＳｉＯ2と
サーミスタ素体中のＭｎ酸化物が反応した結晶質のＭｎ
2ＳｉＯ4組成からなり、この組成物は高抵抗特性を有す
るが一般に知られている。
Ｏ2ガラスを含むペーストを塗布した後、酸素濃度を２
００ｐｐｍ以下の雰囲気に制御した８００〜９５０℃の
温度で熱処理を行い、図１（ｂ）に示すようにサーミス
タ素体の外表面端部に絶縁層１３を生成、析出させたサ
ーミスタ素体とする。尚、絶縁層１３の厚さが（表１）
に示す値となるようにペーストの塗布量を調整した。ま
た形成された絶縁層１３はＳｉＯ2ガラス中のＳｉＯ2と
サーミスタ素体中のＭｎ酸化物が反応した結晶質のＭｎ
2ＳｉＯ4組成からなり、この組成物は高抵抗特性を有す
るが一般に知られている。
【００２８】その後、絶縁層１３上にＣｕを主成分とす
る外部電極１４用の導電性ペーストを塗布、乾燥した
後、（表１）に示す熱処理温度、酸素濃度条件の下で焼
付けを行って図１（ｃ）に示す外部電極１４を形成した
サーミスタ素体とする。
る外部電極１４用の導電性ペーストを塗布、乾燥した
後、（表１）に示す熱処理温度、酸素濃度条件の下で焼
付けを行って図１（ｃ）に示す外部電極１４を形成した
サーミスタ素体とする。
【００２９】次に、図１（ｄ）に示すように電解メッキ
方法を用い外部電極１４の表面に半田耐熱性を確保する
ためのＮｉめっき層１５、更にその表面に半田濡れ性を
向上させるための半田めっき層１６を設けてチップ形積
層サーミスタを完成させた。
方法を用い外部電極１４の表面に半田耐熱性を確保する
ためのＮｉめっき層１５、更にその表面に半田濡れ性を
向上させるための半田めっき層１６を設けてチップ形積
層サーミスタを完成させた。
【００３０】
【表１】
【００３１】得られたチップ形積層サーミスタの絶縁層
１３の厚さ、及び抵抗値特性の変動係数を評価しその結
果を併せて（表１）に示した。なお、絶縁層１３の厚さ
は完成品のチップ形積層サーミスタを研磨し電子顕微鏡
観察により行った。また（表１）中の＊印は本発明の請
求範囲外である。
１３の厚さ、及び抵抗値特性の変動係数を評価しその結
果を併せて（表１）に示した。なお、絶縁層１３の厚さ
は完成品のチップ形積層サーミスタを研磨し電子顕微鏡
観察により行った。また（表１）中の＊印は本発明の請
求範囲外である。
【００３２】本発明のチップ形積層サーミスタは、熱処
理温度を８００〜９５０℃、酸素濃度を２００ｐｐｍ以
下に制御して、絶縁層１３の厚みを０．１〜１０μｍの
厚さに生成させることにより、この絶縁層１３がサーミ
スタ素体と外部電極１４との界面の電気的接続を遮断す
ることができるため、チップ形積層サーミスタの抵抗値
特性はセラミック層１１を挟んで内部電極１２どうしの
重なり面積で発現する値のみにすることができる。即ち
外部電極１４の形成寸法バラツキ（端面部からの廻り込
み寸法バラツキ）に起因する抵抗値特性の抵抗値変動係
数を１．２％より小さくすることができ、チップ形積層
サーミスタの特性歩留まりを向上することができる。
理温度を８００〜９５０℃、酸素濃度を２００ｐｐｍ以
下に制御して、絶縁層１３の厚みを０．１〜１０μｍの
厚さに生成させることにより、この絶縁層１３がサーミ
スタ素体と外部電極１４との界面の電気的接続を遮断す
ることができるため、チップ形積層サーミスタの抵抗値
特性はセラミック層１１を挟んで内部電極１２どうしの
重なり面積で発現する値のみにすることができる。即ち
外部電極１４の形成寸法バラツキ（端面部からの廻り込
み寸法バラツキ）に起因する抵抗値特性の抵抗値変動係
数を１．２％より小さくすることができ、チップ形積層
サーミスタの特性歩留まりを向上することができる。
【００３３】（実施の形態２）以下、実施の形態２では
本発明の請求項５〜８に記載の発明について説明する。
本発明の請求項５〜８に記載の発明について説明する。
【００３４】先ず、実施の形態１と同じように作製した
図２（ａ）に示す焼成済みサーミスタ素体を研磨材と共
に回転バレルに投入して面取りを行い、サーミスタ素体
の両端面に内部電極１２の一方の端部を完全に露出させ
た後、サーミスタ素体の両端面に（表２）に示す各種組
成の外部電極１４用の導電性ペーストをサーミスタ素体
の両端部に内部電極１２と電気的に接続するように塗
布、乾燥した後、酸素濃度を２００ｐｐｍ以下に制御し
た雰囲気中で、８５０℃の温度で熱処理を行い、図２
（ｂ）に示すように外部電極１４の形成と同時に、外部
電極１４とサーミスタ素体との接続界面に絶縁層１３を
形成した。この絶縁層１３は、導電性ペースト中に含ま
れたＳｉＯ2とＭｎ酸化物、またはサーミスタ材料組成
中のＭｎ酸化物どうしが反応した結晶質のＭｎ2ＳｉＯ4
組成物である。
図２（ａ）に示す焼成済みサーミスタ素体を研磨材と共
に回転バレルに投入して面取りを行い、サーミスタ素体
の両端面に内部電極１２の一方の端部を完全に露出させ
た後、サーミスタ素体の両端面に（表２）に示す各種組
成の外部電極１４用の導電性ペーストをサーミスタ素体
の両端部に内部電極１２と電気的に接続するように塗
布、乾燥した後、酸素濃度を２００ｐｐｍ以下に制御し
た雰囲気中で、８５０℃の温度で熱処理を行い、図２
（ｂ）に示すように外部電極１４の形成と同時に、外部
電極１４とサーミスタ素体との接続界面に絶縁層１３を
形成した。この絶縁層１３は、導電性ペースト中に含ま
れたＳｉＯ2とＭｎ酸化物、またはサーミスタ材料組成
中のＭｎ酸化物どうしが反応した結晶質のＭｎ2ＳｉＯ4
組成物である。
【００３５】
【表２】
【００３６】次に、実施の形態１と同様に図２（ｃ）に
示すように外部電極１４の表面にＮｉめっき層１５、更
にその表面に半田めっき層１６を設けてチップ形積層サ
ーミスタを完成させた。
示すように外部電極１４の表面にＮｉめっき層１５、更
にその表面に半田めっき層１６を設けてチップ形積層サ
ーミスタを完成させた。
【００３７】（表２）から明らかなように、本発明のチ
ップ形積層サーミスタはＳｉＯ2を含みＣｕ、Ｎｉ、Ｐ
ｄ、Ｐｔの単独または合金とガラスからなる外部電極ペ
ーストを塗布した後、８００〜９５０℃の温度と、かつ
酸素濃度２００ｐｐｍ以下の雰囲気で熱処理することに
より、絶縁層１３と外部電極１４を同時に形成すること
ができ、サーミスタ素体と外部電極１４の電気的接続を
遮断することにより、外部電極１４の寸法バラツキに起
因する抵抗値特性のバラツキを無くすという作用効果が
得られるため、抵抗値変動係数を１％以下にすることが
できる。なお、（表２）中の＊印は本発明の請求範囲外
のものを示している。
ップ形積層サーミスタはＳｉＯ2を含みＣｕ、Ｎｉ、Ｐ
ｄ、Ｐｔの単独または合金とガラスからなる外部電極ペ
ーストを塗布した後、８００〜９５０℃の温度と、かつ
酸素濃度２００ｐｐｍ以下の雰囲気で熱処理することに
より、絶縁層１３と外部電極１４を同時に形成すること
ができ、サーミスタ素体と外部電極１４の電気的接続を
遮断することにより、外部電極１４の寸法バラツキに起
因する抵抗値特性のバラツキを無くすという作用効果が
得られるため、抵抗値変動係数を１％以下にすることが
できる。なお、（表２）中の＊印は本発明の請求範囲外
のものを示している。
【００３８】
【発明の効果】以上のように本発明のチップ形積層サー
ミスタは、サーミスタ素体と外部電極との接続界面に絶
縁層を形成し、サーミスタ素体と外部電極の電気的接続
を遮断することにより、得られたチップ形積層サーミス
タはサーミスタ素体の内部でのセラミック層を挟んで重
なり合った内部電極間で発現する抵抗値特性が支配的と
なり、その他の部分例えばサーミスタ素体の外表面端部
に形成された外部電極の寸法バラツキに起因する抵抗値
特性の寄与度を低減させることが可能となり、特性歩留
まりを向上させた信頼性の高いチップ形積層サーミスタ
とその製造方法を提供することができるものである。
ミスタは、サーミスタ素体と外部電極との接続界面に絶
縁層を形成し、サーミスタ素体と外部電極の電気的接続
を遮断することにより、得られたチップ形積層サーミス
タはサーミスタ素体の内部でのセラミック層を挟んで重
なり合った内部電極間で発現する抵抗値特性が支配的と
なり、その他の部分例えばサーミスタ素体の外表面端部
に形成された外部電極の寸法バラツキに起因する抵抗値
特性の寄与度を低減させることが可能となり、特性歩留
まりを向上させた信頼性の高いチップ形積層サーミスタ
とその製造方法を提供することができるものである。
【図１】（ａ）〜（ｄ）本発明のチップ形積層サーミス
タの工程毎の断面図
タの工程毎の断面図
【図２】（ａ）〜（ｃ）本発明のチップ形積層サーミス
タの工程毎の断面図
タの工程毎の断面図
【図３】従来のチップ形積層サーミスタの断面図
１１ セラミック層 １２ 内部電極 １３ 絶縁層 １４ 外部電極 １５ Ｎｉめっき層 １６ 半田めっき層
Claims (8)
- 【請求項１】 サーミスタ材料からなるセラミック層と
内部電極とが交互に複数層積層されたサーミスタ素体
と、前記サーミスタ素体の外表面に前記内部電極と電気
的に接続された外部電極を備えたチップ形積層サーミス
タにおいて、前記サーミスタ素体と前記外部電極との界
面に絶縁層を形成したチップ形積層サーミスタ。 - 【請求項２】 サーミスタ素体と外部電極との界面に形
成された絶縁層の厚みが０．１〜１０μｍである請求項
１に記載のチップ形積層サーミスタ。 - 【請求項３】 サーミスタ素体と外部電極との界面に形
成された絶縁層がＭｎ 2ＳｉＯ4を主成分とする組成であ
る請求項１に記載のチップ形積層サーミスタ。 - 【請求項４】 サーミスタ材料からなるセラミック層と
内部電極とが交互に複数層積層されたサーミスタ素体
と、前記サーミスタ素体の外表面に前記内部電極層と電
気的に接続された外部電極を備えたチップ形積層サーミ
スタにおいて、ＳｉＯ2を含むガラスペーストを前記サ
ーミスタ素体の外表面に塗布した後、酸素濃度を２００
ｐｐｍ以下の雰囲気に制御した８００〜９５０℃間の温
度で熱処理を行い、前記サーミスタ素体の表面に絶縁層
としてのＭｎ2ＳｉＯ4を主成分とする組成物を生成、析
出させ、続いてその表面に外部電極を形成するチップ形
積層サーミスタの製造方法。 - 【請求項５】 サーミスタ材料からなるセラミック層と
内部電極とを交互に複数層積層されたサーミスタ素体
と、前記サーミスタ素体の外表面に前記内部電極層と電
気的に接続された外部電極を備えたチップ形積層サーミ
スタにおいて、ＳｉＯ2ガラスを含む導電性ペーストを
前記サーミスタ素体の外表面に塗布した後、酸素濃度を
２００ｐｐｍ以下の雰囲気に制御した８００〜９５０℃
間の温度で熱処理を行い、外部電極を形成すると同時
に、前記外部電極と前記サーミスタ素体との界面にＭｎ
2ＳｉＯ4を主成分とする組成物を析出させ絶縁層を形成
するチップ形積層サーミスタの製造方法。 - 【請求項６】 Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔの群の中から選
ばれた少なくとも１種類以上の金属とＳｉＯ2ガラスを
含む導電性ペーストを塗布した後、熱処理を行い外部電
極を形成すると同時に、サーミスタ素体と前記外部電極
との界面にＭｎ 2ＳｉＯ4を主成分とする組成物からなる
絶縁層を形成する請求項５に記載のチップ形積層サーミ
スタの製造方法。 - 【請求項７】 Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔの群の中から選
ばれた少なくとも１種類以上の金属とＳｉＯ2ガラス及
びＭｎ酸化物を含む導電性ペーストをサーミスタ素体の
外表面に塗布した後、熱処理を行い外部電極を形成する
と同時に、サーミスタ素体と前記外部電極との界面にＭ
ｎ2ＳｉＯ4を主成分とする組成物からなる絶縁層を形成
する請求項５に記載のチップ形積層サーミスタの製造方
法。 - 【請求項８】 Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔの群の中から選
ばれた少なくとも１種類以上の金属とＳｉＯ2ガラス及
びサーミスタ素体と同組成のサーミスタ材料を含む導電
性ペーストをサーミスタ素体の外表面に塗布した後、熱
処理を行い、外部電極を形成すると同時に、サーミスタ
素体と外部電極との界面にＭｎ2ＳｉＯ4を主成分とする
組成物からなる絶縁層を形成する請求項５に記載のチッ
プ形積層サーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000109346A JP2001291604A (ja) | 2000-04-11 | 2000-04-11 | チップ形積層サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000109346A JP2001291604A (ja) | 2000-04-11 | 2000-04-11 | チップ形積層サーミスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291604A true JP2001291604A (ja) | 2001-10-19 |
Family
ID=18622051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000109346A Withdrawn JP2001291604A (ja) | 2000-04-11 | 2000-04-11 | チップ形積層サーミスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291604A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006137664A (ja) * | 2004-10-12 | 2006-06-01 | Nagoya Institute Of Technology | 高周波用誘電体組成物 |
| JP2012064696A (ja) * | 2010-09-15 | 2012-03-29 | Tdk Corp | サーミスタ素子 |
| JP2012064694A (ja) * | 2010-09-15 | 2012-03-29 | Tdk Corp | 積層型サーミスタ素子 |
| CN105869810A (zh) * | 2016-04-06 | 2016-08-17 | 清华大学 | 一种高电压梯度氧化锌压敏阀片的侧面绝缘层制备方法 |
-
2000
- 2000-04-11 JP JP2000109346A patent/JP2001291604A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006137664A (ja) * | 2004-10-12 | 2006-06-01 | Nagoya Institute Of Technology | 高周波用誘電体組成物 |
| JP2012064696A (ja) * | 2010-09-15 | 2012-03-29 | Tdk Corp | サーミスタ素子 |
| JP2012064694A (ja) * | 2010-09-15 | 2012-03-29 | Tdk Corp | 積層型サーミスタ素子 |
| CN105869810A (zh) * | 2016-04-06 | 2016-08-17 | 清华大学 | 一种高电压梯度氧化锌压敏阀片的侧面绝缘层制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001307947A (ja) | 積層チップ部品及びその製造方法 | |
| JP4211510B2 (ja) | 積層型ｐｔｃサーミスタの製造方法 | |
| JP2000164406A (ja) | チップ型電子部品とその製造方法 | |
| JP4083971B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2001291604A (ja) | チップ形積層サーミスタ及びその製造方法 | |
| JP3135754B2 (ja) | 積層コンデンサとその製造方法 | |
| JP2001189229A (ja) | コンデンサ | |
| JPS58178903A (ja) | 導電性ペ−スト | |
| JP3831537B2 (ja) | 電子デバイスおよびその製造方法 | |
| JP4300770B2 (ja) | 電子部品の製造方法 | |
| JPH0136243B2 (ja) | ||
| JP4515334B2 (ja) | バレルめっき方法、および電子部品の製造方法 | |
| JP3622853B2 (ja) | サーミスタ | |
| JPH0650703B2 (ja) | ペースト組成物および積層セラミックコンデンサの製造方法 | |
| JPS635842B2 (ja) | ||
| JP3622852B2 (ja) | サーミスタの製造方法 | |
| JPH11232927A (ja) | 導電ペースト | |
| JP4556337B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2000124006A (ja) | 積層型サーミスタ | |
| JP2001230103A (ja) | ガラス封入形サーミスタ | |
| JPH04317302A (ja) | 正特性サーミスタ及びその製造方法 | |
| JP2996015B2 (ja) | チップ型電子部品の外部電極 | |
| JP2000252158A (ja) | 積層セラミックコンデンサ | |
| JP2000091106A (ja) | 積層型半導体セラミック電子部品及びその製造方法 | |
| JP2000106304A (ja) | 積層型チップサーミスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070406 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070514 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |