JPH09180541A - 導電ペースト並びにそれを用いた導電体及びセラミック基板 - Google Patents
導電ペースト並びにそれを用いた導電体及びセラミック基板Info
- Publication number
- JPH09180541A JPH09180541A JP7341308A JP34130895A JPH09180541A JP H09180541 A JPH09180541 A JP H09180541A JP 7341308 A JP7341308 A JP 7341308A JP 34130895 A JP34130895 A JP 34130895A JP H09180541 A JPH09180541 A JP H09180541A
- Authority
- JP
- Japan
- Prior art keywords
- powder
- glass frit
- hole
- amount
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
- C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
- C03C8/18—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions containing free metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
- H01B1/14—Conductive material dispersed in non-conductive inorganic material
- H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24893—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including particulate material
- Y10T428/24909—Free metal or mineral containing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Dispersion Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】セラミック基板の導電材料として用いたとき、
特に焼成によるスルーホール内部の導体の切れや導体−
スルーホール側壁間の剥離を防いでスルーホールの導通
歩留りや導通信頼性を向上させることができる導電ペー
スト、並びにそれを用いた導電体及びセラミック基板を
提供する。 【解決手段】Ｃｕ粉末、Ｎｉ粉末、ガラスフリット及び
有機ビヒクルからなり、Ｃｕ粉末及びＮｉ粉末の全量に
対するＮｉ粉末量が１〜２０重量％であり、かつ、Ｃｕ
粉末、Ｎｉ粉末及びガラスフリットの全量に対するガラ
スフリット量が１〜４０重量％であることを特徴とする
導電ペースト。
特に焼成によるスルーホール内部の導体の切れや導体−
スルーホール側壁間の剥離を防いでスルーホールの導通
歩留りや導通信頼性を向上させることができる導電ペー
スト、並びにそれを用いた導電体及びセラミック基板を
提供する。 【解決手段】Ｃｕ粉末、Ｎｉ粉末、ガラスフリット及び
有機ビヒクルからなり、Ｃｕ粉末及びＮｉ粉末の全量に
対するＮｉ粉末量が１〜２０重量％であり、かつ、Ｃｕ
粉末、Ｎｉ粉末及びガラスフリットの全量に対するガラ
スフリット量が１〜４０重量％であることを特徴とする
導電ペースト。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック基板の
導電材料、特にスルーホール導通用の導電材料として有
用な導電ペースト、並びにそれを用いた導電体及びセラ
ミック基板に関する。
導電材料、特にスルーホール導通用の導電材料として有
用な導電ペースト、並びにそれを用いた導電体及びセラ
ミック基板に関する。
【０００２】
【従来の技術】従来のセラミック基板のスルーホール導
通の形成は、図１（ａ）の断面図に示すように，金型又
はレーザーなどで直径０．３〜０．５ｍｍに穴開けされ
たスルーホール２の部分にＡｇ／Ｐｄ、Ａｇ／Ｐｔなど
の導電ペーストをスクリーン印刷法などで塗布した後、
焼成してスルーホール２の側壁に厚膜の導体３を形成し
て行なっていた。
通の形成は、図１（ａ）の断面図に示すように，金型又
はレーザーなどで直径０．３〜０．５ｍｍに穴開けされ
たスルーホール２の部分にＡｇ／Ｐｄ、Ａｇ／Ｐｔなど
の導電ペーストをスクリーン印刷法などで塗布した後、
焼成してスルーホール２の側壁に厚膜の導体３を形成し
て行なっていた。
【０００３】そして、近年、電子部品の小型、高密度化
の要求にともない、スルーホール穴径も直径０．１ｍｍ
程度に微細化し、図１（ｂ）の断面図に示すように、ス
ルーホール内部に導電ペーストを充填する方式に移行し
つつある。
の要求にともない、スルーホール穴径も直径０．１ｍｍ
程度に微細化し、図１（ｂ）の断面図に示すように、ス
ルーホール内部に導電ペーストを充填する方式に移行し
つつある。
【０００４】又、材料面では、セラミック基板表面に形
成される電極は、抵抗値が低く、耐マイグレーション性
などの信頼性に優れるＣｕ電極が主流となりつつある。
このＣｕ電極は還元雰囲気中で焼成して形成される。
成される電極は、抵抗値が低く、耐マイグレーション性
などの信頼性に優れるＣｕ電極が主流となりつつある。
このＣｕ電極は還元雰囲気中で焼成して形成される。
【０００５】ところが、セラミック基板表面の電極にＣ
ｕ電極を使用し、スルーホール内部の導体にＡｇ／Ｐｄ
又はＡｇ／Ｐｔを使用した場合、スルーホール内部の導
体とセラミック基板表面の電極が同時焼成できず歩留り
が悪くなるなどの問題点がある。このため、スルーホー
ル内部の導体をＣｕ電極とする要求が高まってきてい
る。
ｕ電極を使用し、スルーホール内部の導体にＡｇ／Ｐｄ
又はＡｇ／Ｐｔを使用した場合、スルーホール内部の導
体とセラミック基板表面の電極が同時焼成できず歩留り
が悪くなるなどの問題点がある。このため、スルーホー
ル内部の導体をＣｕ電極とする要求が高まってきてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、直径
０．１ｍｍ程度のスルーホールにＣｕペーストを充填し
焼成した場合、ペーストの焼成収縮によるスルーホール
内部の導体の切れ｛図２（ａ）｝、導体−スルーホール
側壁間の剥離｛図２（ｂ）｝などの発生によって、スル
ーホール導通の歩留りや信頼性が低下するという問題点
を有していた。
０．１ｍｍ程度のスルーホールにＣｕペーストを充填し
焼成した場合、ペーストの焼成収縮によるスルーホール
内部の導体の切れ｛図２（ａ）｝、導体−スルーホール
側壁間の剥離｛図２（ｂ）｝などの発生によって、スル
ーホール導通の歩留りや信頼性が低下するという問題点
を有していた。
【０００７】そこで、本発明の目的は、セラミック基板
の導電材料として用いたとき、特に焼成によるスルーホ
ール内部の導体の切れや導体−スルーホール側壁間の剥
離を防いでスルーホールの導通歩留りや導通信頼性を向
上させることができる導電ペースト、並びにそれを用い
た導電体及びセラミック基板を提供することにある。
の導電材料として用いたとき、特に焼成によるスルーホ
ール内部の導体の切れや導体−スルーホール側壁間の剥
離を防いでスルーホールの導通歩留りや導通信頼性を向
上させることができる導電ペースト、並びにそれを用い
た導電体及びセラミック基板を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の導電ペーストは、Ｃｕ粉末、Ｎｉ粉末、ガ
ラスフリット及び有機ビヒクルからなり、Ｃｕ粉末及び
Ｎｉ粉末の全量に対するＮｉ粉末量が１〜２０重量％で
あり、かつ、Ｃｕ粉末、Ｎｉ粉末及びガラスフリットの
全量に対するガラスフリット量が１〜４０重量％である
ことを特徴とする。
め、本発明の導電ペーストは、Ｃｕ粉末、Ｎｉ粉末、ガ
ラスフリット及び有機ビヒクルからなり、Ｃｕ粉末及び
Ｎｉ粉末の全量に対するＮｉ粉末量が１〜２０重量％で
あり、かつ、Ｃｕ粉末、Ｎｉ粉末及びガラスフリットの
全量に対するガラスフリット量が１〜４０重量％である
ことを特徴とする。
【０００９】そして、導電ペースト中のガラスフリット
は、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 −ＺｎＯ系であること
を特徴とする。
は、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 −ＺｎＯ系であること
を特徴とする。
【００１０】さらに、導電ペーストは、セラミック基板
のスルーホール導通用であることを特徴とする。
のスルーホール導通用であることを特徴とする。
【００１１】又、上記目的を達成するため、本発明の導
電体は、Ｃｕ、Ｎｉ及びガラスからなり、Ｃｕ粉末及び
Ｎｉ粉末の全量に対するＮｉ粉末量が１〜２０重量％で
あり、かつ、Ｃｕ粉末、Ｎｉ粉末及びガラスフリットの
全量に対するガラスフリット量が１〜４０重量％である
混合焼成体からなることを特徴とする。
電体は、Ｃｕ、Ｎｉ及びガラスからなり、Ｃｕ粉末及び
Ｎｉ粉末の全量に対するＮｉ粉末量が１〜２０重量％で
あり、かつ、Ｃｕ粉末、Ｎｉ粉末及びガラスフリットの
全量に対するガラスフリット量が１〜４０重量％である
混合焼成体からなることを特徴とする。
【００１２】そして、ガラスフリットはＰｂＯ−ＳｉＯ
2 −Ｂ2 Ｏ3 −ＺｎＯ系であることを特徴とする。
2 −Ｂ2 Ｏ3 −ＺｎＯ系であることを特徴とする。
【００１３】又、上記目的を達成するため、本発明のセ
ラミック基板は、Ｃｕ、Ｎｉ及びガラスからなり、Ｃｕ
粉末及びＮｉ粉末の全量に対するＮｉ粉末量が１〜２０
重量％であり、かつ、Ｃｕ粉末、Ｎｉ粉末及びガラスフ
リットの全量に対するガラスフリット量が１〜４０重量
％である混合焼成体からなる導電体が導体回路に用いら
れていることを特徴とする。
ラミック基板は、Ｃｕ、Ｎｉ及びガラスからなり、Ｃｕ
粉末及びＮｉ粉末の全量に対するＮｉ粉末量が１〜２０
重量％であり、かつ、Ｃｕ粉末、Ｎｉ粉末及びガラスフ
リットの全量に対するガラスフリット量が１〜４０重量
％である混合焼成体からなる導電体が導体回路に用いら
れていることを特徴とする。
【００１４】そして、導電体が導体回路のスルーホール
内部に用いられていることを特徴とする。
内部に用いられていることを特徴とする。
【００１５】さらに、ガラスフリットはＰｂＯ−ＳｉＯ
2 −Ｂ2 Ｏ3 −ＺｎＯ系であることを特徴とする。
2 −Ｂ2 Ｏ3 −ＺｎＯ系であることを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明の導電ペースト並び
にそれを用いた導電体及びセラミック基板について、そ
の実施の形態を実施例に基づいて説明する。
にそれを用いた導電体及びセラミック基板について、そ
の実施の形態を実施例に基づいて説明する。
【００１７】（実施例１）まず、導電ペースト用材料と
して、平均粒子径１、３及び５μｍのＣｕ粉末と、平均
粒子径３μｍのＮｉ粉末を用意した。又、Ｐｂ3 Ｏ4 、
ＳｉＯ2 、Ｈ3 ＢＯ3 及びＺｎＯを混合し、高温で溶融
させた後急冷してガラス化した。その後、得られたガラ
スを粉砕して、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 −ＺｎＯ組
成のガラスフリットを得た。
して、平均粒子径１、３及び５μｍのＣｕ粉末と、平均
粒子径３μｍのＮｉ粉末を用意した。又、Ｐｂ3 Ｏ4 、
ＳｉＯ2 、Ｈ3 ＢＯ3 及びＺｎＯを混合し、高温で溶融
させた後急冷してガラス化した。その後、得られたガラ
スを粉砕して、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 −ＺｎＯ組
成のガラスフリットを得た。
【００１８】その後、これらＣｕ粉末とＮｉ粉末とガラ
スフリットとを、表１に示す比率で混合し、これに有機
ビヒクルを３０重量％添加し混練して導電ペーストを作
製した。なお、表１において、Ｃｕ粉末／Ｎｉ粉末量は
Ｃｕ粉末及びＮｉ粉末の全量に対するそれぞれの重量％
を示し、ガラスフリット量はＣｕ粉末、Ｎｉ粉末及びガ
ラスフリットの全量に対する重量％を示す。なお、有機
ビヒクルはアクリル樹脂をα−テルピネオールに溶解し
たものを用いた。
スフリットとを、表１に示す比率で混合し、これに有機
ビヒクルを３０重量％添加し混練して導電ペーストを作
製した。なお、表１において、Ｃｕ粉末／Ｎｉ粉末量は
Ｃｕ粉末及びＮｉ粉末の全量に対するそれぞれの重量％
を示し、ガラスフリット量はＣｕ粉末、Ｎｉ粉末及びガ
ラスフリットの全量に対する重量％を示す。なお、有機
ビヒクルはアクリル樹脂をα−テルピネオールに溶解し
たものを用いた。
【００１９】次に、あらかじめ準備しておいたセラミッ
ク基板としての、直径０．１ｍｍのスルーホールを有す
る厚み０．６３ｍｍのアルミナ基板に、上記導電ペース
トを塗布した。即ち、導電ペースト層の焼成収縮の度合
いとアルミナ基板に対する接着強度測定用として、スク
リーン印刷法により２ｍｍ×２ｍｍの形状に形成した。
又、スルーホールの導通抵抗測定用として、スルーホー
ル内に導電ペーストを充填した。その後、Ｎ2 雰囲気
中、温度５８０℃で１０分間焼成して、アルミナ基板に
２ｍｍ角の電極及びスルーホール導体を形成した。この
電極形成において、塗布乾燥後及び焼成後にそれぞれ厚
みを測定し、その焼成収縮の度合いを焼成膜厚／乾燥膜
厚の比として求めた。
ク基板としての、直径０．１ｍｍのスルーホールを有す
る厚み０．６３ｍｍのアルミナ基板に、上記導電ペース
トを塗布した。即ち、導電ペースト層の焼成収縮の度合
いとアルミナ基板に対する接着強度測定用として、スク
リーン印刷法により２ｍｍ×２ｍｍの形状に形成した。
又、スルーホールの導通抵抗測定用として、スルーホー
ル内に導電ペーストを充填した。その後、Ｎ2 雰囲気
中、温度５８０℃で１０分間焼成して、アルミナ基板に
２ｍｍ角の電極及びスルーホール導体を形成した。この
電極形成において、塗布乾燥後及び焼成後にそれぞれ厚
みを測定し、その焼成収縮の度合いを焼成膜厚／乾燥膜
厚の比として求めた。
【００２０】その後、得られた２ｍｍ角の電極に垂直に
リード線をはんだ付けし、このリード線を電極に垂直方
向に定速で引張り、電極のアルミナ基板に対する接着強
度を求めた。又、スルーホール導通部の抵抗を測定し
た。以上の結果を表１に示す。表１において、＊印を付
したものは本発明の範囲外のものである。又、図３に
は、表１に示す結果より、ガラスフリット量が１０重量
％と一定で、Ｃｕ粉末の平均粒子径をパラメータとした
ときのＣｕ粉末／Ｎｉ粉末重量比に対する焼成膜厚／乾
燥膜厚の比の関係を示す。同図中の数字は表１の試料番
号を示す。
リード線をはんだ付けし、このリード線を電極に垂直方
向に定速で引張り、電極のアルミナ基板に対する接着強
度を求めた。又、スルーホール導通部の抵抗を測定し
た。以上の結果を表１に示す。表１において、＊印を付
したものは本発明の範囲外のものである。又、図３に
は、表１に示す結果より、ガラスフリット量が１０重量
％と一定で、Ｃｕ粉末の平均粒子径をパラメータとした
ときのＣｕ粉末／Ｎｉ粉末重量比に対する焼成膜厚／乾
燥膜厚の比の関係を示す。同図中の数字は表１の試料番
号を示す。
【００２１】
【表１】
【００２２】表１及び図３に示す通り、本発明の組成割
合のＣｕ粉末、Ｎｉ粉末、ガラスフリット及び有機ビヒ
クルからなる導電ペーストは、焼成収縮の度合いが小さ
く、セラミック基板に対する接着強度が強く、導通抵抗
が小さい。
合のＣｕ粉末、Ｎｉ粉末、ガラスフリット及び有機ビヒ
クルからなる導電ペーストは、焼成収縮の度合いが小さ
く、セラミック基板に対する接着強度が強く、導通抵抗
が小さい。
【００２３】一方、導電ペースト中にＮｉ粉末を含まな
い場合は、試料番号１、５及び１９に示すように、焼成
収縮の度合いが大きくなり好ましくない。Ｃｕ粉末及び
Ｎｉ粉末全量に対する好ましいＮｉ粉末量の範囲は、Ｃ
ｕ粉末の平均粒子径に依存するが、１〜２０重量％であ
り、特に好ましくは２．５〜１５重量％である。
い場合は、試料番号１、５及び１９に示すように、焼成
収縮の度合いが大きくなり好ましくない。Ｃｕ粉末及び
Ｎｉ粉末全量に対する好ましいＮｉ粉末量の範囲は、Ｃ
ｕ粉末の平均粒子径に依存するが、１〜２０重量％であ
り、特に好ましくは２．５〜１５重量％である。
【００２４】又、導電ペースト中にガラスフリットを含
まない場合は、試料番号７に示すように、接着強度が極
端に小さくなり好ましくない。一方、Ｃｕ粉末、Ｎｉ粉
末及びガラスフリットの全量に対するガラスフリット量
が４０重量％を超えると、試料番号１６に示すように、
導通抵抗が高くなり好ましくない。Ｃｕ粉末、Ｎｉ粉末
及びガラスフリットの全量に対する好ましいガラスフリ
ット量の範囲は、１〜４０重量％であり、特に好ましく
は３〜３０重量％である。
まない場合は、試料番号７に示すように、接着強度が極
端に小さくなり好ましくない。一方、Ｃｕ粉末、Ｎｉ粉
末及びガラスフリットの全量に対するガラスフリット量
が４０重量％を超えると、試料番号１６に示すように、
導通抵抗が高くなり好ましくない。Ｃｕ粉末、Ｎｉ粉末
及びガラスフリットの全量に対する好ましいガラスフリ
ット量の範囲は、１〜４０重量％であり、特に好ましく
は３〜３０重量％である。
【００２５】（実施例２）実施例１と同様にして、Ｃｕ
粉末、Ｎｉ粉末及びガラスフリットを用意した後、表２
に示す組成比率の導電ペーストを作製した。
粉末、Ｎｉ粉末及びガラスフリットを用意した後、表２
に示す組成比率の導電ペーストを作製した。
【００２６】次に、あらかじめ準備しておいたアルミナ
基板の、直径０．１ｍｍのスルーホールに導電ペースト
を充填した。その後、Ｎ2 雰囲気中、温度５８０℃で１
０分間焼成して、アルミナ基板にスルーホール導体を形
成した。
基板の、直径０．１ｍｍのスルーホールに導電ペースト
を充填した。その後、Ｎ2 雰囲気中、温度５８０℃で１
０分間焼成して、アルミナ基板にスルーホール導体を形
成した。
【００２７】その後、得られたスルーホール導体につい
て、スルーホール両端間の抵抗を測定して導通の有無を
調べ、さらにスルーホール部分をスルーホール方向に切
断してスルーホール側壁−導体間の剥離の有無を調べ
た。なお、これら特性は各試料番号毎に各１９２個のス
ルーホール導体について調査した。以上の結果を表２に
示す。なお、表２において、＊印を付したものは、本発
明の範囲外のものである。
て、スルーホール両端間の抵抗を測定して導通の有無を
調べ、さらにスルーホール部分をスルーホール方向に切
断してスルーホール側壁−導体間の剥離の有無を調べ
た。なお、これら特性は各試料番号毎に各１９２個のス
ルーホール導体について調査した。以上の結果を表２に
示す。なお、表２において、＊印を付したものは、本発
明の範囲外のものである。
【００２８】
【表２】
【００２９】表２に示す通り、本発明の導電ペーストを
用いることにより、導通歩留りに優れ、スルーホール側
壁−導体間の剥離のないスルーホール導体を形成するこ
とができる。
用いることにより、導通歩留りに優れ、スルーホール側
壁−導体間の剥離のないスルーホール導体を形成するこ
とができる。
【００３０】なお、上記実施例においては、スルーホー
ル導通を形成するセラミック基板がアルミナ基板の場合
について説明したが、本発明はこれのみに限定されるも
のではない。即ち、アルミナなどの絶縁体セラミック基
板、非還元性誘電体セラミック基板など種々のセラミッ
ク基板の場合に、同様の効果を得ることができる。
ル導通を形成するセラミック基板がアルミナ基板の場合
について説明したが、本発明はこれのみに限定されるも
のではない。即ち、アルミナなどの絶縁体セラミック基
板、非還元性誘電体セラミック基板など種々のセラミッ
ク基板の場合に、同様の効果を得ることができる。
【００３１】又、ガラスフリットとしては、硼珪酸鉛・
亜鉛系以外に、硼珪酸ビスマス系、硼珪酸バリウム系な
どのガラスフリットを適宜用いることができる。
亜鉛系以外に、硼珪酸ビスマス系、硼珪酸バリウム系な
どのガラスフリットを適宜用いることができる。
【００３２】又、有機ビヒクルとしては、アクリル樹脂
をα−テルピネオールに溶解したもの以外に、エチルセ
ルロース樹脂、アルキッド樹脂などを高沸点溶剤に溶解
させたものを適宜用いることができる。
をα−テルピネオールに溶解したもの以外に、エチルセ
ルロース樹脂、アルキッド樹脂などを高沸点溶剤に溶解
させたものを適宜用いることができる。
【００３３】さらに、導電ペースト中のＣｕ粉末及びＮ
ｉ粉末の平均粒径としては、０．３〜１０μｍの範囲が
好ましい。即ち、導電ペーストのチクソトロピック性の
増大とそれに伴う流動性の低下を抑えて、スルーホール
内への導電ペーストの充填性を確保するためには０．３
μｍ以上が好ましく、又、導電ペースト中の導電成分の
ミクロ的な分散を確保して、均一な焼結反応を起こさせ
るためには１０μｍ以下が好ましい。
ｉ粉末の平均粒径としては、０．３〜１０μｍの範囲が
好ましい。即ち、導電ペーストのチクソトロピック性の
増大とそれに伴う流動性の低下を抑えて、スルーホール
内への導電ペーストの充填性を確保するためには０．３
μｍ以上が好ましく、又、導電ペースト中の導電成分の
ミクロ的な分散を確保して、均一な焼結反応を起こさせ
るためには１０μｍ以下が好ましい。
【００３４】
【発明の効果】以上の説明で明らかなように、本発明の
導電ペーストは、セラミック基板に焼き付けたとき、含
有するＮｉ粉末により焼成収縮率が抑えられ、又、ガラ
スフリットによりセラミック基板に対する接着性が向上
する。
導電ペーストは、セラミック基板に焼き付けたとき、含
有するＮｉ粉末により焼成収縮率が抑えられ、又、ガラ
スフリットによりセラミック基板に対する接着性が向上
する。
【００３５】したがって、本発明の導電ペーストをセラ
ミック基板の導電体、特にスルーホール用導体材料とし
て用いることにより、導電ペーストの焼成によるスルー
ホール内部の導体の切れや導体−スルーホール側壁間の
剥離を防いで、スルーホールの導通歩留りや導通信頼性
を向上させたセラミック基板を得ることができる。
ミック基板の導電体、特にスルーホール用導体材料とし
て用いることにより、導電ペーストの焼成によるスルー
ホール内部の導体の切れや導体−スルーホール側壁間の
剥離を防いで、スルーホールの導通歩留りや導通信頼性
を向上させたセラミック基板を得ることができる。
【図１】セラミック基板のスルーホール導通部分の断面
図である。
図である。
【図２】セラミック基板のスルーホール導通部分の断面
図であって、不良を示す模式図である。
図であって、不良を示す模式図である。
【図３】Ｃｕ粉末／Ｎｉ粉末重量比に対する焼成膜厚／
乾燥膜厚の比の関係を示すグラフである。
乾燥膜厚の比の関係を示すグラフである。
１ セラミック基板 ２ スルーホール ３ 導体
Claims (8)
- 【請求項１】 Ｃｕ粉末、Ｎｉ粉末、ガラスフリット及
び有機ビヒクルからなり、Ｃｕ粉末及びＮｉ粉末の全量
に対するＮｉ粉末量が１〜２０重量％であり、かつ、Ｃ
ｕ粉末、Ｎｉ粉末及びガラスフリットの全量に対するガ
ラスフリット量が１〜４０重量％であることを特徴とす
る導電ペースト。 - 【請求項２】 ガラスフリットはＰｂＯ−ＳｉＯ2 −Ｂ
2 Ｏ3 −ＺｎＯ系であることを特徴とする請求項１記載
の導電ペースト。 - 【請求項３】 セラミック基板のスルーホール導通用で
あることを特徴とする請求項１又は請求項２記載の導電
ペースト。 - 【請求項４】 Ｃｕ、Ｎｉ及びガラスからなり、Ｃｕ粉
末及びＮｉ粉末の全量に対するＮｉ粉末量が１〜２０重
量％であり、かつ、Ｃｕ粉末、Ｎｉ粉末及びガラスフリ
ットの全量に対するガラスフリット量が１〜４０重量％
である混合焼成体からなることを特徴とする導電体。 - 【請求項５】 ガラスフリットはＰｂＯ−ＳｉＯ2 −Ｂ
2 Ｏ3 −ＺｎＯ系であることを特徴とする請求項４記載
の導電体。 - 【請求項６】 Ｃｕ、Ｎｉ及びガラスからなり、Ｃｕ粉
末及びＮｉ粉末の全量に対するＮｉ粉末量が１〜２０重
量％であり、かつ、Ｃｕ粉末、Ｎｉ粉末及びガラスフリ
ットの全量に対するガラスフリット量が１〜４０重量％
である混合焼成体からなる導電体が導体回路に用いられ
ていることを特徴とするセラミック基板。 - 【請求項７】 導電体が導体回路のスルーホール内部に
用いられていることを特徴とする請求項６記載のセラミ
ック基板。 - 【請求項８】 ガラスフリットはＰｂＯ−ＳｉＯ2 −Ｂ
2 Ｏ3 −ＺｎＯ系であることを特徴とする請求項６又は
請求項７記載のセラミック基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34130895A JP3237497B2 (ja) | 1995-12-27 | 1995-12-27 | 導電ペースト並びにそれを用いた導電体及びセラミック基板 |
| US08/769,410 US5876841A (en) | 1995-12-27 | 1996-12-19 | Conductive paste and conductor and ceramic substrate comprising the same |
| KR1019960072386A KR100244375B1 (ko) | 1995-12-27 | 1996-12-26 | 전도성 페이스트, 및 이를 함유하는 도체 및 세라믹 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34130895A JP3237497B2 (ja) | 1995-12-27 | 1995-12-27 | 導電ペースト並びにそれを用いた導電体及びセラミック基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09180541A true JPH09180541A (ja) | 1997-07-11 |
| JP3237497B2 JP3237497B2 (ja) | 2001-12-10 |
Family
ID=18345053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34130895A Expired - Lifetime JP3237497B2 (ja) | 1995-12-27 | 1995-12-27 | 導電ペースト並びにそれを用いた導電体及びセラミック基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5876841A (ja) |
| JP (1) | JP3237497B2 (ja) |
| KR (1) | KR100244375B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0974558A3 (en) * | 1998-07-24 | 2000-07-19 | Murata Manufacturing Co., Ltd. | Electrically conductive paste and glass substrate having a circuit thereon |
| JP2010045212A (ja) * | 2008-08-13 | 2010-02-25 | Tdk Corp | 積層セラミック電子部品及びその製造方法 |
| JP2010045209A (ja) * | 2008-08-13 | 2010-02-25 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| WO2016186185A1 (ja) * | 2015-05-20 | 2016-11-24 | 住友金属鉱山株式会社 | 厚膜導体形成用Ｃｕペースト組成物および厚膜導体 |
| JPWO2017188123A1 (ja) * | 2016-04-28 | 2019-03-07 | 日立化成株式会社 | 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法 |
| WO2019073637A1 (ja) * | 2017-10-13 | 2019-04-18 | 株式会社村田製作所 | 導電性ペースト、ガラス物品、及びガラス物品の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258192B1 (en) * | 1999-02-10 | 2001-07-10 | International Business Machines Corporation | Multi-thickness, multi-layer green sheet processing |
| JP2000244123A (ja) | 1999-02-19 | 2000-09-08 | Hitachi Ltd | 多層セラミック回路基板 |
| JP4246543B2 (ja) * | 2003-05-13 | 2009-04-02 | 日本特殊陶業株式会社 | 積層電子部品の製造方法 |
| JP4931334B2 (ja) * | 2004-05-27 | 2012-05-16 | 京セラ株式会社 | 噴射装置 |
| US20100038120A1 (en) * | 2008-08-13 | 2010-02-18 | Tdk Corporation | Layered ceramic electronic component and manufacturing method therefor |
| KR101288151B1 (ko) * | 2011-11-25 | 2013-07-19 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| WO2019075334A1 (en) * | 2017-10-13 | 2019-04-18 | Corning Incorporated | METHODS AND APPARATUS FOR FORMING PROFILE ARTICLES, PROFILE ARTICLES, METHODS OF MAKING LIQUID LENSES, AND LIQUID LENSES |
-
1995
- 1995-12-27 JP JP34130895A patent/JP3237497B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-19 US US08/769,410 patent/US5876841A/en not_active Expired - Lifetime
- 1996-12-26 KR KR1019960072386A patent/KR100244375B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0974558A3 (en) * | 1998-07-24 | 2000-07-19 | Murata Manufacturing Co., Ltd. | Electrically conductive paste and glass substrate having a circuit thereon |
| JP2010045212A (ja) * | 2008-08-13 | 2010-02-25 | Tdk Corp | 積層セラミック電子部品及びその製造方法 |
| JP2010045209A (ja) * | 2008-08-13 | 2010-02-25 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| WO2016186185A1 (ja) * | 2015-05-20 | 2016-11-24 | 住友金属鉱山株式会社 | 厚膜導体形成用Ｃｕペースト組成物および厚膜導体 |
| JP2016219256A (ja) * | 2015-05-20 | 2016-12-22 | 住友金属鉱山株式会社 | Ｃｕペースト組成物および厚膜導体 |
| JPWO2017188123A1 (ja) * | 2016-04-28 | 2019-03-07 | 日立化成株式会社 | 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法 |
| WO2019073637A1 (ja) * | 2017-10-13 | 2019-04-18 | 株式会社村田製作所 | 導電性ペースト、ガラス物品、及びガラス物品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970051471A (ko) | 1997-07-29 |
| JP3237497B2 (ja) | 2001-12-10 |
| KR100244375B1 (ko) | 2000-02-01 |
| US5876841A (en) | 1999-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237497B2 (ja) | 導電ペースト並びにそれを用いた導電体及びセラミック基板 | |
| JPH05235497A (ja) | 銅導電性ペースト | |
| JP2005085495A (ja) | 導電性ペースト及びセラミック電子部品 | |
| JPH0817671A (ja) | 導電性ペースト | |
| JP2001284160A (ja) | 導電性ペーストおよびこれを用いた積層セラミック電子部品 | |
| US6406774B1 (en) | Electrically conductive composition for use in through hole of electric component | |
| JP3765162B2 (ja) | セラミック基板、およびその製造方法 | |
| JP3493665B2 (ja) | 導電性ペースト | |
| JP3405131B2 (ja) | 電子部品 | |
| JP2000315421A (ja) | 銅導電性ペースト | |
| JPH08298018A (ja) | 導電性ペースト | |
| JP2968316B2 (ja) | 積層型セラミックコンデンサ | |
| JPH0652721A (ja) | 導電体 | |
| JPH0737420A (ja) | 導体ペースト組成物及びそれを用いた回路基板 | |
| US7300607B2 (en) | Conductive sintered compact for fixing electrodes in electronic device envelope | |
| JPH087646A (ja) | 銅ペースト | |
| JPH07105721A (ja) | 導電性ペーストの製造方法 | |
| JPH0831229A (ja) | 銅ペースト | |
| JP2742624B2 (ja) | メタライズ金属層を有するアルミナ質焼結体 | |
| JPH05174613A (ja) | 配線用電極、セラミック回路基板及び電極ペースト | |
| JP4235035B2 (ja) | 蛍光表示管 | |
| WO2018216509A1 (ja) | 導体形成用組成物、導体とその製造方法、及び、チップ抵抗器 | |
| JP2892220B2 (ja) | セラミック配線基板の製造方法 | |
| JP2004006846A (ja) | セラミック基板、およびその製造方法 | |
| JP2001156412A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |