JP3632860B2 - Ntcサーミスタ - Google Patents
Ntcサーミスタ Download PDFInfo
- Publication number
- JP3632860B2 JP3632860B2 JP12085793A JP12085793A JP3632860B2 JP 3632860 B2 JP3632860 B2 JP 3632860B2 JP 12085793 A JP12085793 A JP 12085793A JP 12085793 A JP12085793 A JP 12085793A JP 3632860 B2 JP3632860 B2 JP 3632860B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ceramic
- internal electrodes
- internal
- length direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【産業上の利用分野】
本発明は、負の抵抗温度特性を有するNTCサーミスタに関する。
【0002】
【従来の技術】
従来よりよく知られたNTCサーミスタは、セラミック基体の相対する両端部に外部端子電極を設け、外部端子電極間にあるセラミック基体を利用して必要な負の抵抗温度特性を得る単板型であった。単板型のNTCサーミスタは、外部端子電極間のセラミック基体を利用して必要な負の抵抗温度特性を得るので、外部端子電極形成工程において、外部端子電極間の距離が変動した場合、得られる電気特性、例えば抵抗値が変動する。また、セラミック基体の表面結晶状態が外部雰囲気や熱等の影響を受けて変化した場合も、得られる負の抵抗温度特性が変動する。
【0003】
このような問題を解決する技術として、例えば特開昭62ー137805号公報、特開平4ー130702号公報または特開平4ー283902号公報等に開示された内部電極構造のNTCサーミスタが知られている。
【0004】
こられの公知文献に記載されたNTCサーミスタは、負の抵抗温度特性を有するセラミック基体の厚み方向に、単層または複数層からなる内部電極を設け、内部電極を、長さ方向の相対する両端に設けられた外部端子電極に導通させてある。内部電極は、幅方向及び長さ方向の寸法で定まる平面積を有し、長さ方向に間隔を隔てて配置するか、または、厚み方向に間隔を隔てて面対向するように配置されていた。
【0005】
【発明が解決しようとする課題】
しかし、上記公知文献に記載された技術においても、内部電極間の距離と、外部端子電極間の距離の相対比による影響を受けて抵抗値が変動する。
【0006】
そこで、本発明の課題は、セラミック基体の表面結晶状態が外部雰囲気や熱等の影響を受けて変化しても、安定した負の抵抗温度特性を確保し得るNTCサーミスタを提供することである。
【0007】
本発明のもう一つの課題は、外部端子電極間の距離が変動しても、安定した負の抵抗温度特性を確保し得るNTCサーミスタを提供することである。
【0008】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るNTCサーミスタは、セラミック基体と、内部電極と、中間電極と、外部端子電極とを含む。前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有しており、前記内部電極は、少なくとも一対備えられ、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれている。
前記中間電極は、前記内部電極と同一の厚み位置にあり、前記内部電極から長さ方向に間隔を隔てて前記セラミック層内に配置されている。前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端が接続されている。
別の態様として、本発明に係るNTCサーミスタは、セラミック基体と、内部電極と、中間電極と、外部端子電極とを含む。前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有する。前記内部電極は、一対備えられ、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれている。
前記中間電極は、前記内部電極間の前記間隔を埋める長さを有し、前記間隔の下側の前記セラミック層内に配置されている。前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端が接続されている。
更に別の態様として、本発明に係るNTCサーミスタは、セラミック基体と、内部電極と、中間電極と、外部端子電極とを含む。前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有している。
前記内部電極は、2対備えられており、各対は、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、厚み方向に互いに第1の間隔を隔てて配置されている。各同一対に属する2つの内部電極は、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに第2の間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれている。
前記中間電極は、前記第2の間隔を埋める長さを有し、前記内部電極の対の間において、前記内部電極の対のそれぞれに生じる前記第1の間隔によって挟まれた前記セラミック層内に配置されている。前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端に接続されている。
更に別の態様として、本発明に係るNTCサーミスタは、セラミック基体と、内部電極と、中間電極と、外部端子電極とを含む。前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有している。
前記内部電極は、3対以上備えられており、各対は、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、厚み方向に互いに第1の間隔を隔てて配置されている。各同一対に属する2つの内部電極は、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに第2の間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれている。
前記中間電極は、前記内部電極の対数よりも1つ少ない複数であり、それぞれは、前記第2の間隔を埋める長さを有し、隣りあう内部電極の対の間において、前記内部電極の対のそれぞれに生じる前記第1の間隔によって挟まれた前記セラミック層内に配置されている。前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端に接続されている。
更に別の態様として、本発明に係るNTCサーミスタは、セラミック基体と、内部電極と、中間電極と、外部端子電極とを含む。前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有している。
前記内部電極は、2対備えられており、各対は、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、厚み方向に互いに第1の間隔を隔てて配置されている。各同一対に属する2つの内部電極は、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに第2の間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれている。
前記中間電極は、2つであり、それぞれは、前記第2の間隔を埋める長さを有し、前記内部電極の対の間において、前記内部電極の対のそれぞれに生じる前記第1の間隔によって挟まれ、かつ、互いに厚み方向に第3の間隔を隔てて、前記セラミック層内に配置されている。前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端に接続されている。
【0009】
【作用】
セラミック基体は所要の負の抵抗温度特性を有するセラミック層を有しており、少なくとも一対備えられる内部電極のそれぞれは、セラミック層内において長さ方向に互いに間隔を隔てて対向しており、外部端子電極は内部電極の他端が接続されているから、内部電極間のセラミック層の有する負の抵抗温度特性が、外部端子電極を介してそのまま引出される。内部電極間のセラミック層の負の抵抗温度特性はセラミック基体の表面結晶状態が外部雰囲気や熱等の影響を受けて変化しても変化しない。このため、セラミック基体の表面結晶状態が外部雰囲気や熱等の影響を受けて変化しても、安定した負の抵抗温度特性を確保し得る。
【0010】
中間電極は、内部電極の間において内部電極から間隔を隔ててセラミック層内に配置されているから、中間電極を介して、内部電極間に電界が集中し、長さ方向の両端に位置する外部端子電極間の電界が緩和される。このため、外部端子電極間で見た抵抗値が内部電極及び中間電極の間で見た抵抗値によって支配され、外部端子電極間の距離の変動に対する抵抗値の変化が小さくなり、安定した負の抵抗温度特性が得られる。
【0011】
【実施例】
図1は本発明に係るNTCサーミスタの正面断面図である。1はセラミック基体、21、31は内部電極、41は中間電極、51、61は外部端子電極である。
【0012】
セラミック基体1は、所要の負の抵抗温度特性を有するセラミック層11を有している。セラミック層11は負の抵抗温度特性を有するセラミック材料で構成されている。具体的には、セラミック層11はMn、 Ni、 Co、 Cu、 Al、 Fe、 CrまたはZrの少なくとも2種を含む化合物であるセラミック材料等である。
【0013】
内部電極21、31は、少なくとも一対備えられる。内部電極21、31のそれぞれは、セラミック基体1に厚み方向T及び長さ方向Lを仮想したとき、一端がセラミック層11内において長さ方向Lに互いに間隔L1を隔てて対向し、それぞれの他端が長さ方向の相対向する両側端面に導かれている。内部電極21、31はAg、 AgーPd、 Pd、 Au、 Pt 等の貴金属またはCu、Ni 等の卑金属を主成分として形成できる。
【0014】
中間電極41は、内部電極21、31の間において、内部電極21、31から間隔を隔ててセラミック層11内に配置されている。中間電極41は、内部電極21、31と同様に、Ag、AgーPd、Pd、Au、Pt等の貴金属またはCu、Ni等の卑金属を主成分として形成できる。
【0015】
外部端子電極51、61は、セラミック基体1の長さ方向Lの両側端面に互いに独立して付着され、内部電極21、31の他端が接続されている。外部端子電極51、61は貴金属、卑金属またはこられの組合せになる金属により、厚膜、スパッタもしくは蒸着等による薄膜またはメッキ膜として形成することができる。
【0016】
図2は図1に示したNTCサーミスタの等価回路図である。RH1は内部電極21と中間電極41との間に生じるNTCサーミスタ要素、RH2は中間電極41と内部電極31との間に生じるNTCサーミスタ要素である。
【0017】
ここで、セラミック基体1は負の抵抗温度特性を有するセラミック層11を有しており、少なくとも一対備えられる内部電極21、31のそれぞれは、セラミック層11内において長さ方向Lに互いに間隔L1を隔てて対向しており、外部端子電極51、61は内部電極21、31の他端が接続されているから、内部電極21ー31間のセラミック層11の有する負の抵抗温度特性が、外部端子電極51、61を介してそのまま引出される。内部電極21ー31間のセラミック層11の負の抵抗温度特性はセラミック基体1の表面結晶状態が外部雰囲気や熱等の影響を受けて変化しても変化しない。このため、セラミック基体1の表面結晶状態が外部雰囲気や熱等の影響を受けて変化しても、安定した負の抵抗温度特性を確保し得る。
【0018】
また、中間電極41は、内部電極21、31の間において、内部電極21、31から間隔を隔ててセラミック層11内に配置されているから、中間電極41を介して、内部電極21ー31間に電界が集中し、長さ方向Lの両端に位置する外部端子電極51ー61間の電界が緩和される。このため、外部端子電極51ー61間で見た抵抗値が内部電極21、31及び中間電極41の間で見た抵抗値によって支配され、外部端子電極51ー61間の距離の変動に対する抵抗値の変化が小さくなり、安定した負の抵抗温度特性が得られる。
【0019】
更に、図1に図示されるように、内部電極21、31は、それぞれがセラミック層11内の厚み方向Tのほぼ同一に配置されている。このような構造であると、内部電極21、31を同一工程において、同時に形成できる。この内部電極21、31の配置に対して、中間電極41は、内部電極21、31からセラミック基体1の厚み方向Tに間隔を隔てて配置されている。中間電極41は間隔L1をほぼ埋めるような長さを有する。従って、図2のNTCサーミスタ要素RH1、RH2はセラミック層11の厚み方向に生じる。
【0020】
外部端子電極51、61は側端面から長さ方向Lに延びる端部711、811が内部電極21、31よりは外側で終っている。具体的には、端部711と内部電極21との間に間隔L2が生じ、端部811と内部電極31との間に間隔L3が生じるようなものである。この構造は、セラミック基体1の表面比抵抗が小さいときに、外部端子電極51ー61間の距離変動に伴なう抵抗値変動を抑制するのに有効である。
【0021】
セラミック基体1は、セラミック層11の厚み方向の両面に他のセラミック層12、13を有することもできる。この構造によれば、セラミック層12、13をセラミック層11の比抵抗値よりも高い材料によって形成することが可能であり、それによって、外部端子電極51ー61間の距離の変動に対する負の抵抗温度特性の変動をより一層小さくすることができる。
【0022】
次に図3〜図11を参照して、本発明に係るNTCサーミスタの実施例を説明する。これらの図において、図1と同一の参照符号は同一性ある構成部分を示している。
【0023】
図3の実施例では、内部電極21、31は、互いに、セラミック層11内の厚み方向Tの異なる位置に配置されている。
【0024】
図4の実施例では、内部電極21、31がセラミック層11内の厚み方向Tのほぼ同一位置に配置され、中間電極41が内部電極21ー31間の間隔L1内に間隔を隔てて配置されている。この電極構造によれば、中間電極41を内部電極21、31と同一の工程で同時に形成できる。
【0025】
図5の実施例では、中間電極41、42が複数備えられ、それぞれが互いに間隔を隔てて配置されている。中間電極41、42は2つであり、同一高さ位置において2つに分割されている。この構造によれば、中間電極41、42と内部電極21、31との間の電界集中を、中間電極41ー42間の間隔によってコントロールすることができる。
【0026】
図6の実施例では、中間電極41の両端が内部電極21、31の端部と重なり合っている。この構造は請求対象ではない。
【0027】
図7の実施例では、内部電極21、31による電極対と、内部電極22、32による電極対の複数の電極対が備えられている。これらの電極対(21、31)、(22、32)のそれぞれはセラミック基体1の厚み方向Tに間隔を隔てて配置されている。図8は図7に示したNTCサーミスタの等価回路図である。RH1は内部電極21と中間電極41との間に生じるNTCサーミスタ要素、RH2は内部電極22と中間電極41との間に生じるNTCサーミスタ要素、RH3は内部電極31と中間電極41との間に生じるNTCサーミスタ要素、RH4は内部電極21と中間電極41との間に生じるNTCサーミスタ要素をそれぞれ示している。図8から明らかなように、図7に示される構造の場合、内部電極対数の選択により、外部端子電極51ー61間で見た合成抵抗値を調整できる。
【0028】
図9の実施例では、3つの内部電極対(21、31)、(22、32)及び(23、33)を有する。各電極対の間には2つの中間電極41、42が備えられている。
【0029】
図10の実施例では、2つの内部電極対(21、31)、(22、32)を有している。2つの内部電極対(21、31)、(22、32)の間に中間電極41、42が備えられている。
【0030】
図11の実施例では、2つの内部電極対(21、31)、(22、32)を有している。内部電極21、31の間に中間電極41が配置され、内部電極22、32の間に中間電極42が配置されている。
【0031】
本発明に係るNTCサーミスタはシート積層法によって製造できる。シート積層法によって製造する場合、まず、一面上に内部電極の群を形成したグリーンシートを用意する。グリーンシートは所定の負の抵抗温度特性を有するセラミック材料、例えばMn、 Ni、 Co、 Cu、 Al、 Fe、 CrまたはZrの少なくとも2種を含む化合物であるセラミック材料によって構成される。これらのセラミック材料を用い公知の技術によってグリーンシートを製造する。具体的には、前述したセラミック材料を湿式混合等の手段によって均一に混合した後、乾燥させ、更に適切に選定された焼成条件で仮焼成し、仮焼粉を湿式粉砕する。粉砕された仮焼粉末にバインダを加えてスラリー化する。スラリーをドクターブレード法またはスクリーン印刷法等の手段によってシート化する。その後に乾燥させてグリーンシートを得る。
【0032】
内部電極はAg、 AgーPd、 Pd、 Au、 Pt 等の貴金属またはCu、Ni 等の卑金属を主成分とする電極ペーストを、印刷法等の手段によって、グリーンシートの上に塗布することによって形成できる。
【0033】
同様にして、一面上に中間電極の群を形成したグリーンシートを用意する。
【0034】
これらのグリーンシートを重ね合せ、圧力を加えて圧着し、乾燥工程等の必要な工程を経た後、切断し、NTCサーミスタ素子を取出す。切断は、ダイシングソー等を用いて行なうことができる。このようにして取出されたNTCサーミスタ素子を焼成し、焼成後に外部端子電極を付与することにより、目的のNTCサーミスタが得られる。
【0035】
次に、NTCサーミスタの具体的な製造例と、得られたNTCサーミスタの特性を示す。出発原料として、Mn304 , NiO 及びAl2O3 を用い、
Mn/Ni/Al=66.7/28.6/4.7 (mol%)
となるように秤量し、湿式混合によって均一に混合した後、乾燥させ、更に1100℃、2時間の条件で仮焼成し、仮焼粉を湿式粉砕する。粉砕された仮焼粉末にバインダを加えてスラリーを得た。スラリーをドクターブレード法によってシート化し、その後に乾燥させてグリーンシートを得た。
【0036】
次にこのグリーンシート上に、Pdペーストを印刷し、内部電極及び中間電極用のグリーンシートを作製した。この電極用グリーンシートと別に用意された他のグリーンシートとを、目的の電極パターンとなるように重ね合わせ、400kg/cm2 の圧力を加えて圧着した。
【0037】
次に、乾燥工程を経た後、ダイシングソーを用いて、2.3×1.43×1.14 mmに切断し、チップ形状にした。このチップを1300℃、2時間の条件で焼成した。焼成済のチップの両端にディップ法によりAgーPd 電極ペーストを塗布し、850℃で焼付けた。これにより、図7に示す構造を有するNTCサーミスタが得られる。
【0038】
上記のNTCサーミスタを25℃と85℃のシリコーンオイルバスに浸漬し、直流四端子法を用いて抵抗値を測定した。比較のため、セラミック基体の相対する両端部に外部端子電極を設け、外部端子電極間にあるセラミック基体を利用して必要な負の抵抗温度特性を得る単板型のNTCサーミスタ(従来品と称する)を、同一の出発原料及び同一の製造条件の下で、同一の形状となるように製造し、同一の測定条件で抵抗値を測定した。測定結果を下に示す。
【0039】
上記試験データから明らかなように、本発明に係るNTCサーミスタは従来の単板型NTCサーミスタに比べて、抵抗値のバラツキが小さくなった。抵抗値及びB定数については、材料組成及び内部電極構成を変えることにより目的の特性を確保できる。
【0040】
次に、125℃、1000時間の高温放置試験後における抵抗変化の試験結果を下に示す。
【0041】
上記試験データから明らかなように、本発明に係るNTCサーミスタは従来のNTCサーミスタに比べて高温放置後の抵抗変化が著しく小さい。
【0042】
【発明の効果】
以上述べたように本考案によれば、次のような効果を得ることができる。
(a)セラミック基体の表面結晶状態が外部雰囲気や熱等の影響を受けて変化しても、安定した負の抵抗温度特性を確保し得るNTCサーミスタを提供することができる。
(b)外部端子電極間の距離が変動しても、安定した負の抵抗温度特性を確保し得るNTCサーミスタを提供することができる。
【図面の簡単な説明】
【図1】本発明に係るNTCサーミスタの正面断面図である。
【図2】図1に示したNTCサーミスタの等価回路図である。
【図3】本発明に係るNTCサーミスタの別の実施例における正面断面図である。
【図4】本発明に係るNTCサーミスタの別の実施例における正面断面図である。
【図5】本発明に係るNTCサーミスタの別の実施例における正面断面図である。
【図6】本発明に係るNTCサーミスタの別の実施例における正面断面図である。
【図7】本発明に係るNTCサーミスタの別の実施例における正面断面図である。
【図8】図7に示したNTCサーミスタの等価回路図である。
【図9】本発明に係るNTCサーミスタの別の実施例における正面断面図である。
【図10】本発明に係るNTCサーミスタの別の実施例における正面断面図である。
【図11】本発明に係るNTCサーミスタの別の実施例における正面断面図である。
【符号の説明】
1 セラミック基体
21、22、23 内部電極
31、32、33 内部電極
41、42 中間電極
51、61 外部端子電極
Claims (9)
- セラミック基体と、内部電極と、中間電極と、外部端子電極とを含むNTCサーミスタであって、
前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有しており、
前記内部電極は、少なくとも一対備えられ、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれており、
前記中間電極は、前記内部電極と同一の厚み位置にあり、前記内部電極から長さ方向に間隔を隔てて前記セラミック層内に配置されており、
前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端が接続されている
NTCサーミスタ。 - 請求項1に記載されたNTCサーミスタであって、前記内部電極及び前記中間電極の組み合わせは複数であり、各組のそれぞれは、厚み方向に間隔を隔てて配置されているNTCサーミスタ。
- セラミック基体と、内部電極と、中間電極と、外部端子電極とを含むNTCサーミスタであって、
前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有しており、
前記内部電極は、一対備えられ、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれており、
前記中間電極は、前記内部電極間の前記間隔を埋める長さを有し、前記間隔の下側の前記セラミック層内に配置されており、
前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端が接続されている
NTCサーミスタ。 - セラミック基体と、内部電極と、中間電極と、外部端子電極とを含むNTCサーミスタであって、
前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有しており、
前記内部電極は、2対備えられており、
各対は、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、厚み方向に互いに第1の間隔を隔てて配置されており、
各同一対に属する2つの内部電極は、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに第2の間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれており、
前記中間電極は、前記第2の間隔を埋める長さを有し、前記内部電極の対の間において、前記内部電極の対のそれぞれに生じる前記第1の間隔によって挟まれた前記セラミック層内に配置されており、
前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端に接続されている
NTCサーミスタ。 - セラミック基体と、内部電極と、中間電極と、外部端子電極とを含むNTCサーミスタであって、
前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有しており、
前記内部電極は、3対以上備えられており、
各対は、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、厚み方向に互いに第1の間隔を隔てて配置されており、
各同一対に属する2つの内部電極は、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに第2の間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれており、
前記中間電極は、前記内部電極の対数よりも1つ少ない複数であり、それぞれは、前記第2の間隔を埋める長さを有し、隣りあう内部電極の対の間において、前記内部電極の対のそれぞれに生じる前記第1の間隔によって挟まれた前記セラミック層内に配置されており、
前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端に接続されている
NTCサーミスタ。 - セラミック基体と、内部電極と、中間電極と、外部端子電極とを含むNTCサーミスタであって、
前記セラミック基体は、負の抵抗温度特性を示すセラミック層を有しており、
前記内部電極は、2対備えられており、
各対は、前記セラミック基体に厚み方向及び長さ方向を仮想したとき、厚み方向に互いに第1の間隔を隔てて配置されており、
各同一対に属する2つの内部電極は、同一の厚み位置にあり、それぞれの一端が長さ方向に互いに第2の間隔を隔てて対向し、それぞれの他端が長さ方向の相対向する前記セラミック基体の両側端面に導かれており、
前記中間電極は、2つであり、それぞれは、前記第2の間隔を埋める長さを有し、前記内部電極の対の間において、前記内部電極の対のそれぞれに生じる前記第1の間隔によって挟まれ、かつ、互いに厚み方向に第3の間隔を隔てて、前記セラミック層内に配置されており、
前記外部端子電極は、前記セラミック基体の長さ方向の両側端面に付着され、前記内部電極の前記他端に接続されている
NTCサーミスタ。 - 請求項1乃至6の何れかに記載されたNTCサーミスタであって、前記セラミック層は、Mn、Ni、Co、Cu、Al、Fe、CrまたはZrの少なくとも2種を含む化合物であるNTCサーミスタ。
- 請求項1乃至7の何れかに記載されたNTCサーミスタであって、前記セラミック基体は、前記セラミック層の厚み方向の両面に他のセラミック層を有するNTCサーミスタ。
- 請求項8に記載のNTCサーミスタであって、前記他のセラミック層は、比抵抗値が前記内部電極間に位置する前記セラミック層の比抵抗値よりも高い値を有しているNTCサーミスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12085793A JP3632860B2 (ja) | 1993-04-23 | 1993-04-23 | Ntcサーミスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12085793A JP3632860B2 (ja) | 1993-04-23 | 1993-04-23 | Ntcサーミスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06310304A JPH06310304A (ja) | 1994-11-04 |
JP3632860B2 true JP3632860B2 (ja) | 2005-03-23 |
Family
ID=14796672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12085793A Expired - Fee Related JP3632860B2 (ja) | 1993-04-23 | 1993-04-23 | Ntcサーミスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3632860B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19931056B4 (de) * | 1999-07-06 | 2005-05-19 | Epcos Ag | Vielschichtvaristor niedriger Kapazität |
KR20030030082A (ko) * | 2001-10-08 | 2003-04-18 | 삼화콘덴서공업주식회사 | 적층형 칩ntc서미스터 |
DE10159451A1 (de) * | 2001-12-04 | 2003-06-26 | Epcos Ag | Elektrisches Bauelement mit einem negativen Temperaturkoeffizienten |
-
1993
- 1993-04-23 JP JP12085793A patent/JP3632860B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06310304A (ja) | 1994-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005504438A (ja) | 電気的な多層素子 | |
JP3632860B2 (ja) | Ntcサーミスタ | |
JP2000124007A (ja) | チップ型サーミスタおよびその製造方法 | |
JP3528972B2 (ja) | Ntcサーミスタ | |
JPH06314602A (ja) | セラミック電子部品 | |
JPH06215908A (ja) | チップ型サーミスタ及びその製造方法 | |
JP2798136B2 (ja) | サーミスタ | |
JP2888020B2 (ja) | 負特性積層サーミスタ | |
JPS636121B2 (ja) | ||
JP3708796B2 (ja) | 厚膜抵抗器 | |
JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
JP3632592B2 (ja) | チップサーミスタおよびその製造方法 | |
JPH04317302A (ja) | 正特性サーミスタ及びその製造方法 | |
JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
JPH07169601A (ja) | 角形チップ抵抗器およびその製造方法 | |
JP3823512B2 (ja) | サーミスタ素子 | |
JPH0547508A (ja) | 積層型半導体磁器及びその製造方法 | |
JP4505925B2 (ja) | チップ型サーミスタ素子 | |
JP4492187B2 (ja) | 積層型正特性サーミスタ | |
JP3214440B2 (ja) | 抵抗素子の製造方法及び抵抗素子 | |
JPH0376278A (ja) | 積層半導体セラミック素子の製造方法 | |
JP3307314B2 (ja) | 積層型抵抗素子及びその製造方法 | |
JP2003124007A (ja) | Ntcサーミスタ素子 | |
JP2580628B2 (ja) | サーミスタ | |
JP2580550B2 (ja) | サーミスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |