JP2580550B2 - サーミスタ - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体セラミックからなるサーミスタ素子の
周囲にセラミックからなる保護層が一体焼成されたサー
ミスタに関する。

従来の技術 サーミスタには、第９図に示す如く半導体セラミック
からなる層状のサーミスタ素子21の両面に一対の内部電
極22,22を有し、更にその外側にサーミスタ素子を保護
すべくセラミックからなる絶縁性の保護層23,23を配し
た構成のものを、一体焼成により作成したものがある。

発明が解決しようとする問題点 ところで、斯かるサーミスタはサーミスタ素子と保護
層との間に薄い層状の内部電極を挟んだ状態で焼成され
るため、サーミスタ素子と保護層との間で相互に拡散が
生じてサーミスタ素子の拡散部に組成変化が起こる。

この結果、前記拡散部においてはエージング特性が低
下し、また抵抗値及び所謂サーミスタ定数が所望値から
変動することになり、サーミスタとして必要な特性を確
保できないという問題点があった。

本発明は斯かる問題点を解決すべくなされたものであ
り、一体焼成しても必要な特性を確保し得るサーミスタ
を提供することを目的とする。

問題点を解決するための手段 本発明に係るサーミスタは、半導体セラミックからな
るサーミスタ素子の周囲にセラミックからなる保護層が
一体焼成されたサーミスタにおいて、前記サーミスタ素
子内に内部電極が設けられた構成とする。

発明の作用 本発明にあっては、一体焼成を行なう際にサーミスタ
素子と保護層との間で拡散が起こっても、焼成後におい
て内部電極は保護層から遠く離れていて拡散の起こって
いないサーミスタ素子部分或いは保護層に近いが、拡散
が余り起こっていないサーミスタ素子部分に位置するこ
とになる。

実 施 例 以下本発明を図面に基づき具体的に説明する。第１図
は本発明に係るサーミスタの縦断面図であり、図中１は
一端側を夫々上下に対向させたPt製の一対の内部電極2,
2を内設するサーミスタ素子を示す。サーミスタ素子１
はMg酸化物、Co酸化物、Ni酸化物、Al酸化物等の金属酸
化物からなる半導体セラミックであり、その上面、下面
には夫々Al₂O₃からなる絶縁性の保護層3,3が形成されて
いる。この外観としては直方体形状を呈しており、上側
の内部電極２の他端が位置する側面3cと上面3aの側面3c
側とには内部電極２の他端と接触し、かつその幅でPt製
の外部電極４が、また下側の内部電極２の他端が位置す
る側面3dと下面3bの側面3d側とには同様にして外部電極
４が夫々別体に形成されている。

次に本発明品の製造方法について説明する。まず、サ
ーミスタ素子１の原料としてのMg酸化物、Co酸化物、Ni
酸化物、Al酸化物等の金属酸化物を夫々所定量づつ計量
してこれらを湿式混合したのち乾燥させ、乾燥後1200℃
の温度で１時間仮焼する。その後、湿式粉砕しのち乾燥
させ、乾燥後適当なバインダを添加して混合し、この混
合したものをドクターブレード法により厚み100μｍの
シートに成形して乾燥する。乾燥後、シートから例えば
47×23mmのサーミスタ素子板11を３枚カットする。

また、保護層３用の原料としてのAl₂O₃にバインダを
添加し、その後前述のサーミスタ素子板11と同様にして
同寸法の47×23mmである絶縁性の保護板13を６枚作成す
る。

次いで、１枚のサーミスタ素子板11の上面に第２図に
示すパターンとなるように内部電極２用のPtペースト12
aを印刷し、その下面に上記パターンと対称な第３図に
示すパターンとなるように電極２用のPtペースト12bを
印刷する。即ち、印刷後、サーミスタ素子板11を上から
透視した状態において、第４図に示すように上面側のPt
ペースト12aのパターン（右上りのハッチング）と下面
側のPtペースト12bのパターン（右下りのハッチング）
が逆になるように印刷する。

また、２枚の保護板13,13の片面に、夫々第２図のパ
ターンと第３図のパターンに外部電極４用のPtペースト
14a,14bを印刷する。

その後、第５図に示す如く両面に内部電極12a,12bが
印刷されたサーミスタ素子板11を中間に位置させ、その
上下に印刷していないサーミスタ素子板11を１枚づつ置
き、その外側に保護板13を２枚づつ配し、更にその外側
に印刷面を外側として印刷された保護板13を、その印刷
パターンがサーミスタ素子板11のそれと対向するように
重ね、これを60℃の温度で15tonの荷重により60秒押圧
して圧着する。

圧着されたものについては、内側の３枚のサーミスタ
素子板11がサーミスタ素子１となり、その両側の３枚の
保護板13が保護層３となる。

そして、圧着したものを第６図（平面図）に示すよう
にカーボンペーストを用いてカットパターン15を印刷し
てそのカットパターン15に沿ってカットし、その後、15
50℃の温度で２時間焼成する。焼成後、内部電極２を外
側へ確実に露出させるべく第７図に示すように内部電極
２が形成せしめてある両端部をカットする。これは、例
えば熱膨張率の違いにより焼成後の側面において、内部
電極２部分が他の部分よりも凹状となった場合等に、こ
のままでは外部電極４と内部電極２との接触を行えなく
なるのを防止するためである。

然る後、露出用カット面にPtペーストを塗布したのち
1200℃の温度に１時間加熱し、露出用カット面に塗布し
たPtペーストと前記Ptペースト14a,14bとからなる外部
電極４と内部電極２とを接続する。なお、外部電極４は
焼成前に内部電極２と接触させて予め設けておいてもよ
い。また、その形状は第１図に示す側面3c,3dとその近
傍の上、下面3a,3b部分を被うように形成してもよい。

このように、内部電極２をサーミスタ素子１内に占位
せしめて本発明品は一帯焼成されるので、焼成の際に保
護層３とサーミスタ素子１との間で相互拡散が生じて
も、内部電極２は拡散が生じていない部分或いは拡散が
生じていてもその程度が少ない部分に位置することとな
る。このため内部電極2,2間のサーミスタ素子１部分に
おいては拡散による影響がないか或いは有っても少な
い。

なお、上記実施例ではサーミスタ素子板11を３枚、保
護板13を６枚重ねた構成としているが、本発明はこれに
限らず、焼成後に内部電極がサーミスタ素子の内部に位
置する構成であればよく、サーミスタ素子板及び保護板
の使用枚数は上記以外であっても差し支えない。

また、上記実施例ではサーミスタ素子内に一対の内部
電極を設けた構成としているが、本発明はこれに限ら
ず、サーミスタ素子内に３つの内部電極を設けてこれを
交互に左右いずれかの外部電極に接続した実質的に２対
の内部電極を有するものにも適用でき、更には実質的に
３対以上の内部電極を有するもの、即ち４以上の内部電
極を有するものにも適用できることは勿論である。

更に、上記実施例では外部電極４を用いてこれと内部
電極２とを接続しているが、本発明はこれに限らず第８
図に示す如く周囲が保護層３にて囲まれたサーミスタ素
子１内に設けた内部電極２にPt線等の導電引出し線2aを
接続したサーミスタにも適用できる。また、本発明は導
電引出し線を用いたものに限らず、他の形状、構造によ
り内部電極を外部と導電したものにも適用できることは
勿論である。

そして、更に、上記実施例では保護層が絶縁性のもの
であるが、本発明はこれに限らず保護層が導電性のもの
或いは他の特性を有するものであっても同様に適用でき
る。

発明の効果 上記詳述した如く本発明は内部電極がサーミスタ素子
の内部に形成されているので、一体焼成を行なうことに
よりサーミスタ素子とその周囲の保護層との間で相互拡
散が生じても一対の内部電極間のサーミスタ素子部分で
は拡散による影響がないか或いは有っても少なく、この
ため一体焼成してもサーミスタとしての必要な特性を確
保できるすぐれた効果を奏する。

【図面の簡単な説明】

第１図は、本発明品の縦断面図、第２図、第３図はサー
ミスタ素子板の上面、下面に夫々印刷する電極パター
ン、第４図はそのサーミスタ素子板に印刷した上面側電
極パターンと下面側電極パターンとを上方より見た図、
第５図はサーミスタ素子板と保護板との積層状態を示す
縦断面図、第６図はカットパターンを示す平面図、第７
図は焼成後のカット位置を示す平面図、第８図は本発明
の他の実施例を示す縦断面図、第９図は従来品の縦断面
図である。 １……サーミスタ素子、２……内部電極、 ３……保護層。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−166903（ＪＰ，Ａ) 特開 昭55−166902（ＪＰ，Ａ) 特開 昭62−137805（ＪＰ，Ａ) 特開 昭50−119268（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】半導体セラミックからなるサーミスタ素子
   の周囲にセラミックからなる保護層が一体焼成されたサ
   ーミスタにおいて、 前記サーミスタ素子内に内部電極が設けられていること
   を特徴とするサーミスタ。