JPH0661014A - 積層型サ−ミスタ - Google Patents
積層型サ−ミスタInfo
- Publication number
- JPH0661014A JPH0661014A JP23418292A JP23418292A JPH0661014A JP H0661014 A JPH0661014 A JP H0661014A JP 23418292 A JP23418292 A JP 23418292A JP 23418292 A JP23418292 A JP 23418292A JP H0661014 A JPH0661014 A JP H0661014A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- thermistor
- resistor
- width
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 積層型サーミスタの抵抗値のバラツキを抑え
る。 【構成】 抵抗体１の第１及び第２の仮想平面内に第１
及び第２の内部電極２、３を設ける。第１の内部電極２
は第１の外部電極に接続し、第２の内部電極３は第２の
外部電極に接続する。第２の内部電極３に幅狭部分３ｂ
を設ける。第１の内部電極２の先端の縁を第２の内部電
極３の幅狭部分３ｂに交差させる。
る。 【構成】 抵抗体１の第１及び第２の仮想平面内に第１
及び第２の内部電極２、３を設ける。第１の内部電極２
は第１の外部電極に接続し、第２の内部電極３は第２の
外部電極に接続する。第２の内部電極３に幅狭部分３ｂ
を設ける。第１の内部電極２の先端の縁を第２の内部電
極３の幅狭部分３ｂに交差させる。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器の温度補償、
電流制御、温度検出などに使用するための積層型サーミ
スタに関する。
電流制御、温度検出などに使用するための積層型サーミ
スタに関する。
【０００２】
【従来の技術】典型的なサーミスタは、角柱あるいは板
状のサーミスタ抵抗体と、この両端に浸漬法等で形成さ
れた一対の電極とから成る。この種のサーミスタは構造
が簡単であるために安価に製造できるという長所を有す
る反面、一対の電極の相互間隔を所定値にすることに困
難を伴うので、抵抗値にバラツキが生じるという欠点を
有する。また、このサーミスタでは所定の耐圧を確保し
て低い抵抗値を得ることに困難を伴う。
状のサーミスタ抵抗体と、この両端に浸漬法等で形成さ
れた一対の電極とから成る。この種のサーミスタは構造
が簡単であるために安価に製造できるという長所を有す
る反面、一対の電極の相互間隔を所定値にすることに困
難を伴うので、抵抗値にバラツキが生じるという欠点を
有する。また、このサーミスタでは所定の耐圧を確保し
て低い抵抗値を得ることに困難を伴う。
【０００３】上述のような問題を解決するために、サー
ミスタを積層型に構成することが例えば特公昭５０−１
１５８５号公報に開示されている。
ミスタを積層型に構成することが例えば特公昭５０−１
１５８５号公報に開示されている。
【０００４】
【発明が解決しようとする課題】ところで、サーミスタ
を積層型に構成すると、積層時における電極パターンず
れによる抵抗値のバラツキが生じる。図１０は従来の積
層型サーミスタの第１及び第２の内部電極１１、１２の
ずれを示すものである。第１及び第２の内部電極１１、
１２はサーミスタ抵抗体１３内に埋設され、互いに対向
即ち交差するように配置される。第１の内部電極１１が
図１０においてＸ軸方向（横方向）とＹ軸方向（縦方
向）とのいずれにもずれない場合には第１及び第２の内
部電極１１、１２の対向面積が所望値になり、所望の特
性を得ることができる。しかし、図１０に示す第１の内
部電極１１がＸ軸方向にａだけずれた場合、又はＹ軸方
向にｂだけずれた場合には対向面積（交差面積）が変化
し、特性も変化する。
を積層型に構成すると、積層時における電極パターンず
れによる抵抗値のバラツキが生じる。図１０は従来の積
層型サーミスタの第１及び第２の内部電極１１、１２の
ずれを示すものである。第１及び第２の内部電極１１、
１２はサーミスタ抵抗体１３内に埋設され、互いに対向
即ち交差するように配置される。第１の内部電極１１が
図１０においてＸ軸方向（横方向）とＹ軸方向（縦方
向）とのいずれにもずれない場合には第１及び第２の内
部電極１１、１２の対向面積が所望値になり、所望の特
性を得ることができる。しかし、図１０に示す第１の内
部電極１１がＸ軸方向にａだけずれた場合、又はＹ軸方
向にｂだけずれた場合には対向面積（交差面積）が変化
し、特性も変化する。
【０００５】そこで、本発明は特性のバラツキを抑える
ことができる積層型サーミスタを提供することにある。
ことができる積層型サーミスタを提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、温度変化に応じて抵抗値が変化する抵抗材
料から成り且つ互いに対向する第１及び第２の側面を有
するるサーミスタ抵抗体と、前記抵抗体の中の第１の仮
想平面に配置され且つ一端が前記第１の側面に露出して
いる第１の内部電極と、前記第１の内部電極に対向する
部分を有するように前記抵抗体の中の前記第１の仮想平
面に平行な第２の仮想平面に配置され且つ一端が前記第
２の側面に露出している第２の内部電極と、前記抵抗体
の前記第１及び第２の内部電極の一端にそれぞれ接続さ
れ且つ前記第１及び第２の側面にそれぞれ設けられた第
１及び第２の外部電極とを備えた積層型サーミスタにお
いて、前記第１及び第２の仮想平面に対して垂直な方向
から見て前記第２の内部電極に対して前記第１の内部電
極の他端が交差している部分及びこの近傍における前記
第２の内部電極の幅が前記第２の内部電極の前記第１の
内部電極に対向する部分の最大幅よりも狭くなるように
前記第２の内部電極が形成されている積層型サーミスタ
に係わるものである。なお、請求項２に示すように第２
の内部電極に幅広の第１の部分と幅狭の第２の部分とを
設け、垂直方向から見て第１の部分に対して第１の内部
電極が２回交差するように第１及び第２の内部電極を関
係付け、第１の内部電極が第１の部分に交差する２箇所
の幅をほぼ同一にすることができる。
の本発明は、温度変化に応じて抵抗値が変化する抵抗材
料から成り且つ互いに対向する第１及び第２の側面を有
するるサーミスタ抵抗体と、前記抵抗体の中の第１の仮
想平面に配置され且つ一端が前記第１の側面に露出して
いる第１の内部電極と、前記第１の内部電極に対向する
部分を有するように前記抵抗体の中の前記第１の仮想平
面に平行な第２の仮想平面に配置され且つ一端が前記第
２の側面に露出している第２の内部電極と、前記抵抗体
の前記第１及び第２の内部電極の一端にそれぞれ接続さ
れ且つ前記第１及び第２の側面にそれぞれ設けられた第
１及び第２の外部電極とを備えた積層型サーミスタにお
いて、前記第１及び第２の仮想平面に対して垂直な方向
から見て前記第２の内部電極に対して前記第１の内部電
極の他端が交差している部分及びこの近傍における前記
第２の内部電極の幅が前記第２の内部電極の前記第１の
内部電極に対向する部分の最大幅よりも狭くなるように
前記第２の内部電極が形成されている積層型サーミスタ
に係わるものである。なお、請求項２に示すように第２
の内部電極に幅広の第１の部分と幅狭の第２の部分とを
設け、垂直方向から見て第１の部分に対して第１の内部
電極が２回交差するように第１及び第２の内部電極を関
係付け、第１の内部電極が第１の部分に交差する２箇所
の幅をほぼ同一にすることができる。
【０００７】
【発明の作用及び効果】本発明においては、第２の内部
電極における第１の内部電極の他端が対向している部分
の幅が狭いので、第１及び第２の内部電極の相対的ずれ
による対向面積（交差面積）の変化が少ない。従って、
抵抗値のバラツキの小さい積層型サ−ミスタを提供する
ことができる。請求項２によれば、更に抵抗値のバラツ
キを小さくすることができる。
電極における第１の内部電極の他端が対向している部分
の幅が狭いので、第１及び第２の内部電極の相対的ずれ
による対向面積（交差面積）の変化が少ない。従って、
抵抗値のバラツキの小さい積層型サ−ミスタを提供する
ことができる。請求項２によれば、更に抵抗値のバラツ
キを小さくすることができる。
【０００８】
【第１の実施例】次に、図１〜図７を参照して本発明の
第１の実施例に係わる積層型ＮＴＣサーミスタを説明す
る。図１に示すサーミスタは、ＮＴＣサーミスタ材料か
ら成る抵抗体１と、第１及び第２の内部電極２、３と、
第１及び第２の外部電極４、５を有する。第１の内部電
極２は直方体形状の抵抗体１の上面に平行の第１の仮想
平面上に図３に示すパターンに形成されたＡｇ−Ｐｄ導
体層から成り、この一端は抵抗体１の第１の側面６に露
出し、ここに設けられた第１の外部電極４に接続されて
いる。第２の内部電極３は抵抗体１の上面及び第１の仮
想平面に対して平行な第２の仮想平面上に図２に示すパ
ターンに形成されたＡｇ−Ｐｄ導体層から成り、この一
端は抵抗体１の第２の側面７に露出し、ここに設けられ
た第２の外部電極５に接続されている。
第１の実施例に係わる積層型ＮＴＣサーミスタを説明す
る。図１に示すサーミスタは、ＮＴＣサーミスタ材料か
ら成る抵抗体１と、第１及び第２の内部電極２、３と、
第１及び第２の外部電極４、５を有する。第１の内部電
極２は直方体形状の抵抗体１の上面に平行の第１の仮想
平面上に図３に示すパターンに形成されたＡｇ−Ｐｄ導
体層から成り、この一端は抵抗体１の第１の側面６に露
出し、ここに設けられた第１の外部電極４に接続されて
いる。第２の内部電極３は抵抗体１の上面及び第１の仮
想平面に対して平行な第２の仮想平面上に図２に示すパ
ターンに形成されたＡｇ−Ｐｄ導体層から成り、この一
端は抵抗体１の第２の側面７に露出し、ここに設けられ
た第２の外部電極５に接続されている。
【０００９】図２及び図３は第１及び第２の内部電極
２、３を抵抗体１の上面に対して垂直な方向から見た平
面パターンを示す。即ち、図２は第２の仮想平面におけ
る第２の内部電極３のパターンを示し、図３は第１の仮
想平面における第１の内部電極２のパターンを示す。図
２の破線及び図３から明らかなように第１の内部電極２
は平面的に見て長方形に形成されている。第２の内部電
極３はこの他端（先端）側の幅広の第１の部分３ａと、
この第１の部分３ａよりも幅狭の第２の部分３ｂと、抵
抗体１の第２の端面７に露出する第３の部分３ｃとから
成る。なお、第１の内部電極２の幅Ｗ1 は、第２の内部
電極３の第１の部分３ａの幅Ｗ2 よりも広く、第２の内
部電極３の第１の部分３ａの幅Ｗ2 は第２の部分３ｂの
幅Ｗ3 よりも広い。従って、平面的に見て第２の内部電
極３の第１の部分３ａは第１の内部電極２の中に含まれ
ている。第２の内部電極３の幅狭の第２の部分３ｂは第
１の内部電極２の他端（先端）に交差するように形成さ
れている。
２、３を抵抗体１の上面に対して垂直な方向から見た平
面パターンを示す。即ち、図２は第２の仮想平面におけ
る第２の内部電極３のパターンを示し、図３は第１の仮
想平面における第１の内部電極２のパターンを示す。図
２の破線及び図３から明らかなように第１の内部電極２
は平面的に見て長方形に形成されている。第２の内部電
極３はこの他端（先端）側の幅広の第１の部分３ａと、
この第１の部分３ａよりも幅狭の第２の部分３ｂと、抵
抗体１の第２の端面７に露出する第３の部分３ｃとから
成る。なお、第１の内部電極２の幅Ｗ1 は、第２の内部
電極３の第１の部分３ａの幅Ｗ2 よりも広く、第２の内
部電極３の第１の部分３ａの幅Ｗ2 は第２の部分３ｂの
幅Ｗ3 よりも広い。従って、平面的に見て第２の内部電
極３の第１の部分３ａは第１の内部電極２の中に含まれ
ている。第２の内部電極３の幅狭の第２の部分３ｂは第
１の内部電極２の他端（先端）に交差するように形成さ
れている。
【００１０】次に、図４〜図７を参照してサーミスタの
製造方法を説明する。まず、所定量の酸化マンガン及び
酸化コバルトに原子価制御剤及び焼結助剤を加え、湿式
ボールミルにて攪拌の後に脱水、乾燥を行い、仮焼きを
し、再度湿式ボールミルにて攪拌の後に脱水、乾燥を行
なって、セラミック・ＮＴＣサーミスタ材料の粉体を得
た。次に、この粉体に所定量のポリビニルブチラール系
の有機バインダーと可塑剤とトルエン系溶媒を加え湿式
ボールミルにて攪拌し、脱胞してスラリーを得た。次
に、このスラリーを使用してドクターブレード法で厚さ
１００μｍのグリーンシート（未焼成セラミックシー
ト）を複数枚形成した。次に、図４に示すように第１の
グリーンシート１ａに第１の内部電極２を得るための導
体層２１をＡｇ−Ｐｄペーストのスクリーン印刷によっ
て形成した。また図５に示すように第２のグリーンシー
ト１ｂに第２の内部電極３を得るための導体層２２をＡ
ｇ−Ｐｄペーストのスクリーン印刷によって形成した。
次に、第１及び第２のグリーンシート１ａ、１ｂ及び電
極導体層を持たない第３のグリーンシート１ｃを図６に
示す順に積層し、圧着し、しかる後、図４〜図６で破線
で示す位置をカットしてサーミスタの成形体を得、脱バ
インダーのためにこの成形体を大気中で４００℃、２時
間加熱し、しかる後、大気中で１２００℃、２時間焼成
して図１及び図７に示す抵抗体１を得た。最後に、抵抗
体１の両側面６、７にＡｇ−Ｐｄペーストを塗布して焼
付けることによって第１及び第２の外部電極４、５を形
成した。
製造方法を説明する。まず、所定量の酸化マンガン及び
酸化コバルトに原子価制御剤及び焼結助剤を加え、湿式
ボールミルにて攪拌の後に脱水、乾燥を行い、仮焼きを
し、再度湿式ボールミルにて攪拌の後に脱水、乾燥を行
なって、セラミック・ＮＴＣサーミスタ材料の粉体を得
た。次に、この粉体に所定量のポリビニルブチラール系
の有機バインダーと可塑剤とトルエン系溶媒を加え湿式
ボールミルにて攪拌し、脱胞してスラリーを得た。次
に、このスラリーを使用してドクターブレード法で厚さ
１００μｍのグリーンシート（未焼成セラミックシー
ト）を複数枚形成した。次に、図４に示すように第１の
グリーンシート１ａに第１の内部電極２を得るための導
体層２１をＡｇ−Ｐｄペーストのスクリーン印刷によっ
て形成した。また図５に示すように第２のグリーンシー
ト１ｂに第２の内部電極３を得るための導体層２２をＡ
ｇ−Ｐｄペーストのスクリーン印刷によって形成した。
次に、第１及び第２のグリーンシート１ａ、１ｂ及び電
極導体層を持たない第３のグリーンシート１ｃを図６に
示す順に積層し、圧着し、しかる後、図４〜図６で破線
で示す位置をカットしてサーミスタの成形体を得、脱バ
インダーのためにこの成形体を大気中で４００℃、２時
間加熱し、しかる後、大気中で１２００℃、２時間焼成
して図１及び図７に示す抵抗体１を得た。最後に、抵抗
体１の両側面６、７にＡｇ−Ｐｄペーストを塗布して焼
付けることによって第１及び第２の外部電極４、５を形
成した。
【００１１】同様な方法で作製した１００００個のサ−
ミスタのうち無作為に抽出した１００個のサーミスタの
２５℃の抵抗値を測定し、このバラツキを求めたところ
１．３％であった。なお、このバラツキは、サ−ミスタ
１００個の抵抗測定値の平均値に対する前記抵抗測定値
の標準偏差δの３倍値３δの百分率である。比較のため
に、図１０に示す従来の構造のサーミスタを、パターン
以外は実施例と同一にして１００００個作り、この中か
ら１００個無作為に抽出して抵抗値のバラツキを測定し
たところ、４．１％であった。
ミスタのうち無作為に抽出した１００個のサーミスタの
２５℃の抵抗値を測定し、このバラツキを求めたところ
１．３％であった。なお、このバラツキは、サ−ミスタ
１００個の抵抗測定値の平均値に対する前記抵抗測定値
の標準偏差δの３倍値３δの百分率である。比較のため
に、図１０に示す従来の構造のサーミスタを、パターン
以外は実施例と同一にして１００００個作り、この中か
ら１００個無作為に抽出して抵抗値のバラツキを測定し
たところ、４．１％であった。
【００１２】図２に示すように第１及び第２の内部電極
２、３のパターンを決定すると、第１及び第２の内部電
極２、３のパターンが積層時に横方向に相対的にずれた
としても、第１の内部電極２の先端が第２の内部電極３
の幅の狭い第２の部分３ｂに交差しているので、第１及
び第２の内部電極２、３の対向面積の変化が小さく、抵
抗値の変化も小さい。また、第１及び第２の内部電極
２、３が図２の縦方向に相対的にずれても、Ｗ1 ＞Ｗ2
であり且つ第２の内部電極３の対向部分のすべてが第１
の内部電極２に含まれているので、対向面積の変化が生
じない。また、この実施例によれば、第２の内部電極３
に幅狭の第２の部分３ｂが設けられているので、電極導
体層を介さないでグリーンシート同士が接する面積が大
きくなり、密着強度が大きくなる。また、第２の内部電
極３の一端の第３の部分３ｃは幅広になっているので、
第２の外部電極５に対して確実に接続することができ
る。
２、３のパターンを決定すると、第１及び第２の内部電
極２、３のパターンが積層時に横方向に相対的にずれた
としても、第１の内部電極２の先端が第２の内部電極３
の幅の狭い第２の部分３ｂに交差しているので、第１及
び第２の内部電極２、３の対向面積の変化が小さく、抵
抗値の変化も小さい。また、第１及び第２の内部電極
２、３が図２の縦方向に相対的にずれても、Ｗ1 ＞Ｗ2
であり且つ第２の内部電極３の対向部分のすべてが第１
の内部電極２に含まれているので、対向面積の変化が生
じない。また、この実施例によれば、第２の内部電極３
に幅狭の第２の部分３ｂが設けられているので、電極導
体層を介さないでグリーンシート同士が接する面積が大
きくなり、密着強度が大きくなる。また、第２の内部電
極３の一端の第３の部分３ｃは幅広になっているので、
第２の外部電極５に対して確実に接続することができ
る。
【００１３】
【第２の実施例】次に、図８を参照して第２の実施例の
積層型サーミスタを説明する。図８は図２と同様に図１
のＡ−Ａ線に相当する部分を示す。この実施例では第２
の内部電極３の第１、第２及び第３の部分３ａ、３ｂ、
３ｃが同一の中心線上に配置されている。第１の内部電
極２は幅狭の第１の部分２ａと側面６に露出する第２の
部分２ｂとを有する。第１の内部電極２の第１の部分２
ａは第２の内部電極３の第２の部分３ｂの中心線に一致
するように配置されている。また、第１の内部電極２の
第１の部分２ａの幅Ｗ1 は第２の内部電極３の第１の部
分３ａの幅Ｗ2 よりも狭く、且つ第２の部分３ｂの幅Ｗ
3 と実質的に同一である。なお、第２の実施例のサーミ
スタは第１及び第２の内部電極２、３のパターン以外は
第１の実施例と同一構成であり、且つ同一の方法で製作
されている。
積層型サーミスタを説明する。図８は図２と同様に図１
のＡ−Ａ線に相当する部分を示す。この実施例では第２
の内部電極３の第１、第２及び第３の部分３ａ、３ｂ、
３ｃが同一の中心線上に配置されている。第１の内部電
極２は幅狭の第１の部分２ａと側面６に露出する第２の
部分２ｂとを有する。第１の内部電極２の第１の部分２
ａは第２の内部電極３の第２の部分３ｂの中心線に一致
するように配置されている。また、第１の内部電極２の
第１の部分２ａの幅Ｗ1 は第２の内部電極３の第１の部
分３ａの幅Ｗ2 よりも狭く、且つ第２の部分３ｂの幅Ｗ
3 と実質的に同一である。なお、第２の実施例のサーミ
スタは第１及び第２の内部電極２、３のパターン以外は
第１の実施例と同一構成であり、且つ同一の方法で製作
されている。
【００１４】図８のサーミスタを作製する時に、第１及
び第２の内部電極２、３のパターンが図８の横方向に相
対的にずれたとしても対向面積の変化は実質的に生じな
い。また、第１及び第２の内部電極２、３が図８の縦方
向に相対的にずれたとしても第１の内部電極２の先端部
において僅かに対向面積の変化が生じるのみである。従
って、図８のサーミスタによっても抵抗値のバラツキを
小さくすることができる。
び第２の内部電極２、３のパターンが図８の横方向に相
対的にずれたとしても対向面積の変化は実質的に生じな
い。また、第１及び第２の内部電極２、３が図８の縦方
向に相対的にずれたとしても第１の内部電極２の先端部
において僅かに対向面積の変化が生じるのみである。従
って、図８のサーミスタによっても抵抗値のバラツキを
小さくすることができる。
【００１５】
【第３の実施例】図９は第３の実施例のサーミスタを図
２と同様に図１のＡ−Ａ線に相当する部分で示す。この
実施例の第２の内部電極３のパターンは図２とほぼ同一
であり、第１、第２及び第３の部分３ａ、３ｂ、３ｃか
ら成る。第１の内部電極２は幅狭の第１の部分２ａと第
１の側面６に露出する第２の部分２ｂとから成る。第１
の内部電極２の第１の部分２ａの幅Ｗ1 は第２の内部電
極３の第１の部分３ａの幅Ｗ2 よりも小さい。第１の内
部電極２の第１の部分２ａは全領域において同一幅Ｗ1
を有して第２の内部電極３の第１の部分３ａを交差して
いる。即ち、第２の内部電極３の第１の部分３ａの一方
の縁３１と他方の縁３２に交差する第１の内部電極２の
第１の部分２ａの幅が同一になるように設定されてい
る。なお、図９のサーミスは第１及び第２の内部電極
２、３以外は第１の実施例のサーミスタと同一構造であ
り、同一方法で作製されている。
２と同様に図１のＡ−Ａ線に相当する部分で示す。この
実施例の第２の内部電極３のパターンは図２とほぼ同一
であり、第１、第２及び第３の部分３ａ、３ｂ、３ｃか
ら成る。第１の内部電極２は幅狭の第１の部分２ａと第
１の側面６に露出する第２の部分２ｂとから成る。第１
の内部電極２の第１の部分２ａの幅Ｗ1 は第２の内部電
極３の第１の部分３ａの幅Ｗ2 よりも小さい。第１の内
部電極２の第１の部分２ａは全領域において同一幅Ｗ1
を有して第２の内部電極３の第１の部分３ａを交差して
いる。即ち、第２の内部電極３の第１の部分３ａの一方
の縁３１と他方の縁３２に交差する第１の内部電極２の
第１の部分２ａの幅が同一になるように設定されてい
る。なお、図９のサーミスは第１及び第２の内部電極
２、３以外は第１の実施例のサーミスタと同一構造であ
り、同一方法で作製されている。
【００１６】図９において、第１及び第２の内部電極
２、３が横方向と縦方向とのいずれにずれても両者の対
向面積の変化が生じない。従って、抵抗値のバラツキを
極めて小さくすることができる。
２、３が横方向と縦方向とのいずれにずれても両者の対
向面積の変化が生じない。従って、抵抗値のバラツキを
極めて小さくすることができる。
【００１７】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第１及び第２の内部電極２、３のいずれか一方
又は両方を複数にすることができる。この場合におい
て、複数の第１の内部電極２は第１の外部電極４にそれ
ぞれ接続し、複数の第２の内部電極３は第２の外部電極
５に接続する。また、例えば第１の内部電極２、第２の
内部電極３、第１の内部電極２の順の３層構造、又は第
２の内部電極３、第１の内部電極２、第２の内部電極３
の順の３層構造、又は第１の内部電極２と第２の内部電
極３とを交互に複数回繰返して配置した多層構造にす
る。 （２） 第１及び第２の外部電極４、５を焼成後に形成
せずに、焼成前に成形体に対して導体ペーストを塗布
し、内部電極と外部電極とを同時に形成することができ
る。また、第１及び第２の外部電極４、５をメッキ法、
浸漬法等で形成することもできる。
く、例えば次の変形が可能なものである。 （１） 第１及び第２の内部電極２、３のいずれか一方
又は両方を複数にすることができる。この場合におい
て、複数の第１の内部電極２は第１の外部電極４にそれ
ぞれ接続し、複数の第２の内部電極３は第２の外部電極
５に接続する。また、例えば第１の内部電極２、第２の
内部電極３、第１の内部電極２の順の３層構造、又は第
２の内部電極３、第１の内部電極２、第２の内部電極３
の順の３層構造、又は第１の内部電極２と第２の内部電
極３とを交互に複数回繰返して配置した多層構造にす
る。 （２） 第１及び第２の外部電極４、５を焼成後に形成
せずに、焼成前に成形体に対して導体ペーストを塗布
し、内部電極と外部電極とを同時に形成することができ
る。また、第１及び第２の外部電極４、５をメッキ法、
浸漬法等で形成することもできる。
【図１】第１の実施例の積層型サーミスタを示す中央縦
断面図である。
断面図である。
【図２】図１のサーミスタのＡ−Ａ線断面図である。
【図３】図１のサーミスタのＢ−Ｂ線断面図である。
【図４】図１のサーミスタの第１の内部電極のための導
体層を有するグリーンシートを示す平面図である。
体層を有するグリーンシートを示す平面図である。
【図５】図１のサーミスタの第２の内部電極のための導
体層を有するグリーンシートを示す平面図である。
体層を有するグリーンシートを示す平面図である。
【図６】グリーンシートの積層配置を示す正面図であ
る。
る。
【図７】図１のサーミスタの斜視図である。
【図８】第２の実施例のサーミスタを図１のＡ−Ａ線部
分に対応する部分で示す断面図である。
分に対応する部分で示す断面図である。
【図９】第３の実施例のサーミスタを図１のＡ−Ａ線部
分に対応する部分で示す断面図である。
分に対応する部分で示す断面図である。
【図１０】従来のサーミスタを図１のＡ−Ａ線部分に対
応する部分で示す断面図である。
応する部分で示す断面図である。
１ サーミスタ抵抗体 ２ 第１の内部電極 ３ 第２の内部電極
Claims (2)
- 【請求項１】 温度変化に応じて抵抗値が変化する抵抗
材料から成り且つ互いに対向する第１及び第２の側面を
有するるサーミスタ抵抗体と、 前記抵抗体の中の第１の仮想平面に配置され且つ一端が
前記第１の側面に露出している第１の内部電極と、 前記第１の内部電極に対向する部分を有するように前記
抵抗体の中の前記第１の仮想平面に平行な第２の仮想平
面に配置され且つ一端が前記第２の側面に露出している
第２の内部電極と、 前記抵抗体の前記第１及び第２の内部電極の一端にそれ
ぞれ接続され且つ前記第１及び第２の側面にそれぞれ設
けられた第１及び第２の外部電極とを備えた積層型サー
ミスタにおいて、 前記第１及び第２の仮想平面に対して垂直な方向から見
て前記第２の内部電極に対して前記第１の内部電極の他
端が交差している部分及びこの近傍における前記第２の
内部電極の幅が前記第２の内部電極の前記第１の内部電
極に対向する部分の最大幅よりも狭くなるように前記第
２の内部電極が形成されていることを特徴とする積層型
サーミスタ。 - 【請求項２】 温度変化に応じて抵抗値が変化する抵抗
材料から成り且つ互いに対向する第１及び第２の側面を
有するるサーミスタ抵抗体と、 前記抵抗体の中の第１の仮想平面に配置され且つ一端が
前記第１の側面に露出している第１の内部電極と、 前記第１の内部電極に対向する部分を有するように前記
抵抗体の中の前記第１の仮想平面に平行な第２の仮想平
面に配置され且つ一端が前記第２の側面に露出している
第２の内部電極と、 前記抵抗体の前記第１及び第２の内部電極の一端にそれ
ぞれ接続され且つ前記第１及び第２の側面にそれぞれ設
けられた第１及び第２の外部電極とを備えた積層型サー
ミスタにおいて、 前記第２の内部電極が幅広の第１の部分とこれよりも幅
が狭い第２の部分とを有し、 前記第１の部分は前記第２の内部電極の他端側に設けら
れ、 前記第２の部分は前記第１の部分と前記第２の内部電極
の一端との間に設けられ、 前記第１及び第２の仮想平面に対して垂直な方向から見
て前記第１の内部電極が前記第２の内部電極の前記第１
の部分の互いに対向する一対の縁にそれぞれ交差するよ
うに形成され、 前記第１の内部電極の前記第２の内部電極の前記第１の
部分の一方の縁に交差する部分及びこの近傍の幅と前記
第１の内部電極の前記第２の内部電極の前記第１の部分
の他方の縁に交差する部分及びこの近傍の幅とが実質的
に同一になるように前記第１の内部電極が形成されてい
ることを特徴とする積層型サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23418292A JPH0661014A (ja) | 1992-08-10 | 1992-08-10 | 積層型サ−ミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23418292A JPH0661014A (ja) | 1992-08-10 | 1992-08-10 | 積層型サ−ミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661014A true JPH0661014A (ja) | 1994-03-04 |
Family
ID=16966965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23418292A Withdrawn JPH0661014A (ja) | 1992-08-10 | 1992-08-10 | 積層型サ−ミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661014A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000054290A1 (fr) * | 1999-03-08 | 2000-09-14 | Matsushita Electric Industrial Co., Ltd. | Thermistance ctp a puce |
| US6593844B1 (en) | 1998-10-16 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | PTC chip thermistor |
| US7075408B2 (en) * | 2003-03-26 | 2006-07-11 | Murata Manufacturing Co, Ltd. | Laminate-type positive temperature coefficient thermistor |
| JP2018206911A (ja) * | 2017-06-02 | 2018-12-27 | Tdk株式会社 | Ｎｔｃサーミスタ |
-
1992
- 1992-08-10 JP JP23418292A patent/JPH0661014A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593844B1 (en) | 1998-10-16 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | PTC chip thermistor |
| WO2000054290A1 (fr) * | 1999-03-08 | 2000-09-14 | Matsushita Electric Industrial Co., Ltd. | Thermistance ctp a puce |
| EP1168377A1 (en) * | 1999-03-08 | 2002-01-02 | Matsushita Electric Industrial Co., Ltd. | Ptc chip thermistor |
| US6556123B1 (en) | 1999-03-08 | 2003-04-29 | Matsushita Electric Industrial Co., Ltd. | Polymer chip PTC thermistor |
| EP1168377A4 (en) * | 1999-03-08 | 2005-03-23 | Matsushita Electric Ind Co Ltd | PTK chip thermistor |
| KR100479964B1 (ko) * | 1999-03-08 | 2005-03-30 | 마츠시타 덴끼 산교 가부시키가이샤 | 칩형 ｐｔｃ 서미스터 |
| US7075408B2 (en) * | 2003-03-26 | 2006-07-11 | Murata Manufacturing Co, Ltd. | Laminate-type positive temperature coefficient thermistor |
| DE102004014157B4 (de) * | 2003-03-26 | 2015-10-22 | Murata Mfg. Co., Ltd. | Thermistor vom Laminattyp mit positivem Temperaturkoeffizienten |
| JP2018206911A (ja) * | 2017-06-02 | 2018-12-27 | Tdk株式会社 | Ｎｔｃサーミスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3882954B2 (ja) | チップ型積層セラミックコンデンサ | |
| JP3393524B2 (ja) | Ｎｔｃサーミスタ素子 | |
| JP3681900B2 (ja) | 積層セラミックコンデンサ | |
| JP2000353601A (ja) | チップ型電子部品 | |
| JPH0661014A (ja) | 積層型サ−ミスタ | |
| JP2015109409A (ja) | 電子部品 | |
| JP2888020B2 (ja) | 負特性積層サーミスタ | |
| JPH0653008A (ja) | 積層型サ−ミスタ | |
| JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH0831393B2 (ja) | ヒューズ付積層セラミックコンデンサ | |
| JPS636121B2 (ja) | ||
| JPH0634201U (ja) | 積層型サ−ミスタ | |
| JPH0653010A (ja) | 積層型サ−ミスタ | |
| JPH0653009A (ja) | 積層型サ−ミスタ | |
| JP4660922B2 (ja) | サーミスタ及びその製造方法 | |
| JP2769625B2 (ja) | 電気回路用多層印刷フィルタの製造方法 | |
| JP3829683B2 (ja) | チップ型抵抗素子 | |
| JPH06260302A (ja) | チップ型ｐｔｃサーミスタ | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP3582927B2 (ja) | チップ型サーミスタ | |
| JP2003124007A (ja) | Ｎｔｃサーミスタ素子 | |
| JP3716596B2 (ja) | サーミスタ素子 | |
| JP3214440B2 (ja) | 抵抗素子の製造方法及び抵抗素子 | |
| JPH0774006A (ja) | チップ型セラミックサ−ミスタ | |
| JP2001319802A (ja) | チップ形積層サーミスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |