JPH0653010A - 積層型サ−ミスタ - Google Patents
積層型サ−ミスタInfo
- Publication number
- JPH0653010A JPH0653010A JP22200892A JP22200892A JPH0653010A JP H0653010 A JPH0653010 A JP H0653010A JP 22200892 A JP22200892 A JP 22200892A JP 22200892 A JP22200892 A JP 22200892A JP H0653010 A JPH0653010 A JP H0653010A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- thermistor
- resistor
- inner electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 積層型サーミスタの抵抗を下げ且つ抵抗値の
バラツキを抑える。 【構成】 抵抗体１の第１の位置Ｐ1 を含む第１の仮想
平面内に第１及び第２の内部電極２、３を設ける。第２
の位置Ｐ2 を含む第２の仮想平面に第３の内部電極６を
設ける。第１の内部電極２と第２及び第３の内部電極
３、６との距離をそれぞれ同一値のＬ2 にする。第１の
内部電極２は第１の外部電極４に接続し、第２及び第３
の内部電極３、６は第２の外部電極５に接続する。
バラツキを抑える。 【構成】 抵抗体１の第１の位置Ｐ1 を含む第１の仮想
平面内に第１及び第２の内部電極２、３を設ける。第２
の位置Ｐ2 を含む第２の仮想平面に第３の内部電極６を
設ける。第１の内部電極２と第２及び第３の内部電極
３、６との距離をそれぞれ同一値のＬ2 にする。第１の
内部電極２は第１の外部電極４に接続し、第２及び第３
の内部電極３、６は第２の外部電極５に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器の温度補償、
電流制御、温度検出などに使用するための積層型サーミ
スタに関する。
電流制御、温度検出などに使用するための積層型サーミ
スタに関する。
【０００２】
【従来の技術】典型的なサーミスタは、角柱あるいは板
状のサーミスタ抵抗体と、この両端に浸漬法等で形成さ
れた一対の電極とから成る。この種のサーミスタは構造
が簡単であるために安価に製造できるという長所を有す
る半面、一対の電極の相互間隔を所定値にすることに困
難を伴うので、抵抗値にバラツキが生じるという欠点を
有する。また、このサーミスタでは所定の耐圧を確保し
て低い抵抗値を得ることに困難を伴う。
状のサーミスタ抵抗体と、この両端に浸漬法等で形成さ
れた一対の電極とから成る。この種のサーミスタは構造
が簡単であるために安価に製造できるという長所を有す
る半面、一対の電極の相互間隔を所定値にすることに困
難を伴うので、抵抗値にバラツキが生じるという欠点を
有する。また、このサーミスタでは所定の耐圧を確保し
て低い抵抗値を得ることに困難を伴う。
【０００３】上述のような問題を解決するために、図６
に示すように、サーミスタ抵抗体１の中に第１及び第２
の内部電極２、３を配置し、これ等を第１及び第２の外
部電極４、５に接続して積層構造にすることが考えられ
る。このように構成すれば第１及び第２の外部電極４、
５の相互間隔は抵抗値に実質的に影響しないので、十分
に離間させて耐圧向上を図ることができる。また、第１
及び第２の内部電極２、３を印刷で形成して相互間隔の
精度を高めることができる。
に示すように、サーミスタ抵抗体１の中に第１及び第２
の内部電極２、３を配置し、これ等を第１及び第２の外
部電極４、５に接続して積層構造にすることが考えられ
る。このように構成すれば第１及び第２の外部電極４、
５の相互間隔は抵抗値に実質的に影響しないので、十分
に離間させて耐圧向上を図ることができる。また、第１
及び第２の内部電極２、３を印刷で形成して相互間隔の
精度を高めることができる。
【０００４】
【発明が解決しようとする課題】ところで、低抵抗のサ
ーミスタが要求される場合には、図６において第１及び
第２の内部電極２、３の先端間距離Ｌ1 を極めて小さく
設定しなければならない。この距離Ｌ1 が小さい場合に
は、第１及び第２の内部電極２、３の印刷パターンのバ
ラツキによって抵抗値が大きく変化する。即ち、距離Ｌ
1 が小さい場合には第１及び第２の内部電極２、３間の
抵抗値も小さいので、距離Ｌ1 のわずかな誤差によって
抵抗値の変化の割合が大きくなる。
ーミスタが要求される場合には、図６において第１及び
第２の内部電極２、３の先端間距離Ｌ1 を極めて小さく
設定しなければならない。この距離Ｌ1 が小さい場合に
は、第１及び第２の内部電極２、３の印刷パターンのバ
ラツキによって抵抗値が大きく変化する。即ち、距離Ｌ
1 が小さい場合には第１及び第２の内部電極２、３間の
抵抗値も小さいので、距離Ｌ1 のわずかな誤差によって
抵抗値の変化の割合が大きくなる。
【０００５】そこで、本発明の目的は抵抗値のバラツキ
を抑えること及び低抵抗化を図ることのいずれか一方又
は両方が可能な積層型サーミスタを提供することにあ
る。
を抑えること及び低抵抗化を図ることのいずれか一方又
は両方が可能な積層型サーミスタを提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、温度変化に応じて抵抗値が変化する抵抗材
料から成るサーミスタ抵抗体と、前記抵抗体の中の第１
の仮想平面に配置された第１及び第２の内部電極と、前
記抵抗体の中の前記第１の仮想平面に平行な第２の仮想
平面に配置された第３の内部電極と、前記抵抗体の両側
面に設けられた第１及び第２の外部電極とを備えてお
り、前記第２及び第３の内部電極の一端は前記第１の内
部電極の一端から離間しており、前記第１の内部電極の
他端は前記第１の外部電極に接続されており、前記第２
及び第３の内部電極の他端は前記第２の外部電極にそれ
ぞれ接続されている積層型サーミスタに係わるものであ
る。
の本発明は、温度変化に応じて抵抗値が変化する抵抗材
料から成るサーミスタ抵抗体と、前記抵抗体の中の第１
の仮想平面に配置された第１及び第２の内部電極と、前
記抵抗体の中の前記第１の仮想平面に平行な第２の仮想
平面に配置された第３の内部電極と、前記抵抗体の両側
面に設けられた第１及び第２の外部電極とを備えてお
り、前記第２及び第３の内部電極の一端は前記第１の内
部電極の一端から離間しており、前記第１の内部電極の
他端は前記第１の外部電極に接続されており、前記第２
及び第３の内部電極の他端は前記第２の外部電極にそれ
ぞれ接続されている積層型サーミスタに係わるものであ
る。
【０００７】
【発明の作用及び効果】本発明においては、第１及び第
２の内部電極の相互間の抵抗のみでなく、第１及び第３
の内部電極の相互間の抵抗も第１及び第２の外部電極間
の抵抗として使用される。即ち、第１及び第２の外部電
極間に複数の抵抗を並列接続した状態になる。従って、
第１及び第２の内部電極の相互間距離を従来と同一に保
つ場合には、第１及び第２の外部電極間の抵抗値が低く
なる。また、第１及び第２の外部電極間の抵抗値を従来
と同一に設定する場合には、第１の内部電極と第２及び
第３の内部電極との距離を長くすることができる。この
ように相互間距離が長くなると、相互間距離の誤差が生
じても、これに基づく抵抗値のバラツキが小さくなる。
２の内部電極の相互間の抵抗のみでなく、第１及び第３
の内部電極の相互間の抵抗も第１及び第２の外部電極間
の抵抗として使用される。即ち、第１及び第２の外部電
極間に複数の抵抗を並列接続した状態になる。従って、
第１及び第２の内部電極の相互間距離を従来と同一に保
つ場合には、第１及び第２の外部電極間の抵抗値が低く
なる。また、第１及び第２の外部電極間の抵抗値を従来
と同一に設定する場合には、第１の内部電極と第２及び
第３の内部電極との距離を長くすることができる。この
ように相互間距離が長くなると、相互間距離の誤差が生
じても、これに基づく抵抗値のバラツキが小さくなる。
【０００８】
【実施例】次に、図１〜図５を参照して本発明の実施例
に係わる積層型ＮＴＣサーミスタを説明する。図１に示
すサーミスタは、図６と同様にＮＴＣサーミスタ材料か
ら成る抵抗体１と、第１及び第２の内部電極２、３と、
第１及び第２の外部電極４、５を有する他に、第３及び
第４の内部電極６、７を有する。第１及び第２の内部電
極２、３は直方体形状の抵抗体１の上面に平行であり且
つこの厚み方向の第１の位置Ｐ1 を通る第１の仮想平面
上に図３に示すパターンに形成されたＡｇ−Ｐｄ導体層
から成り、これ等の一端は距離Ｌ2 を有して互いに離間
している。第３の内部電極６は抵抗体１の厚み方向の第
２の位置Ｐ2 を通り且つ抵抗体１の上面及び第１の仮想
平面に対して平行な第２の仮想平面上に図４に示すパタ
ーンに形成されたＡｇ−Ｐｄ導体層から成る。また、第
４の内部電極７は抵抗体１の厚み方向の第３の位置Ｐ3
を通り且つ抵抗体１の上面及び第１の仮想平面に平行な
第３の仮想平面に図４と同様に形成されたＡｇ−Ｐｄ導
体層から成る。
に係わる積層型ＮＴＣサーミスタを説明する。図１に示
すサーミスタは、図６と同様にＮＴＣサーミスタ材料か
ら成る抵抗体１と、第１及び第２の内部電極２、３と、
第１及び第２の外部電極４、５を有する他に、第３及び
第４の内部電極６、７を有する。第１及び第２の内部電
極２、３は直方体形状の抵抗体１の上面に平行であり且
つこの厚み方向の第１の位置Ｐ1 を通る第１の仮想平面
上に図３に示すパターンに形成されたＡｇ−Ｐｄ導体層
から成り、これ等の一端は距離Ｌ2 を有して互いに離間
している。第３の内部電極６は抵抗体１の厚み方向の第
２の位置Ｐ2 を通り且つ抵抗体１の上面及び第１の仮想
平面に対して平行な第２の仮想平面上に図４に示すパタ
ーンに形成されたＡｇ−Ｐｄ導体層から成る。また、第
４の内部電極７は抵抗体１の厚み方向の第３の位置Ｐ3
を通り且つ抵抗体１の上面及び第１の仮想平面に平行な
第３の仮想平面に図４と同様に形成されたＡｇ−Ｐｄ導
体層から成る。
【０００９】第１の内部電極２の一端と、第２、第３及
び第４の内部電極３、６、７の一端との距離はそれぞれ
Ｌ2 に設定されている。第１の内部電極２の他端は抵抗
体１の一方の側面に露出し、ここに形成されているＡｇ
−Ｐｄ導体層から成る第１の外部電極４に接続されてい
る。第２、第３及び第４の内部電極３、６、７の他端は
抵抗体１の他方の側面に露出し、ここに形成されている
Ａｇ−Ｐｄ導体層から成る第２の外部電極５に接続され
ている。
び第４の内部電極３、６、７の一端との距離はそれぞれ
Ｌ2 に設定されている。第１の内部電極２の他端は抵抗
体１の一方の側面に露出し、ここに形成されているＡｇ
−Ｐｄ導体層から成る第１の外部電極４に接続されてい
る。第２、第３及び第４の内部電極３、６、７の他端は
抵抗体１の他方の側面に露出し、ここに形成されている
Ａｇ−Ｐｄ導体層から成る第２の外部電極５に接続され
ている。
【００１０】次に、図５を参照してサーミスタの製造方
法を説明する。まず、所定量の酸化マンガン及び酸化コ
バルトに原子価制御剤及び焼結助剤を加え、湿式ボール
ミルにて攪拌の後に脱水、乾燥を行い、仮焼きをし、再
度湿式ボールミルにて攪拌の後に脱水、乾燥を行なっ
て、セラミック・ＮＴＣサーミスタ材料の粉体を得た。
次に、この粉体に所定量のポリビニルブチラール系の有
機バインダーと可塑剤とトルエン系溶媒を加え湿式ボー
ルミルにて攪拌し、脱胞してスラリーを得た。次に、こ
のスラリーを使用してドクターブレード法で厚さ５０μ
ｍのグリーンシート（未焼成セラミックシート）を複数
枚形成した。図５に示すようにグリーンシート１ａ〜１
ｄは１枚から多数のサーミスタを得ることができるよう
に大面積に形成されている。次に、第１のグリーンシー
ト１ａに第１及び第２の内部電極２、３を得るための導
体層２ａ、３ａをＡｇ−Ｐｄペーストのスクリーン印刷
によって形成した。第２のグリーンシート１ｂに第３の
内部電極６を得るための導体層６ａをＡｇ−Ｐｄペース
トのスクリーン印刷によって形成した。また、第３のグ
リ−ンシ−ト１ｃに第４の内部電極７を得るための導体
層７ａをＡｇ−Ｐｄペーストのスクリーン印刷によって
形成した。次に、第１、第２、第３及び第４のグリーン
シート１ａ、１ｂ、１ｃ、１ｄを図５に示す順に積層
し、圧着し、しかる後、図５で破線で示す位置をカット
してサーミスタの成形体を得、脱ダインダーのために成
形体を大気中で４００℃、２時間加熱し、しかる後、大
気中で１２００℃、２時間焼成して図１及び図２に示す
抵抗体１を得た。最後に、抵抗体１の両側面にＡｇ−Ｐ
ｄペーストを塗布して焼付けることによって第１及び第
２の外部電極４、５を形成した。
法を説明する。まず、所定量の酸化マンガン及び酸化コ
バルトに原子価制御剤及び焼結助剤を加え、湿式ボール
ミルにて攪拌の後に脱水、乾燥を行い、仮焼きをし、再
度湿式ボールミルにて攪拌の後に脱水、乾燥を行なっ
て、セラミック・ＮＴＣサーミスタ材料の粉体を得た。
次に、この粉体に所定量のポリビニルブチラール系の有
機バインダーと可塑剤とトルエン系溶媒を加え湿式ボー
ルミルにて攪拌し、脱胞してスラリーを得た。次に、こ
のスラリーを使用してドクターブレード法で厚さ５０μ
ｍのグリーンシート（未焼成セラミックシート）を複数
枚形成した。図５に示すようにグリーンシート１ａ〜１
ｄは１枚から多数のサーミスタを得ることができるよう
に大面積に形成されている。次に、第１のグリーンシー
ト１ａに第１及び第２の内部電極２、３を得るための導
体層２ａ、３ａをＡｇ−Ｐｄペーストのスクリーン印刷
によって形成した。第２のグリーンシート１ｂに第３の
内部電極６を得るための導体層６ａをＡｇ−Ｐｄペース
トのスクリーン印刷によって形成した。また、第３のグ
リ−ンシ−ト１ｃに第４の内部電極７を得るための導体
層７ａをＡｇ−Ｐｄペーストのスクリーン印刷によって
形成した。次に、第１、第２、第３及び第４のグリーン
シート１ａ、１ｂ、１ｃ、１ｄを図５に示す順に積層
し、圧着し、しかる後、図５で破線で示す位置をカット
してサーミスタの成形体を得、脱ダインダーのために成
形体を大気中で４００℃、２時間加熱し、しかる後、大
気中で１２００℃、２時間焼成して図１及び図２に示す
抵抗体１を得た。最後に、抵抗体１の両側面にＡｇ−Ｐ
ｄペーストを塗布して焼付けることによって第１及び第
２の外部電極４、５を形成した。
【００１１】比較のために、図６の従来の構造において
第１及び第２の内部電極２、３間の距離Ｌ1 を１６ｍ
ｍ、１ｍｍ、０．８ｍｍに変化させて抵抗値がＲ1 、Ｒ
2 、Ｒ3 と異なる３種類のサーミスタをそれぞれ１００
個作り、抵抗値の標準偏差を求めたところ３．１％、
４．３％、５．５％であった。一方、従来と同一の抵抗
値Ｒ1 、Ｒ2 、Ｒ3 を得るように図１のサーミスタをそ
れぞれ１００個作り、抵抗値の標準偏差を求めたとこ
ろ、１．１％、１．４％、１．８％であった。この比較
から明らかなように本発明に従う構造にすると、量産時
における抵抗値のバラツキが小さくなる。
第１及び第２の内部電極２、３間の距離Ｌ1 を１６ｍ
ｍ、１ｍｍ、０．８ｍｍに変化させて抵抗値がＲ1 、Ｒ
2 、Ｒ3 と異なる３種類のサーミスタをそれぞれ１００
個作り、抵抗値の標準偏差を求めたところ３．１％、
４．３％、５．５％であった。一方、従来と同一の抵抗
値Ｒ1 、Ｒ2 、Ｒ3 を得るように図１のサーミスタをそ
れぞれ１００個作り、抵抗値の標準偏差を求めたとこ
ろ、１．１％、１．４％、１．８％であった。この比較
から明らかなように本発明に従う構造にすると、量産時
における抵抗値のバラツキが小さくなる。
【００１２】なお、図１の構造によって図６と同一の抵
抗値を得る場合には、第１の内部電極２の一端と第２、
第３及び第４の内部電極３、６、７の一端との距離Ｌ2
を図６のＬ1 よりも大きくすることができる。即ち、図
６において第１及び第２の内部電極２、３間の抵抗値は
ＫＬ1 （但しＫは定数）で表わすことができる。一方、
図１では第１の内部電極２と第２、第３及び第４の内部
電極３、６、７との間にそれぞれＫＬ2 の値を有する抵
抗が存在している。従って、図１の場合には第１及び第
２の外部電極４、５間の抵抗値は、ＫＬ2 の値を有する
３個の並列抵抗の合成値であり、ＫＬ2 ／３になる。こ
れは図１と図６とで同一の抵抗を得る場合に、図１のＬ
1 を図６のＬ2 の３倍にすることができることを示す。
もし長い距離Ｌ2 を有する図１におけるパターン誤差と
短い距離Ｌ1 を有する図６のパターン誤差が同一であれ
ば、抵抗値の変化は図１で小さく、図６で大きくなる。
従って、図６の構造にすると抵抗値のバラツキが小さく
なる。なお、図１において抵抗値のバラツキが図６と同
一でよい場合には、距離Ｌ2 を短くすることができるの
で、第１及び第２の外部電極４、５間の抵抗値を下げる
ことができる。
抗値を得る場合には、第１の内部電極２の一端と第２、
第３及び第４の内部電極３、６、７の一端との距離Ｌ2
を図６のＬ1 よりも大きくすることができる。即ち、図
６において第１及び第２の内部電極２、３間の抵抗値は
ＫＬ1 （但しＫは定数）で表わすことができる。一方、
図１では第１の内部電極２と第２、第３及び第４の内部
電極３、６、７との間にそれぞれＫＬ2 の値を有する抵
抗が存在している。従って、図１の場合には第１及び第
２の外部電極４、５間の抵抗値は、ＫＬ2 の値を有する
３個の並列抵抗の合成値であり、ＫＬ2 ／３になる。こ
れは図１と図６とで同一の抵抗を得る場合に、図１のＬ
1 を図６のＬ2 の３倍にすることができることを示す。
もし長い距離Ｌ2 を有する図１におけるパターン誤差と
短い距離Ｌ1 を有する図６のパターン誤差が同一であれ
ば、抵抗値の変化は図１で小さく、図６で大きくなる。
従って、図６の構造にすると抵抗値のバラツキが小さく
なる。なお、図１において抵抗値のバラツキが図６と同
一でよい場合には、距離Ｌ2 を短くすることができるの
で、第１及び第２の外部電極４、５間の抵抗値を下げる
ことができる。
【００１３】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第４の内部電極７を省いた構成にすること、又
は第３及び第４の内部電極６、７と同様な内部電極を更
に設けることができる。また、図１の内部電極７を本発
明における第３の内部電極として使用し、内部電極６を
省くこともできる。 （２） 図１において第１の内部電極２の先端から第
２、第３及び第４の内部電極３、６、７の先端までの距
離Ｌ2 を互いに同一にしたが、必要に応じて異なる値に
して抵抗値を調整してもよい。 （３） 図５では上側に１枚のカバー用グリーンシート
１ｄを配置したが、更に多くのカバー用グリーンシート
を上及び下に配置することができる。 （４） 第１及び第２の外部電極４、５を焼成後に形成
せずに、焼成前に成形体に対して導体ペーストを塗布
し、内部電極と外部電極とを同時に形成することができ
る。また、第１及び第２の外部電極４、５をメッキ法、
浸漬法等で形成することもできる。
く、例えば次の変形が可能なものである。 （１） 第４の内部電極７を省いた構成にすること、又
は第３及び第４の内部電極６、７と同様な内部電極を更
に設けることができる。また、図１の内部電極７を本発
明における第３の内部電極として使用し、内部電極６を
省くこともできる。 （２） 図１において第１の内部電極２の先端から第
２、第３及び第４の内部電極３、６、７の先端までの距
離Ｌ2 を互いに同一にしたが、必要に応じて異なる値に
して抵抗値を調整してもよい。 （３） 図５では上側に１枚のカバー用グリーンシート
１ｄを配置したが、更に多くのカバー用グリーンシート
を上及び下に配置することができる。 （４） 第１及び第２の外部電極４、５を焼成後に形成
せずに、焼成前に成形体に対して導体ペーストを塗布
し、内部電極と外部電極とを同時に形成することができ
る。また、第１及び第２の外部電極４、５をメッキ法、
浸漬法等で形成することもできる。
【図１】本発明の実施例の積層型サーミスタを示す中央
縦断面図である。
縦断面図である。
【図２】図１のサーミスタの斜視図である。
【図３】図１のＰ1 位置における電極パターンを示す平
面図である。
面図である。
【図４】図１のＰ2 位置における電極パターンを示す平
面図である。
面図である。
【図５】図１のサーミスタの製造方法を示す図である。
【図６】従来の積層型サーミスタを示す断面図である。
１ 抵抗体 ２ 第１の内部電極 ３ 第２の内部電極 ４，５ 外部電極 ６ 第３の内部電極
Claims (1)
- 【請求項１】 温度変化に応じて抵抗値が変化する抵抗
材料から成るサーミスタ抵抗体と、 前記抵抗体の中の第１の仮想平面に配置された第１及び
第２の内部電極と、 前記抵抗体の中の前記第１の仮想平面に平行な第２の仮
想平面に配置された第３の内部電極と、 前記抵抗体の両側面に設けられた第１及び第２の外部電
極とを備えており、前記第２及び第３の内部電極の一端
は前記第１の内部電極の一端から離間しており、前記第
１の内部電極の他端は前記第１の外部電極に接続されて
おり、前記第２及び第３の内部電極の他端は前記第２の
外部電極にそれぞれ接続されていることを特徴とする積
層型サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22200892A JPH0653010A (ja) | 1992-07-29 | 1992-07-29 | 積層型サ−ミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22200892A JPH0653010A (ja) | 1992-07-29 | 1992-07-29 | 積層型サ−ミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653010A true JPH0653010A (ja) | 1994-02-25 |
Family
ID=16775664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22200892A Pending JPH0653010A (ja) | 1992-07-29 | 1992-07-29 | 積層型サ−ミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653010A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498068B1 (en) | 1998-02-10 | 2002-12-24 | Murata Manufacturing Co., Ltd. | Methods of producing resistor elements |
-
1992
- 1992-07-29 JP JP22200892A patent/JPH0653010A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498068B1 (en) | 1998-02-10 | 2002-12-24 | Murata Manufacturing Co., Ltd. | Methods of producing resistor elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3681900B2 (ja) | 積層セラミックコンデンサ | |
| JPH02135702A (ja) | 積層型バリスタ | |
| JPH10312933A (ja) | 積層セラミック電子部品 | |
| JPH0653010A (ja) | 積層型サ−ミスタ | |
| JPH0661014A (ja) | 積層型サ−ミスタ | |
| JPS6339958Y2 (ja) | ||
| JP3622853B2 (ja) | サーミスタ | |
| JPH0653009A (ja) | 積層型サ−ミスタ | |
| JPH0634201U (ja) | 積層型サ−ミスタ | |
| JPS636121B2 (ja) | ||
| JPH04150001A (ja) | サーミスタ素子 | |
| JPH0563007B2 (ja) | ||
| JPS63258001A (ja) | 抵抗素子 | |
| JP3245933B2 (ja) | 抵抗体 | |
| JP2633838B2 (ja) | 高温サーミスタ | |
| JPH06333781A (ja) | Ｃｒ複合部品 | |
| JPH08255704A (ja) | チップサーミスタ及びその製造方法 | |
| JP2769625B2 (ja) | 電気回路用多層印刷フィルタの製造方法 | |
| JPH0653008A (ja) | 積層型サ−ミスタ | |
| KR100220119B1 (ko) | 적층형 칩 부온도 계수 서미스터 소자 | |
| KR100402369B1 (ko) | 칩 서미스터 및 그의 제조 방법 | |
| JPH05226154A (ja) | 積層セラミックインダクタとその製造方法 | |
| JPH06260302A (ja) | チップ型ｐｔｃサーミスタ | |
| JP3189419B2 (ja) | 抵抗体 | |
| JP2000357603A (ja) | チップ型サーミスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011107 |