KR100220119B1 - 적층형 칩 부온도 계수 서미스터 소자 - Google Patents

Abstract

본 발명은 한 층의 그린 시트 위에 두 개의 내부 전극을 동시에 형성시켜 적층한 형태의 표면 실장형 NTS 서미스터 소자를 제공하기 위한 것이다.

이러한 구조는 적층시 정렬 오차에 의한 저항 편차와 그린 시트 두께 불균일에 의한 저항 편차를 없앨 수 있고, 두 층만을 적층함으로써 소자를 완성시킬 수 있다는 장점을 가진다. 또한, 이와 같은 전극 구조는 고저항 NTC 서미시터에 적합하며, 소자의 내부에 전극이 형성되어 있으므로 경시 안정성도 뛰어나다.

Description

적층형 칩 부온도 계수 서미스터 소자

본 발명은 적층 과정에서 정렬할 필요가 없고, 적층되는 그린 시트의 두께 불균일에 의해 발생되는 오차를 방지할 수 있으며, 저항 정확도 면에서도 정밀한 한 층에 두 개의 전극이 형성된 적층형 칩 부온도 계수 서미스터 소자를 제공하는데 있다.

본 발명은 한 층에 두개의 전극이 형성된 적층형 칩 부온도 계수 서미스터 소자에 관한 것이다.

초기 표면 실장형의 부온도 계수(Negative Temperature Coefficient : 이하 NTC라 칭함) 서미스터는 양면 전극형으로서, 막대 모양의 NTC 저항체의 양단에 전극을 형성시키고, 전극 사이의 저항체는 유리 보호층으로 덮어 외기로부터 보호된 형태이다.

그러나, 이러한 구조는 경시 안전성이 좋지 않은 단점을 가지고 있다. 반면에 내부 전극을 가진 비드형의 서미스터는 경시 안전성이 뛰어나 수년이 경과해도 특성치의 변화가 거의 없다.

따라서, 표면 실장형 서미스터(Thermistor)도 비드형과 같이 내부에 전극을 가진 구조가 되면 경시 안정성이 좋을 것이라는 아이디어로부터 개발된 형태가 도1에 나타낸 적층형 칩 NTC 서미스터이다.

이와 같은 적층형칩 NTC 서미스터는 경시 안정성이 좋고, 컨덴서 형태의 넓은 전극을 가지고 있기 때문에 저항이 작은 것이 특징이다. 이러한 적층형 칩 NTC 서미스터의 제조법은 다음과 같다.

Mn, Ni, Co, Fe, Cu 등의 전이 금속 분말을 적당량 혼합하고, 100℃ 부근에서 하소한다. 하소 분말을 분쇄한 후 바인더 등을 적당량 첨가하여 슬러리를 만든다. 테잎 캐스팅 방법으로 그린 시트(Green Sheet)를 만든다. 상기 그린 시트(10) 위에 스크린 프린팅(Screen Printing)으로 내부 전극(11)을 형성하고, 상기와 같은 방법으로 제조된 다른 그린 시트(12) 위에 또 하나의 내부 전극(13)을 형성시킨다.

상기 내부 전극(11, 13)이 인쇄된 두 그린 시트(10, 12)를 온도와 압력을 가해 적층한 후, 상기와 같은 방법으로 제조된 전극이 인쇄되지 않은 그린 시트(14)를 상기 내부 전극(11, 13)이 인쇄된 적층체에 추가로 적층한 후, 절단하여 1200℃ 부근에서 소결한다.

상기 소결체의 양단에 은 페이스트로 외부 전극(15, 16)을 딥 코팅(Dip Coating) 방법으로 형성하고 700℃에서 소부한 후 Ni과 Sn/Pb를 도금으로 외부 전극을 형성하면 제품이 완성된다.

이러한 제조 공정 상에서 전극의 스크린 프린팅시 필연적으로 유발되는 전극 넓이의 오차 이외에 두 전극 사이에 들어가는 그린 시트의 두께 불균일에 의한 오차, 또한 적층시 정렬에서 올 수 있는 오차 등을 내포하고 있기 때문에 고정밀급 서미스터를 만들기 어렵다. 이러한 이유로 양품의 수율이 떨어지기 때문에 제품의 가격도 높아진다.

본 발명에서는 두 전극을 한장의 그린 시트 위에 동시에 형성시킨다는 것을 특징으로 하며, 이와 같은 구조에서는 적층시 정렬이 필요 없기 때문에 정렬에서 오는 오차와 두 전극 사이에 들어가는 그린 시트의 두께 불균일에서 오는 오차를 제거할 수 있다.

따라서, 저항 정확도가 높은 칩 서미스터를 제조할 수 있고, 적층을 한번만 해도 되기 때문에 제조 공정도 감소하게 된다.

또한 전극의 두께가 얇기 때문에 종래의 칩 서미스터에 비해 저항이 높은 특징을 가지게 됨으로서 고온용에 적합하다.

도1은 종래 표면 실장형의 적층형 부온도 계수 서미스터 소자의 구조를 나타낸 부분 절개 사시도이다.

도2는 본 발명에 의해 제조된 적층형 부온도 계수 서미스터 소자의 구조를 나타낸 부분 절개 사시도이다.

도3은 3층 적층시 측단면 사시도이다.

도4는 도3의 소자의 등가 회로이다.

* 도면의 주요부분에 대한 부호의 설명

10, 12, 14, 20, 22, 30, 32, 34 : 그린시트

11, 13, 21, 23, 31, 33 : 내부 전극

15, 16, 25, 26, 36 : 외부 전극

본 발명은 내부 전극이 인쇄된 그린 시트가 적층되어 있고 최상층에는 내부 전극이 인쇄되지 않은 그린 시트가 적층되어 있되 상기 그린 시트의 양단에는 외부 전극이 코팅되어서 이루어진 적층형 칩 부온도 계수 서미스터 소자로서, 특히 상기 내부 전극이 인쇄된 그린 시트가 한면에 적어도 2개 이상의 내부 전극이 동시에 인쇄된 그린 시트이며, 해당 그린 시트는 적어도 하나 이상이 적층되어 있는 것을 특징으로 한다.

본 발명의 한 면에 두 전극이 형성된 적층형 칩 부온도 계수 서미스터 소자는 다음과 같은 방법으로 제조한다.

즉, Mn, Ni, Co, Fe, Cu 등의 전이 금속 분말을 적당량 혼합하고, 1000℃ 부근에서 하소한다. 하소 분말을 분쇄한 후 분산제, 바인더, 소포제, 윤활제 등을 적당량 첨가하여 슬러리를 만든다. 테잎 케스팅으로 두께가 70㎛인 그린 시트를 제조한다.

상기 그린 시트(20) 위에 도2에서와 같은 형태로 내부 전극(21, 23)을 인쇄한 후 내부 전극(21, 22)이 인쇄되지 않은 상기와 동일한 방법으로 제조된 그린 시트(22)를 적층하고, 0.5톤/㎠이 압력과 열을 가하여 적층을 완료한다.

상기 적층체를 일정 크기로 절단한 후 1200℃ 부근에서 소결한다. 상기 소결체의 양 끝에 은 페이스트를 딥 코팅하여 외부 전극(25, 26)을 형성한 후 700℃에서 열처리한다. 그 다음에 Ni와 Sn/Pb를 도금하면 최종적으로 한 면에 두 전극이 형성된 적층형 칩 부온도 계수 서미스터가 완성되게 된다.

이와 같은 구조에서는 적층시 정렬이 필요없기 때문에 정렬에서 오는 오차와 두 전극 사이에 들어가는 그린 시트의 두꼐 불균일에서 오는 오차를 배제할 수 있다. 따라서, 저항 정확도가 높은 칩 서미스터를 제조할 수 있고, 적층을 한 번만 해도 되기 때문에 제조공정도 감소하게 된다.

고정밀 소자를 만들기 위해서는 그린 시트를 도3과 같이 2층 이상으로 적층하면 된다. 도3은 도2와 유사하게 2층 이상으로 적층체를 제조한 후 중간부분을 절단하여 나타낸 측단면 사시도로서, 여기서 부호 30, 32, 34는 그린 시트이고, 부호 31, 33은 내부 전극이며, 부호 36은 외부 전극이다.

이와 같은 적층은 전기력선은 서로 교차하지 않는다는 전기력선의 원칙에 따라 도4와 같은 독립된 두 개의 칩 서미스터의 병렬 연결 구조가 된다. 즉, 한 층에 인쇄된 전극간에만 전기가 통하고, 다른 층에 인쇄된 전극에는 전기가 통하지 않게 된다. 따라서, 적층시 어느 정도의 정렬 오차가 발생해도 소자의 특성에 전혀 영향을 미치지 않게 된다.

이와 같이 독립된 두 서미스터의 병렬 연결과 같은 구조의 장점은 적층을 통하여 스크린 프린팅시 발생하는 전극 두께나 전극간의 거리 편차에 의한 저항 편차를 줄일 수 있다는 점이다. 전극이 두껍게 인쇄된 그린 시트와 얇게 인쇄된 그린 시트를 적층함으로써 중심값을 갖는 소자를 얻을 수 있다. 다시 말하면, 두 개의 불량 그린 시트의 조합으로 양품의 서미스터를 얻을 수 있다.

이하 본 발명을 실시예에 의거하여 더욱 상세히 설명하면 다음과 같다.

(실시예)

금속 성분이 Mn, Ni, Co, Fe, Cu 등으로 구성된 분말을 계량하여 볼 밀을 이용해 혼합한다. 혼합된 슬러리를 건조한 후 해쇄기로 해쇄하여 1000℃에서 2시간 하소한다. 하소된 분말은 아트리터를 이용해 평균 입경이 1㎛ 정도가 되도록 미분쇄하고, 바인더, 분산제 등을 첨가해 슬러리를 만든 후 테잎 캐스팅 방법으로 두께 70㎛의 그린 시트를 제조하였다.

그린 시트를 적당한 크기로 잘라내고 전극 페이스트를 사용하여 패턴이 있는 스크린을 이용해 수백개의 전극을 동시에 인쇄 및 건조하였다. 그 위에 전극이 없는 그린 시트를 올려 놓고 0.5톤/㎠의 압력과 열을 가해 적층한 후 적당한 크기로 절단, 1200℃ 부근에서 소결하였다.

소결체의 양단에 은 페이스트를 이용하여 딥 코팅을 통해 외부 전극을 형성시켰다. Ni과 Sn/Pb층을 도금하여 단층으로 구성된 적층형 칩 NTC 서미스터 소자를 제조하였다.

2층 이상 적층하기 위해서는 전극이 인쇄된 그린 시트를 여러장 적층하고, 그 위에 전극이 인쇄되지 않은 그린 시트를 적층한 후, 전술한 방법에 의해 소자를 완성시킬 수 있다.

종래 기술과 본 발명에 의한 제조 공정에 따라 크기 2012의 서미스터를 제조하였다. 2층형의 경우 전극의 인쇄 상태를 과소 인쇄, 소인쇄, 표준 인쇄, 다인쇄, 고다인쇄의 5종류로 분리했다. 과소 인쇄된 그린 시트와 과다 인쇄된 그린 시트를 한 쌍으로, 소인쇄와 다인쇄를 한 쌍으로, 표준 인쇄된 두 장의 그린 시트를 한 쌍으로 적층하여 상술한 방법에 따라 소자를 제조하였다. 제조된 소자의 특성을 평가한 결과 25℃에서 측정한 저항이 중심 저항의 ±1% 이내에 들어오는 소자수의 백분율은 다음표와 같다.

[표]

본 발명에서 정렬시 오는 오차와 그린 시트 두께 불균일에서 오는 오차를 배제하여 수율이 약 9% 정도가 향상되었으며, 2층형의 경우 수율이 40% 이상 향상되었다. 본 발명에 의한 기술은 고정밀급 표면 실장형 NTC 서미스터 소자의 제조에 대단히 유용하게 사용될 수 있다.

Claims (1)

1. 내부 전극이 인쇄된 그린 시트가 적층되어 있고 최상층에는 내부 전극이 인쇄되지 않은 그린 시트가 적층되어 있되 상기 그린 시트의 양단에는 외부 전극이 코팅되어서 이루어진 적층형 칩 부온도 계수 서미스터 소자에 있어서, 상기 내부 전극이 인쇄된 그린 시트가 한면에 적어도 2개 이상의 내부 전극이 동시에 인쇄된 그린 시트이며, 해당 그린 시트는 적어도 하나 이상이 적층되어 있는 것을 특징으로 하는 적층형 칩 부온도 계수 서미스터 소자.