JP2000357603A - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法Info
- Publication number
- JP2000357603A JP2000357603A JP11169982A JP16998299A JP2000357603A JP 2000357603 A JP2000357603 A JP 2000357603A JP 11169982 A JP11169982 A JP 11169982A JP 16998299 A JP16998299 A JP 16998299A JP 2000357603 A JP2000357603 A JP 2000357603A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- thermistor
- electrode
- shaped
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Thermistors And Varistors (AREA)
Abstract
及びB定数のサーミスタ特性の範囲を拡大し、低抵抗か
つ高B定数という特性を容易に得ることができ、しかも
抵抗値のばらつきも小さく、高精度なチップ型サーミス
タを提供する。 【解決手段】 セラミックス焼結体よりなる直方体形状
のチップ状サーミスタ素体3と、チップ状サーミスタ素
体3の側面及び内部にそれぞれ形成された表面電極4
A,4B及び内部電極2と、該チップ状サーミスタ素体
の両端面に形成された端子電極とを備え、表面電極4
A,4B及び内部電極2は、チップ状サーミスタ素体の
両端面に形成された端子電極7A,7Bのうちの一方に
のみ導通し、他方とは絶縁されているチップ型サーミス
タ。チップ状サーミスタ素体3は、セラミックス焼結体
よりなる複数の薄板材1A,1Bが導電性金属層2によ
り接合されたものである。
Description
等に表面実装されるチップ型サーミスタ及びその製造方
法に係り、特に温度の上昇により抵抗値が減少する負特
性のサーミスタであって、低抵抗かつ高B定数で、抵抗
値のばらつきの小さい高精度のチップ型サーミスタ及び
その製造方法に関する。
として、本出願人は、セラミックス焼結体よりなる薄板
材の表面に導電性ペーストを帯状に印刷して複数本の抵
抗値調整用電極を互いに平行に形成し、この薄板材を抵
抗値調整用電極の延在方向と直交する方向に短冊状に切
断して、角柱状体を作製し、この角柱状体を抵抗値調整
用電極の幅方向の中心線に沿って切断することにより両
端面に上記抵抗値調整用電極の一端がそれぞれ露出する
チップ状のサーミスタ素体を作製し、更にこのサーミス
タ素体の両端面に抵抗値調整用電極と電気的に接続され
る端子電極を形成するチップ型サーミスタの製造方法を
特許出願した(特開平4−127401号公報)。
方法により製造される。即ち、まず、セラミックス焼結
体よりなる薄板材の両面又は片面に導電性ペーストを帯
状に間隔をあけて、スクリーン印刷法やロール転写印刷
法等にて印刷した後乾燥することにより、多数列の抵抗
値調整用電極を形成する。次いで、この薄板材の両面に
ガラス等の絶縁性無機物を含んだペーストを印刷、吹き
付け又は浸漬により塗布した後焼成することにより、絶
縁性無機物層を形成する。この両面が絶縁性無機物層に
より被覆された薄板材を上記抵抗値調整用電極の長手方
向と直交する方向に短冊状に切り出した後、得られた角
柱状体の切断面に絶縁性無機物を含んだペーストを印
刷、吹付け又は浸漬により塗布して焼成することによ
り、上記切断面にも絶縁性無機物層を形成する。次に、
このようにして、4側面に絶縁性無機物層が形成された
角柱状体をその長手方向に直交する方向に切断すること
により、チップ状のサーミスタ素体を作製し、このサー
ミスタ素体の切断面である両端面を含む両端部に導電性
ペーストを塗布して焼成することにより、焼付け電極層
を形成する。更に、この焼付け電極層の表面にめっき層
を形成することにより、両端部に焼付け電極層とめっき
層からなる端子電極を有するチップ型サーミスタを得
る。
抗値調整用の内部電極を有するチップ型サーミスタも提
供されており、このチップ型サーミスタは、次のように
して製造される。
ックスグリーンシートを作製し、その所定位置に導電性
ペーストを印刷して内部電極を形成する。そして、内部
電極を形成したセラミックスグリーンシートと必要に応
じて内部電極を形成していないセラミックスグリーンシ
ートとを所要枚数積層して圧着し、これを一体焼結し、
積層体を得る。この積層体の表裏の主板面に上記と同様
にして絶縁性無機物層を形成した後、短冊状に切断し、
同様に、切断面にも絶縁性無機物層を形成する。このよ
うにして、4側面に絶縁性無機物層を形成した角柱状体
を、内部電極が切断面に表出するように、長手方向と直
交する方向にチップ状に切断し、得られたチップ状サー
ミスタ素体の内部電極が表出する両端面に上記と同様に
して端子電極を形成してチップ型サーミスタを得る。
ーミスタのうち、特開平4−127401号公報に記載
されるチップ型サーミスタでは、抵抗値調整用電極がサ
ーミスタ素体の互いに対向する2つの側面にのみ形成さ
れているため、サーミスタの抵抗値を減少するにも限度
がある。この結果、サーミスタ特性(抵抗値とB定数の
組合せ)の範囲が比較的狭くなるため、近年、開発の要
望が増大している低抵抗かつ高B定数のサーミスタを実
現することができないという欠点がある。
型サーミスタでは、内部電極の形成位置や形成本数を調
整することにより、抵抗値を比較的容易に調整すること
ができるため、サーミスタのB定数を変えることなく抵
抗値を小さくすることができる。即ち、初期抵抗値が小
さくしかもB定数の大きいサーミスタを得ることができ
るという利点がある。しかし、このチップ型サーミスタ
では、グリーンシートと内部電極層形成用の導電性ペー
ストとが同時に焼成されるため、焼成時のグリーンシー
トないし導電性ペーストの収縮によるばらつき等の影響
を受けて十分な寸法精度が得られず、抵抗値調整用の内
部電極間の距離がばらつき、得られるチップ型サーミス
タの抵抗値にもばらつきが発生するという問題点があっ
た。
値の調整範囲を広げることにより抵抗値及びB定数のサ
ーミスタ特性の範囲を拡大し、低抵抗かつ高B定数とい
う特性を容易に得ることができ、しかも抵抗値のばらつ
きも小さく、高精度なチップ型サーミスタを提供するこ
とを目的とする。
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の側
面及び内部にそれぞれ形成された表面電極及び内部電極
と、該チップ状サーミスタ素体の両端面に形成された端
子電極とを備え、前記表面電極及び内部電極は、チップ
状サーミスタ素体の両端面に形成された端子電極のうち
の一方にのみ導通し、他方とは絶縁されているチップ型
サーミスタであって、前記チップ状サーミスタ素体は、
セラミックス焼結体よりなる複数の薄板材が導電性金属
層により接合されたものであることを特徴とする。
と内部電極とを有するため、抵抗値の調整範囲を広げる
ことにより抵抗値及びB定数のサーミスタ特性の範囲を
拡大することができ、低抵抗かつ高B定数のチップ型サ
ーミスタを容易に実現することができる。
素体は、セラミックス焼結体の薄板材を導電性金属層で
接合したものであるため、焼成時の収縮の影響を受ける
ことがなく、抵抗値調整用の電極間の距離が正確なもの
となり、従って、抵抗値のばらつきも小さく、高精度な
チップ型サーミスタが得られる。
は、セラミックス焼結体よりなる複数の薄板材を導電性
金属層により接合して積層体を得る工程と、該積層体の
板面に所定の間隔をあけて互いに平行に複数の表面電極
を帯状に形成する工程と、該表面電極を形成した積層体
の両板面に絶縁性無機物層を形成する工程と、該絶縁性
無機物層を形成した積層体を前記表面電極の長手方向に
直交する方向に短冊状に切り出して角柱状体を得る工程
と、該角柱状体の4側面のうち絶縁性無機物層が形成さ
れていない2側面に絶縁性無機物層を形成する工程と、
該絶縁性無機物層を形成した角柱状体を長手方向と直交
する方向にチップ状に切断してチップ状サーミスタ素体
を得る工程と、該チップ状サーミスタ素体の絶縁性無機
物層が形成されていない両端面のうちの一方の端面に絶
縁性無機物層を形成した後、該両端面に端子電極を形成
する工程とを有することを特徴とするチップ型サーミス
タの製造方法により製造することができる。
チップ状サーミスタ素体を構成する複数の薄板材として
Mn,Co,Cu,Fe,Al及びNiよりなる群から
選ばれた1種又は2種以上の金属酸化物を含有するセラ
ミックス焼結体よりなり、薄板材のうちの少なくとも1
枚は、他の薄板材と前記金属酸化物の組成比が異なるも
のとすることができ、これにより、特性の異なる2種以
上のサーミスタ素体を組み合わせることでサーミスタ特
性(抵抗値及びB定数)の多様化を図ることが可能とな
る。
に説明する。
の形態を示す断面図、図2(a)〜(e)はこのチップ
型サーミスタの製造手順を示す斜視図である。
ックス焼結体よりなる2枚の薄板材1A,1Bが導電性
金属層(内部電極)2により接合されてチップ状サーミ
スタ素体3とされている。このチップ状サーミスタ素体
3の対向する2側面には表面電極4A,4Bが形成さ
れ、更に4側面がガラス層5で被覆されている。表面電
極4A,4Bは、チップ状サーミスタ素体3の一方の端
面の縁部から、他方の端面の縁部の近傍まで形成されて
おり、他方の端面の近傍部分は、表面電極4A,4Bの
非形成部となっている。また、チップ状サーミスタ素体
3の一方の端面にはガラス層6が形成され、更に両端面
に端子電極7A,7Bが形成されている。この端子電極
7A,7Bは、焼付電極層7aとその表面に形成された
Niめっき層7bと、更にその表面に形成されたはんだ
めっき層7cとで構成されている。
のチップ型サーミスタを本発明の方法に従って製造する
際の製造手順を説明する。
11,12を次のようにして製造する。
金属の酸化物粉末を1種又は2種以上、金属原子比が所
定の割合になるようにそれぞれ秤量し、ボールミル等に
より5〜20時間混合して、脱水し乾燥する。次いで、
この混合物を大気圧下、500〜1000℃で1〜10
時間仮焼し、再びボールミル等で粉砕して、脱水、乾燥
する。次に、この粉砕物に有機系結合剤等を加え、スプ
レードライヤ等を用いて上記粉砕物の粒径が30〜20
0μm程度になるように造粒し、油圧プレス等により直
方体に圧縮成形する。更に、この成形体を大気圧下、1
000〜1300℃で2〜10時間焼成して、所定の寸
法のセラミックス焼結ブロックを作製し、このブロック
をハンドソー等を用いて所定の厚さに切断することによ
り、薄板材11,12を作製する。この薄板材11,1
2のうち、一方の薄板材12の一方の板面に導電性電極
ペースト13を全面的に塗布し、その上に他方の薄板材
11を重ね合わせ、0.5〜3kg/cm2程度の加圧
力を加え、乾燥した後、大気圧下、750〜850℃で
15〜60分焼成して接合一体化して積層体とする(図
1(a))。
d,Ag/Pdペースト等を用いることができ、5〜1
0μm程度の厚さに塗布するのが好ましい。
面のみでも良い。)に、導電性電極ペーストを所定の間
隔をあけて互いに平行に印刷して乾燥した後、大気圧
下、750〜850℃で10〜60分程度焼成すること
により、帯状の表面電極15を形成する(図2
(b))。この表面電極15には、Ag,Pd,Ag/
Pdペースト等を用いることができ、表面電極15は、
例えば、幅0.2〜3.0mmの帯状に、幅方向に0.
1〜0.82mmの間隔をあけて、厚さ3〜15μm程
度に形成される。次いで、表面電極15を形成した積層
体14の両板面にガラスペーストを全面的に塗布して乾
燥した後、750〜850℃で10〜60分焼成するこ
とにより、厚さ5〜20μm程度のガラス層16を形成
する(図2(c))。
4を、ダイシングマシン等により表面電極15の長手方
向と直交する方向に幅0.65〜0.9mmの短冊状に
切り出し、角柱状体17を得る(図2(d))。
面にも上記と同様にしてガラス層を形成し、4側面をガ
ラス層で被覆した角柱状体17’を長手方向と直交する
方向に長さ1.45〜1.55mm程度のチップ状に切
断してチップ状サーミスタ素体18を得る(図2
(e))。このチップ状サーミスタ素体18のガラス層
未被覆の両端面のうち、表面電極が縁部まで形成されて
いる側の端面にのみ、ガラスペーストを塗布した後、上
記ガラス層の形成と同様の条件で焼き付けて、絶縁層と
してのガラス層を5〜20μm程度の厚さに形成した
後、両端面に端子電極を形成してチップ型サーミスタを
得る。端子電極の形成に当っては、Ag等の導電性電極
ペーストを塗布して乾燥し、750〜850程度で10
〜60分程度焼成して焼き付け、その後Niめっきを施
し、更にはんだめっきを施す。
て、保護層としてのガラス層5の代りに、熱硬化性のエ
ポキシ系ペーストのような高分子ペーストの塗布、加熱
硬化により高分子材料層を形成しても良い。また、端子
電極として樹脂系電極を適用することもでき、これらの
材料を用いることにより、耐熱応力性を高めて機械的特
性及び信頼性の向上を図ることができる。
の薄板材1A,1Bを一層の内部電極2で接合した構造
であるが、本発明においては、3枚以上の薄板材を用
い、内部電極を2層以上形成することも可能である。ま
た、内部電極だけでなく、表面電極4A,4Bの印刷パ
ターンを適宜設定することにより、様々なサーミスタ特
性のチップ型サーミスタを製造することができる。
積層、接合する薄板材として、金属酸化物の組成比の異
なる薄板材、即ち、サーミスタ特性の異なる薄板材を用
いても良く、これにより、抵抗値及びB定数等のサーミ
スタ特性の多様化を図ることができる。
り具体的に説明する。
した。
アルミニウムを出発原料とし、これらを金属原子比が所
定の割合(Mn:Co:Al=37:56:7)になる
ようにそれぞれ秤量し、ボールミルで16時間均一に混
合して、脱水、乾燥した。この混合物を大気圧下、90
0℃で2時間仮焼し、再びボールミルで粉砕して、脱
水、乾燥した。この粉砕物に有機系結合剤を加え、スプ
レードライヤにより粉砕物の粒径が60μm程度になる
ように造粒し、油圧プレスにより直方体に圧縮成形し
た。この成形体を大気圧下、1100℃で4時間焼成
し、縦、横及び厚さがそれぞれ35mm,50mm及び
10mmのセラミック焼結ブロックを作製し、このブロ
ックをハンドソーで切断して、縦、横及び厚さがそれぞ
れ35mm,50mm及び0.20mmの薄板材を作製
した。
ストをスクリーン印刷法により塗布後、その上にもう一
枚の薄板材を所定の位置になるように位置決めして積重
ね、150℃で15分乾燥し、その積層体を820℃で
10分間焼き付けて接合した。このとき、接合を確実に
するために、電極ペーストの乾燥前に積層された2枚の
薄板材に所定の圧力(0.5kg/cm2)を加えた。
となるように、幅2.7mmの帯状のAg電極ペースト
を幅方向に0.20mmの間隔をあけてスクリーン印刷
法により印刷して乾燥した。このとき積層体の両面のA
gペーストが積層体を挟んで互いに対向するように(即
ち、同一位相となるように)印刷した。この積層体を8
20℃で15分焼成して焼き付けることにより、厚さ約
5μmの多数列の抵抗値調整用表面電極を形成した。
体の両板面の全面にガラスペーストをスクリーン印刷法
により塗布し、150℃で15分乾燥後、850℃で1
0分焼き付けてガラス層を形成した。
値調整用表面電極の長手方向と直交する方向に幅0.7
5mmの短冊状に切り出し、得られた角柱状体の切断面
にもガラスペーストをスクリーン印刷法により塗布し、
上記と同様に乾燥、焼成してガラス層を形成した。この
ようにして4側面にガラス層(いずれも厚さは10μ
m)を形成した角柱状体を、各抵抗値調整用表面電極の
長手方向と直交する方向に、ダイシングマシンを用い
て、チップ状に切断し、長さ1.52mmのチップ状の
サーミスタ素体を作製した。
いない両端面のうち、一方の端面に内部電極との絶縁性
を確保するために、絶縁性ガラスペーストをディップ法
により塗布した後、850℃で10分間焼き付け、厚さ
20μmのガラス層を形成した。
スフリットを含むAg電極ペーストをディッピング法に
より塗布した後、820℃で10分間焼き付けることに
より、サーミスタ素体の両端部に厚さ40μmの端子電
極層を形成し、更にこの端子電極層の表面に電解バレル
法により厚さ2〜5μmのNiめっき層を形成し、この
Niめっき層の表面に厚さ3〜7μmのはんだめっき層
を形成し、チップ型サーミスタ10を得た。
値を測定し、結果を表1に示した。また、同様の手順で
作製した30個のチップ型サーミスタについて、抵抗値
のばらつきを評価した。抵抗値のばらつきは標準偏差を
s、抵抗値の平均値をAv.としたときに、3×s/A
v.で表される抵抗値の変動係数(%)を求めることに
より評価した。
1.0kΩでB定数は4400kであった。
スタ板材を用い、内部電極がなく、抵抗値調整用の表面
電極のみを有するチップ型サーミスタを作製し、その抵
抗値を測定して結果を表1に示した。
かったこと以外は同様にして、チップ型サーミスタを作
製し、その抵抗値を測定して結果を表1に示した。
らなるチップ型サーミスタを作製した。
材料のセラミックスグリーンシートを作製し、その所定
位置に内部電極を印刷した。そして、内部電極を印刷し
たセラミックスグリーンシートと内部電極を形成してい
ないセラミックスグリーンシートを複数枚積層して圧着
させ、得られた積層体に表面電極及びガラス層を形成す
ると共に、チップ状に切断して焼成した後、バレル研磨
することにより、内部電極を有するチップ状サーミスタ
素体を製造した。このチップ状サーミスタ素体の両端面
に、導電性ペーストを塗布して焼成することにより、導
電性金属層を焼き付け、更に、Niめっき層及びはんだ
めっき層を形成し、内部電極を有する積層型のチップ型
サーミスタを得た。得られたチップ型サーミスタについ
て実施例1と同様にして抵抗値とそのばらつきを調べ、
結果を表1に示した。
内部電極及び表面電極のない比較例2、並びに、内部電
極がなく表面電極のみの比較例1に比べて、内部電極と
表面電極とを有する実施例1のチップ型サーミスタで
は、抵抗値を大幅に低減することができる。
薄板材を接合したチップ型サーミスタは、内部電極を形
成したセラミックスグリーンシートを積層して焼成する
積層型のチップ型サーミスタに比べて、抵抗値のばらつ
きは極めて小さい。
ーミスタ及びその製造方法によれば、抵抗値の調整範囲
を広げることにより抵抗値及びB定数のサーミスタ特性
の範囲を拡大することができ、低抵抗かつ高B定数とい
う特性を容易に得ることができる。しかも、抵抗値のば
らつきも小さく、高精度なチップ型サーミスタを提供す
ることができる。
サーミスタ特性の多様化を図ることができる。
す断面図である。
斜視図である。
Claims (3)
- 【請求項1】 セラミックス焼結体よりなる直方体形状
のチップ状サーミスタ素体と、該チップ状サーミスタ素
体の側面及び内部にそれぞれ形成された表面電極及び内
部電極と、該チップ状サーミスタ素体の両端面に形成さ
れた端子電極とを備え、前記表面電極及び内部電極は、
チップ状サーミスタ素体の両端面に形成された端子電極
のうちの一方にのみ導通し、他方とは絶縁されているチ
ップ型サーミスタであって、 前記チップ状サーミスタ素体は、セラミックス焼結体よ
りなる複数の薄板材が導電性金属層により接合されたも
のであることを特徴とするチップ型サーミスタ。 - 【請求項2】 請求項1において、前記複数の薄板材が
Mn,Co,Cu,Fe,Al及びNiよりなる群から
選ばれた1種又は2種以上の金属酸化物を含有するセラ
ミックス焼結体よりなり、薄板材のうちの少なくとも1
枚は、他の薄板材と前記金属酸化物の組成比が異なるこ
とを特徴とするチップ型サーミスタ。 - 【請求項3】 請求項1又は2に記載されるチップ型サ
ーミスタを製造する方法であって、 セラミックス焼結体よりなる複数の薄板材を導電性金属
層により接合して積層体を得る工程と、 該積層体の板面に所定の間隔をあけて互いに平行に複数
の表面電極を帯状に形成する工程と、 該表面電極を形成した積層体の両板面に絶縁性無機物層
を形成する工程と、 該絶縁性無機物層を形成した積層体を前記表面電極の長
手方向に直交する方向に短冊状に切り出して角柱状体を
得る工程と、 該角柱状体の4側面のうち絶縁性無機物層が形成されて
いない2側面に絶縁性無機物層を形成する工程と、 該絶縁性無機物層を形成した角柱状体を長手方向と直交
する方向にチップ状に切断してチップ状サーミスタ素体
を得る工程と、 該チップ状サーミスタ素体の絶縁性無機物層が形成され
ていない両端面のうちの一方の端面に絶縁性無機物層を
形成した後、該両端面に端子電極を形成する工程と、 を有することを特徴とするチップ型サーミスタの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16998299A JP3893800B2 (ja) | 1999-06-16 | 1999-06-16 | チップ型サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16998299A JP3893800B2 (ja) | 1999-06-16 | 1999-06-16 | チップ型サーミスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000357603A true JP2000357603A (ja) | 2000-12-26 |
JP3893800B2 JP3893800B2 (ja) | 2007-03-14 |
Family
ID=15896415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16998299A Expired - Fee Related JP3893800B2 (ja) | 1999-06-16 | 1999-06-16 | チップ型サーミスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3893800B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100568408C (zh) * | 2007-09-12 | 2009-12-09 | 山东中厦电子科技有限公司 | 一种低电阻/高b值片式热敏电阻及其制造方法 |
CN100583317C (zh) * | 2007-09-12 | 2010-01-20 | 山东中厦电子科技有限公司 | 一种低电阻率/高b值负温度系数热敏电阻芯片及其制造方法 |
CN103617852A (zh) * | 2013-12-05 | 2014-03-05 | 深圳顺络电子股份有限公司 | 一种贴片式功率型热敏电阻元件及其制造方法 |
CN105575933A (zh) * | 2015-12-28 | 2016-05-11 | 深圳顺络电子股份有限公司 | 一种叠层片式电子元器件的制造方法 |
-
1999
- 1999-06-16 JP JP16998299A patent/JP3893800B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100568408C (zh) * | 2007-09-12 | 2009-12-09 | 山东中厦电子科技有限公司 | 一种低电阻/高b值片式热敏电阻及其制造方法 |
CN100583317C (zh) * | 2007-09-12 | 2010-01-20 | 山东中厦电子科技有限公司 | 一种低电阻率/高b值负温度系数热敏电阻芯片及其制造方法 |
CN103617852A (zh) * | 2013-12-05 | 2014-03-05 | 深圳顺络电子股份有限公司 | 一种贴片式功率型热敏电阻元件及其制造方法 |
CN105575933A (zh) * | 2015-12-28 | 2016-05-11 | 深圳顺络电子股份有限公司 | 一种叠层片式电子元器件的制造方法 |
CN105575933B (zh) * | 2015-12-28 | 2017-12-01 | 深圳顺络电子股份有限公司 | 一种叠层片式电子元器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3893800B2 (ja) | 2007-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06231906A (ja) | サーミスタ | |
JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JPH10144504A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH09153430A (ja) | チップ状回路部品とその製造方法 | |
JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3284873B2 (ja) | チップ型サーミスタの製造方法 | |
JP3317246B2 (ja) | 複合セラミック及び複合セラミック素子 | |
JP3622853B2 (ja) | サーミスタ | |
JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JPH09266105A (ja) | サーミスタ及びその製造方法 | |
JPH09266103A (ja) | チップ型サーミスタ及びその製造方法 | |
JP2002100505A (ja) | サーミスタ・キャパシタ複合積層セラミック電子部品 | |
JP3246258B2 (ja) | チップサーミスタの製造方法及びチップサーミスタ | |
JP3528972B2 (ja) | Ntcサーミスタ | |
JP3226013B2 (ja) | サーミスタの製造方法 | |
JP3622852B2 (ja) | サーミスタの製造方法 | |
JP2003109805A (ja) | チップ型サーミスタの製造方法 | |
JPH0982504A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3245933B2 (ja) | 抵抗体 | |
JP3269404B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JPH0661014A (ja) | 積層型サ−ミスタ | |
JPH0756850B2 (ja) | セラミック積層コンデンサおよびその製法 | |
JPH09232103A (ja) | チップ型サーミスタの製造方法 | |
JP2000082606A (ja) | チップ型サーミスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |