JP2018206911A - Ntcサーミスタ - Google Patents

Ntcサーミスタ Download PDF

Info

Publication number
JP2018206911A
JP2018206911A JP2017109913A JP2017109913A JP2018206911A JP 2018206911 A JP2018206911 A JP 2018206911A JP 2017109913 A JP2017109913 A JP 2017109913A JP 2017109913 A JP2017109913 A JP 2017109913A JP 2018206911 A JP2018206911 A JP 2018206911A
Authority
JP
Japan
Prior art keywords
internal electrode
pair
thermistor
electrode
facing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017109913A
Other languages
English (en)
Other versions
JP7062379B2 (ja
Inventor
佐藤 義彦
Yoshihiko Sato
義彦 佐藤
佐藤 新
Arata Sato
新 佐藤
陽祐 星川
Yosuke Hoshikawa
陽祐 星川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017109913A priority Critical patent/JP7062379B2/ja
Publication of JP2018206911A publication Critical patent/JP2018206911A/ja
Application granted granted Critical
Publication of JP7062379B2 publication Critical patent/JP7062379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】抵抗値のばらつきを抑制する。【解決手段】チップNTCサーミスタ1は、サーミスタ素体2と、対応する端面2c,2dに配置された端子電極3,4と、サーミスタ素体2内に配置され、互いに対向する内部電極5,6と、を備え、内部電極5は、端子電極3に電気的に接続されていると共に第三方向Zで互いに対向する一対の対向部12,12と、一対の対向部12,12の間を連結する連結部13と、を有し、内部電極6は、端子電極4に電気的に接続されている基端部14と、端子電極3側の先端に位置する先端部15と、基端部14と先端部15との間に延在していると共に幅W2が離間幅W1よりも狭い幅狭部16と、を有し、第一方向Xから見て、先端部15の全体は、一対の対向部12,12と連結部13とに囲まれた領域Sに位置しており、且つ、内部電極6は、幅狭部16において連結部13に重なっている。【選択図】図4

Description

本発明は、NTCサーミスタに関する。
一対の主面、一対の端面、及び一対の側面を有するサーミスタ素体と、サーミスタ素体の端面側に形成された一対の端子電極と、サーミスタ素体内に配置され、対応する端子電極に電気的に接続されていると共に一対の主面の対向方向で互いに対向する第一及び第二内部電極と、を備えるNTCサーミスタが知られている(例えば、特許文献1〜3)。
国際公開第2015/008500号 特開2003−124007号公報 特開2016−54225号公報
上記のようなNTCサーミスタでは、サーミスタ素体内で積層された第一及び第二内部電極の積層ずれが生じることにより、積層方向から見て第一内部電極と第二内部電極とが互いに重なり合う領域の面積が変動する。この変動が抵抗値に影響を及ぼし、抵抗値にばらつきが生じ易いという問題がある。
本発明は、抵抗値のばらつきが抑制されているNTCサーミスタを提供することを目的とする。
本発明に係るNTCサーミスタは、第一方向で互いに対向する一対の主面と、第一方向に直交する第二方向で互いに対向する一対の端面と、第一方向及び第二方向に直交する第三方向で互いに対向する一対の側面と、を有するサーミスタ素体と、対応する端面に配置された第一及び第二端子電極と、サーミスタ素体内に配置され、第一方向で互いに対向する第一及び第二内部電極と、を備え、第一内部電極は、第一端子電極に電気的に接続されていると共に第三方向で互いに対向する一対の対向部と、一対の対向部の間を連結する連結部と、を有し、第二内部電極は、第二端子電極に電気的に接続されている基端部と、第一端子電極側の先端に位置する先端部と、基端部と先端部との間に延在していると共に第三方向での幅が一対の対向部の第三方向での離間幅よりも狭い幅狭部と、を有し、第一方向から見て、先端部の全体は、一対の対向部と連結部とに囲まれた領域に位置しており、且つ、第二内部電極は、幅狭部において連結部に重なっている。
本発明に係るNTCサーミスタでは、第一方向から見て、第二内部電極が、第一内部電極の連結部に対し幅狭部において重なっている。幅狭部の第三方向での幅は、連結部が連結している一対の対向部の第三方向での離間幅よりも狭くなっており、第一方向から見て、連結幅よりも幅狭の幅狭部が連結部内に入り込んでいる。よって、第一内部電極に対して第二内部電極が第三方向に位置ずれしても、幅狭部が連結部から第三方向にはみ出すおそれが少なく、第一方向から見て第一内部電極と第二内部電極とが互いに重なり合う領域の面積が変動し難くなっている。第一方向から見て、第二内部電極の先端部の全体は、第一内部電極における一対の対向部と連結部とに囲まれた領域に位置している。このため、第二内部電極は、第二方向に第一内部電極を跨いだ状態となっている。これにより、第一内部電極に対して第二内部電極が第二方向に位置ずれしても、第一方向から見て第一内部電極と第二内部電極とが互いに重なり合う領域の面積が変動し難くなっている。以上より、第一及び第二内部電極が第二方向及び第三方向の何れの方向に位置ずれしたとしても、第一方向から見て第一内部電極と第二内部電極とが互いに重なり合う領域の面積の変動が抑制され、その結果、抵抗値のばらつきが抑制されている。
本発明に係るNTCサーミスタは、第一方向で互いに対向する一対の主面と、第一方向に直交する第二方向で互いに対向する一対の端面と、第一方向及び第二方向に直交する第三方向で互いに対向する一対の側面と、を有するサーミスタ素体と、対応する端面に配置された第一及び第二端子電極と、サーミスタ素体内に配置され、対応する第一及び第二端子電極に電気的に接続されていると共に、第一方向で互いに対向する第一及び第二内部電極と、を備え、第一内部電極は、導体部と、導体部の内側に形成された開口部と、を有し、第二内部電極は、第三方向での幅が開口部の第三方向での幅よりも狭い幅狭部と、幅狭部に連結されていると共に第二端子電極側の先端に位置する先端部と、を有し、第一方向から見て、先端部の全体が開口部の中に位置しており、且つ、第二内部電極は、幅狭部において導体部に重なっている。
本発明に係るNTCサーミスタでは、第一方向から見て、第二内部電極が、第一内部電極の導体部に対し幅狭部において重なっている。幅狭部の第三方向での幅は、第一内部電極の導体部よりも内側に形成された開口部の第三方向での幅よりも狭くなっており、第一方向から見て、導体部よりも幅狭の幅狭部が導体部内に入り込んでいる。よって、第一内部電極に対して第二内部電極が第三方向に位置ずれしても、幅狭部が導体部から第三方向にはみ出すおそれが少なく、第一方向から見て第一内部電極と第二内部電極とが互いに重なり合う領域の面積が変動し難くなっている。第一方向から見て、第二内部電極の先端部の全体は、第一内部電極における開口部の中に位置している。このため、第二内部電極は、第二方向に第一内部電極を跨いだ状態となっている。これにより、第一内部電極に対して第二内部電極が第二方向に位置ずれしても、第一方向から見て第一内部電極と第二内部電極とが互いに重なり合う領域の面積が変動し難くなっている。以上より、第一及び第二内部電極が第二方向及び第三方向の何れの方向に位置ずれしたとしても、第一方向から見て第一内部電極と第二内部電極とが互いに重なり合う領域の面積の変動が抑制され、その結果、抵抗値のばらつきが抑制されている。
本発明によれば、抵抗値のばらつきが抑制されているNTCサーミスタを提供することができる。
実施形態に係るチップNTCサーミスタの斜視図である。 図1のチップNTCサーミスタの断面図である。 図1のチップNTCサーミスタの断面図である。 図1に示すサーミスタ素体内に含まれる内部電極の平面図である。 変形例に係るチップNTCサーミスタの斜視図である。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
まず、図1〜図4を参照して、本実施形態に係るチップNTC(NegativeTemperature Coefficient)サーミスタ1について説明する。図1は、実施形態に係るチップNTCサーミスタ1の斜視図である。図2は、図1に示すII−II線に沿ったチップNTCサーミスタ1の断面図である。図3は、図1に示すIII-III線に沿ったチップNTCサーミスタ1の断面図である。図4は、図1に示すサーミスタ素体2内に含まれる内部電極5,6を示す平面図である。
図1〜図4に示されるように、チップNTCサーミスタ1は、サーミスタ素体2と、サーミスタ素体2の外表面に配置された一対の端子電極3,4と、サーミスタ素体2内に配置された内部電極5,6と、を備えている。チップNTCサーミスタ1は、積層型NTCサーミスタであり、温度の上昇に対して抵抗が減少する(負の温度係数を有する)サーミスタである。
サーミスタ素体2は、略直方体形状を呈している。なお、略直方体形状は、直方体形状だけでなく、例えば直方体形状の角が丸められた形状等も含む。以下、サーミスタ素体2の厚さ方向を第一方向X、サーミスタ素体2の長さ方向を第二方向Y、及びサーミスタ素体2の幅方向を第三方向Zとして説明を行う。第一方向X、第二方向Y、及び第三方向Zは、互いに直交している。
サーミスタ素体2は、外表面として、一対の主面2a,2bと、一対の端面2c,2dと、一対の側面2e,2fと、を有している。一対の主面2a,2bは、略長方形状を呈し、第一方向Xで互いに対向している。一対の端面2c,2dは、略長方形状を呈し、第二方向Yで互いに対向している。一対の側面2e,2fは、略長方形状を呈し、第三方向Zで互いに直交している。なお、略長方形状とは、長方形状だけでなく、例えば長方形状の角が丸められた形状等も含む。
サーミスタ素体2は、第一方向Xに積層された複数のサーミスタ層21を有している。複数のサーミスタ層21は、互いに間の境界が視認できない程度に一体化されてサーミスタ素体2を構成している。サーミスタ層21は、NTCサーミスタとして機能し得るNTCサーミスタ材料により構成されている。サーミスタ層21は、例えば、主成分としてMn、Ni及びCoの各金属酸化物を含んだセラミックスから形成されている。サーミスタ層21は、主成分であるMn、Ni及びCoの各金属酸化物の他に、特性(抵抗変化率)の調整のために、Fe、Cu、Al、及びZr等を副成分として含んでいてもよい。サーミスタ層21は、Mn、Ni及びCoの各金属酸化物に代えて、Mn及びNiの各金属酸化物、またはMn及びCoの各金属酸化物から形成されていてもよい。サーミスタ層21は、所定のB定数を有している。
端子電極3(第一端子電極)は、サーミスタ素体2の端面2cに配置されている。端子電極3は、端面2cの全体と、主面2a,2b及び側面2e,2fのそれぞれにおける端面2c側の各部分と、を覆うように形成されている。すなわち、端子電極3は、電極部分3a〜3eを有している。電極部分3aは、端子電極3のうち端面2cの全面に位置する部分である。電極部分3bは、端子電極3のうち主面2aの端面2c側の端部に位置する部分である。電極部分3cは、端子電極3のうち主面2bの端面2c側の端部に位置する部分である。電極部分3dは、端子電極3のうち側面2eの端面2c側の端部に位置する部分である。電極部分3eは、端子電極3のうち側面2fの端面2c側の端部に位置する部分である。
端子電極4(第二端子電極)は、サーミスタ素体2の端面2dに配置されている。端子電極4は、端面2dの全体と、主面2a,2b及び側面2e,2fのそれぞれにおける端面2d側の各部分と、を覆うように形成されている。すなわち、端子電極4は、電極部分4a〜4eを有している。電極部分4aは、端子電極4のうち端面2dの全面に位置する部分である。電極部分4bは、端子電極4のうち主面2aの端面2d側の端部に位置する部分である。電極部分4cは、端子電極4のうち主面2bの端面2d側の端部に位置する部分である。電極部分4dは、端子電極4のうち側面2eの端面2d側の端部に位置する部分である。電極部分4eは、端子電極4のうち側面2fの端面2d側の端部に位置する部分である。
端子電極3,4は、互いに同形状である。端子電極3,4は、例えばAg、Pd、Au、Pt等の貴金属及びこれらの合金であってもよく、Cu、Ni等の卑金属及びこれらの合金であってもよい。端子電極3,4は、ガラス成分を含んでいてもよい。ガラス成分の含有量は、例えば10重量%以下である。端子電極3,4は、はんだによる表面実装を容易とするために、表面にNiメッキ層及びSnメッキ層を有していてもよい。
内部電極5,6は、サーミスタ層21間に配置されている。内部電極5,6は、端子電極3,4と同様に、例えばAg、Pd、Au、Pt等の貴金属及びこれらの合金であってもよく、Cu、Ni等の卑金属及びこれらの合金であってもよい。
内部電極5(第一内部電極)は、端子電極3に電気的に接続されている。内部電極5は、略矩形形状の外形及び内形を有する矩形環状を呈している。略矩形状とは、矩形状だけでなく、例えば矩形状の角が丸められた形状等も含む。
内部電極5の外形は、側面2eに沿った辺5aと、端面2dに沿った辺5bと、側面2fに沿った辺5cと、端面2cの一部と、で区画されている。辺5aと辺5bとが交差する外角部R1、及び、辺5bと辺5cとが交差する外角部R2は、それぞれ丸められている。すなわち、内部電極5は、角部として、第一方向Xから見て丸みを帯びた外角部R1,R2を有している。
内部電極5の内形は、側面2eに沿うと共に辺5aよりも内側の辺5dと、端面2dに沿うと共に辺5bよりも内側の辺5eと、側面2fに沿うと共に辺5cよりも内側の辺5fと、端面2cに沿った辺5gと、で区画されている。辺5dと辺5eとが交差する内角部R3、辺5eと辺5fとが交差する内角部R4、辺5fと辺5gとが交差する内角部R5、及び、辺5gと辺5dとが交差する内角部R6は、それぞれ丸められている。すなわち、内部電極5は、角部として、第一方向Xから見て丸みを帯びた内角部R3〜R6を有している。
内部電極5は、導体部10と、導体部10の内側に形成された開口部10aと、を有している。導体部10は、互いに一体的に形成された、基端部11、一対の対向部12,12、及び連結部13を有している。
基端部11は、導体部10のうち、端子電極3側に位置した部分である。基端部11は、端面2cに露出して端子電極3に直接接続されている。一対の対向部12,12は、導体部10のうち、基端部11と連結部13との間に位置した部分である。一対の対向部12,12は、基端部11から端面2d側に向かって第二方向Yに延び、第三方向Zで互いに対向している。各対向部12は、基端部11を介して端子電極3に電気的に接続されている。各対向部12の第三方向Zでの幅は、基端部11の第三方向Zでの幅よりも狭くなっている。一対の対向部12,12は、第三方向Zでの離間幅W1だけ互いに離間している。一対の対向部12の離間幅W1は、開口部10aの第三方向Zでの幅に等しい。連結部13は、導体部10のうち、端子電極4側に位置した先端部分である。連結部13は、一対の対向部12,12の間において第三方向Zに延びて、一対の対向部12,12の間を連結している。
内部電極6(第二内部電極)は、端子電極4に電気的に接続されている。内部電極6は、略矩形状を呈している。略矩形状とは、矩形状だけでなく、例えば矩形状の角が丸められた形状等も含む。
内部電極6の外形は、側面2eに沿った辺6aと、端面2cに沿った辺6bと、側面2fに沿った辺6cと、端面2dの一部と、で区画されている。辺6aと辺6bとが交差する外角部R7、及び、辺6bと辺6cとが交差する外角部R8は、それぞれ丸められている。すなわち、内部電極6は、角部として、第一方向Xから見て丸みを帯びた外角部R7,R8を有している。
内部電極6は、互いに一体的に形成された、基端部14、先端部15、及び幅狭部16を有している。基端部14は、内部電極6のうち、端子電極4側に位置した部分である。基端部14は、端面2dに露出して端子電極4に直接接続されている。基端部14は、第二方向で端面2dと辺5bとの間に延びている。基端部14は、第三方向Zで離間幅W1よりも狭い幅を有している。
先端部15は、内部電極6のうち、端子電極3側の先端に位置した部分である。先端部15は、幅狭部16に連結されていると共に、辺5eよりも端子電極3側の開口部10a内に延びている。先端部15は、基端部14と略同じ幅、すなわち第三方向Zで離間幅W1よりも狭い幅を有している。第一方向から見て、先端部15の全体が、開口部10aの中に位置している。換言すると、先端部15の全体が、一対の対向部12,12と連結部13とに囲まれる領域Sに位置している。本実施形態において、領域Sは、辺5d〜5gで区画された開口部10a内の領域であり、一対の対向部12,12及び連結部13に加えて、基端部11で囲まれている。領域Sは、サーミスタ層21で充填されている。
幅狭部16は、内部電極6のうち、基端部14と先端部15との間に延在する部分である。幅狭部16は、第一方向Xから見て、連結部13に重なっている。すなわち、内部電極6は、第一方向Xから見て、幅狭部16において内部電極5の連結部13に重なっている。幅狭部16は、基端部14及び先端部15と略同じ幅、すなわち第三方向Zで離間幅W1よりも狭い幅W2を有している。幅狭部16は、第一方向Xから見て連結部13よりも内側に位置している。
内部電極5と内部電極6とは、第一方向Xから見て、幅狭部16と連結部13とが重なり合う重なり領域B(以下、単に「重なり領域B」という。)でのみ互いに重なり合っている。すなわち、内部電極6は、第一方向Xから見て、内部電極5における連結部13以外の部分である一対の対向部12,12及び基端部11には重なっていない。重なり領域Bは、内部電極5の辺5b及び辺5eと、内部電極6の辺6a及び辺6cと、で区画されている。
サーミスタ素体2は、サーミスタ素体2において第一方向Xで内部電極5と内部電極6とに挟まれた部分に、特性部Aを有している。特性部Aは、チップNTCサーミスタ1としての特性を発揮する部分である。チップNTCサーミスタ1は、特性部Aの抵抗値の温度変化を利用することにより、NTCサーミスタとして機能する。本実施形態において、チップNTCサーミスタ1は、二つの内部電極5及び一つの内部電極6を備え、サーミスタ素体2は、二つの特性部Aを有している。特性部Aは、第一方向Xから見て、重なり領域Bに形成されている。
続いて、従来のチップNTCサーミスタと比較して、本実施形態のチップNTCサーミスタ1の作用効果を説明する。従来のチップNTCサーミスタでは、サーミスタ素体内で積層された複数の内部電極の積層ずれが生じることにより、積層方向から見て複数の内部電極が互いに重なり合う領域の面積が変動する。この変動が抵抗値に影響を及ぼし、抵抗値にばらつきが生じ易いという問題がある。
これに対し、本実施形態に係るチップNTCサーミスタ1によれば、第一方向Xから見て、内部電極6が、内部電極5の連結部13に対し幅狭部16において重なっている。幅狭部16の幅W2は、離間幅W1よりも狭くなっており、第一方向Xから見て、連結部13よりも幅狭の幅狭部16が連結部13内に入り込んでいる。よって、内部電極5に対して内部電極6が第三方向Zに位置ずれしても、幅狭部16が連結部13から第三方向Zにはみ出すおそれが少なく、重なり領域Bの面積が変動し難くなっている。第一方向Xから見て、内部電極6の先端部15の全体は、領域Sに位置している。このため、内部電極6は、第二方向Yに内部電極5を跨いだ状態となっている。これにより、内部電極5に対して内部電極6が第二方向Yに位置ずれしても、重なり領域Bの面積が変動し難くなっている。以上より、内部電極5,6が第二方向Y及び第三方向Zの何れの方向に位置ずれしたとしても、重なり領域Bの面積の変動が抑制されている。第一方向Xから見て、サーミスタ素体2の特性部Aは、このような面積の変動が抑制された重なり領域Bに形成されている。その結果、チップNTCサーミスタ1における抵抗値のばらつきが抑制されている。
チップNTCサーミスタ1によれば、第一方向Xから見て、内部電極6は、一対の対向部12,12に重なっていないため、重なり領域Bの面積の変動が確実に抑制されている。
チップNTCサーミスタ1によれば、領域Sがサーミスタ層21で充填されているため、サーミスタ素体2内での空孔(充填欠陥)の発生が抑制されている。
チップNTCサーミスタ1によれば、内部電極5が角部として丸みを帯びた外角部R1,R2及び内角部R3〜R6を有し、内部電極6が角部として丸みを帯びた外角部R7,R8を有しているため、これらの角部の領域に電界分布が集中し難くなっている。その結果、これらの角部の領域で放電が発生して絶縁状態が破壊されるおそれが抑制されている。
チップNTCサーミスタ1によれば、重なり領域Bが、内部電極5の辺5b及び辺5eと、内部電極6の辺6a及び辺6cと、で区画されている。例えば内部電極5,6の外角部R1,R2,R7,R8等の面積欠損がある箇所ではなく、直線性のある箇所で重なり領域Bが形成されているため、重なり領域Bの面積の変動がより確実に抑制されている。
図5は、変形例に係るチップNTCサーミスタ1Aの斜視図である。変形例に係るチップNTCサーミスタ1Aは、チップNTCサーミスタ1と同様の要素や構造を備えており、サーミスタ素体2の厚みが厚くなっている点で、チップNTCサーミスタ1と相違する。チップNTCサーミスタ1Aでは、内部電極5,6の間のサーミスタ層21の厚みが厚いため、厚み変動による抵抗値への影響が小さくなっている。
以上、本発明の種々の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他に適用したものであってもよい。
上記実施形態では、内部電極5が基端部11を有しており、対向部12が基端部11を介して端子電極3に電気的に接続されているとしたが、これに限られない。例えば、内部電極5は、基端部11を有していなくてもよく、対向部12は、端面2cに露出して端子電極3に直接接続されることによって端子電極3に電気的に接続されていてもよい。
上記実施形態では、内部電極6の基端部14は、端面2dに露出して端子電極4に直接接続されているが、これに限られず、端子電極4に電気的に接続されていればよい。すなわち、内部電極6の基端部14は、端子電極4に間接的に接続されていてもよい。
内部電極6の先端部15が位置する領域Sは、少なくとも一対の対向部12,12と連結部13とに囲まれた領域であればよい。例えば、内部電極5が基端部11を有しておらず各対向部12が端面2cに露出して端子電極3に直接接続されている場合には、領域Sは、辺5d〜5fと端面2cの一部とで区画された領域、すなわち、第一方向Xから見て、一対の対向部12,12と、連結部13と、端面2cとで囲まれた領域であってもよい。
1,1A…チップNTCサーミスタ、2…サーミスタ素体、2a,2b…主面、2c,2d…端面、2e,2f…側面、3,4…端子電極、5,6…内部電極、10…導体部、10a…開口部、12…対向部、13…連結部、14…基端部、15…先端部、16…幅狭部、21…サーミスタ層、R1,R2,R7,R8…外角部、R3〜R6…内角部、W1…離間幅、W2…幅、S…領域。

Claims (5)

  1. 第一方向で互いに対向する一対の主面と、前記第一方向に直交する第二方向で互いに対向する一対の端面と、前記第一方向及び前記第二方向に直交する第三方向で互いに対向する一対の側面と、を有するサーミスタ素体と、
    対応する前記端面に配置された第一及び第二端子電極と、
    前記サーミスタ素体内に配置され、前記第一方向で互いに対向する第一及び第二内部電極と、を備え、
    前記第一内部電極は、前記第一端子電極に電気的に接続されていると共に前記第三方向で互いに対向する一対の対向部と、前記一対の対向部の間を連結する連結部と、を有し、
    前記第二内部電極は、前記第二端子電極に電気的に接続されている基端部と、前記第一端子電極側の先端に位置する先端部と、前記基端部と前記先端部との間に延在していると共に前記第三方向での幅が前記一対の対向部の前記第三方向での離間幅よりも狭い幅狭部と、を有し、
    前記第一方向から見て、前記先端部の全体は、前記一対の対向部と前記連結部とに囲まれた領域に位置しており、且つ、前記第二内部電極は、前記幅狭部において前記連結部に重なっている、NTCサーミスタ。
  2. 前記第一方向から見て、前記第二内部電極は、前記一対の対向部に重なっていない、請求項1に記載のNTCサーミスタ。
  3. 前記サーミスタ素体は、前記第一方向に積層された複数のサーミスタ層を有し、
    前記領域は、前記サーミスタ層で充填されている、請求項1又は2に記載のNTCサーミスタ。
  4. 前記第一及び第二内部電極は、丸みを帯びた角部を有している、請求項1〜3の何れか一項に記載のNTCサーミスタ。
  5. 第一方向で互いに対向する一対の主面と、前記第一方向に直交する第二方向で互いに対向する一対の端面と、前記第一方向及び前記第二方向に直交する第三方向で互いに対向する一対の側面と、を有するサーミスタ素体と、
    対応する前記端面に配置された第一及び第二端子電極と、
    前記サーミスタ素体内に配置され、対応する前記第一及び第二端子電極に電気的に接続されていると共に、前記第一方向で互いに対向する第一及び第二内部電極と、を備え、
    前記第一内部電極は、導体部と、前記導体部の内側に形成された開口部と、を有し、
    前記第二内部電極は、前記第三方向での幅が前記開口部の前記第三方向での幅よりも狭い幅狭部と、前記幅狭部に連結されていると共に前記第二端子電極側の先端に位置する先端部と、を有し、
    前記第一方向から見て、前記先端部の全体が前記開口部の中に位置しており、且つ、前記第二内部電極は、前記幅狭部において前記導体部に重なっている、NTCサーミスタ。
JP2017109913A 2017-06-02 2017-06-02 Ntcサーミスタ Active JP7062379B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017109913A JP7062379B2 (ja) 2017-06-02 2017-06-02 Ntcサーミスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017109913A JP7062379B2 (ja) 2017-06-02 2017-06-02 Ntcサーミスタ

Publications (2)

Publication Number Publication Date
JP2018206911A true JP2018206911A (ja) 2018-12-27
JP7062379B2 JP7062379B2 (ja) 2022-05-06

Family

ID=64957416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017109913A Active JP7062379B2 (ja) 2017-06-02 2017-06-02 Ntcサーミスタ

Country Status (1)

Country Link
JP (1) JP7062379B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906527A (zh) * 2019-06-03 2022-01-07 Tdk电子股份有限公司 器件和器件的应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475935U (ja) * 1977-11-10 1979-05-30
JPH0661014A (ja) * 1992-08-10 1994-03-04 Taiyo Yuden Co Ltd 積層型サ−ミスタ
JPH11297509A (ja) * 1998-04-09 1999-10-29 Matsushita Electric Ind Co Ltd 積層型セラミック電子部品
JPH11297508A (ja) * 1998-04-09 1999-10-29 Matsushita Electric Ind Co Ltd 積層型セラミック電子部品
JP2002184609A (ja) * 2000-12-14 2002-06-28 Murata Mfg Co Ltd 積層型バリスタ
JP2003124007A (ja) * 2002-10-15 2003-04-25 Murata Mfg Co Ltd Ntcサーミスタ素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475935U (ja) * 1977-11-10 1979-05-30
JPH0661014A (ja) * 1992-08-10 1994-03-04 Taiyo Yuden Co Ltd 積層型サ−ミスタ
JPH11297509A (ja) * 1998-04-09 1999-10-29 Matsushita Electric Ind Co Ltd 積層型セラミック電子部品
JPH11297508A (ja) * 1998-04-09 1999-10-29 Matsushita Electric Ind Co Ltd 積層型セラミック電子部品
JP2002184609A (ja) * 2000-12-14 2002-06-28 Murata Mfg Co Ltd 積層型バリスタ
JP2003124007A (ja) * 2002-10-15 2003-04-25 Murata Mfg Co Ltd Ntcサーミスタ素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906527A (zh) * 2019-06-03 2022-01-07 Tdk电子股份有限公司 器件和器件的应用
CN113906527B (zh) * 2019-06-03 2023-12-01 Tdk电子股份有限公司 器件和器件的应用

Also Published As

Publication number Publication date
JP7062379B2 (ja) 2022-05-06

Similar Documents

Publication Publication Date Title
US10102971B2 (en) Multilayer capacitor with an overcurrent protection device
US9916929B2 (en) Electronic component
US9881742B2 (en) Electronic component
TW201523681A (zh) 保險絲單元、保險絲元件
JP5652465B2 (ja) チップバリスタ
JP2017069408A (ja) 積層コモンモードフィルタ
US9984822B2 (en) Electronic component
JP2018206911A (ja) Ntcサーミスタ
JP6644457B2 (ja) 圧電デバイス
US10839989B2 (en) Chip resistor
JP2575400Y2 (ja) サーミスタ
JP4506702B2 (ja) 積層型バリスタアレイ及び積層型バリスタ
JP2016225394A (ja) 積層コモンモードフィルタ
WO2021065807A1 (ja) Ntcサーミスタ素子
US20240105365A1 (en) Multilayer varistor
WO2022239717A1 (ja) 半導体装置
US20240071655A1 (en) Transient voltage protection device
JP7434863B2 (ja) Ntcサーミスタ素子
JP7180329B2 (ja) 積層コイル部品
JP4506701B2 (ja) 積層型バリスタアレイ
JP6987305B2 (ja) 抵抗器、その製造方法及び抵抗器を備えた装置
JP2019087583A (ja) サーミスタ素子
JP4050742B2 (ja) 積層型チップバリスタ
JP2014110110A (ja) 薄膜サージアブソーバ、薄膜ディバイス及びこれらの製造方法
JP6678293B2 (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210624

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210624

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210702

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210706

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210917

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210928

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220201

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220315

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220419

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220420

R150 Certificate of patent or registration of utility model

Ref document number: 7062379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150