JP6644457B2

JP6644457B2 - 圧電デバイス

Info

Publication number: JP6644457B2
Application number: JP2014063890A
Authority: JP
Inventors: 壮司簗田; 斎藤　洋; 洋斎藤; 和人竹屋; 克成森合; 尭稲垣; 崇裕伊丹; 健小柳; 一士石田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2014-03-26
Filing date: 2014-03-26
Publication date: 2020-02-12
Anticipated expiration: 2034-03-26
Also published as: US9726552B2; US20150276504A1; JP2015186226A

Description

本発明は、圧電デバイスに関する。

従来の圧電デバイスとして、例えば、特許文献１に記載されたものが知られている。特許文献１に記載の圧電デバイスは、基板部と、基板部の一方の主面に設けられる第１の枠部と、第１の枠部の一方の主面に設けられる第２の枠部とからなる素子搭載部材と、基板部と第１の枠部とで形成される第２の凹部空間内に露出した基板部の主面に設けられたサーミスタ素子と、第１の枠部と第２の枠部とで形成される第１の凹部空間内に露出した第１の枠部の主面に設けられた圧電振動素子と、第１の凹部空間と第２の凹部空間を気密封止する蓋体と、を備えている。

特開２０１２−１８２５６７号公報

上記の圧電デバイスでは、圧電振動素子と共に凹部空間内に配置されたチップ状のサーミスタ素子によって圧電振動素子の温度（圧電振動素子の周囲の温度）を測定している。圧電振動素子は、水晶素板の両主面に励起用電極がそれぞれ配置されて構成されている。この圧電振動素子には、基板部に配置された導体等を介して、圧電デバイスの外部（例えば、圧電デバイスが搭載された回路基板等）から熱が伝わる。このとき、圧電振動素子とサーミスタ素子とでは、形状が大きく異なり、電極（金属）の面積（体積）も異なっているため、熱容量が異なる。そのため、従来の圧電デバイスでは、圧電振動素子の実際の温度とサーミスタ素子により測定される測定温度とに差が生じるおそれがある。

本発明は、圧電素子の温度の測定精度の向上を図ることができる圧電デバイスを提供することを目的とする。

本発明に係る圧電デバイスは、基部及び当該基部の一主面から突出して設けられた枠状の突出部を有すると共に、一主面及び突出部により収容部が形成されている収容部材と、収容部を塞ぐように突出部上に設けられた蓋と、を有するパッケージと、収容部において基部の一主面上に設けられた圧電素子と、を備え、基部が積層型ＮＴＣサーミスタである。

一実施形態においては、基部は、複数のサーミスタ層が積層されてなるサーミスタ部と、サーミスタ部内にサーミスタ層の積層方向において対向して配置された第１内部電極及び第２内部電極と、第１内部電極に電気的に接続された第１外部電極、及び、第２内部電極に電気的に接続された第２外部電極と、を備えていてもよい。

本発明によれば、圧電素子の温度の測定精度の向上を図ることができる。

一実施形態に係る圧電デバイスを示す斜視図である。図１に示す圧電部品の断面構成を示す図である。図１に示す圧電デバイスの分解斜視図である。圧電素子及び枠の平面構成を説明するための図である。第１サーミスタ層及び第２サーミスタ層の平面図である。第３サーミスタ層の平面図である。他の実施形態に係る圧電デバイスの断面構成を示す図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。図面の寸法比率は、説明のものと必ずしも一致していない。

図１は、一実施形態に係る圧電デバイスを示す斜視図である。図２は、図１に示す圧電デバイスの断面構成を示す図である。図３は、図１に示す圧電デバイスの分解斜視図である。図１〜３に示される圧電デバイス１は、交流電圧が印加されて変位することにより、所定の周波数を発振する圧電振動デバイスである。圧電デバイス１は、パッケージ２と、圧電振動素子（圧電素子）５と、を備えている。

パッケージ２は、収容部材４と、蓋９と、を備えている。収容部材４は、サーミスタ基板（基部）３と、枠（突出部）７と、を有している。収容部材４には、サーミスタ基板３の第１主面３ａ（後述）と枠７とにより、収容部６が形成されている。収容部６には、圧電振動素子５が収容される。

サーミスタ基板３は、積層型ＮＴＣ（Negative Temperature Coefficient）サーミスタであり、温度の上昇に対して抵抗が減少するサーミスタである。サーミスタ基板３は、互いに対向する長方形状の第１主面（一主面）３ａ及び第２主面３ｂを有する。以下の説明においては、第１主面３ａ及び第２主面３ｂの長辺方向をサーミスタ基板３（圧電デバイス１）の「長手方向」、短辺方向をサーミスタ基板３（圧電デバイス１）の「幅方向」、第１主面３ａ及び第２主面３ｂが対向する方向をサーミスタ基板３（圧電デバイス１）の「厚み方向」と称する。第１主面３ａ及び第２主面３ｂの長手方向の長さは、例えば１．５ｍｍ〜４．０ｍｍである。第１主面３ａ及び第２主面３ｂの幅方向の長さは、例えば１．０ｍｍ〜３．０ｍｍである。厚み方向における第１主面３ａと第２主面３ｂとの距離（サーミスタ基板３の厚さ）は、例えば０．１ｍｍ〜０．４ｍｍである。

サーミスタ基板３は、第１サーミスタ層１０と、第２サーミスタ層１２と、第３サーミスタ層１４と、を備えるサーミスタ部８を備えている。第１サーミスタ層１０、第２サーミスタ層１２及び第３サーミスタ層１４のそれぞれは、厚み方向から見て長方形状を呈している。第１サーミスタ層１０、第２サーミスタ層１２及び第３サーミスタ層１４は、この順番で、厚み方向に積層されている。

第１サーミスタ層１０、第２サーミスタ層１２及び第３サーミスタ層１４は、例えば、主成分としてＭｎ，Ｎｉ及びＣｏの各金属酸化物を含んだセラミックスから形成される。第１サーミスタ層１０、第２サーミスタ層１２及び第３サーミスタ層１４は、主成分であるＭｎ，Ｎｉ及びＣｏの各金属酸化物の他に、特性の調整のために、Ｆｅ，Ｃｕ，Ａｌ，Ｚｒなどを副成分として含んでいてもよい。また、Ｍｎ，Ｎｉ及びＣｏの各金属酸化物に代えて、Ｍｎ及びＮｉの各金属酸化物やＭｎ及びＣｏの各金属酸化物から形成されていてもよい。

第１サーミスタ層１０は、互いに対向する長方形状の第１主面１０ａ及び第２主面１０ｂを有する。第１主面１０ａは、サーミスタ基板３の第１主面３ａに相当する。第２サーミスタ層１２は、互いに対向する長方形状の第１主面１２ａ及び第２主面１２ｂを有する。第３サーミスタ層１４は、互いに対向する長方形状の第１主面１４ａ及び第２主面１４ｂを有する。第２主面１４ｂは、サーミスタ基板３の第２主面３ｂに相当する。第１サーミスタ層１０の第２主面１０ｂと第２サーミスタ層１２の第１主面１２ａは互いに接触している。第２サーミスタ層１２の第２主面１２ｂと第３サーミスタ層１４の第１主面１４ａとは、互いに接触している。第１サーミスタ層１０、第２サーミスタ層１２及び第３サーミスタ層１４は、互いに一体化するように焼結されている。これにより、サーミスタ部８が構成されている。

サーミスタ基板３の第１主面３ａ上には、例えば金（Ａｕ）、白金（Ｐｔ）又はニッケル（Ｎｉ）等の金属製の圧電素子搭載パッド１６，１８が設けられている。圧電素子搭載パッド１６は、後述する導体３０、中継電極３４、導体４０及び導体６２を介して第２主面３ｂ上に設けられた外部接続用端子７０に電気的に接続されている。圧電素子搭載パッド１８は、後述する導体３２、中継電極３６、導体４２及び導体６４を介して第２主面３ｂ上に設けられた外部接続用端子７２に電気的に接続されている。外部接続用端子７０，７２は、圧電素子搭載パッド１６，１８と同一の金属から構成されている。

枠７は、第１主面３ａを構成する各辺に沿って設けられる焼結体である。この焼結体は、単層の枠状のグリーン体、又は複数の積層された枠状のグリーン体を焼成することによって形成される。枠７は、サーミスタ基板３の第１主面３ａ上に設けられている。すなわち、枠７は、サーミスタ基板３の第１主面３ａから突出して設けられている。枠７は、厚み方向から見て長方形状の空間Ｓを形成するように構成される。枠７は、互いに対向する第１面７ａ及び第２面７ｂを有しており、第１面７ａはサーミスタ基板３の第１主面３ａに接している。枠７の厚み方向における長さは、例えば０．３ｍｍ〜０．６ｍｍであり、枠７の幅は、例えば０．２ｍｍ〜０．４ｍｍである。

図４に示されるように、枠７は、厚み方向から見て圧電振動素子５を囲むようにサーミスタ基板３の第１主面３ａ上に設けられている。圧電振動素子５は、枠７に接しないように、空間Ｓ（収容部６）内に収容されている。

蓋９は、収容部６（空間Ｓ）を塞ぐように枠７の第２面７ｂ上に設けられる、直方体状の蓋である。蓋９は、例えば、ニッケル（Ｎｉ）等の金属製の蓋又はコバール（Ｆｅ−Ｎｉ−Ｃｏ合金）等の合金製の蓋である。蓋９は、枠７の第２面７ｂと抵抗溶接によって接合されている。この接合は、例えば、蓋９と枠７とに電流を流すシーム溶接によって行われる。本実施形態では、厚み方向から見た蓋９の面積は、サーミスタ基板３の第１主面３ａの面積よりも小さい。なお、蓋９の面積は、サーミスタ基板３の第１主面３ａの面積と同一であってもよい。

圧電振動素子５は、交流電圧が印加されることにより所定の周波数にて振動する機能を有する。図２及び図３に示されるように、圧電振動素子５は、互いに対向する長方形状の第１主面２０ａ及び第２主面２０ｂを有する水晶基板２０と、第１主面２０ａ上に主に設けられる金属製の電極２２と、第２主面２０ｂ上に主に設けられる金属製の電極２２と、を備えている。電極２２は、導電性ペーストＰを介して圧電素子搭載パッド１６に接続されている。電極２２は、導電性ペーストを介して圧電素子搭載パッド１８に接続されている。導電性ペーストＰは、金属（例えば、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）又はニッケル（Ｎｉ））等の導電性粒子が分散されている樹脂である。

続いて、サーミスタ基板３の構成について、図５及び図６を参照して更に詳細に説明する。図５は、第１サーミスタ層及び第２サーミスタ層の平面図である。図６は、第３サーミスタ層の平面図である。

図５（ａ）に示されるように、第１サーミスタ層１０の第１主面１０ａ（サーミスタ基板３の第１主面３ａ）上には、圧電素子搭載パッド１６，１８が配置されている。圧電素子搭載パッド１６，１８は、幅方向において所定の間隔をあけて配置されている。圧電素子搭載パッド１６，１８は、例えば、金（Ａｕ）、白金（Ｐｔ）又はニッケル（Ｎｉ）等の金属製である。第１サーミスタ層１０における圧電素子搭載パッド１６と重なる部分には、厚み方向へ貫通するスルーホールが設けられており、当該スルーホール内に導体３０が配置されている。同様に、第１サーミスタ層１０における圧電素子搭載パッド１８と重なる部分には、厚み方向へ貫通するスルーホールが設けられており、当該スルーホール内に導体３２が配置されている。導体３０，３２は、圧電素子搭載パッド１６，１８と同一の金属から構成される。

図５（ｂ）に示されるように、第２サーミスタ層１２の第１主面１２ａ上には、金属製の中継電極３４，３６と、第１内部電極３８と、が配置されている。中継電極３４と中継電極３６と第１内部電極３８とは、互いに電気的に絶縁している。中継電極３４は、第１サーミスタ層１０に配置された導体３０に接続されている。中継電極３６は、第１サーミスタ層１０に配置された導体３２に接続されている。第２サーミスタ層１２における中継電極３４と重なる部分には、厚み方向へ貫通するスルーホールが設けられており、当該スルーホール内に導体４０が配置されている。同様に、第２サーミスタ層１２における中継電極３６と重なる部分には、厚み方向へ貫通するスルーホールが設けられており、当該スルーホール内に導体４２が配置されている。導体４０，４２は、中継電極３４，３６と同一の金属から構成される。

第１内部電極３８は、矩形形状を呈している。第１内部電極３８には、この第１内部電極３８の一角部から第２サーミスタ層１２の一角部に向かって延在する引出電極４６が接続されている。第２サーミスタ層１２における引出電極４６と重なる部分には、厚み方向へ貫通するスルーホールが設けられており、当該スルーホール内に導体４８が配置されている。第１内部電極３８、引出電極４６及び導体４８は、同一の金属から構成される。

図６（ａ）に示されるように、第３サーミスタ層１４の第１主面１４ａ上には、第２内部電極５０が配置されている。第２内部電極５０は、矩形形状を呈している。第２内部電極５０には、この第２内部電極５０の一角部から第３サーミスタ層１４の一角部に向かって延在する引出電極５２が接続されている。第３サーミスタ層１４における引出電極５２と重なる部分には、厚み方向へ貫通するスルーホールが設けられており、当該スルーホール内に導体６０が配置されている。第１内部電極３８、引出電極５２及び導体６０は、同一の金属から構成される。

また、図６（ａ）に示されるように、第３サーミスタ層１４には、第２サーミスタ層１２の導体４０に対応する部分に、厚み方向へ貫通するスルーホールが設けられており、当該スルーホール内に導体６２が配置されている。第３サーミスタ層１４には、第２サーミスタ層１２の導体４２に対応する部分に、厚み方向へ貫通するスルーホールが設けられており、当該スルーホール内に導体６４が配置されている。第３サーミスタ層１４には、第２サーミスタ層１２の導体４８に対応する部分に、厚み方向へ貫通するスルーホールが設けられており、当該スルーホール内に導体６６が配置されている。

図６（ｂ）に示されるように、第３サーミスタ層１４の第２主面１４ｂ（サーミスタ基板３の第２主面３ｂ）上には、圧電デバイス１が外部装置に接続及び搭載されるための金属製の外部接続用端子７０，７２，７４，７６が設けられている。外部接続用端子７０，７２，７４，７６は、厚み方向から見て長方形状であり、第２主面１４ｂの各頂点（角部）に対応して設けられている。

外部接続用端子７０は、導体６２と接触している。すなわち、外部接続用端子７０は、導体３０、中継電極３４、導体４０及び導体６２を介して圧電素子搭載パッド１６に電気的に接続されている。外部接続用端子７２は、導体６４と接触している。すなわち、外部接続用端子７２は、導体３２、中継電極３６、導体４２及び導体６４を介して圧電素子搭載パッド１８に電気的に接続されている。

外部接続用端子（第１外部電極）７４は、導体６６と接触している。すなわち、外部接続用端子７４は、引出電極４６、導体４８及び導体６６を介して第１内部電極３８に電気的に接続されている。外部接続用端子（第２外部電極）７６は、導体６０と接触している。すなわち、外部接続用端子７６は、引出電極５２及び導体６６を介して第２内部電極５０に電気的に接続されている。

以上説明したように、本実施形態の圧電デバイス１は、圧電振動素子５が設けられるサーミスタ基板３が積層型ＮＴＣサーミスタである。このように、圧電振動素子５が搭載される基板を積層型ＮＴＣサーミスタとすることにより、圧電振動素子５と、圧電振動素子５の温度を測定するサーミスタとの形状や金属の面積を近似させることができる。これにより、圧電振動素子５とサーミスタ基板３との熱容量を近似させることが可能となる。その結果、圧電デバイス１では、圧電振動素子５の温度測定の精度の向上を図ることができる。また、圧電デバイス１の外部の熱は、サーミスタ基板３に配置された導体を介して圧電振動素子５に伝わる。そのため、圧電振動素子５に伝わる熱は、サーミスタ基板３にも伝わるため、サーミスタ基板３では、その熱を含めた温度の測定が行われる。したがって、圧電デバイス１では、圧電振動素子５の温度の測定を精度良く行うことができる。

また、圧電振動素子５の温度を測定するサーミスタを、圧電振動素子５が設けられるサーミスタ基板３とすることにより、収容部材４の収容部６において、圧電振動素子５の近傍にサーミスタ素子を配置する領域（空間）を確保する必要がない。したがって、圧電デバイス１では、小型化（低背化）を図ることが可能となる。

本実施形態では、サーミスタ基板３は、第１サーミスタ層１０、第２サーミスタ層１２及び第３サーミスタ層１４が積層されてなるサーミスタ部８と、サーミスタ部８内に第１サーミスタ層１０、第２サーミスタ層１２及び第３サーミスタ層１４の積層方向において対向して配置された第１内部電極３８及び第２内部電極５０と、を備えている。従来の圧電デバイスでは、チップサーミスタ素子により圧電振動素子の温度を測定している。チップサーミスタ素子は、小型であるが故に、サーミスタ素体に配置された内部電極の重なりの精度に起因する抵抗値への影響が大きく、抵抗値にばらつきが生じるといった問題が発生し得る。これに対して、本実施形態の圧電デバイス１では、積層型ＮＴＣサーミスタをサーミスタ基板３により構成しているため、チップサーミスタ素子に比べて大型化が図られている。そのため、サーミスタ基板３では、第１内部電極３８と第２内部電極５０との対向面積を確保することができるので、内部電極の重なりの精度に起因する抵抗値のばらつきを抑制することができる。したがって、圧電デバイス１では、サーミスタ基板３の性能の向上を図ることができ、その結果、圧電振動素子５の温度測定の精度向上を図ることができる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

図７は、他の実施形態に係る圧電デバイスの断面構成を示す図である。図７に示されるように、圧電デバイス１Ａには、サーミスタ基板３と枠７との間に、例えば、Ａｌ、Ｓｉ、Ｚｎ等の酸化物を含む板状の部材８０が設けられていてもよい。

上記実施形態では、サーミスタ基板３が第１サーミスタ層１０、第２サーミスタ層１２及び第３サーミスタ層１４からなるサーミスタ部８を備える構成を一例に説明したが、サーミスタ部８の積層数はこれに限定されない。また、サーミスタ基板に配置される内部電極の数も、サーミスタ部の積層数に合わせて適宜設定されればよい。

また、サーミスタ基板３の平面形状は、図３に示される長方形状に限定されず、圧電デバイス１を適用する箇所にあわせて、円形又は六角形など、適宜変更することができる。この場合、サーミスタ基板３と枠７とによって形成される収容部６は、円形又は六角形等適宜変更してもよい。

１…圧電デバイス、２…パッケージ、３…サーミスタ基板（基部）、４…収容部材、５…圧電振動素子（圧電素子）、６…収容部、７…枠（突出部）、８…サーミスタ部、９…蓋、１０…第１サーミスタ層、１２…第２サーミスタ層、１４…第３サーミスタ層、３８…第１内部電極（内部電極）、５０…第２内部電極（内部電極）、７４…外部接続用端子（第１外部電極）、７６…外部接続用端子（第２外部電極）。

Claims

基部及び当該基部の一主面から突出して設けられた枠状の突出部を有すると共に、前記一主面及び前記突出部により収容部が形成されている収容部材と、前記収容部を塞ぐように前記突出部上に設けられた蓋と、を有するパッケージと、
前記収容部において前記基部の前記一主面上に設けられた圧電素子と、を備え、
前記基部自体が積層型ＮＴＣサーミスタであり、
前記基部は、
複数のサーミスタ層が積層されてなり、前記基部の前記一主面を構成するサーミスタ部と、
前記サーミスタ部内に前記サーミスタ層の積層方向において対向して配置された第１内部電極及び第２内部電極と、
前記第１内部電極に電気的に接続された第１外部電極、及び、前記第２内部電極に電気的に接続された第２外部電極と、
前記一主面上に設けられており、前記圧電素子の２つの電極が接続されている２つの圧電素子搭載パッドと、
一方の前記圧電素子搭載パッドに電気的に接続された第３外部電極、及び、他方の前記圧電素子搭載パッドに電気的に接続された第４外部電極と、を備え、
２つの前記圧電素子搭載パッドと、前記第１内部電極及び前記第２内部電極とが、共通する前記サーミスタ部に設けられている、圧電デバイス。