JP2012142691A

JP2012142691A - 圧電デバイス

Info

Publication number: JP2012142691A
Application number: JP2010292478A
Authority: JP
Inventors: Hiroyuki Miura; 浩之三浦
Original assignee: Kyocera Crystal Device Corp
Current assignee: Kyocera Crystal Device Corp
Priority date: 2010-12-28
Filing date: 2010-12-28
Publication date: 2012-07-26

Abstract

【課題】圧電振動素子の発振周波数の変動を低減することができる圧電デバイスを提供することを課題とする。
【解決手段】この基板部の一方の主面に設けられる第１の枠部と、基板部の他方の主面に設けられる第２の枠部とからなる素子搭載部材と、基板部と第１の枠部とで形成される第１の凹部空間内に露出した基板部の主面に設けられた圧電振動素子搭載パッドに搭載されている圧電振動素子と、基板部と第２の枠部とで形成される第２の凹部空間内に露出した基板部の主面に設けられたサーミスタ素子搭載パッドに搭載されているサーミスタ素子と、第１の凹部空間を気密封止する蓋部材と、を備え、第２の枠部の厚みが、０．３〜０．５ｍｍであることを特徴とするものである。
【選択図】図２

Description

本発明は、電子機器等に用いられる圧電デバイスに関するものである。

従来の圧電デバイスは、その例として素子搭載部材、圧電振動素子、サーミスタ素子、蓋部材とから主に構成されている構造が知られている（例えば、特許文献１を参照）。
素子搭載部材は、基板部と第１の枠部と第２の枠部で構成されている。
この素子搭載部材は、前記基板部の一方の主面に前記第１の枠部が設けられ、第１の凹部空間が形成される。
前記基板部の他方の主面に前記第２の枠部が設けられ、第２の凹部空間が形成されている。
第１の凹部空間内に露出する基板部の一方の主面には、２個一対の圧電振動素子搭載パッドが設けられている。
第２の凹部空間内に露出する基板部の他方の主面には、サーミスタ素子搭載パッドが設けられている。
また、第２の枠部の他方の主面の４隅には、外部接続用電極端子が設けられている。
この圧電振動素子搭載パッド上には、導電性接着剤を介して電気的に接続される一対の励振用電極を表裏主面に有した圧電振動素子が搭載されている。この圧電振動素子を囲繞する素子搭載部材の第１の枠部の頂面には金属製の蓋部材を被せられ、接合されている。これにより第１の凹部空間が気密封止されている。
また、サーミスタ素子搭載パッド上には、半田等の導電性接合材を介して接続されるサーミスタ素子が搭載されている。
サーミスタ素子は、抵抗値が、外部接続用電極端子を介して圧電デバイスの外へ出力される。この出力された抵抗値の変化から電圧が変化するため、電圧と温度との関係により、出力された抵抗値を電圧に換算することで、そのときの電圧から温度情報を得ることができる。例えば、電子機器等のメインＩＣ内で温度情報に換算することができる。また、サーミスタ素子は、両端に２つ一対のサーミスタ接続電極が設けられている。
また、外部接続用電極端子は、２個一対の水晶振動素子用電極端子と、２個一対のサーミスタ素子用電極端子により構成されている。その水晶振動素子用電極端子は、対角に配置されている。また、サーミスタ素子用電極端子も同様に、対角に配置されている。

また、電子機器は、マザーボードとパワーアンプ等により構成されている。従来の圧電デバイスは、マザーボード上に例えば、半田等の導電性接合材にて搭載されている。

特開平１１−１４５７６８号公報

しかしながら、従来の圧電デバイスにおいては、圧電デバイスをマザーボードに搭載する際に、前記素子搭載部材の第２の枠部の厚みが薄くなると、導電性接合材が第２の凹部空間に入り、サーミスタ素子に付着してしまうことで、サーミスタ素子接続電極間、サーミスタ素子搭載パッド間、いずれか１つのサーミスタ素子電極と外部接続用電極との間が短絡してしまうことがあった。
サーミスタ素子接続電極間、サーミスタ素子搭載パッド間、いずれか１つのサーミスタ素子電極と外部接続用電極との間が短絡してしまうことで、外部接続用電極端子からサーミスタ素子の正確な抵抗値が出力されなくなってしまうといった課題があった。

従来の圧電デバイスでは、圧電デバイスをマザーボードに搭載する際に、前記素子搭載部材の第２の枠部の厚みが厚くなると、マザーボード上に搭載されているパワーアンプの熱が圧電振動素子とサーミスタ素子とで伝わる時間が異なるため、サーミスタ素子から出力された抵抗値から得られた温度情報と、実際の圧電振動素子の周囲の温度情報に差異が大きくなってしまうことによって、圧電デバイスの発振周波数が変動してしまうといった課題があった。

本発明は上記課題に鑑みてなされたものであり、サーミスタ素子の短絡を低減すると共に、温度情報の差異を低減し、発振周波数が変動することを低減することができる圧電デバイスを提供することを課題とする。

本発明の圧電デバイスは、基板部と、この基板部の一方の主面に設けられる第１の枠部と、基板部の他方の主面に設けられる第２の枠部とからなる素子搭載部材と、基板部と第１の枠部とで形成される第１の凹部空間内に露出した基板部の主面に設けられた圧電振動素子搭載パッドに搭載されている圧電振動素子と、基板部と第２の枠部とで形成される第２の凹部空間内に露出した基板部の主面に設けられたサーミスタ素子搭載パッドに搭載されているサーミスタ素子と、第１の凹部空間を気密封止する蓋部材と、第２の枠部の基板部の他方の主面と同一方向を向く面の４角に２個一対の圧電振動素子用電極端子と２個一対のサーミスタ素子用電極端子とから構成される外部接続用電極端子と、を備え、第２の枠部の厚みが、０．３〜０．５ｍｍであることを特徴とするものである。

本発明の圧電デバイスによれば、第２の枠部の厚みが、０．３〜０．５ｍｍであることによって、導電性接合材が第２の凹部空間に入ることがなくなり、サーミスタ素子に付着しないので、サーミスタ素子接続電極間、サーミスタ素子搭載パッド間、いずれか１つのサーミスタ素子電極と外部接続用電極端子との間の短絡を低減することができる。よって、サーミスタ素子から正確な抵抗値を出力することができる。

また、本発明の圧電デバイスによれば、第２の枠部の厚みが、０．３〜０．５ｍｍであることによって、マザーボード上に搭載されているパワーアンプの熱が圧電振動素子とサーミスタ素子とで伝わる時間の差異を低減できるため、サーミスタ素子から出力された抵抗値から得られた温度情報と、実際の圧電振動素子の周囲の温度情報の差異を低減することができ、圧電デバイスの発振周波数の変動を低減することができる。

本発明の実施形態に係る圧電デバイスを示す分解斜視図である。図１のＡ−Ａ断面図である。本発明の実施形態に係る圧電デバイスをサーミスタ素子搭載側からみた平面図である。（ａ）は、本発明の実施形態に係る圧電デバイスを構成する素子搭載部材の一方の主面からみた平面図であり、（ｂ）は、本発明の実施形態に係る圧電デバイスを構成する素子搭載部材の基板部の一方の主面からみた平面図であり、（ｃ）は、本発明の実施形態に係る圧電デバイスを構成する素子搭載部材の内層の一方の主面からみた平面図である。（ａ）は、本発明の実施形態に係る圧電デバイスを構成する素子搭載部材の基板部の他方の主面からみた平面図であり、（ｂ）は、本発明の実施形態に係る圧電デバイスを構成する素子搭載部材を他方の主面からみた平面図である。本発明の圧電デバイスを構成する素子搭載部材の第２の枠部の厚みと短絡の伴う歩留りとの関係を示すグラフである。本発明の圧電デバイスを構成する素子搭載部材の第２の枠部の厚みと温度補正誤差の伴う歩留りとの関係を示すグラフである。

以下、本発明を添付図面に基づいて詳細に説明する。尚、圧電振動素子に水晶を用いた場合について説明する。

本発明の実施形態に係る圧電デバイス１００は、図１及び図２に示すように、素子搭載部材１１０と圧電振動素子１２０と蓋部材１３０とサーミスタ素子１４０で主に構成されている。この圧電デバイス１００は、前記素子搭載部材１１０に形成されている第１の凹部空間Ｋ１内に圧電振動素子１２０が搭載され、第２の凹部空間Ｋ２内には、サーミスタ素子１４０が搭載されている。その第１の凹部空間Ｋ１が蓋部材１３０により気密封止された構造となっている。

圧電振動素子１２０は、図１及び図２に示すように、水晶素板１２１に励振用電極１２２を被着形成したものであり、外部からの交番電圧が励振用電極１２２を介して水晶素板１２１に印加されると、所定の振動モード及び周波数で励振を起こすようになっている。
水晶素板１２１は、人工水晶体から所定のカットアングルで切断し外形加工を施された概略平板状で平面形状が例えば四角形となっている。
励振用電極１２２は、前記水晶素板１２１の表裏両主面に金属を所定のパターンで被着・形成したものである。
このような圧電振動素子１２０は、その両主面に被着されている励振用電極１２２から延出する引き出し電極１２３と第１の凹部空間Ｋ１内底面に形成されている圧電振動素子搭載パッド１１１とを、導電性接着剤ＤＳを介して電気的且つ機械的に接続することによって第１の凹部空間Ｋ１に搭載される。このときの引き出し電極１２３が設けられた一辺とは反対側の自由端となる端辺を圧電振動素子１２０の先端部とする。

図１〜図２に示すサーミスタ素子１４０は、温度変化によって電気抵抗が顕著な変化を示すものであり、この抵抗値の変化から電圧が変化するため、抵抗値と電圧との関係及び電圧と温度との関係により、出力された抵抗値を電圧に換算することで、換算して得られた電圧から温度情報を得ることができる。サーミスタ素子１４０は、抵抗値が、外部接続用電極端子Ｇを介して圧電デバイス１００の外へ出力されることにより、例えば、電子機器等のメインＩＣ（図示せず）で出力された抵抗値を電圧に換算することで温度情報を得ることができる。
また、サーミスタ素子１４０の両端には、２個一対のサーミスタ素子接続電極１４１が設けられている。
サーミスタ素子１４０のサーミスタ素子接続電極１４１は、図２に示すように、素子搭載部材１１０の第２の凹部空間Ｋ２内に露出した後述する基板部１１０ａに設けられたサーミスタ素子搭載パッド１１２と半田等の導電性接合材ＨＤを介して搭載されている。

サーミスタ素子１４０は、図３に示すように、素子搭載部材１１０の第２の凹部空間Ｋ２の長辺側壁部と平行になるように搭載されている。つまり、サーミスタ素子１４０は、素子搭載部材１１０の長辺側外周縁部と平行になるように搭載されている。
また、サーミスタ素子１４０は、前記素子搭載部材１１０に前記圧電振動素子１２０と前記サーミスタ素子１４０とを搭載した状態で、平面視で前記圧電振動素子１２０に設けられる励振用電極１２２の平面内に位置するように、第２の凹部空間Ｋ２内に搭載されている。つまり、サーミスタ素子１４０は、圧電振動素子１２０の励振用電極１２２の直下にある第２の凹部空間Ｋ２内に搭載され、前記励振用電極１２２からはみ出ることがなく、平面視で励振用電極１２２が設けられている面積内に設けられている。

図１〜図２に示すように、素子搭載部材１１０は、基板部１１０ａと、第１の枠部１１０ｂ、第２の枠部１１０ｃとで主に構成されている。
この素子搭載部材１１０は、前記基板部１１０ａの一方の主面に第１の枠部１１０ｂが設けられて、第１の凹部空間Ｋ１が形成されている。また、素子搭載部材１１０の他方の主面に第２の枠部１１０ｃが設けられて、第２の凹部空間Ｋ２が形成されている。
尚、この素子搭載部材１１０を構成する基板部１１０ａ及び第２の枠部１１０ｃは、例えばアルミナセラミックス、ガラス−セラミックス等のセラミック材料を複数積層することよって形成されている。
第１の枠部１１０ｂは、４２アロイやコバール等の金属から成り、中心が打ち抜かれた枠状になっている。
また、第１の枠部１１０ｂは、基板部１１０ａの一方の主面の外周を囲繞するように設けられた封止用導体膜ＨＢ上にロウ付けなどにより接続される。
第１の凹部空間Ｋ１内で露出した基板部１１０ａの一方の主面には、２個一対の圧電振動素子搭載パッド１１１が設けられている。
また、図１〜図３に示すように素子搭載部材１１０は、基板部１１０ａの他方の主面と第２の枠部１１０ｃによって第２の凹部空間Ｋ２が形成されている。
第２の凹部空間Ｋ２内で露出した基板部１１０ａの他方の主面には、サーミスタ素子搭載パッド１１２が設けられている。

前記素子搭載部材１１０の第２の枠部１１０ｃの圧電振動素子搭載パッド１１１が設けられている面とは反対側の主面の４隅には、外部接続用電極端子Ｇが設けられている。
外部接続用電極端子Ｇは、２個一対の圧電振動素子用電極端子Ｇ１と２個一対のサーミスタ素子用電極端子Ｇ２により構成されている。
２個一対の圧電振動素子用電極端子Ｇ１は、前記素子搭載部材１１０の第２の枠部１１０ｃの他方の主面の対角に設けられている。
また、２個一対のサーミスタ素子用電極端子Ｇ２は第２の枠部１１０ｃの前記圧電振動素子用電極端子Ｇ１が設けられている位置と異なる２つの隅部に設けられている。つまり、前記サーミスタ素子用電極端子Ｇ２は、前記圧電振動素子用電極端子Ｇ１が設けられている対角とは異なる第２の枠部１１０ｃの対角に設けられている。
ここで、図２に示すように、第２の枠部１１０ｃの厚みＬは、基板部１１０ａから外部接続用電極端子Ｇまでの距離、つまり第２の枠部の深さをいう。

図２に示す第２の枠部１１０ｃの厚みは、０．３〜０．５ｍｍとなっている。
第２の枠部１１０ｃの厚みＬが０．３ｍｍ未満の場合には、図６に示すように、サーミスタ素子１４０が厚み方向にはみ出してしまうため、圧電デバイス１００をマザーボードに導電性接合材で搭載する際に、導電性接合材がサーミスタ素子１４０に被着し、サーミスタ素子接続電極１４１間、サーミスタ素子搭載パッド１１２間、いずれか１つのサーミスタ素子電極１４１と外部接続用電極端子Ｇとの間が短絡してしまう結果が得られた。
サーミスタ素子１４０が短絡してしまうことで、サーミスタ素子１４０から正確な抵抗値が出力されない結果が得られた。また、出力された抵抗値から得られた温度情報と、実際の圧電振動素子１２０の周囲の温度情報との差異が大きくなってしまうことによって、圧電デバイス１００の発振周波数が変動してしまう結果が得られた。

第２の枠部１１０ｃの厚みＬが０．５ｍｍより大きい場合には、図７に示すように、圧電デバイス１００をマザーボード（図示せず）に搭載する際に、マザーボード上に搭載されているパワーアンプ（図示せず）の熱が圧電振動素子１２０とサーミスタ素子１４０とで伝わる時間が異なるため、サーミスタ素子１４０から出力された抵抗値から得られた温度情報と、実際の圧電振動素子１２０の周囲の温度情報に差異が大きくなってしまうことによって、圧電デバイス１００の発振周波数が変動してしまう結果が得られた。

第２の枠部１１０ｃの厚みＬが、０．３〜０．５ｍｍであることによって、導電性接合材が第２の凹部空間Ｋ２に入ることがなくなり、サーミスタ素子１４０に付着しないので、サーミスタ素子接続電極１４１間、サーミスタ素子搭載パッド１１２間、いずれか１つのサーミスタ素子電極１４１と外部接続用電極端子Ｇとの間の短絡を低減することができる。
また、第２の枠部１１０ｃの厚みＬが、０．３〜０．５ｍｍであることによって、マザーボード（図示せず）上に搭載されているパワーアンプ（図示せず）の熱が圧電振動素子１２０とサーミスタ素子１４０とで伝わる時間の差異を低減できるため、サーミスタ素子１４０から出力された抵抗値から得られた温度情報と、実際の圧電振動素子１２０の周囲の温度情報の差異を低減することができ、圧電デバイス１００の発振周波数の変動を低減することができる。

第３の凹部空間Ｋ３は、図３に示すように、前記素子搭載部材１１０の前記第２の枠部１１０ｃの同一辺側で隣接しあう２つの外部接続用電極端子Ｇ間に張り出すようにして設けられている。
つまり、前記第３の凹部空間Ｋ３は、隣接しあう２つ外部接続用電極端子Ｇの間に、第２の凹部空間Ｋ２の一部が延出するようにして設けられている。
この第３の凹部空間Ｋ３には、前記サーミスタ素子用配線パターン１１６の一部が露出するようにして設けられている。

圧電振動素子搭載パッド１１１といずれかの外部接続用電極端子Ｇは、前記素子搭載部材１１０の第２の凹部空間Ｋ２内の基板部１１０ａに形成された部分を有する圧電振動素子用配線パターン１１３と、基板部１１０ａに設けられた第１のビア導体１１４と、基板部１１０ａ及び第２の枠部１１０ｃの内部に形成された第２のビア導体１１５により接続されている。
つまり、図５に示すように、圧電振動素子搭載パッド１１１は、第１のビア導体１１４を介して圧電振動素子用配線パターン１１３の一端と接続されている。また、圧電振動素子用配線パターン１１３の他端は、第２のビア導体１１５を介して圧電振動素子用電極端子Ｇ１と接続されている。よって、圧電振動素子搭載パッド１１１は、圧電振動素子用電極端子Ｇ１と電気的に接続されることになる。

また、サーミスタ素子搭載パッド１１２とサーミスタ素子用電極端子Ｇ２は、前記素子搭載部材１１０の第２の凹部空間Ｋ２内の基板部１１０ａに形成された部分を有するサーミスタ素子用配線パターン１１６と第２の枠部１１０ｃの内部に形成された第３のビア導体１１７により接続されている。
つまり、図５（ａ）及び図５（ｂ）に示すようにサーミスタ素子搭載パッド１１２は、サーミスタ素子用配線パターン１１６の一端と接続されている。また、サーミスタ素子用配線パターン１１６の他端は、第３のビア導体１１７を介してサーミスタ素子用電極端子Ｇ２と接続されている。よって、サーミスタ素子用搭載パッド１１２は、サーミスタ素子用電極端子Ｇ２と電気的に接続されることになる。

第２の凹部空間Ｋ２内底面に露出している２個一対のサーミスタ素子用配線パターン１１６は、図５（ｂ）に示すように、前記第３の凹部空間Ｋ３に素子搭載部材１１０の長辺側外周縁部と平行となる位置に設けられている。
つまり、２個一対のサーミスタ素子用配線パターン１１６は、搭載後のサーミスタ素子１４０と平行になるように設けられている。

蓋部材１３０は、例えば、Ｆｅ−Ｎｉ合金（４２アロイ）やＦｅ−Ｎｉ−Ｃｏ合金（コバール）などからなる。このような蓋部材１３０は、第１の凹部空間Ｋ１を、窒素ガスや真空などで気密的に封止される。具体的には、蓋部材１３０は、所定雰囲気で、素子搭載部材１１０の第１の枠部１１０ｂ上に載置され、第１の枠部１１０ｂの表面の金属と蓋部材１３０の金属の一部とが溶接されるように所定電流を印加してシーム溶接を行うことにより、第１の枠部１１０ｂに接合される。

前記導電性接着剤ＤＳは、シリコーン樹脂等のバインダーの中に導電フィラーとして導電性粉末が含有されているものであり、導電性粉末としては、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ニッケル鉄（ＮｉＦｅ）、のうちのいずれかまたはこれらの組み合わせを含むものが用いられている。

尚、前記素子搭載部材１１０は、アルミナセラミックスから成る場合、所定のセラミック材料粉末に適当な有機溶剤等を添加・混合して得たセラミックグリーンシートの表面に圧電振動素子搭載パッド１１１、サーミスタ素子搭載パッド１１２、封止用導体膜ＨＢ、外部接続用電極端子Ｇ等となる導体ペーストを、また、セラミックグリーンシートに打ち抜き等を施して予め穿設しておいた貫通孔内に第１のビア導体１１４、第２のビア導体１１５、第３のビア導体１１７等となる導体ペーストを従来周知のスクリーン印刷によって塗布するとともに、これを複数枚積層してプレス成形した後、高温で焼成することにより製作される。

本発明の圧電デバイス１００によれば、第２の枠部１１０ｃの厚みが、０．３〜０．５ｍｍであることによって、導電性接合材が第２の凹部空間Ｋ２に入ることがなくなり、サーミスタ素子１４０に付着しないので、サーミスタ素子接続電極１４１間、サーミスタ素子搭載パッド１１２間、いずれか１つのサーミスタ素子電極１４１と外部接続用電極端子Ｇとの間の短絡を低減することができる。よって、サーミスタ素子１４０から正確な抵抗値を出力することができる。

また、本発明の圧電デバイス１００によれば、第２の枠部１１０ｃの厚みＬが、０．３〜０．５ｍｍであることによって、マザーボード上に搭載されているパワーアンプ（図示せず）の熱が圧電振動素子１２０とサーミスタ素子１４０とで伝わる時間の差異を低減できるため、サーミスタ素子１４０から出力された抵抗値から得られた温度情報と、実際の圧電振動素子１２０の周囲の温度情報の差異を低減することができ、圧電デバイス１００の発振周波数の変動を低減することができる

尚、本発明は前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、前記した本実施形態では、圧電振動素子１２０を構成する圧電素材として水晶を用いた場合を説明したが、他の圧電素材として、ニオブ酸リチウム、タンタル酸リチウムまたは、圧電セラミックスを圧電素材として用いた圧電振動素子でも構わない。

また、前記した実施形態では、素子搭載部材１１０を構成する第１の枠部１１０ｂは、４２アロイやコバール等の金属から成り、中心が打ち抜かれた枠状になっている場合を説明したが、第１の枠部１１０ｂがセラミック材料からなり、中心が打ち抜かれた枠状になっていても構わない。また、その際には、第１の枠部１１０ｂの主面には、封止用導体パターンが設けられ、蓋部材１３０に設けられた封止部材１３１と接合されることで、第１の凹部空間Ｋ１内が気密封止される。

１１０・・・素子搭載部材
１１０ａ・・・基板部
１１０ｂ・・・第１の枠部
１１０ｃ・・・第２の枠部
１１１・・・圧電振動素子搭載パッド
１１２・・・サーミスタ素子搭載パッド
１２０・・・圧電振動素子
１２１・・・水晶素板
１２２・・・励振用電極
１２３・・・引き出し電極
１３０・・・蓋部材
１４０・・・サーミスタ素子
１４１・・・サーミスタ素子接続電極
１００・・・圧電デバイス
Ｋ１・・・第１の凹部空間
Ｋ２・・・第２の凹部空間
Ｋ３・・・第３の凹部空間
ＤＳ・・・導電性接着剤
ＨＤ・・・導電性接合材
ＨＢ・・・封止用導体膜
Ｇ・・・外部接続用電極端子
Ｇ１・・・圧電振動素子用電極端子
Ｇ２・・・サーミスタ素子用電極端子

Claims

基板部と、この基板部の一方の主面に設けられる第１の枠部と、前記基板部の他方の主面に設けられる第２の枠部とからなる素子搭載部材と、
前記基板部と前記第１の枠部とで形成される第１の凹部空間内に露出した前記基板部の主面に設けられた圧電振動素子搭載パッドに搭載されている圧電振動素子と、
前記基板部と前記第２の枠部とで形成される第２の凹部空間内に露出した前記基板部の主面に設けられたサーミスタ素子搭載パッドに搭載されているサーミスタ素子と、
前記第１の凹部空間を気密封止する蓋部材と、
前記第２の枠部の前記基板部の他方の主面と同一方向を向く面の４角に２個一対の圧電振動素子用電極端子と２個一対のサーミスタ素子用電極端子とから構成される外部接続用電極端子と、を備え、
前記第２の枠部の厚みが、０．３〜０．５ｍｍであることを特徴とする圧電デバイス。