JP2014222812A - 発振デバイス - Google Patents
発振デバイス Download PDFInfo
- Publication number
- JP2014222812A JP2014222812A JP2013101213A JP2013101213A JP2014222812A JP 2014222812 A JP2014222812 A JP 2014222812A JP 2013101213 A JP2013101213 A JP 2013101213A JP 2013101213 A JP2013101213 A JP 2013101213A JP 2014222812 A JP2014222812 A JP 2014222812A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thermistor
- substrate
- electronic component
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】より小型化可能な発振デバイスを提供する。
【解決手段】発振デバイス31は、絶縁性セラミック材料から作製されており、主面321を有する基板32と、基板32の主面321から間隔をあけて設けられている水晶片37と、主面321上に設けられるサーミスタ特性層35であって、主面321の法線方向からの平面視で、水晶片37と重なり合い、かつ主面321と水晶片37との間に設けられているサーミスタ特性層35と、を備える。
【選択図】図11
【解決手段】発振デバイス31は、絶縁性セラミック材料から作製されており、主面321を有する基板32と、基板32の主面321から間隔をあけて設けられている水晶片37と、主面321上に設けられるサーミスタ特性層35であって、主面321の法線方向からの平面視で、水晶片37と重なり合い、かつ主面321と水晶片37との間に設けられているサーミスタ特性層35と、を備える。
【選択図】図11
Description
本発明は、水晶片を備えた発振デバイスに関する。
従来、この種の発振デバイスとしては、例えば、特許文献1に記載の表面実装用水晶振動子がある。表面実装水晶振動子は、積層セラミックからなる容器本体内には、水晶片およびサーミスタが収容される。この状態で、容器本体には、金属カバーが被せられて、水晶片およびサーミスタが密閉され封入される。ここで、サーミスタは、容器本体の底部に形成された凹部に実装される。その結果、容器本体内の底面と、金属カバーとの間隔を狭めることが可能となる。これによって、水晶片の上下方向への揺れ幅を抑えることが可能となる。
従来の表面実装水晶振動子では、容器本体内の底部に形成された凹部に、サーミスタが実装される。このサーミスタは、上面視で水晶片の外形線の外部に存在する。よって、従来の表面実装水晶振動子、つまり発振デバイスを小型化することは難しい。
それゆえに、本発明の目的は、より小型化可能な発振デバイスを提供することである。
上記目的を達成するために、本発明の一局面は、発振デバイスであって、絶縁性セラミック材料から作製されており、主面を有する基板と、前記基板の主面から間隔をあけて設けられている水晶片と、前記主面上に設けられるサーミスタであって、前記主面の法線方向からの平面視で、前記水晶片と重なり合い、かつ前記主面と前記水晶片との間に設けられているサーミスタと、を備える。
上記局面によれば、より小型化の発振デバイスを提供することが可能となる。
《第一実施形態》
以下、図面を参照して、本発明の第一実施形態に係る電子部品の説明を行う。まず、図1や図2に示すL軸、W軸、T軸を定義する。L軸は電子部品1の左右方向(長さ方向)を、W軸はその前後方向(奥行き方向)を、T軸はその上下方向(厚さ方向)を示す。なお、L軸、W軸、T軸の定義に関しては、図1,図2以外でも同様に当てはまる。
以下、図面を参照して、本発明の第一実施形態に係る電子部品の説明を行う。まず、図1や図2に示すL軸、W軸、T軸を定義する。L軸は電子部品1の左右方向(長さ方向)を、W軸はその前後方向(奥行き方向)を、T軸はその上下方向(厚さ方向)を示す。なお、L軸、W軸、T軸の定義に関しては、図1,図2以外でも同様に当てはまる。
《構成》
図1,図2に示すように、電子部品1は、基板2と、第一金属層3と、第二金属層4と、サーミスタ特性層5と、第三金属層6と、を備えている。
図1,図2に示すように、電子部品1は、基板2と、第一金属層3と、第二金属層4と、サーミスタ特性層5と、第三金属層6と、を備えている。
基板2は、例えばアルミナを基本成分とする絶縁性セラミックスで作製される。この基板2は、上下方向に相対向する二つの主面21,22を有し、上面視で例えば矩形形状を有する。ここで、本実施形態では、主面21は、主面22を基準としてT軸正方向側にあるとする。
第一金属層3および第二金属層4は、典型的には、単独の貴金属、または複数の貴金属の合金から作製される。本実施形態では、銀およびパラジウムを含有する金属ペーストから作製されるとする。また、金属層3,4は、例えば、上面視で互いに同じ矩形形状を有する薄膜状に、かつ主面21上に間隔をあけて左右方向に並ぶように形成される。ここで、本実施形態では、金属層4は、金属層3を基準としてL軸正方向側にあるとする。この金属層3,4の厚さは、特に限定されるものではないが、10[μm]程度であることが好ましい。
サーミスタ特性層5は、ニッケル、マンガン、コバルト、鉄などの酸化物を混合し焼結することで作製され、負の温度係数を有するサーミスタ(つまり、NTCサーミスタ)である。このサーミスタ特性層5は、上面視で矩形形状を有する薄膜であって、かつ各金属層3,4上に形成される。このサーミスタ特性層5の厚さは、特に限定されるものではないが、3[μm]程度であることが好ましい。
第三金属層6は、金属層3,4と同じ金属材料から作製され、上面視で矩形形状を有する薄膜である。この金属層6は、上記金属層3,4のいずれともT軸方向に相対向しており、上面視でオーバーラップするように形成される。ここで、以下の説明では、上面視で金属層3,6が互いにオーバーラップする領域を、第一オーバーラップ領域A1といい、金属層6,4が互いにオーバーラップする領域を、第二オーバーラップ領域A2という。なお、これら領域A1,A2は、図1および図2のそれぞれにおいて、太い疎破線で囲まれた領域である。この金属層6の厚さは、特に限定されるものではないが、3[μm]程度であることが好ましい。
上記から分かるように、サーミスタ特性層5は、金属層6と、金属層3,4とで上下から挟まれており、金属層6は、金属層3,4のいずれともT軸方向に相対向している。また、金属層3,4は、入出力端子の機能を有しており、金属層3,4の間には、サーミスタ特性層5や金属層6を経由して、所定値の電流iが流れる(図3を参照)。この場合、金属層3,6において相対向する部分と、金属層6,4の相対向する部分と、に電界が形成され、オーバーラップ領域A1,A2がNTCサーミスタとしての特性を担う。つまり、この部分が温度特性を有する抵抗R1,R2をなす。よって、例えば入出力端子間(つまり、金属層3,4の間)の電圧Vを測定することで、電子部品1の周囲温度Tを測定することが可能となる。図3には、実線で等価回路が示され、通電経路に流れる電流iと、入出力端子間の電圧Vとが矢印にて示されている。
再度、図2を参照する。電子部品1では、基板2の主面21上には、金属層3,4と、サーミスタ特性層5と、金属層6とが形成される。これらのT軸方向厚さは、上記から明らかなように、概ね16[μm]となっている。このように、本電子部品1によれば、従来よりも薄いサーミスタを基板2上に形成できるため、小型化することが可能となる。
《製法》
上記電子部品1は、大略的には、下記のようにして製造される。なお、以下では、一つの電子部品1の製造工程を説明するが、実際には大量の電子部品1が一括的に製造される。
上記電子部品1は、大略的には、下記のようにして製造される。なお、以下では、一つの電子部品1の製造工程を説明するが、実際には大量の電子部品1が一括的に製造される。
まず、サーミスタ特性層5の出発原料(つまり素原料)となりうるMn3O4,NiO,Fe2O3,TiO2,Co3O4,Al2O3,ZnO等の金属酸化物のグループから任意に選択されたものを適量含む粉末が準備される。本説明では、具体例として、Mn3O4,NiO,Fe2O3,TiO2,が、サーミスタ特性層5のB定数が所定量秤量された後、調合されるとする。
上記工程で得られた秤量粉末は、ジルコニア等の粉砕媒体を内有するボールミルに投入され、十分に湿式粉砕された後、約780℃で二時間仮焼される。これによって、セラミック粉末が作製される。
上記工程で得られたセラミック粉末は、ジルコニア等の粉砕媒体を内有するボールミルに投入され湿式粉砕される。その後、湿式粉砕されたセラミック粉末に有機バインダが添加される。これによって、スクリーン印刷用のセラミックペーストが得られる。
次に、銀およびパラジウムを含有する金属ペーストが基板2にスクリーン印刷される。金属ペーストは、焼成後に金属層3,4となるべきものであって、それぞれの厚さが例えば10[μm]となるように基板2に印刷される。この金属ペースト上に、上記工程で作製されたセラミックペーストがスクリーン印刷される。このセラミックペーストは、焼成後にサーミスタ特性層5となるべきものであって、サーミスタ特性層5の厚さが例えば3[μm]となるように印刷される。このセラミックペースト上には、さらに金属ペーストがスクリーン印刷される。この金属ペーストは、焼成後に金属層6となるべきものであって、金属層6の厚さが例えば3[μm]となるように印刷される。
上記のようにして得られた積層体は、例えば1100℃で二時間の間、一括焼成される。これにより、図1等に示す電子部品1が完成する。
《作用・効果》
ここで、本電子部品1は上記から明らかなように、基板2、金属層3,4と、サーミスタ特性層5と、金属層6がこの順番に積層され、同時焼成により上下方向に隣り合うもの同士が接合される。ここで、もし金属層3,4が基板2とサーミスタ特性層5との間に介在していない場合、サーミスタ特性層5の特性が劣化する可能性がある。より詳細には、金属層3,4が介在しない場合、基板2とサーミスタ特性層5とが全域にわたって直接接し合う。また、基板2とサーミスタ特性層5とはセラミックス(金属酸化物)という観点で同種材料である。このような基板2とサーミスタ特性層5とを接合させて焼成すると、相互拡散により、例えば、基板2に含まれるアルミニウム原子がサーミスタ特性層5に移動する。アルミニウム原子の移動距離は焼成温度に相関があり、高温になればなるほど移動距離が大きくなる。このようなアルミニウム原子がサーミスタ特性層5における対向電極間に進入すると、その温度特性に影響が生じる。
ここで、本電子部品1は上記から明らかなように、基板2、金属層3,4と、サーミスタ特性層5と、金属層6がこの順番に積層され、同時焼成により上下方向に隣り合うもの同士が接合される。ここで、もし金属層3,4が基板2とサーミスタ特性層5との間に介在していない場合、サーミスタ特性層5の特性が劣化する可能性がある。より詳細には、金属層3,4が介在しない場合、基板2とサーミスタ特性層5とが全域にわたって直接接し合う。また、基板2とサーミスタ特性層5とはセラミックス(金属酸化物)という観点で同種材料である。このような基板2とサーミスタ特性層5とを接合させて焼成すると、相互拡散により、例えば、基板2に含まれるアルミニウム原子がサーミスタ特性層5に移動する。アルミニウム原子の移動距離は焼成温度に相関があり、高温になればなるほど移動距離が大きくなる。このようなアルミニウム原子がサーミスタ特性層5における対向電極間に進入すると、その温度特性に影響が生じる。
それに対し、本電子部品1では、基板2は金属層3,4と、サーミスタ特性層5もまた金属層3,4というように、異種材料同士が接合された状態で焼成されるため、相互拡散が生じ難くなる。つまり、金属層3,4は、入出力端子電極のみならず、基板2とサーミスタ特性層5との間で発生しうる相互拡散を抑制するための緩衝層としても作用する。よって、オーバーラップ領域A1,A2に他原子が進入しにくくなるため、サーミスタ特性層5の温度特性の劣化を低減することが可能となる。このように、本実施形態では、薄膜の金属層3,4(緩衝層)により特性面での影響を排除しつつ、薄膜のサーミスタ特性層5を基板2上に形成可能となるため、従来よりも小型化可能な電子部品1を提供することが可能となる。
《第二実施形態》
次に、本発明の第二実施形態に係る電子部品の説明を行う。
次に、本発明の第二実施形態に係る電子部品の説明を行う。
《構成》
図4,図5に示すように、電子部品1aは、基板7と、セラミック層8と、内部電極9と、サーミスタ特性層10と、第一外部電極11と、第二外部電極12と、を備えている。
図4,図5に示すように、電子部品1aは、基板7と、セラミック層8と、内部電極9と、サーミスタ特性層10と、第一外部電極11と、第二外部電極12と、を備えている。
基板7は、基本的には、基板2と同様である。つまり、基板7は、絶縁性セラミックスで作製され、上下方向に相対向する二つの矩形状の主面71,72を有する。
セラミック層8は、サーミスタ特性層5と同様の材料で作製され、上面視で矩形形状を有する薄膜である。このセラミック層8は、上面視で基板7の外縁に内包されるように基板7上に形成される。このセラミック層8の厚さは、電子部品1aの小型化のためには5[μm]程度であることが好ましい。
内部電極9は、上記金属層3等と同様の材料で作製され、例えば、上面視で矩形形状を有する薄膜である。この内部電極9は、上面視でセラミック層8の外縁に内包されるようにセラミック層8上に形成される。内部電極9の厚さは、電子部品1aの小型化のためには3[μm]程度であることが好ましい。
サーミスタ特性層10は、サーミスタ特性層5と同様の材料で同様に作製されるNTCサーミスタであって、上面視で矩形形状を有する薄膜である。このサーミスタ特性層10は、上面視で自身の外形線がセラミック層8の外形線と実質的に重なり合うように内部電極9上に形成される。ここで、注意を要するのは、サーミスタ特性層10は、図5に示すように、セラミック層8と接合していても構わないが、基板2とは接合しないようにスクリーン印刷等により形成される。このサーミスタ特性層10の厚さは、電子部品1aの小型化のためには10[μm]程度であることが好ましい。
外部電極11,12は、上記金属層3等と同様の材料で作製される。外部電極11,12は、縦中心面Cを基準として互いに対称な形状を有しており、間隔をあけて左右方向に並ぶように形成されている。ここで、縦中心面Cとは、電子部品1aのL軸方向中心を含んでおり、かつWT平面に平行な面である。
外部電極11は、基本的には、薄膜部111と、側壁部112と、を含んでいる。薄膜部111は、上面視で例えば矩形形状を有しており、サーミスタ特性層10の上面左側を覆っている。また、この薄膜部111は、サーミスタ特性層10の左側を挟んで、内部電極9の左側の部分とT軸方向に相対向しており、上面視で内部電極9の左側とオーバーラップするように形成されている。また、側壁部112は、薄膜部111と基板7とを繋ぐように、セラミック層8およびサーミスタ特性層10の側面に沿って形成されている。
外部電極12は、基本的には、縦中心面Cを基準として薄膜部111と対称な薄膜部121と、縦中心面Cを基準として側壁部112と対称な側壁部122と、を含んでいる。それゆえ、薄膜部121および側壁部122の詳細な説明を省略する。
《製法》
上記電子部品1aは、大略的には、下記のようにして製造される。なお、以下でも、説明の便宜上、一つの電子部品1の製造工程を説明する。
上記電子部品1aは、大略的には、下記のようにして製造される。なお、以下でも、説明の便宜上、一つの電子部品1の製造工程を説明する。
スクリーン印刷用のセラミックペーストは、第一実施形態のそれと同様にして作製される。このセラミックペーストは、まず、焼成後に厚さ5[μm]のセラミック層8になるべきものとして、基板7の主面71上にスクリーン印刷される。
次に、銀およびパラジウムを含有する金属ペーストが、焼成後に厚さ3[μm]の内部電極9となるべきものとして、セラミックペースト上にスクリーン印刷される。
このセラミックペーストは、まず、焼成後に厚さ10[μm]のサーミスタ特性層10になるべきものとして、内部電極9となる金属ペースト上にスクリーン印刷される。
次に、金属ペーストが、焼成後に厚さ3[μm]の外部電極11,12となるべきものとして、サーミスタ特性層10となるセラミックペースト上にスクリーン印刷される。
上記のようにして得られた積層体は、例えば1100℃で二時間の間、一括焼成される。これにより、図1等に示す電子部品1が完成する。
《作用・効果》
本電子部品1aでは、基板7とサーミスタ特性層10との間にセラミック層8が介在している。この場合、基板7とセラミック層8とが接合された状態で焼成されるため相互拡散が生じて、基板7に含有されるアルミニウム原子がセラミック層8に進入する。しかし、このセラミック層8は、サーミスタ特性層10の温度特性を担う部分ではないため、セラミック層8にアルミニウム原子が進入しても構わない。
本電子部品1aでは、基板7とサーミスタ特性層10との間にセラミック層8が介在している。この場合、基板7とセラミック層8とが接合された状態で焼成されるため相互拡散が生じて、基板7に含有されるアルミニウム原子がセラミック層8に進入する。しかし、このセラミック層8は、サーミスタ特性層10の温度特性を担う部分ではないため、セラミック層8にアルミニウム原子が進入しても構わない。
ここで、相互拡散により、アルミニウム原子がセラミック層8に進入する拡散距離は概ね焼成温度に相関する。本件発明者の実験によれば、図6に示すように、1100℃,1150℃,1200℃焼成での拡散距離は1.7[μm],3.2[μm],3.9[μm]であった。よって、セラミック層8は上記の通り5[μm]程度の厚さであれば良い。なお、図6の左側には、電子部品1aの断面を拡大図が示され、図6の右側には、アルミニウム原子のマッピング画像が示されている。
以上のことから、本実施形態では、セラミック層8は、基板7とサーミスタ特性層10との間で発生しうる相互拡散を抑制するための緩衝層として作用し、電子部品1と同様に、サーミスタ特性層10の温度特性の劣化を低減することが可能となる。このように、本実施形態では、薄膜のセラミック層8(緩衝層)により特性面での影響を排除しつつ、薄膜のサーミスタ特性層10を基板7上に形成可能となるため、従来よりも小型化可能な電子部品1aを提供することが可能となる。
《緩衝層の有無によるサーミスタ特性の相違》
また、本件発明者は、緩衝層3,4を有する電子部品1を所定個数作製し、25℃,50℃の恒温液槽中で、各電子部品1の直流抵抗値R25,R50を測定した。その後、本件発明者は、測定した直流抵抗値R25,R50を次式(1)に代入して、25℃−50℃間のB定数B25/50を算出した。
また、本件発明者は、緩衝層3,4を有する電子部品1を所定個数作製し、25℃,50℃の恒温液槽中で、各電子部品1の直流抵抗値R25,R50を測定した。その後、本件発明者は、測定した直流抵抗値R25,R50を次式(1)に代入して、25℃−50℃間のB定数B25/50を算出した。
本件発明者は、また、B定数のばらつきとして、次式(2)で示される3CV値を求めた。
3CV値=3×標準偏差/平均値 …(2)
3CV値=3×標準偏差/平均値 …(2)
また、本件発明者は、緩衝層8を有する電子部品1aに関しても同様に、B定数B25/50および3CV値を算出した。さらに、本件発明者は、電子部品1から緩衝層3,4を取り除いたもの、および電子部品1aから緩衝層8を取り除いたものについてもB定数B25/50および3CV値を算出した。
また、本件発明者は、材料自体のサーミスタの特性を調べるために、図7に示すような特性測定用単板51を作製した。この単板51は、以下のようにして作製される。まず、第一実施形態で説明したセラミック粉末に所定量の有機バインダが添加される。有機バインダが添加されたセラミック粉末に対し湿式で混合処理が実施され、これにより、セラミックスラリーが得られる。このセラミックスラリーはドクターブレード法等によりシート状に成形された後、乾燥させられる。その結果、セラミックグリーンシートが得られる。
このセラミックグリーンシートは、焼成後に0.5[mm]となるように所定枚数圧着され、これにより圧着体52が得られる。この圧着体52の上下両面に、焼成後に電極パターン53となるべき金属ペーストがスクリーン印刷される。その後、金属ペースト印刷済みの圧着体は、焼成後のサイズが1.5[mm]×1.5[mm]となるようにカットされ、これにより、生チップが得られる。各生チップは、例えば1100℃で二時間の間、一括焼成される。これにより、図7に示す単板51が完成する。本件発明者は、作製した単板51それぞれについても、上記と同様にしてB定数B25/50および3CV値を算出した。
緩衝層有りの電子部品1,1a、緩衝層無の電子部品、単板51それぞれのB定数B25/50および3CV値を、表1に示す。表1に記載の通り、緩衝層無の電子部品に関しては、B定数が大きくなっており、単板51と比較して、NTCサーミスタの温度特性が大きく変わっていることが分かる。また、緩衝層無の電子部品は、3CV値も大きく、NTCサーミスタの温度特性が大きくばらついていることも分かる。
《第一変形例》
次に、図8を参照して、上記電子部品1の第一変形例の説明を行う。図8に示すように、変形例に係る電子部品1bは、電子部品1と比較すると、基板2に代えて、多層基板13を備えている点で相違する。これ以外に両電子部品1,1bの間に相違点は無い。それゆえ、図8において、図2に示す構成に相当するものには同一参照符号を付け、それぞれの説明を省略する。
次に、図8を参照して、上記電子部品1の第一変形例の説明を行う。図8に示すように、変形例に係る電子部品1bは、電子部品1と比較すると、基板2に代えて、多層基板13を備えている点で相違する。これ以外に両電子部品1,1bの間に相違点は無い。それゆえ、図8において、図2に示す構成に相当するものには同一参照符号を付け、それぞれの説明を省略する。
この多層基板13は、アルミナにケイ素系ガラスを添加した絶縁性のセラミックシートを複数枚積層して作製される。かかる多層基板13は、上下方向に相対向する二つの主面131,132を有し、上面視で例えば矩形形状を有する。ここで、本変形例では、主面131が主面132を基準としてT軸正方向側にあるとする。この主面131上に、金属層3,4、サーミスタ特性層5と、金属層6と、が形成される。
この多層基板13のL軸方向の一方端(左端)および他方端(右端)には、T軸と平行に多層基板13を貫通するスルーホールが形成される。各スルーホールには上記金属ペーストが印刷される。これにより、多層基板13の左端には第一層間接続導体14が、その右端には第二層間接続導体15が形成される。
また、主面132の左端および右端には金属ペーストを印刷することにより、第一外部端子電極16および第二外部端子電極17が形成される。外部端子電極16は層間接続導体14を介して金属層3と、外部端子電極17は層間接続導体15を介して金属層4と、電気的に接続される。以上のような外部端子電極16,17は、図示しない回路基板に電子部品1bを実装するために用いられる。
上記のような多層基板13は、大略的には、下記のようにして製造される。なお、以下では、一つの多層基板13の製造工程を説明するが、実際には大量の多層基板13が一括的に製造される。
まず、多層基板13となるべきセラミックシートが所定枚数準備される。このセラミックシートは、アルミナにシリコン系ガラスを添加した絶縁性材料から作製される。各セラミックシートの所定位置には、層間接続導体14,15を形成するために貫通孔が形成され、形成された貫通孔には、銀およびパラジウムを含有する金属ペーストが印刷される。次に、金属ペーストが印刷されたセラミックシートが、焼成後に約0.2[mm]の厚さになるように所定枚数積層される。これにより、未焼成の多層基板13が作製される。この未焼成の多層基板13には、第一実施形態で説明したようにして金属層3,4等が形成される。その後、この多層基板13は、金属層3,4等と共に同時焼成される。
《作用・効果》
以上のような電子部品1bによれば、焼成時に、あるセラミックシートが上下方向に隣り合うセラミックシートのLW平面に平行な方向への収縮を抑制することが可能となる。よって、電子部品1bの完成品を他回路基板に実装する際などに受ける熱衝撃によるクラックや剥離の発生を抑えることが可能となる。
以上のような電子部品1bによれば、焼成時に、あるセラミックシートが上下方向に隣り合うセラミックシートのLW平面に平行な方向への収縮を抑制することが可能となる。よって、電子部品1bの完成品を他回路基板に実装する際などに受ける熱衝撃によるクラックや剥離の発生を抑えることが可能となる。
《第二変形例》
次に、図9を参照して、上記電子部品1の第二変形例の説明を行う。図9に示すように、変形例に係る電子部品1cは、電子部品1と比較すると、基板2の主面21と、金属層3,4との間に、セラミック層18が介在している点で相違する。これ以外に両電子部品1,1cの間に相違点は無い。それゆえ、図9において、図2に示す構成に相当するものには同一参照符号を付け、それぞれの説明を省略する。
次に、図9を参照して、上記電子部品1の第二変形例の説明を行う。図9に示すように、変形例に係る電子部品1cは、電子部品1と比較すると、基板2の主面21と、金属層3,4との間に、セラミック層18が介在している点で相違する。これ以外に両電子部品1,1cの間に相違点は無い。それゆえ、図9において、図2に示す構成に相当するものには同一参照符号を付け、それぞれの説明を省略する。
セラミック層18は、サーミスタ特性層5と同様の材料で作製され、上面視で主面21と略同じ矩形形状を有する薄膜である。このセラミック層18の厚さは、電子部品1cの小型化のためには5[μm]程度であることが好ましい。
《作用・効果》
第一実施形態では、金属層3,4は間隔をあけて形成されるため、サーミスタ特性層5は部分的に基板2と接合する。この部分での接合は、サーミスタ特性には殆ど影響を与えない。なぜなら、オーバーラップ領域A1,A2がサーミスタ特性を支配するからである。とはいえ、この接合部分では、焼成時の相互拡散により、例えばアルミニウム原子がサーミスタ特性層5へと進入する。もしアルミニウム原子がオーバーラップ領域A1,A2まで回り込んでしまうと、サーミスタ特性に若干の影響を与えることも考えられる。しかし、本変形例のように、基板2と金属層3,4との間にセラミック層18が介在させることにより、サーミスタ特性層5へのアルミニウム原子の進入をより効果的に抑制することが可能となる。
第一実施形態では、金属層3,4は間隔をあけて形成されるため、サーミスタ特性層5は部分的に基板2と接合する。この部分での接合は、サーミスタ特性には殆ど影響を与えない。なぜなら、オーバーラップ領域A1,A2がサーミスタ特性を支配するからである。とはいえ、この接合部分では、焼成時の相互拡散により、例えばアルミニウム原子がサーミスタ特性層5へと進入する。もしアルミニウム原子がオーバーラップ領域A1,A2まで回り込んでしまうと、サーミスタ特性に若干の影響を与えることも考えられる。しかし、本変形例のように、基板2と金属層3,4との間にセラミック層18が介在させることにより、サーミスタ特性層5へのアルミニウム原子の進入をより効果的に抑制することが可能となる。
《応用例》
次に、図10〜図12を参照して、上記電子部品1の応用例である発振デバイスとしての表面実装型水晶振動子について説明する。図10〜図12において、表面実装型水晶振動子31は、典型的には、多層基板32と、第一金属層33と、第二金属層34と、サーミスタ特性層35と、第三金属層36と、水晶片37と、金属製キャップ38と、を備えている。
次に、図10〜図12を参照して、上記電子部品1の応用例である発振デバイスとしての表面実装型水晶振動子について説明する。図10〜図12において、表面実装型水晶振動子31は、典型的には、多層基板32と、第一金属層33と、第二金属層34と、サーミスタ特性層35と、第三金属層36と、水晶片37と、金属製キャップ38と、を備えている。
この多層基板32は、前述の多層基板13と同様に、絶縁性セラミックシートを複数枚積層して作製され、上下方向に相対向する二つの主面321,322を有する。この主面321上に、第一変形例と同様にして、金属層33,34、サーミスタ特性層35と、金属層36と、が形成される。
水晶片37は、圧電体であって、電界が印加されると所定の周波数で発振する。電界印加のために、水晶片37の上下方向に相対向する二つの主面それぞれに、電極371,372が形成されている。以上のような水晶片37は、好ましくは、サーミスタ特性層35の真上に、主面321に対して間隔をあけて配置される。また、図12に示すように、上面視(つまり、主面321の法線方向から平面視)で、水晶片37とサーミスタ特性層35とが重なり合う部分(ハッチング部分を参照)の面積が、サーミスタ特性層35の面積の50%以上であることが好ましい。
そして、例えば水晶片37のL軸方向の一方端が多層基板32の主面321に導電性接着剤等で固定される。これにより、水晶片37の一方端側は固定端となっている。それに対し、水晶片37のL軸方向の他方端は自由端となっている。
金属製キャップ38は、多層基板32に設けられた金属層33,34、サーミスタ特性層35、金属層36および水晶片37に被せられて、多層基板32に接着される。これにより、サーミスタ特性層35や水晶片37は、多層基板32と、金属製キャップ38とにより形成される密閉空間内に収容される。
また、図10に示すように、多層基板32の主面322の四隅には、四つの外部端子電極39〜312が形成されている。主面322の対角にある一対の外部端子電極39,311は、図示しない層間接続導体等により、金属層33,34と電気的に接続される。また、他方の一対の外部端子電極310,312は、水晶片37と電気的に接続される。
以上のような水晶振動子31では、サーミスタ特性層35を用いて水晶片37の周囲温度が検出された後、検出温度に基づき、水晶片37の発振周波数の温度特性に起因する周波数変化が補償される。
《作用・効果》
本応用例に係る水晶振動子31によれば、第一実施形態の電子部品1等と同様に、小型化することが可能となる。
本応用例に係る水晶振動子31によれば、第一実施形態の電子部品1等と同様に、小型化することが可能となる。
また、サーミスタ特性層35が水晶片37と多層基板32との間に配置されるため、水晶振動子31をより小型化できると共に、水晶片37の周囲温度を、より早く、より的確に検出することが可能となる。よって、高精度な温度補償に寄与することができる。特に、図12に示すように、上面視で、水晶片37とサーミスタ特性層35とが重なり合う部分(ハッチング部分を参照)の面積が、サーミスタ特性層35の面積の50%以上とされるので、水晶片37の周囲温度を、より早く、より的確に検出することが可能となる。
《付記》
上記応用例では、金属層3,4が緩衝層として使用されていた。しかし、これに限らず、サーミスタ特性層35と同じ材料から作製されるセラミック層(第二実施形態を参照)が緩衝層として使用されても構わない。
上記応用例では、金属層3,4が緩衝層として使用されていた。しかし、これに限らず、サーミスタ特性層35と同じ材料から作製されるセラミック層(第二実施形態を参照)が緩衝層として使用されても構わない。
また、上記応用例では、水晶片37の真下にサーミスタ特性層35が配置されるとして説明した。つまり、上面視で、水晶片37とサーミスタ特性層35とが重なり合うように配置されていた。しかし、これに限らず、上面視で、サーミスタ特性層35は、水晶片37の前後方向または左右方向にずれた位置に配置されていても構わない。
また、上記応用例では、サーミスタ特性層35は同時焼成により多層基板32上に形成されるとして説明した。しかし、金属層33,34,36およびサーミスタ特性層35に代えて、水晶片37の真下に、チップ型のサーミスタ素子313を実装したり(図13の上段を参照)、薄膜サーミスタ314を貼り付けたりしても構わない(図13の下段を参照)。
また、上記実施形態、上記変形例および上記応用例では、サーミスタ特性層5,10,35はNTCサーミスタとして説明した。しかし、これに限らず、サーミスタ特性層5,10,35はPTCサーミスタであっても構わない。
また、上記実施形態、上記変形例および上記応用例では、基板2,7および多層基板13,32はアルミナを含有する例について説明した。しかし、アルミナに限らず、基板2,7および多層基板13,32は、絶縁性のセラミック材料であればよい。
本発明に係る発振デバイスは、より小型化可能であり、表面実装型水晶振動子に好適である。
1,1a,1b,1c 電子部品
2,7 基板
3,33 第一金属層
4,34 第二金属層
6,36 第三金属層
5,10 サーミスタ特性層
8,18 セラミック層
9 内部電極
11,12 第一外部電極,第二外部電極
13,32 多層基板
14,15 第一層間接続導体,第二層間接続導体
16,17 第一外部端子電極,第二外部端子電極
31 発振デバイス(表面実装型水晶振動子)
32 多層基板
37 水晶片
38 金属製キャップ
2,7 基板
3,33 第一金属層
4,34 第二金属層
6,36 第三金属層
5,10 サーミスタ特性層
8,18 セラミック層
9 内部電極
11,12 第一外部電極,第二外部電極
13,32 多層基板
14,15 第一層間接続導体,第二層間接続導体
16,17 第一外部端子電極,第二外部端子電極
31 発振デバイス(表面実装型水晶振動子)
32 多層基板
37 水晶片
38 金属製キャップ
Claims (2)
- 絶縁性セラミック材料から作製されており、主面を有する基板と、
前記基板の主面から間隔をあけて設けられている水晶片と、
前記主面上に設けられるサーミスタであって、前記主面の法線方向からの平面視で、前記水晶片と重なり合い、かつ前記主面と前記水晶片との間に設けられているサーミスタと、を備える、発振デバイス。 - 前記法線方向からの平面視で、前記水晶片と前記サーミスタとが重なり合う面積が、前記サーミスタ特性層の面積の50%以上である、請求項1に記載の発振デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013101213A JP2014222812A (ja) | 2013-05-13 | 2013-05-13 | 発振デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013101213A JP2014222812A (ja) | 2013-05-13 | 2013-05-13 | 発振デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014222812A true JP2014222812A (ja) | 2014-11-27 |
Family
ID=52122161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013101213A Pending JP2014222812A (ja) | 2013-05-13 | 2013-05-13 | 発振デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014222812A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016148285A1 (ja) * | 2015-03-19 | 2016-09-22 | 株式会社立山科学デバイステクノロジー | 水晶発振器及びその製造方法 |
KR20160124549A (ko) * | 2015-04-20 | 2016-10-28 | 삼성전기주식회사 | 수정 디바이스 |
JP2017092934A (ja) * | 2015-11-09 | 2017-05-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 水晶素子パッケージ及びその製造方法 |
JP2019068304A (ja) * | 2017-10-02 | 2019-04-25 | 株式会社大真空 | 圧電振動デバイス |
JP2019068287A (ja) * | 2017-10-02 | 2019-04-25 | 京セラ株式会社 | 圧電振動子 |
WO2023085238A1 (ja) * | 2021-11-09 | 2023-05-19 | 株式会社大真空 | サーミスタ付き水晶振動デバイス |
JP7375331B2 (ja) | 2019-04-26 | 2023-11-08 | セイコーエプソン株式会社 | 振動デバイスおよび電子機器 |
JP7434724B2 (ja) | 2019-05-23 | 2024-02-21 | セイコーエプソン株式会社 | 振動デバイス、電子機器および移動体 |
-
2013
- 2013-05-13 JP JP2013101213A patent/JP2014222812A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016148285A1 (ja) * | 2015-03-19 | 2016-09-22 | 株式会社立山科学デバイステクノロジー | 水晶発振器及びその製造方法 |
JP2016178437A (ja) * | 2015-03-19 | 2016-10-06 | 株式会社立山科学デバイステクノロジー | 水晶発振器及びその製造方法 |
KR20160124549A (ko) * | 2015-04-20 | 2016-10-28 | 삼성전기주식회사 | 수정 디바이스 |
KR102163413B1 (ko) * | 2015-04-20 | 2020-10-08 | 삼성전기주식회사 | 수정 디바이스 |
JP2017092934A (ja) * | 2015-11-09 | 2017-05-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 水晶素子パッケージ及びその製造方法 |
JP2019068304A (ja) * | 2017-10-02 | 2019-04-25 | 株式会社大真空 | 圧電振動デバイス |
JP2019068287A (ja) * | 2017-10-02 | 2019-04-25 | 京セラ株式会社 | 圧電振動子 |
JP7375331B2 (ja) | 2019-04-26 | 2023-11-08 | セイコーエプソン株式会社 | 振動デバイスおよび電子機器 |
JP7434724B2 (ja) | 2019-05-23 | 2024-02-21 | セイコーエプソン株式会社 | 振動デバイス、電子機器および移動体 |
WO2023085238A1 (ja) * | 2021-11-09 | 2023-05-19 | 株式会社大真空 | サーミスタ付き水晶振動デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014222812A (ja) | 発振デバイス | |
TWI517186B (zh) | Thermistor and its manufacturing method | |
KR101471829B1 (ko) | 칩 서미스터 및 그 제조 방법 | |
CN111133548B (zh) | 片式熔断器 | |
JP2012064960A5 (ja) | ||
JP5324390B2 (ja) | 積層電子部品 | |
JP2018046228A (ja) | 電子部品 | |
JP2002075780A (ja) | チップ型電子部品 | |
KR20140046301A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
US9726552B2 (en) | Temperature compensated piezoelectric oscilator device package wherein the base of the package consists of a multilayer thermistor | |
JP2014093483A (ja) | チップサーミスタ | |
JPH06124807A (ja) | 積層型チップ部品 | |
US20160155546A1 (en) | Thermistor element | |
JP6828256B2 (ja) | Ntcサーミスタ素子 | |
JP6911755B2 (ja) | 電子部品および積層セラミックコンデンサ | |
JP6497396B2 (ja) | 電子部品の製造方法 | |
WO2014185270A1 (ja) | 電子部品 | |
CN203311954U (zh) | 层叠型ptc热敏电阻 | |
JP6117555B2 (ja) | 圧電部品 | |
JP7361250B2 (ja) | 積層電子部品の製造方法 | |
JPH08250307A (ja) | チップサーミスタ | |
JP6252020B2 (ja) | 静電気保護部品及び静電気保護部品の製造方法 | |
JP5034830B2 (ja) | チップ型サーミスタ及びこれを備えた回路基板 | |
JP5929998B2 (ja) | チップサーミスタ | |
US10718672B2 (en) | Piezoelectric device package |