JP2019087583A - サーミスタ素子 - Google Patents

Abstract

【課題】ワイヤボンディングにより実装基板に良好に実装することができ接続信頼性を向上できるサーミスタ素子を提供する。【解決手段】サーミスタ素子は、第１端面と第２端面と天面と底面とを含む素体と、第１端面と天面の一部と底面の一部とを覆う第１外部電極と、第２端面と天面の一部と底面の一部とを覆う第２外部電極と、素体内に設けられ、第１外部電極に接続される第１内部電極と、素体内に設けられ、第２外部電極に接続される第２内部電極とを有する。第１外部電極および第２外部電極は、最外層の金属めっき層を含み、素体は、第１外部電極および第２外部電極から露出する領域に溝を有し、サーミスタ素子の長さＬ０と第１外部電極および第２外部電極のそれぞれの長さＥとは、０．３８≦Ｅ／Ｌ０≦７／１５を満たし、溝の深さｔと素体の厚みＴ１とは、０．０５＜２ｔ／Ｔ１を満たす。【選択図】図２

Description

本発明は、サーミスタ素子に関する。

従来、サーミスタ素子としては、特開２００６−２６９６６１号公報（特許文献１）に記載されたものがある。このサーミスタ素子は、セラミックスから構成される素体と、素体の両端面を覆う外部電極と、素体内に設けられ外部電極に接続される内部電極とを有する。

特開２００６−２６９６６１号公報

ところで、前記従来のサーミスタ素子では、外部電極は、導電ペーストを印刷して形成されているので、サーミスタ素子をワイヤボンディングにより実装基板に実装しようとすると、導電ペーストとワイヤボンディングは相性が悪く、外部電極にワイヤボンディングを施しても十分な接続を得ることは困難であった。

そこで、本発明の課題は、ワイヤボンディングにより実装基板に良好に実装することができ接続信頼性を向上できるサーミスタ素子を提供することにある。

前記課題を解決するため、本発明のサーミスタ素子は、
第１端面と、前記第１端面の反対側に位置する第２端面と、前記第１端面と前記第２端面に交差する天面と、前記天面の反対側に位置する底面とを含む素体と、
前記第１端面と前記天面の一部と前記底面の一部とを覆う第１外部電極と、
前記第２端面と前記天面の一部と前記底面の一部とを覆う第２外部電極と、
前記素体内に設けられ、前記第１外部電極に接続される第１内部電極と、
前記素体内に設けられ、前記第２外部電極に接続される第２内部電極と
を備え、
前記第１外部電極および前記第２外部電極は、最外層の金属めっき層を含み、
前記素体は、前記第１外部電極および前記第２外部電極から露出する領域に溝を有し、
前記第１端面から前記第２端面に向かって延在する長さ方向において、サーミスタ素子の長さＬ０と前記第１外部電極および前記第２外部電極のそれぞれの長さＥとは、０．３８≦Ｅ／Ｌ０≦７／１５を満たし、
前記底面から前記天面に向かって延在する厚み方向において、前記溝の深さｔと前記素体の厚みＴ１とは、０．０５＜２ｔ／Ｔ１を満たす。

本発明のサーミスタ素子によれば、第１、第２外部電極は、最外層の金属めっき層を含むので、サーミスタ素子を実装基板に実装する際、サーミスタ素子の第１、第２外部電極の金属めっき層にワイヤボンディングを施すことができ、第１、第２外部電極とワイヤの接続信頼性を向上できる。

また、０．３８≦Ｅ／Ｌ０≦７／１５を満たすので、ワイヤボンディングを施す領域を確保しつつ、第１外部電極と第２外部電極の接触を防止できる。

また、０．０５＜２ｔ／Ｔ１を満たすので、第１外部電極と第２内部電極の間（以下、異電位電極間という。）の素体内の距離と、第２外部電極と第１内部電極の間（以下、異電位電極間という。）の素体内の距離とを、確保でき、異電位電極間の抵抗成分を抑制できる。したがって、製品ごとに外部電極の長さ方向の寸法にバラツキが生じても、製品ごとの抵抗のバラツキを抑制することができる。

したがって、サーミスタ素子をワイヤボンディングにより実装基板に良好に実装することができると共に、サーミスタ素子の製品ごとの抵抗のバラツキを抑制することができる。

また、サーミスタ素子の一実施形態では、前記第１側面から前記第２側面に向かって延在する方向のサーミスタ素子の幅Ｗ０と、前記底面から前記天面に向かって延在する方向のサーミスタ素子の厚みＴ０とは、Ｔ０≦Ｗ０／２を満たす。

前記実施形態によれば、Ｔ０≦Ｗ０／２を満たすので、サーミスタ素子を低背化とできる。

また、サーミスタ素子の一実施形態では、前記第１内部電極と前記第２内部電極は、前記厚み方向からみて、重ならないで離れている。

前記実施形態によれば、第１内部電極と第２内部電極は、厚み方向からみて、重ならないで離れているので、異電位電極間の素体内の距離を一層確保でき、異電位電極間の抵抗成分を一層抑制できる。

本発明のサーミスタ素子によれば、ワイヤボンディングにより実装基板に良好に実装することができ接続信頼性を向上できる。

本発明のサーミスタ素子の一実施形態を示す斜視図である。 サーミスタ素子のＬＴ断面図である。 サーミスタ素子を実装基板に実装した状態を示す説明図である。 ２ｔ／Ｔ１の値とサーミスタ素子の抵抗値との関係を示すグラフである。 Ｅ／Ｌ０の値とサーミスタ素子の抵抗変化率との関係を示すグラフである。

以下、本発明を図示の実施の形態により詳細に説明する。

図１は、本発明の一実施形態のサーミスタ素子１を示す斜視図である。図２は、サーミスタ素子１の断面図である。図１と図２に示すように、サーミスタ素子１は、素体１０と、素体１０内に設けられた第１、第２、第３内部電極２１，２２，２３と、素体１０の表面の一部を覆うと共に第１、第２内部電極２１，２２に電気的に接続される第１、第２外部電極４１，４２とを有する。

素体１０は、積層された複数のセラミックス層１０ａから構成される。セラミックス層１０ａは、例えば、負の抵抗温度特性を有するセラミックスからなる。セラミックスは、例えば、酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、アルミナ、酸化鉄、酸化チタン、酸化ジルコニウム、酸化銅、酸化亜鉛などを含む。つまり、サーミスタ素子１は、ＮＴＣ（Negative Temperature Coefficient）サーミスタであり、温度の上昇に伴って抵抗値が減少する。

素体１０は、略直方体状に形成されている。素体１０の表面は、第１端面１５と、第１端面１５の反対側に位置する第２端面１６と、第１端面１５と第２端面１６に交差する周面１７とから構成される。第１端面１５と第２端面１６とは、平行である。周面１７は、天面１１と底面１２と第１側面１３と第２側面１４とから構成される。天面１１と底面１２とは、セラミックス層１０ａの積層方向に位置し、互いに反対側に位置する。第１側面１３と第２側面１４とは、互いに反対側に位置する。天面１１と底面１２とは、平行である。第１側面１３と第２側面１４とは、平行である。第１端面１５と天面１１と第１側面１３とは、互いに直交する。底面１２とは、サーミスタ素子１を実装基板に実装する側の面である。

ここで、第１端面１５から第２端面１６に向かって延在するサーミスタ素子１の長さ方向を、Ｌ方向とし、第１側面１３から第２側面１４に向かって延在するサーミスタ素子１の幅方向をＷ方向とし、底面１２から天面１１に向かって延在するサーミスタ素子１の厚み方向をＴ方向とする。Ｔ方向は、セラミックス層１０ａの積層方向に一致する。Ｌ方向とＷ方向とＴ方向とは、互いに直交する。具体的に述べると、Ｌ方向は、第１端面１５に直交する方向であり、Ｗ方向は、第１側面１３に直交する方向であり、Ｔ方向は、天面１１に直交する方向である。

第１、第２、第３内部電極２１，２２，２３は、セラミックス層１０ａと交互に積層される。第１、第２、第３内部電極２１，２２，２３は、例えば、Ａｇ、Ｐｄ、ＡｇＰｄのうちの少なくとも一つの元素を含んでいる。

第１内部電極２１は、２つあり、２つの第１内部電極２１は、Ｔ方向に平行に配列されている。第１内部電極２１の端部２１ａは、素体１０の第１端面１５から露出している。第２内部電極２２は、２つあり、２つの第２内部電極２２は、Ｔ方向に平行に配列されている。第２内部電極２２の端部２２ａは、素体１０の第２端面１６から露出している。第１内部電極２１と第２内部電極２２は、Ｌ方向に離隔して配置されている。つまり、第１内部電極２１と第２内部電極２２は、Ｔ方向からみて、重ならないで離れている。

第３内部電極２３は、２つの第１内部電極２１の間と２つの第２内部電極２２の間に位置する。つまり、第３内部電極２３と第１内部電極２１は、Ｔ方向に重なり、第３内部電極２３と第２内部電極２２は、Ｔ方向に重なっている。

第１外部電極４１は、第１端面１５の全面と周面１７の第１端面１５側とを覆う。つまり、第１外部電極４１は、第１端面１５と天面１１の一部と底面１２の一部と第１側面１３の一部と第２側面１４の一部とを覆う。第１外部電極４１は、いわゆる、５面電極である。第１外部電極４１は、第１内部電極２１の端部２１ａに接触して電気的に接続される。

第２外部電極４２は、第２端面１６の全面と周面１７の第２端面１６側とを覆う。つまり、第２外部電極４２は、第２端面１６と天面１１の一部と底面１２の一部と第１側面１３の一部と第２側面１４の一部とを覆う。第２外部電極４２は、いわゆる、５面電極である。第２外部電極４２は、第２内部電極２２の端部２２ａに接触して電気的に接続される。

第１外部電極４１は、素体１０を覆う最内層の下地層４１ａと、下地層４１ａに積層される中間層４１ｂと、中間層４１ｂに積層される最外層の金属めっき層４１ｃとを有する。

下地層４１ａは、例えば、銀などの金属材料からなる。下地層４１ａは、例えば、ペースト状の金属材料を素体１０に印刷し焼結して形成される。

中間層４１ｂは、例えば、ニッケル、銅、クロム、パラジウムなどを含む単層からなるが、例えば、ニッケルを含む層とパラジウムを含む層の２層からなってもよい。中間層４１ｂは、ニッケルの単層が好ましく、さらに好ましくは、ニッケルとパラジウムの２層でからなるとよい。このように、中間層４１ｂにパラジウムが含まれることで、金属めっき層４１ｃへのニッケルの熱拡散を低減できる。この結果、金属めっき層４１ｃの表面にニッケルが拡散することを低減して、金属めっき層４１ｃへのワイヤボンディングの悪影響を低減できる。なお、これらの中間層は、電解めっきにて形成されることが好ましい。

金属めっき層４１ｃは、例えば、金、銀または銅などの金属材料からなる。金属めっき層４１ｃは、例えば、中間層４１ｂ上に金属材料を電解めっきして形成される。同様に、第２外部電極４２は、下地層４２ａと中間層４２ｂと金属めっき層４２ｃとを有する。

素体１０は、第１外部電極４１および第２外部電極４２から露出する領域（以下、露出領域Ｚ１という。）と、第１外部電極４１および第２外部電極４２に覆われている領域（以下、被覆領域Ｚ２という。）とを含む。素体１０は、露出領域Ｚ１に、溝１８を有する。つまり、溝１８は、素体１０の天面１１、底面１２、第１側面１３および第２側面１４のそれぞれに、設けられる。

第１端面１５、第２端面１６、天面１１および底面１２に交差する断面（ＬＴ断面）において、天面１１および底面１２に設けられた溝１８の断面形状は、台形である。溝１８の断面形状は、溝１８の底ほど幅が狭くなるような台形である。したがって、溝１８の断面形状は、台形であるので、溝１８をエッチングにより形成し易くなる。なお、台形の角は、丸みを帯びていてもよい。溝１８の底は、平坦であるが、凹凸を有していてもよい。溝１８は、第１外部電極４１および第２外部電極４２の端部に重なっていてもよい。

同様に、第１端面１５、第２端面１６、第１側面１３および第２側面１４に交差する断面（ＬＷ断面）において、第１側面１３および第２側面１４に設けられた溝１８の断面形状は、台形である。

Ｌ方向において、サーミスタ素子１の長さＬ０と第１外部電極４１および第２外部電極４２のそれぞれの長さＥとは、０．３８≦Ｅ／Ｌ０≦７／１５を満たす。サーミスタ素子１の長さＬ０は、サーミスタ素子１の最大の長さをいう。第１外部電極４１および第２外部電極４２のそれぞれの長さＥは、第１外部電極４１および第２外部電極４２のそれぞれの最大長さをいう。第１外部電極４１および第２外部電極４２のそれぞれの長さＥは、同じであるが、異なっていてもよい。

Ｔ方向において、溝１８の深さｔと素体１０の厚みＴ１とは、０．０５＜２ｔ／Ｔ１を満たす。溝１８の深さｔは、溝１８の最大の深さをいう。素体１０の厚みＴ１は、素体１０の最大の厚みをいい、具体的には、素体１０の被覆領域Ｚ２の最大の厚みをいう。天面１１の溝１８および底面１２の溝１８のそれぞれの厚みＴ１は、同じであるが、異なっていてもよい。

前記サーミスタ素子１によれば、第１、第２外部電極４１，４２は、最外層の金属めっき層４１ｃ，４２ｃを含むので、図３に示すように、サーミスタ素子１を実装基板１００に実装する際、サーミスタ素子１の第１、第２外部電極４１，４２の金属めっき層４１ｃ，４２ｃにワイヤ１０１をボンディングすることができ、第１、第２外部電極４１，４２とワイヤ１０１の接続信頼性を向上できる。

また、素体１０は、第１、第２外部電極４１，４２から露出する領域（露出領域Ｚ１）に、溝１８を有するので、サーミスタ素子１の底面１２側を実装基板１００に実装する際、サーミスタ素子１の溝１８にダイボンド材１０２を埋め込んで、サーミスタ素子１をダイボンド材１０２により実装基板１００に接着することができる。このように、溝１８にダイボンド材１０２を塗布できるため、ダイボンド材１０２の塗布量を確保できて、第１、第２外部電極４１，４２に塗布されるダイボンド材１０２を低減できる。この結果、第１、第２外部電極４１，４２を直接に実装基板１００に接触させることができて、サーミスタ素子１の実装姿勢を安定化できる。また、溝１８にダイボンド材１０２を埋め込むので、サーミスタ素子１とダイボンド材１０２の接着力を強くできて、サーミスタ素子１の実装基板１００への実装不良を低減できる。したがって、サーミスタ素子１をワイヤボンディングにより実装基板１００に良好に実装することができる。

また、素体１０は実装基板１００にダイボンド材１０２を介して接着されるので、実装基板１００の熱がダイボンド材１０２を介して素体１０に伝わり易くなって、サーミスタ素子１への熱伝導性が良好となる。また、溝１８の深さを調整することで、素体１０の抵抗値を調整できる。

これに対して、素体に溝を設けない場合、ダイボンド材の塗布量を確保するため、素体の底面に加えて、外部電極にもダイボンド材を塗布する必要がある。このように、ダイボンド材が外部電極にも塗布されると、外部電極がダイボンド材を介して実装基板に載置され、ダイボンド材の状態によって、サーミスタ素子が実装基板に対して傾いた状態で実装されるおそれがある。また、外部電極がダイボンド材を介して実装基板に接着されると、実装基板の熱が素体に伝わり難くなって、サーミスタ素子の熱伝導性が悪化する。

前記サーミスタ素子１によれば、０．３８≦Ｅ／Ｌ０≦７／１５を満たすので、ワイヤボンディングを施す領域を確保しつつ、第１外部電極４１と第２外部電極４２の接触を防止できる。Ｅ／Ｌ０が小さすぎると、ワイヤボンディングを施す領域を確保することができない。Ｅ／Ｌ０が大きすぎると、第１外部電極４１と第２外部電極４２が接触するおそれがある。

また、０．０５＜２ｔ／Ｔ１を満たすので、第１外部電極４１と第２内部電極２２の間（以下、異電位電極間という。）の素体１０内の距離と、第２外部電極４２と第１内部電極２１の間（以下、異電位電極間という。）の素体１０内の距離と、を確保でき、異電位電極間の抵抗成分を抑制できる。つまり、製品全体の抵抗に対する異電位電極間の抵抗の寄与率を小さくできる。したがって、製品ごとに外部電極４１，４２の長さ方向の寸法にバラツキが生じても、製品ごとの抵抗のバラツキを抑制することができる。

したがって、サーミスタ素子１をワイヤボンディングにより実装基板に良好に実装することができると共に、サーミスタ素子１の製品ごとの抵抗のバラツキを抑制することができる。

これに対して、２ｔ／Ｔ１が小さすぎる、つまり、溝の深さが浅すぎると、異電位電極間の素体内の距離が短くなり、製品全体の抵抗に対する異電位電極間の抵抗の寄与率が大きくなる。このため、製品ごとに外部電極の長さ方向の寸法にバラツキが生じると、製品ごとに抵抗のバラツキが大きくなる。

図４Ａは、２ｔ／Ｔ１の値とサーミスタ素子の抵抗値との関係を示すグラフである。つまり、図４Ａは、Ｅ／Ｌ０の値を変化させた状態で、２ｔ／Ｔ１とサーミスタ素子の抵抗値との関係を示す。図４Ａに示すように、２ｔ／Ｔ１の値が０．０５よりも小さいと、外部電極の寸法の違い（Ｅ／Ｌ０の大小）により、抵抗値のバラツキが生じている。特に、２ｔ／Ｔ１の値が０．０２よりも小さいと、外部電極の寸法の違いにより、抵抗値のバラツキが非常に大きい。

図４Ｂは、Ｅ／Ｌ０の値とサーミスタ素子の抵抗変化率との関係を示すグラフである。つまり、図４Ｂは、２ｔ／Ｔ１の値を変化させた状態で、Ｅ／Ｌ０とサーミスタ素子の抵抗変化率との関係を示す。つまり、ある特定範囲（図４Ｂ中に示す２ｔ／Ｔ１＝０．００〜０．０２，０．０２〜０．０５，０．０５〜０．１０，０．１０〜０．１５，０．１５〜０．２０）において、２ｔ／Ｔ１が０．０１変化した場合の抵抗変化率（平均値）を示す。図４Ｂに示すように、２ｔ／Ｔ１の値が０．０５よりも小さいと、外部電極の寸法の違い（Ｅ／Ｌ０の大小）により、抵抗変化率のバラツキが生じている。特に、２ｔ／Ｔ１の値が０．０２よりも小さいと、外部電極の寸法の違いにより、抵抗変化率のバラツキが非常に大きい。

図１と図２に示すように、サーミスタ素子１の幅Ｗ０とサーミスタ素子１の厚みＴ０とは、Ｔ０≦Ｗ０／２を満たす。サーミスタ素子１の幅Ｗ０は、サーミスタ素子１の最大の幅をいう。サーミスタ素子１の厚みＴ０は、サーミスタ素子１の最大の厚みをいう。したがって、Ｔ０≦Ｗ０／２を満たすので、サーミスタ素子１を低背化とできる。また、低背化とすることで異電位電極が接近するが、異電位電極間の素体内の距離を確保しているため、異電位電極間の抵抗成分を抑制できる。

また、第１内部電極２１と第２内部電極２２は、Ｔ方向からみて、重ならないで離れているので、異電位電極間の素体１０内の距離を一層確保でき、異電位電極間の抵抗成分を一層抑制できる。

なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。

前記実施形態では、サーミスタ素子は、ＮＴＣサーミスタとしたが、ＰＴＣ（Positive Temperature Coefficient）サーミスタとしてもよい。

前記実施形態では、第１外部電極は、第１端面と天面の一部と底面の一部と第１側面の一部と第２側面の一部とを覆う５面電極であるが、第１外部電極は、少なくとも、第１端面と天面の一部と底面の一部とを覆っていればよい。第２外部電極も、第１外部電極と同様であってもよい。

前記実施形態では、第１外部電極および第２外部電極は、下地層、中間層および金属めっき層から構成されるが、少なくとも最外層の金属めっき層を含んでいればよい。溝は、素体の第１側面、第２側面、天面および底面のそれぞれに、設けられているが、少なくとも天面および底面のそれぞれに、設けられていればよい。

前記実施形態では、第１、第２、第３内部電極を設けているが、第３内部電極を設けなくてもよい。また、第３内部電極を設けないで、第１内部電極と第２内部電極をＴ方向に重なるように配置してもよい。

１ サーミスタ素子
１０ 素体
１０ａ セラミックス層
１１ 天面
１２ 底面
１３ 第１側面
１４ 第２側面
１５ 第１端面
１６ 第２端面
１７ 周面
１８ 溝
２１ 第１内部電極
２２ 第２内部電極
２３ 第３内部電極
４１ 第１外部電極
４１ａ 下地層
４１ｂ 中間層
４１ｃ 金属めっき層
４２ 第２外部電極
４２ａ 下地層
４２ｂ 中間層
４２ｃ 金属めっき層
１００ 実装基板
１０１ ワイヤ
１０２ ダイボンド材
Ｔ１ 素体の厚み
ｔ 溝の深さ
Ｅ 外部電極の長さ
Ｌ０ サーミスタ素子の長さ
Ｔ０ サーミスタ素子の厚み
Ｗ０ サーミスタ素子の幅
Ｚ１ 素体の露出領域
Ｚ２ 素体の被覆領域

Claims (3)

1. 第１端面と、前記第１端面の反対側に位置する第２端面と、前記第１端面と前記第２端面に交差する天面と、前記天面の反対側に位置する底面とを含む素体と、
   前記第１端面と前記天面の一部と前記底面の一部とを覆う第１外部電極と、
   前記第２端面と前記天面の一部と前記底面の一部とを覆う第２外部電極と、
   前記素体内に設けられ、前記第１外部電極に接続される第１内部電極と、
   前記素体内に設けられ、前記第２外部電極に接続される第２内部電極と
   を備え、
   前記第１外部電極および前記第２外部電極は、最外層の金属めっき層を含み、
   前記素体は、前記第１外部電極および前記第２外部電極から露出する領域に溝を有し、
   前記第１端面から前記第２端面に向かって延在する長さ方向において、サーミスタ素子の長さＬ０と前記第１外部電極および前記第２外部電極のそれぞれの長さＥとは、０．３８≦Ｅ／Ｌ０≦７／１５を満たし、
   前記底面から前記天面に向かって延在する厚み方向において、前記溝の深さｔと前記素体の厚みＴ１とは、０．０５＜２ｔ／Ｔ１を満たす、サーミスタ素子。
2. 前記第１側面から前記第２側面に向かって延在する方向のサーミスタ素子の幅Ｗ０と、前記底面から前記天面に向かって延在する方向のサーミスタ素子の厚みＴ０とは、Ｔ０≦Ｗ０／２を満たす、請求項１に記載のサーミスタ素子。
3. 前記第１内部電極と前記第２内部電極は、前記厚み方向からみて、重ならないで離れている、請求項１または２に記載のサーミスタ素子。

Images