JP6939895B2 - サーミスタ素子およびその製造方法 - Google Patents

Description

本発明は、サーミスタ素子およびその製造方法に関し、さらに詳しくはワイヤボンディングに適したサーミスタ素子およびその製造方法に関する。

近年、電子機器の小型化に対する要求の高まりに伴い、サーミスタ素子等の電子部品の小型化および低背化が進んでいる。図７は、チップ型のサーミスタ素子１００の構造の一例を示す模式断面図である。サーミスタ素体１０１の上面１０１ａに上面電極層１０２ａを、下面１０１ｂに下面電極層１０２ｂを備え、これら各電極１０２ａ、１０２ｂの表面にはワイヤボンディング領域１０３ｂとはんだパターン１０３が形成されている（例えば、特許文献１）。実装時には、はんだパターン１０３を溶融させることで下面電極層１０２ｂをサブマウントを介して電子機器に電気的に接続し、ワイヤボンディング領域１０３ｂにワイヤをボンディングしている。

特開２００５−５３７３号公報

しかしながら、従来のワイヤボンディング仕様のチップ型のサーミスタ素子では、小型化および低背化に十分対応できないという問題がある。また、ワイヤボンディングの一層の信頼性向上も必要とされている。

そこで、本発明は、上記の課題を解決し、小型化および低背化に対応可能で、ワイヤボンディングの信頼性を向上させることの可能な、サーミスタ素子およびその製造方法を提供することを目的とした。

上記課題を解決するため、本発明の一態様に係るサーミスタ素子は、セラミックスから構成され、対向する第１端面および第２端面と、前記第１端面と前記第２端面との間に配置される周面とを有する素体と、前記第１端面と前記周面の前記第１端面側とを覆う第１外部電極と、前記第２端面と前記周面の前記第２端面側とを覆う第２外部電極と、を備えるサーミスタ素子であって、前記第１外部電極と前記第２外部電極は、最下層の下地層と最上層の金属めっき層を含む複数の電極層から構成され、前記第１外部電極の下地層は、前記第２外部電極の側に、薄肉で隣接する２つの第２外部電極側角部を有し、前記第２外部電極の下地層は、前記第１外部電極の側に、薄肉で隣接する２つの第１外部電極側角部を有する、ことを特徴とするものである。

上記の態様によれば、下地層の薄肉部が金属めっき層の内部応力を吸収することで、外部電極の剥がれやクラックの生成を抑制することが可能となる。

また、別の態様においては、前記第１外部電極の下地層は、前記２つの第２外部電極側角部につながる薄肉の第１縁部を有し、前記第２外部電極の下地層は、前記２つの第１外部電極側角部につながる薄肉の第２縁部を有する。

上記の態様によれば、下地層が薄肉の第１縁部および第２縁部を有しているので、外部電極の剥がれやクラックの生成をさらに抑制することが可能となる。

また、別の態様においては、前記下地層は硬化した導電ペーストからなる。

上記の態様によれば、硬化した導電ペーストからなる下地層の剥がれやクラックの生成を抑制することが可能となる。

また、別の態様において、前記第１外部電極は、平面視で、中央部が前記第１端面側に向かって凹む弓形凹部を有し、前記第２外部電極は、平面視で、中央部が前記第２端面側に向かって凹む弓形凹部を有する。

上記の態様によれば、第１外部電極と第２外部電極の短絡を抑制することができる。

また、別の態様において、前記第１外部電極と前記第２外部電極は、それぞれ、平面視で、前記第１端面から前記第２端面に向かって延在する長さ方向に交差する一対の端辺と、前記長さ方向に沿った一対の側辺とを有し、前記第１外部電極と前記第２外部電極の中央部における前記一対の端辺間の長さをそれぞれＬ１とＬ２とし、前記第１外部電極と前記第２外部電極の側辺の長さをそれぞれＥ１とＥ２とした時、Ｌ１＜Ｅ１、かつＬ２＜Ｅ２である。

上記の態様によれば、サーミスタ素子を小型化および低背化した場合であっても、第１外部電極と第２外部電極とが互いに接触するのを防止することができる。また、第１外部電極と第２外部電極の中央部を平坦にすることができるので、ワイヤとの密着性を向上させてワイヤボンディングの信頼性を向上させることができる。

また、別の態様においては、前記Ｌ１および前記Ｌ２が９５μｍ以上２８５μｍ以下であり、前記Ｅ１および前記Ｅ２が１００μｍ以上２９０μｍ以下である。

上記の態様によれば、ＪＩＳ規格０６０３サイズおよびそれ以下のサイズのサーミスタ素子に用いることができる。

また、別の態様においては、前記Ｌ１と前記Ｅ１および前記Ｌ２と前記Ｅ２が、それぞれ、０．７７０≦（Ｌ１／Ｅ１）≦０．９７５、０．７７０≦（Ｌ２／Ｅ２）≦０．９７５、の関係を満たす。

上記の態様によれば、第１外部電極と第２外部電極の中央部の平坦性を確保しながら、第１外部電極と第２外部電極とが互いに接触するのを防止することが可能となる。

また、別の態様において、前記第１外部電極の前記第１端面側の隣接する角部がＲ形状を有し、前記第２外部電極の前記第２端面側の隣接する角部がＲ形状を有する。

上記の態様によれば、角部の割れや欠けを防止することができるので、ワイヤボンディングの信頼性をさらに向上させることが可能となる。

また、上記一態様に係るサーミスタ素子は、
素体を作製する素体作製工程と、
第１外部電極と第２外部電極を作製する外部電極作製工程とを含み、
前記外部電極作製工程は、さらに下地層を形成する下地層形成工程を含み、前記下地層形成工程は、
前記第１外部電極の前記下地層の前記第２外部電極側に、薄肉で隣接する２つの第２外部電極側角部を形成すること、および前記第２外部電極の前記下地層の前記第１外部電極側に、薄肉で隣接する２つの第１外部電極側角部を形成することを含む、製造方法により製造することができる。

上記の製造方法によれば、外部電極の剥がれやクラックの生成を抑制できるサーミスタ素子を製造することが可能となる。

また、別の態様に係る製造方法では、前記第１外部電極の下地層に前記２つの第２外部電極側角部につながる薄肉の第１縁部を設けるとともに、前記第２外部電極の下地層に前記２つの第１外部電極側角部につながる薄肉の第２縁部を設ける。

上記の態様によれば、外部電極の剥がれやクラックの生成をさらに抑制できる。

また、別の態様に係る製造方法では、前記下地層形成工程において、前記第１外部電極と前記第２外部電極の前記下地層の中央部における一対の端辺間の長さが、前記下地層の側辺の長さより小さくなるように、浸漬法を用いて前記素体に電極ペーストを塗布し、焼き付けて前記下地層を形成する、ことを含む。

上記の態様によれば、第１外部電極と第２外部電極とが互いに接触するのを防止できるとともに、第１外部電極と第２外部電極の中央部が平坦であるサーミスタ素子を提供することができる。

本発明は、小型化および低背化に対応可能で、ワイヤボンディングの信頼性を向上させることの可能な、サーミスタ素子を提供できる。

本発明の一態様に係るサーミスタ素子の構造を示す模式斜視図である。 図１のサーミスタ素子の模式断面図である。 図１のサーミスタ素子の模式平面図である。 図３のＡ−Ａ‘線に沿った模式部分断面図である。 本発明の別の態様に係るサーミスタ素子の模式平面図である。 本発明のさらに別の態様に係るサーミスタ素子の模式平面図である。 従来のサーミスタ素子の構造の一例を示す模式縦断面図である。

以下、本発明を実施の形態により詳細に説明する。なお、以下の実施の形態の説明および図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

本発明の一態様に係るサーミスタ素子は、セラミックスから構成され、対向する第１端面および第２端面と、前記第１端面と前記第２端面との間に配置される周面とを有する素体と、前記第１端面と前記周面の前記第１端面側とを覆う第１外部電極と、前記第２端面と前記周面の前記第２端面側とを覆う第２外部電極と、を備えるサーミスタ素子であって、前記第１外部電極と前記第２外部電極は、最下層の下地層と最上層の金属めっき層を含む複数の電極層から構成され、前記第１外部電極の下地層は、前記第２外部電極の側に、薄肉で隣接する２つの第２外部電極側角部を有し、前記第２外部電極の下地層は、前記第１外部電極の側に、薄肉で隣接する２つの第１外部電極側角部を有する、ことを特徴とする。

図１は、本態様に係るサーミスタ素子１の構造の一例を示す模式斜視図である。図２は、サーミスタ素子１の模式断面図である。また、図３は、金属めっき層を除いたサーミスタ素子１の模式平面図である。また、図４は、図３のＡ−Ａ’ 線に沿った模式部分縦断面図である。

サーミスタ素子１は、素体１０と、素体１０内に設けられた内部電極２１，２２と、素体１０の表面の一部を覆うと共に内部電極２１，２２に電気的に接続される第１、第２外部電極４１，４２とを有する。

素体１０は、積層された複数のセラミックス層１０ａから構成される。セラミックス層１０ａは、例えば、負の抵抗温度特性を有するセラミックスからなる。セラミックスは、例えば、酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、アルミナ、酸化鉄、酸化チタン、酸化ジルコニウム、酸化銅、酸化亜鉛などを含む。つまり、サーミスタ素子１は、ＮＴＣ（Negative Temperature Coefficient）サーミスタであり、温度の上昇に伴って抵抗値が減少する。

素体１０は、略直方体状に形成されている。素体１０の表面は、互いに反対側に位置する第１端面１５および第２端面１６と、第１端面１５と第２端面１６との間に配置される周面１７とを有する。第１端面１５と第２端面１６とは、略平行である。周面１７は、第１側面１１と第２側面１２と第３側面１３と第４側面１４とを有する。第１側面１１と第２側面１２とは、セラミックス層１０ａの積層方向に位置し、互いに反対側に位置する。第３側面１３と第４側面１４とは、互いに反対側に位置する。第１側面１１と第２側面１２とは、略平行である。第３側面１３と第４側面１４とは、略平行である。第１端面１５と第１側面１１と第３側面１３とは、互いに直交する。なお、素体１０は、角部や稜線が面取りされた形状でもよい。

ここで、第１端面１５から第２端面１６に向かって延在するサーミスタ素子１の長さ方向を、Ｌ方向とし、第３側面１３から第４側面１４に向かって延在するサーミスタ素子１の幅方向をＷ方向とし、第２側面１２から第１側面１１に向かって延在するサーミスタ素子１の厚み方向をＴ方向とする。Ｌ方向とＷ方向とＴ方向とは、互いに直交する。具体的に述べると、Ｌ方向は、第１端面１５に直交する方向であり、Ｗ方向は、第３側面１３に直交する方向であり、Ｔ方向は、第１側面１１に直交する方向である。

内部電極２１，２２は、セラミックス層１０ａと交互に積層される。内部電極２１，２２は、例えば、Ａｇ、Ｐｄ、ＡｇＰｄうちの少なくとも一つの元素または化合物を含んでいる。

隣り合う２つの内部電極２１，２２は、セラミックス層１０ａを挟んで、略平行に配列されている。隣り合う２つの内部電極２１，２２において、第１内部電極２１の端部２１ａは、素体１０の第１端面１５から露出し、第２内部電極２２の端部２２ａは、素体１０の第２端面１６から露出している。

第１外部電極４１は、第１端面１５と周面１７の第１端面１５側とを覆う。第１外部電極４１は、第１内部電極２１の端部２１ａに接触して電気的に接続される。第１外部電極４１は、周面１７の周方向に対向するように設けられる。例えば、図１に示すように、第１外部電極４１を、周面１７の周方向の全周に対向するように設ける。すなわち、第１外部電極４１は、第１側面１１、第２側面１２、第３側面１３、および第４側面１４に順に対向する、第１面部１４１、第２面部１４２、第３面部１４３、および第４面部１４４を有する。第１面部１４１から第４面部１４４は、周面１７に沿って延在する部分である。つまり、第１面部１４１から第４面部１４４は、第１外部電極４１のＬ方向の一方の端面から他方の端面に延在する。また、第１外部電極４１を周面１７の一部の面部に設けてもよい。例えば、第１端面１５を覆うとともに、第１面部１４１と第２面部１４２とを有するように、すなわち、断面コの字状に設けてもよい。あるいは、第１端面１５を覆うとともに、第１面部１４１のみを有するように、すなわち、断面Ｌ字状に設けてもよい。

また、第２外部電極４２は、第２端面１６と周面１７の第２端面１６側とを覆う。第２外部電極４２は、第２内部電極２２の端部２２ａに接触して電気的に接続される。第２外部電極４２は、周面１７の周方向の全周に対向するように設けられる。例えば、図１に示すように、第２外部電極４２を、周面１７の周方向の全周に対向するように設ける。すなわち、第２外部電極４２は、第１側面１１、第２側面１２、第３側面１３、および第４側面１４に順に対向する第１面部１４１、第２面部１４２、第３面部１４３、および第４面部１４４を有する。第１面部１４１から第４面部１４４は、周面１７に沿って延在する部分である。つまり、第１面部１４１から第４面部１４４は、第２外部電極４２のＬ方向の一方の端面から他方の端面に延在する。また、第２外部電極を周面１７の一部の面部に設けてもよい。例えば、第２端面１６を覆うとともに、第１面部１４１と第２面部１４２とを有するように、すなわち、断面コの字状に設けてもよい。あるいは、第２端面１６を覆うとともに、第１面部１４１のみを有するように、すなわち、断面Ｌ字状に設けてもよい。

また、図１に示すように、第１外部電極４１の第１面部１４１は、第２外部電極側に、薄肉で隣接する２つの第２外部電極側角部１４１ｄ，１４１ｅを有している。同様に、第２外部電極４２の第１面部１４１は、第１外部電極側に、薄肉で隣接する２つの第１外部電極側角部１４１ｆ，１４１ｇを有している。第２外部電極側角部と第１外部電極側角部は、それらの角部以外の外部電極の領域よりも厚さが薄い。ここで、角部とは、第１端面１５から第２端面１６に向かって延在するサーミスタ素子１の長さ方向に交差する、第１外部電極と第２外部電極の一対の端辺と、前記長さ方向に沿った一対の側辺の内、交差する端辺と側辺の交点である角の周辺領域を含む。また、角の周辺領域が面取り加工されている場合には、その面取り加工された領域を含んでいる。

図３は、外部電極から金属めっき層を除いたサーミスタ素子１の模式平面図である。第１外部電極４１の下地層４１ａと第２外部電極４２の下地層４２ａの第１面部２４１は、それぞれ、平面視で、第１端面１５から第２端面１６に向かって延在する長さ方向（Ｌ方向）に交差する一対の端辺２４１ｂ，２４１ｃと、前記長さ方向に沿った一対の側辺２４１ａ，２４１ａとを有する。下地層４１ａの中央部における一対の端辺２４１ｂ，２４１ｃ間の長さは、下地層４１ａの側辺２４１ａの長さよりも小さい。同様に、下地層４２ａの中央部における一対の端辺２４１ｂ，２４１ｃ間の長さは、下地層４２ａの側辺２４１ａの長さよりも小さい。例えば、図３に示すように、下地層４１ａは、平面視で、第１面部２４１の中央部が前記第１端面側に向かって凹む弓形凹部を有し、下地層４２ａは、平面視で、第１面部２４１の中央部が前記第２端面側に向かって凹む弓形凹部を有していてもよい。ここで、第１面部２４１の中央部とは、第１端面１５から第２端面１６に向かって延在する長さ方向において、対向する一対の端辺のそれぞれの中間点を含む領域を意味する。

また、第１外部電極４１の下地層４１ａは、第２外部電極４２側に、薄肉で隣接する２つの第２外部電極側角部２４１ｄ，２４１ｅを有する。同様に、第２外部電極４２の下地層４２ａは、第１外部電極４１側に、薄肉で隣接する２つの第１外部電極側角部２４１ｆ，２４１ｇを有する。ここで、第２外部電極側角部２４１ｄ，２４１ｅと第１外部電極側角部２４１ｆ，２４１ｇは、下地層４１ａと下地層４２ａの一対の端辺と一対の側辺の内、交差する端辺と側辺の交点である角の周辺領域を含んでいる。なお、第１面部２４１と対向する第２面部（不図示）においても、下地層４１ａは、第２外部電極４２側に、薄肉で隣接する２つの第２外部電極側角部（不図示）を有し、下地層４２ａは、第１外部電極４１側にも、薄肉で隣接する２つの第１外部電極側角部（不図示）を有する。

図４は、図３のＡ−Ａ‘線に沿った模式部分断面図である。下地層４２ａは、薄肉の角部２４１ｆを有し、下地層４２ａの上には、金属めっき層４２ｂが形成されている。これにより、第２外部電極全体としても、薄肉の角部１４１ｆを有する。

第１外部電極４１および第２外部電極４２は、最外層が金属めっき層である複数の電極層から構成される。図２では、第１外部電極４１および第２外部電極４２を、下から下地層４１ａ,４２ａと金属めっき層４１ｂ,４２ｂとで構成した例を示している。必要に応じて、下地層と金属めっき層との間に中間層を設けることもできる。下地層、中間層、および金属めっき層は、単層でも複数層でもよい。下地層は、素体１０を覆う層であり、例えばＮｉを用いることができる。また、中間層は、下地層の構成金属の熱拡散を抑制する層であり、下地層にＮｉを用いた場合、例えばＰｄを用いることができる。金属めっき層には、金、銀、銅等を用いることができる。下地層と中間層は、スパッタリング法、印刷法、および浸漬法等を用いて形成することができる。また、金属めっき層は電解めっき法を用いて形成することができる。

下地層の上にめっき層を形成する場合、めっき層の内部応力により、めっき層の端部が剥がれたり、端部にクラックが発生するという問題がある。特に、サーミスタ素子の小型化や低背化の観点から、下地層を薄くしようとすると、角部に剥がれやクラックが発生し易くなる。本態様に係るサーミスタ素子によれば、下地層の薄肉の角部が金属めっき層の内部応力を吸収することで、外部電極の剥がれやクラックの生成を抑制することが可能となる。これにより、ワイヤボンディングの信頼性を向上させることが可能となる。

サーミスタ素子のサイズは特に限定されないが、ＪＩＳ規格０６０３サイズのサーミスタ素子、あるいはそれよりも小さいサイズのサーミスタ素子に用いることができる。ここで、ＪＩＳ規格０６０３サイズとは、（０．６±０．０３）ｍｍ（Ｌ方向）×（０．３±０．０３）ｍｍ（Ｗ方向）である。

ここで、下地層の薄肉の角部の厚さは、その薄肉の角部以外の部分の厚さよりも小さければよいが、例えば、下地層の薄肉の角部以外の部分の平均厚さが４μｍ以上１４μｍ以下の場合、薄肉の角部の平均厚さは１μｍ以上１０μｍ以下、好ましくは２μｍ以上７μｍ以下である。

また、サーミスタ素子は、図１に示すように、第１端面１５から第２端面１６に向かって延在する長さ方向（Ｌ方向）において、第１外部電極４１は、平面視で、第１面部１４１の中央部が前記第１端面側に向かって凹む弓形凹部を有し、第２外部電極４２は、平面視で、第１面部１４１の中央部が前記第２端面側に向かって凹む弓形凹部を有することが好ましい。サーミスタ素子を小型化すると、第１外部電極と第２外部電極との間の距離が小さくなり、第１外部電極と第２外部電極とが短絡する可能性がある。しかし、第１面部１４１の中央部に弓形凹部を設けることで短絡を防止することができる。ここで、第１面部１４１の中央部とは、第１端面１５から第２端面１６に向かって延在する長さ方向において、対向する一対の端辺のそれぞれの中間点を含む領域を意味する。

また、図５に示すように、第１外部電極４１と第２外部電極４２は、それぞれ、平面視で、第１端面１５から第２端面１６に向かって延在する長さ方向（Ｌ方向）に交差する一対の端辺１４１ｂ，１４１ｃと、前記長さ方向に沿った一対の側辺１４１ａ，１４１ａとを有する。第１外部電極４１と第２外部電極４２の中央部における一対の端辺間の長さをそれぞれＬ１とＬ２とし、第１外部電極４１と第２外部電極４２の側辺１４１ａの長さをそれぞれＥ１とＥ２とした時、Ｌ１＜Ｅ１、かつＬ２＜Ｅ２の関係を満たすことが好ましい。ここで、第１外部電極４１または第２外部電極４２の中央部とは、第１端面１５から第２端面１６に向かって延在する長さ方向において、対向する一対の端辺のそれぞれの中間点を含む領域を意味する。

ここで、第１外部電極４１の中央部における両端辺１４１ｂ、１４１ｃの間の長さ（以下、第１外部電極４１の中央部の長さともいう）とは、第１外部電極４１を周面１７の周方向の全周に対向するように設けた場合、および第１端面１５を覆うとともに、第１面部１４１と第２面部１４２とを有するように設けた場合には、第１面部１４１と第２面部１４２の中央部における両端辺１４１ｂ、１４１ｃの間の長さの平均値をいう。また、第１外部電極４１が、第１端面１５を覆うとともに、第１面部１４１のみを有する場合には、第１面部１４１の中央部における両端辺１４１ｂ、１４１ｃの間の長さである。同様に、第２外部電極４２の中央部における両端辺１４１ｂ、１４１ｃの間の長さ（以下、第２外部電極４２の中央部の長さともいう）とは、第２外部電極４２を周面１７の周方向の全周に対向するように設けた場合、および第２端面１６を覆うとともに、第１面部１４１と第２面部１４２とを有するように設けた場合には、第１面部１４１と第２面部１４２の中央部における両端辺１４１ｂ、１４１ｃの間の長さの平均値をいう。また、第２外部電極４２が、第２端面１６を覆うとともに、第１面部１４１のみを有する場合には、第１面部１４１の中央部における両端辺１４１ｂ、１４１ｃの間の長さである。

また、第１外部電極４１の側辺１４１ａの長さＥ１とは、第１外部電極４１を周面１７の周方向の全周に対向するように設けた場合、および第１端面１５を覆うとともに、第１面部１４１と第２面部１４２とを有するように設けた場合には、第１面部１４１と第２面部１４２の４つの側辺の平均値をいう。また、第１外部電極４１が、第１端面１５を覆うとともに、第１面部１４１のみを有する場合には、第１面部１４１の２つの側辺の平均値をいう。同様に、第２外部電極４２の側辺１４１ａの長さＥ２とは、第２外部電極４２を周面１７の周方向の全周に対向するように設けた場合、および第２端面１６を覆うとともに、第１面部１４１と第２面部１４２とを有するように設けた場合には、第１面部１４１と第２面部１４２の４つの側辺の平均値をいう。また、第２外部電極４２が、第２端面１６を覆うとともに、第１面部１４１のみを有する場合には、第１面部１４１の２つの側辺の平均値をいう。

サーミスタ素子を小型化および低背化した場合、第１外部電極と第２外部電極との間隔が狭くなり、短絡し易くなる。これに対し、Ｌ１＜Ｅ１、かつＬ２＜Ｅ２の関係を満たすことで、すなわち、第１外部電極および第２外部電極の中央部の長さが側辺の長さよりも小さいので、第１外部電極と第２外部電極とが互いに接触するのを防止することが可能となる。また、中央部の長さが側辺の長さより小さいため、電極ペーストの量は中央部が少ない。これにより、電極ペーストの焼き付け時に電極成分が中央部に寄りにくいことにより、第１外部電極と第２外部電極の中央部を平坦にすることができるので、ワイヤとの密着性を向上させることができる。これにより、ワイヤボンディングの信頼性を向上させることができる。

Ｌ１およびＬ２の値は、第１外部電極と第２外部電極とが互いに接触しない範囲であればよく、例えば、Ｌ１およびＬ２が９５μｍ以上２８５μｍ以下、好ましくは２００μｍ以上２５５μｍ以下である。それに対して、Ｅ１およびＥ２を１００μｍ以上２９０μｍ以下、好ましくは２０５μｍ以上２６０μｍ以下とすることができる。この範囲であれば、ＪＩＳ規格０６０３サイズおよびそれ以下のサイズのサーミスタ素子に用いることができる。

また、Ｌ１とＥ１およびＬ２とＥ２が、それぞれ、０．７７０≦（Ｌ１／Ｅ１）≦０．９７５、０．７７０≦（Ｌ２／Ｅ２）≦０．９７５、の関係を満たすことが好ましい。第１外部電極と第２外部電極の平坦性を確保しながら、第１外部電極と第２外部電極とが互いに接触するのを防止することが可能となる。

また、図５に示すように、第１外部電極４１の第１端面１５側の隣接する角部１４１ｈ，１４１ｉがＲ形状を有し、第２外部電極４２の第２端面１６側の隣接する角部１４１ｈ，１４１ｉがＲ形状を有することが好ましい。角部１４１ｈ，１４１ｉがＲ形状を有することで、角部の割れや欠けを防止することができる。

また、図６に示すように、第１外部電極４１の下地層４１ａに２つの第２外部電極側角部２４１ｄ，２４１ｅにつながる薄肉の第１縁部２４１ｈを設けるとともに、第２外部電極４２の下地層４２ａに２つの第１外部電極側角部２４１ｆ，２４１ｇにつながる薄肉の第２縁部２４１ｉを設けることもできる。これにより、金属めっき層の内部応力をさらに吸収することが可能となり、外部電極の剥がれやクラックの生成をさらに抑制することが可能となる。第１縁部と第２縁部の厚さは、上記の薄肉の角部と同様の厚さを用いることができる。

次に、サーミスタ素子の製造方法について説明する。

サーミスタ素子の製造方法の一態様は、素体を作製する素体作製工程と、第１外部電極と第２外部電極を作製する外部電極作製工程とを含み、前記外部電極作製工程は、さらに前記下地層を形成する下地層形成工程を含み、前記下地層形成工程は、前記第１外部電極の前記下地層の前記第２外部電極側にある隣接する２つの第２外部電極側角部と、前記第２外部電極の前記下地層の前記第１外部電極側にある隣接する２つの第１外部電極側角部に薄肉部を形成することを含む。

（素体作製工程）
まず、セラミックスの素材を混合粉砕して混合粉体を作製し、混合粉体に仮焼処理を施して仮焼粉を作製する。その後、仮焼粉をシート状に形成してシート体を作製し、シート体と内部電極２１，２２の材料とを交互に積層して積層体を作製する。その後、積層体を還元雰囲気で焼成して、内部に内部電極２１，２２が設けられた素体１０を作製する。必要に応じて、バレル加工等の面取り加工を行い、素体１０の角部や稜線部の面取りを行ってもよい。

（外部電極作製工程）
その後、素体１０の表面に下地層を形成し、その上に電解めっき法により金属めっき層を形成して、第１外部電極４１と第２外部電極４２を作製する。これにより、サーミスタ素子１を作製する。

ここで、下地層を形成する場合、第１外部電極の下地層の第２外部電極側に、薄肉で隣接する２つの第２外部電極側角部を形成し、および前記第２外部電極の前記下地層の前記第１外部電極側に、薄肉で隣接する２つの第１外部電極側角部を形成する。下地層は、スパッタリング法、蒸着法、印刷法、または浸漬法により形成できるが、作業効率性の観点から、浸漬法が好ましい。浸漬法を用いる場合、例えば、導電ペーストの粘度調整や面取りした素体を用いることで、導電ペーストが第１面部の周縁部（対向する下地層側の方向を除く）へと流動し易くし、第１面部の平坦性を確保しながら、第１外部電極側角部と第２外部電極側角部を薄肉にすることができる。すなわち、第１外部電極側角部と第２外部電極側角部を薄肉とした下地層を一体に形成できる。また、浸漬法を用いる場合、導電ペースト塗膜を焼結する際、塗膜の焼結収縮に伴い、塗膜の角部にクラックが発生し易いという問題があるが、第１外部電極側角部と第２外部電極側角部が薄肉であると、角部が収縮応力の一部を吸収することでクラックの発生を抑制できるという効果も有する。

また、下地層作製工程が、第１外部電極と第２外部電極の下地層の中央部における一対の端辺間の長さが、下地層の側辺の長さより小さくなるように、浸漬法を用いて素体に電極ペーストを塗布し、焼き付けて下地層を作製する、ことをさらに含むことが好ましい。

詳しくは、下地層を形成するに際し、第１外部電極４１と第２外部電極４２の下地層の中央部における一対の端辺間の長さが、下地層の側辺の長さより小さくなるように、浸漬法を用いて素体１０に電極ペーストを塗布し、焼き付けて下地層を形成する。下地層の中央部における一対の端辺間の長さが、下地層の側辺の長さより小さくなるようにするためには、例えば、電極ペーストが対向する下地層側の方向を除く周縁部へと流動し易くなるようにする方法を用いることができる。例えば、電極ペーストの粘度を調整して電極ペーストの流動性を調整する方法を用いることができる。また、面取り加工を行った素体を用いることもできる。面取り加工を行わない場合に比べて、塗布した電極ペーストが素体の中心部から、対向する下地層側の方向を除く周縁部へと流動し易くなる。これにより、下地層の中央部における一対の端辺間の長さが、下地層の側辺の長さより小さくなるとともに、より平坦な下地層を形成することができる。また、下地層の第１端面側および第２端面側の角部にもＲ形状を付与することができる。この下地層の形状を維持するように金属めっき層等を形成することで、第１外部電極と第２外部電極を作製する。

本発明は上述の実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変形および改良が可能である。例えば、上述の実施の形態では、サーミスタ素子は、ＮＴＣサーミスタとしたが、ＰＴＣ（Positive Temperature Coefficient）サーミスタとしてもよい。また、上述の実施の形態では、素体の周面の横断面は、４角形であったが、３角形や５角形以上であってもよく、または、円形や楕円形や長円形であってもよい。

１ サーミスタ素子
１０ 素体
１０ａ セラミックス層
１１ 第１側面
１２ 第２側面
１３ 第３側面
１４ 第４側面
１５ 第１端面
１６ 第２端面
１７ 周面
２１ 第１内部電極
２２ 第２内部電極
４１ 第１外部電極
４２ 第２外部電極
４１ａ 下地層
４１ｂ 金属めっき層
４２ａ 下地層
４２ｂ 金属めっき層
１４１ 第１面部
１４２ 第２面部
１４３ 第３面部
１４４ 第４面部
１４１ａ 側辺
１４１ｂ 端辺
１４１ｃ 端辺
１４１ｄ 第１外部電極の第２外部電極側角部
１４１ｅ 第１外部電極の第２外部電極側角部
１４１ｆ 第２外部電極の第１外部電極側角部
１４１ｇ 第２外部電極の第１外部電極側角部
１４１ｈ 角部
１４１ｉ 角部
２４１ 下地層の第１面部
２４１ａ 下地層の側辺
２４１ｂ 下地層の端辺
２４１ｃ 下地層の端辺
２４１ｄ 下地層の第２外部電極側角部
２４１ｅ 下地層の第２外部電極側角部
２４１ｆ 下地層の第１外部電極側角部
２４１ｇ 下地層の第１外部電極側角部
２４１ｈ 下地層の第１縁部
２４１ｉ 下地層の第２縁部

Claims (12)

1. セラミックスから構成され、対向する第１端面および第２端面と、前記第１端面と前記第２端面との間に配置される周面とを有する素体と、
   前記第１端面と前記周面の前記第１端面側とを覆う第１外部電極と、
   前記第２端面と前記周面の前記第２端面側とを覆う第２外部電極と、を備えるサーミスタ素子であって、
   前記第１外部電極と前記第２外部電極は、最下層の下地層と最上層の金属めっき層を含む複数の電極層から構成され、
   前記第１外部電極の下地層は、前記第２外部電極の側に、薄肉で隣接する２つの第２外部電極側角部を有し、
   前記第２外部電極の下地層は、前記第１外部電極の側に、薄肉で隣接する２つの第１外部電極側角部を有する、該サーミスタ素子。
2. 前記第１外部電極の下地層は、前記２つの第２外部電極側角部につながる薄肉の第１縁部を有し、前記第２外部電極の下地層は、前記２つの第１外部電極側角部につながる薄肉の第２縁部を有する、請求項１記載のサーミスタ素子。
3. 前記下地層は硬化した導電ペーストからなる、請求項１または２に記載のサーミスタ素子。
4. 前記第１外部電極は、平面視で、中央部が前記第１端面側に向かって凹む弓形凹部を有し、前記第２外部電極は、平面視で、中央部が前記第２端面側に向かって凹む弓形凹部を有する、請求項１から３のいずれか１項に記載のサーミスタ素子。
5. 前記第１外部電極と前記第２外部電極は、それぞれ、平面視で、前記第１端面から前記第２端面に向かって延在する長さ方向に交差する一対の端辺と、前記長さ方向に沿った一対の側辺とを有し、前記第１外部電極と前記第２外部電極の中央部における前記一対の端辺間の長さをそれぞれＬ１とＬ２とし、前記第１外部電極と前記第２外部電極の側辺の長さをそれぞれＥ１とＥ２とした時、Ｌ１＜Ｅ１、かつＬ２＜Ｅ２である、請求項１から４のいずれか１項に記載のサーミスタ素子。
6. 前記Ｌ１および前記Ｌ２が９５μｍ以上２８５μｍ以下であり、前記Ｅ１および前記Ｅ２が１００μｍ以上２９０μｍ以下である、請求項５記載のサーミスタ素子。
7. 前記Ｌ１と前記Ｅ１および前記Ｌ２と前記Ｅ２が、それぞれ、
   ０．７７０≦（Ｌ１／Ｅ１）≦０．９７５、０．７７０≦（Ｌ２／Ｅ２）≦０．９７５、
   の関係を満たす、請求項５または６に記載のサーミスタ素子。
8. 前記第１外部電極の前記第１端面側の隣接する角部がＲ形状を有し、前記第２外部電極の前記第２端面側の隣接する角部がＲ形状を有する、請求項１〜７のいずれか１項に記載のサーミスタ素子。
9. セラミックスから構成され、対向する第１端面および第２端面と、前記第１端面と前記第２端面との間に配置される周面とを有する素体と、
   前記第１端面と前記周面の前記第１端面側とを覆う第１外部電極と、
   前記第２端面と前記周面の前記第２端面側とを覆う第２外部電極と、を備えるサーミスタ素子の製造方法であって、
   素体を作製する素体作製工程と、
   第１外部電極と第２外部電極を作製する外部電極作製工程とを含み、
   前記外部電極作製工程は、さらに下地層を形成する下地層形成工程を含み、前記下地層形成工程は、
   前記第１外部電極の前記下地層の前記第２外部電極側に、薄肉で隣接する２つの第２外部電極側角部を形成すること、および前記第２外部電極の前記下地層の前記第１外部電極側に、薄肉で隣接する２つの第１外部電極側角部を形成することを含む、該製造方法。
10. 前記第１外部電極の下地層に前記２つの第２外部電極側角部につながる薄肉の第１縁部を設けるとともに、前記第２外部電極の下地層に前記２つの第１外部電極側角部につながる薄肉の第２縁部を設ける、請求項９記載の製造方法。
11. 前記下地層形成工程は、浸漬法を用いて前記素体に電極ペーストを塗布し、焼き付けて前記下地層を形成することを含む、請求項９または１０に記載の製造方法。
12. 前記下地層形成工程は、前記第１外部電極と前記第２外部電極の前記下地層の中央部における一対の端辺間の長さが、前記下地層の側辺の長さより小さくなるように、浸漬法を用いて前記素体に電極ペーストを塗布し、焼き付けて前記下地層を形成することを含む、請求項９〜１１のいずれか１項に記載の製造方法。

Images